JP3614889B2 - 半導体ic試験装置 - Google Patents

半導体ic試験装置 Download PDF

Info

Publication number
JP3614889B2
JP3614889B2 JP19192894A JP19192894A JP3614889B2 JP 3614889 B2 JP3614889 B2 JP 3614889B2 JP 19192894 A JP19192894 A JP 19192894A JP 19192894 A JP19192894 A JP 19192894A JP 3614889 B2 JP3614889 B2 JP 3614889B2
Authority
JP
Japan
Prior art keywords
waveform
filter
semiconductor
digitizer
connection cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19192894A
Other languages
English (en)
Other versions
JPH0836028A (ja
Inventor
幸司 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP19192894A priority Critical patent/JP3614889B2/ja
Publication of JPH0836028A publication Critical patent/JPH0836028A/ja
Application granted granted Critical
Publication of JP3614889B2 publication Critical patent/JP3614889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、半導体IC試験装置内の波形デジタイザ用フイルタの位相直線性を評価する半導体IC試験装置に関する。
【0002】
【従来の技術】
従来半導体IC試験装置内の波形デジタイザ用フイルタの位相直線性の評価は当該半導体IC試験装置で自己診断が出来なかった。
図3に従来の半導体IC試験装置で行った波形デジタイザ用フイルタの位相直線性の評価装置の一実施例であるブロック図を示す。
半導体IC試験装置9内の波形デジタイザ用フイルタ30と波形デジタイザ40とデジタルシグナルプロセッシング50とX側接続ケーブル70とY側接続ケーブル80より構成された。
波形デジタイザ用フイルタ30を評価する場合、半導体IC試験装置9内の波形デジタイザ用フイルタ30に外部より波形信号発生器19を接続して、波形デジタイザ用フイルタ30を介した場合と介さない場合の2通りを波形デジタイザ40とデジタルシグナルプロセッシング50を介して測定データを得る。
波形デジタイザ用フイルタ30を測定評価する場合、外部の波形信号発生器19を準備し、評価用信号波形の品質を確認、半導体IC試験装置内蔵の波形デジタイザ用フイルタ30の場所を確認する作業、測定のための配線作業、外部の波形信号発生器19が変わるたびにデータの補正を必要とした。
【0003】
【発明が解決しようとする課題】
上記のように波形デジタイザ用フイルタの位相直線性の評価をする場合大変な準備作業を必要とした、評価をしようにもすぐ出来なかった。
準備の時間は機材の準備、配線の準備、外部波形信号発生器の準備、その外部波形信号発生器が評価の都度異なる可能性があり外部信号発生器のバラツキを、評価の都度補正する必要が生じ、測定精度が問題となり大変煩雑であった。
この問題を解決するするために、半導体IC試験装置に内蔵の任意波形発生器を波形信号発生器として使用する。
外部の波形信号発生器が評価の都度装置が変わる可能性を排除し、定まった波形信号発生器を使用できるようにした、外部接続の波形信号発生器ごとの誤差を少なく出来る。
半導体IC試験装置内蔵の波形デジタイザ用フイルタの位相直線性の評価を自己診断する新たな装置を提供するものである。
【0004】
【課題を解決するための手段】
波形デジタイザ用フイルタの位相直線性の評価を自己診断を行うために、半導体IC試験装置内蔵の任意波形発生器を波形信号発生器として使用出来る手段として切替部Bを設け、
任意波形発生器の信号を波形デジタイザ用フイルタを介した場合と介さない場合の切り替え用手段として切替部Aを設け、
1、波形デジタイザ用フイルタを介した場合、
任意波形発生器の信号を切替部Bと切替部Aと波形デジタイザ用フイルタと波形デジタイザとデジタルシグナルプロセッシングを直列に接続して測定データを得る。
2、波形デジタイザ用フイルタを介さない場合、
任意波形発生器の信号を切替部Bと切替部Aと波形デジタイザとデジタルシグナルプロセッシングを直列に接続して測定データを得る。
波形デジタイザ用フイルタの位相直線性の評価を本発明の半導体IC試験装置で自己診断を行うことが可能となった。
【0005】
【実施例】
図1にこの発明の一実施例のブロック図を、図2に他の実施例のブロック図を示す。
半導体IC試験装置10内蔵の任意波形発生器20に切替部B90を設け、それは波形デジタイザ用フイルタの位相直線性の評価用と従来用途との切替に使用する、任意波形発生器20の信号が波形デジタイザ用フイルタ30を介した場合と介さない場合の2通りの信号の切替え用として切替部A60を設け、
波形デジタイザ用フイルタ30を介した場合と介さない場合の2通りの信号の制御を切替部A60が行い、波形デジタイザ用フイルタ30と接続する側と波形デジタイザ40に接続する2通りがある。
波形デジタイザ用フイルタ30と波形デジタイザ40を接続するケーブルをX側接続ケーブル70とし、切替部A60と波形デジタイザ40を接続するケーブルをY側接続ケーブル80として設け、
切替部A60の操作によって波形デジタイザ用フイルタ30を介した場合と介さない場合の2通りの信号を波形デジタイザ40とデジタルシグナルプロセッシング50を介して比較データを得る。
【0006】
波形デジタイザ用フイルタの操作を一実施例を図1のブロック図で説明する。
▲1▼半導体IC試験装置に内蔵の任意波形発生器20からSwept Sin波形を出力するよう切替部Bを測定に入れる、切替部B90は切替部A60に信号を入力できるようにセットする。
▲2▼切替部A60を波形デジタザ用フイルタ30の方に切替る、任意波形発生器20からSwept Sin波形を入力して波形デジタザ用フイルタ30を通過させX側接続ケーブル70より波形デジタイザ40に入れデジタルシグナルプロセッシング50を介して測定データを得る。
▲3▼次に任意波形発生器20のSwept Sin波形を通過させないもう一方は波形デジタザ用フイルタ30の切替部A60をY側接続ケーブル80に接続当該ケーブルを波形デジタイザ40の入力側に接続する測定データはデジタルシグナルプロセッシング50を介して測定データを得る。
▲4▼X側とY側の位相差データを取り位相直線性を評価する。
被評価用波形デジタザ用フイルタを任意波形発生器20のSwept Sin波形が通過する方をX側とし、波形デジタザ用フイルタを通過しない方をY側とZ側とする。
【0007】
その他の一実施例のブロック図を図2に示す。
半導体IC試験装置11内蔵の任意波形発生器20に切替部B90を設け、それは波形デジタイザ用フイルタの位相直線性の評価用と従来用途との切替に使用する。
任意波形発生器20の信号が波形デジタイザ用フイルタ30を介した場合と介さない場合の2通りの一方をX側接続ケーブル70と波形デジタイザ40と接続しその出力をデジタルシグナルプロセッシング50に入力するよう設け、
もう一方はZ接続ケーブル100側に波形デジタイザ41を接続しその出力をデジタルシグナルプロセッシング51に入力するよう設け、X側とZ側は同時に測定ができ、デジタルシグナルプロセッシング50、51よりX側とZ側の測定データを取り位相差を算出して位相直線性を評価する。
【0008】
【発明の効果】
本発明は、以上説明したように構成されているので以下に掲載されるような効果を奏する。
1、半導体IC試験装置内蔵の任意波形発生器に切替部Aを設けたので波形信号発生器のように作動し、波形デジタイザ用フイルタを介する測定と介さない測定の切替部Bを設けたので波形デジタイザ用フイルタの比較が簡単に行えるようになった、任意波形発生器を波形信号発生器として利用出来るので、評価を行う都度外部より波形信号発生器を取り付ける必要がなくなり、測定準備工数の削減ができ、波形信号発生器ごとのバラツキ誤差が無くなり、評価の都度補正する必要が無くなり測定精度が向上した。
波形デジタイザは切替部Aを切替えX側とY側の測定データを取り位相差を算出して位相直線性を評価する。
2、波形デジタイザとデジタルシグナルプロセッシングをX側とZ側に設け、同時にX側とZ側を計測が行え、X側とZ側の測定データを取り位相差を算出して位相直線性を評価する。
3、波形デジタイザ用フイルタの位相直線性の評価は本発明の半導体IC試験装置で自己診断を行うことが可能となった。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】本発明の他の実施例のブロック図である。
【図3】従来技術の実施例のブロック図である。
【符号の説明】
9、10、11 半導体IC試験装置
19 外部の波形信号発生器
20 任意波形発生器
30 波形デジタイザ用フイルタ
40、41 波形デジタイザ
50、51 デジタルシグナルプロセッシング
60 切替部分A
70 X側接続ケーブル
80 Y側接続ケーブル
90 切替部分B
100 Z側接続ケーブル

Claims (2)

  1. 装置内蔵の波形デジタイザ用フイルタの位相直線性の自己診断を行う半導体IC試験装置において、
    半導体IC試験装置に内蔵の任意波形発生器の出力信号が入力され、入力された信号を第2の切替部と外部端子に切替えて出力する第1の切替部と、
    上記第1の切替部から入力された信号を波形デジタイザ用フイルタとY側接続ケーブルとに切替えて出力する第2の切替部と、
    入力された信号を処理してX側接続ケーブルに出力する上記波形デジタイザ用フイルタと、
    上記X側接続ケーブルと上記Y側接続ケーブルとの出力信号が入力され、両信号の位相差データを取って位相直線性を評価する直列に接続された波形デジタイザとデジタルシグナルプロセッシングとを具備することを特徴とする半導体IC試験装置。
  2. 装置内蔵の波形デジタイザ用フイルタの位相直線性の自己診断を行う半導体IC試験装置において、
    半導体IC試験装置に内蔵の任意波形発生器の出力信号が入力され、入力された信号を波形デジタイザ用フイルタ及びZ側接続ケーブルと外部端子とに切替えて出力する切替部と、
    入力された信号を処理してX側接続ケーブルに出力する上記波形デジタイザ用フイルタと、
    上記X側接続ケーブルの出力信号が入力される直列に接続された第1の波形デジタイザと第1のデジタルシグナルプロセッシングと、
    上記Z側接続ケーブルの出力信号が入力される直列に接続された第2の波形デジタイザと第2のデジタルシグナルプロセッシングとを具備し、
    上記X側接続ケーブルからの入力信号と上記Z側接続ケーブルからの入力信号とを同時に測定して両データの位相差を算出して位相直線性を評価することを特徴とする半導体IC試験装置。
JP19192894A 1994-07-22 1994-07-22 半導体ic試験装置 Expired - Fee Related JP3614889B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19192894A JP3614889B2 (ja) 1994-07-22 1994-07-22 半導体ic試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19192894A JP3614889B2 (ja) 1994-07-22 1994-07-22 半導体ic試験装置

Publications (2)

Publication Number Publication Date
JPH0836028A JPH0836028A (ja) 1996-02-06
JP3614889B2 true JP3614889B2 (ja) 2005-01-26

Family

ID=16282782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19192894A Expired - Fee Related JP3614889B2 (ja) 1994-07-22 1994-07-22 半導体ic試験装置

Country Status (1)

Country Link
JP (1) JP3614889B2 (ja)

Also Published As

Publication number Publication date
JPH0836028A (ja) 1996-02-06

Similar Documents

Publication Publication Date Title
JPS6411883B2 (ja)
JP4059767B2 (ja) 位置測定装置及び位置測定装置を作動させる方法
JPS61292067A (ja) 電力量測定方法
JP3614889B2 (ja) 半導体ic試験装置
JPH0645941A (ja) 検査装置
JPS5828665A (ja) 電力量計
JP2802322B2 (ja) インピーダンス測定装置
JPS63256814A (ja) 位置検出装置
SU1205033A1 (ru) Устройство дл измерени параметров комплексного двухполюсника
JP4163865B2 (ja) インピーダンス測定方法およびインピーダンス測定システム
JPH0136362Y2 (ja)
SU1232962A1 (ru) Цифровой измеритель температуры
JP3937364B2 (ja) 電圧・抵抗発生測定装置
JP3171466B2 (ja) ベクトル電圧比測定方法およびベクトル電圧比測定装置
JPH0514196A (ja) 自己診断機能付入力回路
SU894527A1 (ru) Устройство дл измерени параметров газовых сред
JP2787076B2 (ja) インピーダンス測定装置
JP3099562B2 (ja) 電力系統における高調波成分の分析方法
SU1324849A1 (ru) Устройство дл контрол уплотнени бетонной смеси
RU1798726C (ru) Устройство дл измерени коэффициента гармоник выходных сигналов четырехполюсников
JPS61125601A (ja) ポテンシオメ−タを有する制御装置
JPH076544Y2 (ja) 差信号測定器
JPH0342560Y2 (ja)
JP2513888B2 (ja) マイクロプロセッサ
JPS6045462B2 (ja) アナログ信号演算装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees