JP3611313B2 - Dc/dcコンバータの定サンプリング型電流制御方式 - Google Patents

Dc/dcコンバータの定サンプリング型電流制御方式 Download PDF

Info

Publication number
JP3611313B2
JP3611313B2 JP2001256500A JP2001256500A JP3611313B2 JP 3611313 B2 JP3611313 B2 JP 3611313B2 JP 2001256500 A JP2001256500 A JP 2001256500A JP 2001256500 A JP2001256500 A JP 2001256500A JP 3611313 B2 JP3611313 B2 JP 3611313B2
Authority
JP
Japan
Prior art keywords
voltage
converter
control system
current control
type current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001256500A
Other languages
English (en)
Other versions
JP2003070243A (ja
Inventor
英介 正田
正明 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electric Power Co Inc
Original Assignee
Tokyo Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Power Co Inc filed Critical Tokyo Electric Power Co Inc
Priority to JP2001256500A priority Critical patent/JP3611313B2/ja
Publication of JP2003070243A publication Critical patent/JP2003070243A/ja
Application granted granted Critical
Publication of JP3611313B2 publication Critical patent/JP3611313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、DC/DCコンバータの定サンプリング型電流制御方式に関する。
【0002】
【従来の技術】
従来の、DC/DCコンバータの制御の概要を図5によって説明する。ここでは昇圧型の場合として示し、高圧側コンデンサの両端電圧をV(t) ,基準電圧をVとしたとき、その差V(t) −V=ΔVを比較回路101によって検出する。又、その差ΔVは増幅回路102によって増幅され、比較回路103にてキャリア波と比較される。その結果、キャリア波との差を求めてスイッチング回路のゲート信号(電圧制御型)を得ている。
【0003】
【発明が解決しようとする課題】
上記従来装置では比較回路103による比較はキャリア波(三角波)との比較であるため、時間的に遅くなって短時間の制御ができ難く、定サンプリング型でないためにディジタル制御に不向きである。又、上記構成上から安定性にも限界がある。
【0004】
本発明は上記課題を解決するためになされたものであり、短時間に正確な制御が可能な、DC/DCコンバータの定サンプリング型電流制御方式を提供することを目的としている。
【0005】
【課題を解決するための手段】
本発明の[請求項1]に係るDC/DCコンバータの定サンプリング型電流制御方式は、低圧側のコンデンサCに対してインダクタンスLと第1のスイッチング素子Xとで形成された第1のループ回路と、前記インダクタンスLと接続された第2のスイッチング素子Uと高圧側コンデンサCとで形成された第2のループ回路とからなるDC/DCコンバータにおいて、前記コンバータは前記第1のループ回路の第1のスイッチング素子Xを共通回路として、前記第1のループ回路と第2のループ回路とを接続して一体構成とし、前記低圧側コンデンサCの両端電圧を低圧側電圧とし、前記高圧側コンデンサCの両端電圧を高圧側電圧として昇圧及び降圧の各機能を付与すると共に、前記インダクタンスLを流れる電流ip(t)を各サンプリング周期T毎に検出して、指令電流j(t)との差を誤差関数Δ(t)=j(t)−ip(t)として求め、各サンプル時刻t,t・・・,t,tn+1にて夫々計測された前記各誤差関数Δ(t)の符号をもとに、各スイッチング時刻+Tでのスイッチング素子XとUとのゲート信号を下記スイッチングモードにてオン・オフ制御するようにした。
(但し、T:サンプリング周期(tn+1−tn=
:制御遅れ時間 (T≧T≧0) )

【表1】
Figure 0003611313
【0006】
本発明の[請求項2]に係るDC/DCコンバータの定サンプリング型電流制御方式は、[請求項1]において、前記定サンプリング型電流制御方式である誤差追従式PWMを下位制御として、高圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにした。
【0007】
本発明の[請求項3]に係るDC/DCコンバータの定サンプリング型電流制御方式は、[請求項1]において、前記定サンプリング型電流制御方式である誤差追従式PWMを下位制御として、低圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにした。
【0008】
【発明の実態の形態】
(第1の実施の形態)
図1は本発明によるDC/DCコンバータの定サンプリング型電流制御方式の第1の実施の形態を示す構成図である。図1において、Cは低圧側コンデンサ、Cは高圧側コンデンサ、Lはインダクタンス、X,Uはスイッチング素子であって、例えばMOSFET,GBT等であり、D,Dは逆流阻止ダイオードである。
【0009】
図1のDC/DCコンバータの全体構成を説明すると、低圧側コンデンサCに対してインダクタンスLと第1のスイッチング素子Xとで形成された第1のループ回路と、前記インダクタンスLと接続された第2のスイッチング素子Uと高圧側コンデンサCとで形成された第2のループ回路を形成する。そして、前記低圧側コンデンサの両端電圧を低圧側とし、前記高圧側コンデンサの両端電圧を高圧側とする。
【0010】
上記構成から明らかなように、図1の回路構成は双方向チョッパとも称され、左側→右側への昇圧動作と、右側→左側への降圧動作が可能である。例えば昇圧動作のみであればスイッチング素子Uは不要であり、降圧動作のみであればスイッチング素子Xは不要であるが、いずれの場合であっても使用できる。
【0011】
(t) ,V(t) は外部直流電圧源により一定に保つことも、当該DC/DCコンバータのPWM(ゲート信号作成)への上位制御にAVRを組込むことにより、一定に保つことも可能である。いずれにしてもここではV(t) ≧V(t) ≧0とする。
【0012】
次に図2によって作用について説明する。本実施の形態の基本はインダクタンスLを流れる電流i(t) を指令電流j(t) (この場合、一定値である必要はなく、正の向き又は負の向きに固定される必要もない)の通りに制御することである。
【0013】
先ず、インダクタンスLを流れる電流i(t)を各サンプル時刻t,t・・・,t,tn+1毎に検出して指令電流j(t)と比較器105にて比較し、その差を誤差関数Δt=j(t)−i(t)として求める。次いで各サンプル時刻tにて計測された誤差関数Δ(t)の向き(符号)により、t+Tでのスイッチング素子XとUとのゲート信号を前記表2のモードに従って行なう(以下サンプリングされた検出電流と指令電流との差を求め、この差の符号により各スイッチング時刻でのスイッチング素子XとUとのゲート信号をオン・オフ制御する方式を、誤差追従式PWMと称す)。
なお、Tはサンプリング周期、でT=tn+1−tであり、Tは制御遅れ時間で、T≧T≧0である。
【0014】
なお、昇圧動作のみの時にはスイッチング素子Uを省略することができる。この場合にはスイッチング素子Xのみを上記した手法にてオン,オフする。反対に降圧動作のみの時にはスイッチング素子Xを省略することができる。そしてスイッチング素子Uのみを上記した手法にてオン,オフすればよい。
【0015】
本実施の形態によれば、定サンプリング型であるためディジタル制御に適するばかりか、電流制御方式であるためインダクタンスに流れる電流を指令通りに制御できる。又、主スイッチの最小オン時間を保証でき、かつ制御される電流誤差の大きさも保証できる。これにより主スイッチを流れる電流の最大値が保証されることになり、コンバータの信頼性が向上する。更にディジタル制御に伴なう演算遅れの影響が予め考慮できる。
【0016】
(第2の実施の形態)
図3は本発明の第2の実施の形態を示す構成図である。本実施の形態では図1について低圧側に外部直流電圧源Eを接続し、高圧側をコンデンサCのみとする場合において、高圧側端子からみて定電圧源として動作するためには、DC−AVR(直流電圧レギュレータ)が必要である。
【0017】
図3は上記DC−AVRを満たすための具体的制御ブロック図である。即ち、本実施の形態では誤差追従式PWMを下位制御として、高圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにしたものであり、上記内容を満たすためには電流指令j(t) を下記式(1)とすればよい。なお、(1)式の妥当性についてはシミュレーションにて証明する。
【0018】
【数1】
Figure 0003611313
【0019】
(第3の実施の形態)
図4は本発明の第3の実施の形態を示す構成図であり、図3に対して高圧側と低圧側とを反対とした場合を示す。即ち、本実施の形態では誤差追従式PWMを下位制御として、低圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにしたものであり、上記内容を満たすためには電流指令j(t) を下記式(2)とすればよい。なお、(2)式の妥当性についてはシミュレーションにて証明する。
【0020】
【数2】
Figure 0003611313
【0021】
[実施例]
図6は第1の実施の形態を適用したDC/DCコンバータの計算機によるシミュレーション図である。この場合は48Vから200Vへ昇圧する1kWのDC/DCコンバータとする。したがってインダクタンスLを流れる電流の定格値は1kW/48=20.83Aである。
【0022】
目標電流誤差幅を7.2A(定格電流の34.6%)とし、T=10μs,T=5μsとする。図7は電流指令j(t) の図であり、このような指令を与えた場合の各部の動作波形である。図8の縦軸は電流値[A]を示し、横軸は時間t[ms]を示す。
【0023】
図8からわかることはL電流は電流指令j(t) に追従して変化していることである。なお、追従誤差の最大は4.91Aでj(7.2A)以内である。j(t) =±20.83Aの時のスイッチの平均スイッチング周波数は、スイッチU,Xともに15.6kHz(1秒間での平均スイッチング回数)となった。以上により第1の実施の形態の妥当性が証明できた。
【0024】
図9は第2の実施の形態を適用したDC/DCコンバータの計算機シミュレーションである。この場合も48V電源から200Vを得る1kWのDC/DCコンバータを考える。そして、T=10μs,T=5μs,α=2.167ジーメンス,β=2.00,γ=4.21,D(t) =2.04Aとする。この場合、出力端子から見たコンバータの等価内部インピーダンスは1Ωに設計される。
【0025】
図10はt=5msでPWMを起動し、t=40msで1kW負荷(40Ωの抵抗)を投入した時の各部の波形図である。なお、縦軸は電圧[V],横軸は時間t[ms]である。
【0026】
図10からわかることは、出力電圧は無負荷で200Vとなり、負荷投入後には設計通りの195.9[V](=200×40/(40+1))となっている。平均スイッチング周波数は16.2kHzである。以上により第2の実施の形態の妥当性が証明できた。
【0027】
図11は第3の実施の形態を適用したDC/DCコンバータの計算機シミュレーションである。この場合は200V入力,48V出力,1kWのDC/DCコンバータとする。そして、T=10μs,T=5μs,α=1.0ジーメンス,β=1.03,D(t) =1.1Aとする。この場合、出力端子から見たコンバータの等価内部インピーダンスは0.1Ωに設計される。
【0028】
図12はt=5msでPWMを起動し、t=40msで1kW負荷(2.304Ωの抵抗)を投入した時の各部の波形図である。なお、縦軸は電圧[V],横軸は時間t[ms]である。
【0029】
図12からわかることは、出力電圧は起動後、約10msで48Vとなり、負荷投入後は設計通り46V(48×2.304/(2.304+0.1))となっている。平均スイッチング周波数は15kHzである。以上により第3の実施の形態の妥当性が証明できた。
【0030】
【発明の効果】
以上説明したように、本発明によれば短時間に正確な制御が可能なDC/DCコンバータの定サンプリング型電流制御方式が提供できた。
【図面の簡単な説明】
【図1】本発明によるDC/DCコンバータの定サンプリング型電流制御方式の第1の実施の形態を示す構成図。
【図2】図1の作用を説明する図。
【図3】図2の実施の形態を示す構成図。
【図4】図3の実施の形態を示す構成図。
【図5】従来のDC/DCコンバータの制御の概要を示す図。
【図6】第1の実施の形態を適用したDC/DCコンバータの計算機によるシミュレーション図。
【図7】電流指令を示す図。
【図8】シミュレーション結果を示す各部波形図。
【図9】第2の実施の形態を適用したDC/DCコンバータの計算機によるシミュレーション図。
【図10】シミュレーション結果を示す各部波形図。
【図11】第3の実施の形態を適用したDC/DCコンバータの計算機によるシミュレーション図。
【図12】シミュレーション結果を示す図。
【符号の説明】
100 制御装置
101,103,105 比較回路
102 増幅回路
104 キャリア波
106 パルス幅変調器
107 パルス発生器

Claims (3)

  1. 低圧側のコンデンサCに対してインダクタンスLと第1のスイッチング素子Xとで形成された第1のループ回路と、前記インダクタンスLと接続された第2のスイッチング素子Uと高圧側コンデンサCとで形成された第2のループ回路とからなるDC/DCコンバータにおいて、前記コンバータは前記第1のループ回路の第1のスイッチング素子Xを共通回路として、前記第1のループ回路と第2のループ回路とを接続して一体構成とし、前記低圧側コンデンサCの両端電圧を低圧側電圧とし、前記高圧側コンデンサCの両端電圧を高圧側電圧として昇圧及び降圧の各機能を付与すると共に、前記インダクタンスLを流れる電流ip(t)を各サンプリング周期T毎に検出して、指令電流j(t)との差を誤差関数Δ(t)=j(t)−ip(t)として求め、各サンプル時刻t,t・・・,t,tn+1にて夫々計測された前記各誤差関数Δ(t)の符号をもとに、各スイッチング時刻+Tでのスイッチング素子XとUとのゲート信号を下記スイッチングモードにてオン・オフ制御することを特徴とするDC/DCコンバータの定サンプリング型電流制御方式。
    (但し、T:サンプリング周期(tn+1−tn=
    :制御遅れ時間 (T≧T≧0) )
    Figure 0003611313
  2. 請求項1記載のDC/DCコンバータの定サンプリング型電流制御方式において、前記定サンプリング型電流制御方式である誤差追従式PWMを下位制御として、高圧側出力電圧を一定に保つ電圧制御ループを上位に有することを特徴とするDC/DCコンバータの定サンプリング型電流制御方式。
  3. 請求項1記載のDC/DCコンバータの定サンプリング型電流制御方式において、前記定サンプリング型電流制御方式である誤差追従式PWMを下位制御として、低圧側出力電圧を一定に保つ電圧制御ループを上位に有することを特徴とするDC/DCコンバータの定サンプリング型電流制御方式。
JP2001256500A 2001-08-27 2001-08-27 Dc/dcコンバータの定サンプリング型電流制御方式 Expired - Fee Related JP3611313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001256500A JP3611313B2 (ja) 2001-08-27 2001-08-27 Dc/dcコンバータの定サンプリング型電流制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001256500A JP3611313B2 (ja) 2001-08-27 2001-08-27 Dc/dcコンバータの定サンプリング型電流制御方式

Publications (2)

Publication Number Publication Date
JP2003070243A JP2003070243A (ja) 2003-03-07
JP3611313B2 true JP3611313B2 (ja) 2005-01-19

Family

ID=19084308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256500A Expired - Fee Related JP3611313B2 (ja) 2001-08-27 2001-08-27 Dc/dcコンバータの定サンプリング型電流制御方式

Country Status (1)

Country Link
JP (1) JP3611313B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366335B2 (ja) 2005-05-10 2009-11-18 パナソニック株式会社 昇圧コンバータ
KR100709473B1 (ko) * 2006-02-06 2007-04-19 주식회사 경호엔지니어링 종합건축사사무소 와류전환형 방풍도로

Also Published As

Publication number Publication date
JP2003070243A (ja) 2003-03-07

Similar Documents

Publication Publication Date Title
US6922044B2 (en) Synchronization of multiphase synthetic ripple voltage regulator
EP3503369B1 (en) Direct current voltage conversion circuit
US8824167B2 (en) Self synchronizing power converter apparatus and method suitable for auxiliary bias for dynamic load applications
TWI581547B (zh) 用於限制轉換器之電流的裝置、調變器和方法
TWI377769B (en) Fixed-frequency control circuit and method for pulse width modulation
US10263528B2 (en) Resonant converter with adaptive switching frequency and the method thereof
US7990127B2 (en) Method and apparatus for AC to DC power conversion with reduced harmonic current
US9160250B2 (en) Control circuit of power supply system
US9343986B2 (en) Power converter with current feedback loop
CN103404012A (zh) 降压转换器中pwm和pfm操作之间的切换控制
CN105991030B (zh) 加强的峰值电流模式脉波宽度调变切换调节器
CN109792207B (zh) 信号产生电路以及电源装置
US7135843B2 (en) Switching power supply device
US11707997B2 (en) In-vehicle DC-DC converter
US20050035746A1 (en) Voltage regulator with adjustable output impedance
JP2000217340A (ja) 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びdc―dcコンバ―タ
JP2010081736A (ja) Ac/dcコンバータ
JP3611313B2 (ja) Dc/dcコンバータの定サンプリング型電流制御方式
Dwivedi et al. Parametric variation analysis of CUK converter for constant voltage applications
JP2008035620A (ja) 双方向dc−dcコンバータ
JP2572038B2 (ja) マグネトロン用電源装置
US11316423B2 (en) Half-bridge having power semiconductors
US10848048B2 (en) Slope compensation with adaptive slope
CN113949267B (zh) 一种基于平均电流模的四开关buckboost控制器
JP3003437B2 (ja) 電圧変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees