JP3608682B2 - Manufacturing method of semiconductor integrated circuit device - Google Patents

Manufacturing method of semiconductor integrated circuit device Download PDF

Info

Publication number
JP3608682B2
JP3608682B2 JP02398296A JP2398296A JP3608682B2 JP 3608682 B2 JP3608682 B2 JP 3608682B2 JP 02398296 A JP02398296 A JP 02398296A JP 2398296 A JP2398296 A JP 2398296A JP 3608682 B2 JP3608682 B2 JP 3608682B2
Authority
JP
Japan
Prior art keywords
circuit
integrated circuit
semiconductor chip
semiconductor integrated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02398296A
Other languages
Japanese (ja)
Other versions
JPH09219402A (en
Inventor
浩樹 木村
好弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP02398296A priority Critical patent/JP3608682B2/en
Publication of JPH09219402A publication Critical patent/JPH09219402A/en
Application granted granted Critical
Publication of JP3608682B2 publication Critical patent/JP3608682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は特定用途向きの半導体集積回路素子を製造する場合に用いて好適な半導体集積回路素子の製造方法に関する。
【0002】
【従来の技術】
半導体集積回路素子を用途別に分類すると、汎用素子と特定用途向きの素子とに分類することができる。汎用素子としてはディジタルメモリを代表とするディジタル回路素子をあげることができる。また特定用途向きの素子としては、例えばアナログ回路用の集積回路素子をあげることができる。
【0003】
つまり、アナログ回路素子は使われる製品ごとに仕様が決められており、このために多品種少量生産される。また新しい装置を開発するごとに集積回路化されているアナログ回路素子の部分も新たに設計変更しなければならない。
このような要求の下に、従来よりカスタム方式の製造手法が採られている。カスタム方式にはフルカスタム手法とセミカスタム手法とがある。
【0004】
フルカスタム手法とは、目的とする製品(アナログ用測定器、携帯電話機、テレビ等)ごとに、その製品に適した回路構成、部品の配置等を考慮して設計し、集積回路素子を開発する手法である。
セミカスタム手法とは、使用頻度の高い回路素子(コンデンサ、抵抗器、ダイオード、トランジスタ等)を形成した半導体チップを用意しておき、これら回路素子を目的に対応させて接続し、目的とする回路を構成する手法である。
【0005】
セミカスタム手法の他の方式として、半導体チップに用意する素子が回路素子ではなく、回路機能ブロック(増幅器、ゲート回路、切替回路等)を予め半導体チップ内に用意し、これらの回路機能ブロックを目的に応じて組合せて接続し、目的とする回路装置を構成する手法もある。
【0006】
【発明が解決しようとする課題】
フルカスタム手法を採った場合、設計から完成までに時間が掛かる欠点がある。また開発に時間が掛かることからコストも高くなる欠点もある。
セミカスタム手法の前者の手法によれば、半導体チップに形成されるコンデンサ、抵抗器、ダイオード、トランジスタ等の部品が、例えば格子状に規則的な配列パターンで形成され、これらの配列の中から適当に部品を選んで半導体チップに配線パターンを形成して接続し、回路を構成するから、部品の製造工程を省くことができる。この点ではコストの低減が期待できる。しかしながら、半導体チップ内に用意される部品は、目的とする製品の機能を考慮することなく、単に規則的に配列形成したものを使うため、構成された回路が必ずしも目的とする回路の性能を満たすことができない不都合が生じる場合が多い。
【0007】
セミカスタム手法の後者の手法でも、半導体チップ内に用意される増幅器、ゲート、切替回路等の回路機能ブロックはやはり規則的なパターンに従って配列形成されているため、目的とする装置を構成するに適した機能を持つブロックとその配置が考慮されていない。
この結果、目的とする装置に適合した性能を得ることはむずかしい。
【0008】
換言するならば、従来のセミカスタム手法によれば予め汎用性の高い部品或いは汎用性の高い回路機能ブロックが用意された半導体チップが与えられることから、この半導体チップの開発費用はなく、コストの低減は期待できる。しかしながら、この半導体チップはあらゆる要求を満たすべく、これ自体に汎用性を持たせているため、部品及び回路機能ブロックの種類は汎用性の高いものに限られており、また部品の配置、回路機能ブロックの配置も単に規則的に配列しただけで、各目的とする装置に適した部品の種類、回路機能ブロックの種類及び配置は与えられていない。この点で性能を要求される装置、例えば測定器等用いられる高精度直流系アナログ回路は従来のセミカスタム手法により製造することができない不都合がある。
【0009】
この発明の目的は使用する回路機能ブロック或いは回路素子を予め半導体チップに用意したセミカスタム手法を採りながら、目的とする回路装置の性能を満たす回路を形成することができる半導体集積回路素子の製造方法を提案するものである。
【0010】
【課題を解決するための手段】
この発明では目的とする装置で必要とされる回路機能ブロック(目的別に対応し特別に設計した回路機能ブロックを含む)が、その目的とする装置の性能を満たすべき位置関係に配置されて形成された半導体チップを用意し、この半導体チップに対して目的とする回路装置に適合した配線パターンを与えるマスク、及び装置の精度、特性を決定する抵抗を形成するための抵抗用マスクを用意し、これらのマスクを用いて目的とする半導体集積回路素子を形成する半導体集積回路素子の製造方法を提案するものである。
【0011】
この発明による半導体集積回路素子の製造方法によれば、予め与えられる半導体チップには、特定用途向きの回路を構成するに適した配置で、然も、目的とする装置に適合した回路機能ブロックが形成されているから、これらの回路機能ブロックを配線パターンまたは抵抗器によって接続するだけで、その特定用途向きの性能を満たした回路を形成することができる。
【0012】
しかも、各回路機能ブロックを接続する配線パターンを少し変更するだけでわずかずつ機能が異なる回路装置を作ることができる。また装置の精度、特性を決定する抵抗器の抵抗値を自由に設定できるため、各種の精度と特性を持った半導体集積回路素子を製造することができる。
よって、セミカスタム手法の利点をいかしながら、目的とする回路性能を持つ半導体集積回路素子を得ることができる利点が得られる。
【0013】
【発明の実施の形態】
図1を用いてこの発明による半導体集積回路素子の製造方法を説明する。図中10は半導体チップを示す。この半導体チップ10には予め目的とする回路装置で必要とする回路機能ブロック10A,10B,10C,10D…10Kが形成されて用意される。ここで回路機能ブロック10Aは例えば前置増幅器、10Bは差動増幅器、10Cは絶対値回路、10Dはウインドコンパレータ、10Eはバッファ増幅器、10Fは反転増幅器、10Gは計装用増幅器、10Hは差動増幅器、10Iはバッファ増幅器、10Jはスイッチ回路、10Kはマルチプレクサ、10Lはスイッチ素子等とすることができる。これらの回路機能ブロック10A〜10Lの全部又はその一部は目的とする装置用に特別に設計されたものとする。なお、10Mは外部接続用の端子を示す。これらの回路機能ブロック10A〜10Lは機能ブロックだけが形成され、相互間を接続する配線及び回路の精度・特性を決定するための抵抗器等は形成されていない。更に、各回路機能ブロック10A〜10Lは例えば直流系アナログ回路を構成するに適した位置関係に配置されているものとする。
【0014】
この発明ではこのような半導体チップ10を予め多数製造して用意しておき、仕様が異なる装置を作る場合に、その目的とする装置を構成するための配線パターン形成用のマスク20と、半導体チップ10に不足している抵抗器(回路の精度、特性を決定する抵抗器)を形成するための抵抗用マスク30を各種用意し、これらのマスク20と30を用いて半導体チップ10に配線パターン及び抵抗器を形成し、目的とする回路を構成する。
【0015】
仕様が異なる回路を作るには、主に抵抗用マスク30を各種用意し、回路の精度、特性を決定する抵抗器の抵抗値を異ならせることにより、目的の精度または特性を持つ回路を作ることができる。また、配線パターン用マスク20によって形成する配線パターンの一部を変更し、回路機能ブロック相互の接続を異ならせることにより、動作が一部異なる回路を作ることもできる。つまり、配線パターンと精度、特性を決定する抵抗器の抵抗値を変更するだけで、特定用途向けの回路であっても各種の特性、精度を持ち、また動作が一部異なる仕様の回路を製造することができる。
【0016】
【発明の効果】
以上説明したように、この発明による半導体集積回路素子の製造方法によれば必要とする回路機能ブロック或いは回路素子を形成してある半導体チップを用意した、いわゆるセミカスタム手法を採るにも係わらず、半導体チップに用意した回路機能ブロックの位置関係は目的とする回路装置で要求される性能を満たすことができる配置に選定しているから、各回路機能ブロックを相互に接続すれば目的とする性能を持つ回路を容易に製造することができる。また、配線パターン及び精度或いは特性を決定する抵抗器は抵抗値を任意に選択して形成することができるから、仕様が異なる半導体集積回路を容易に作ることができる。この結果、半導体チップを開発するコストを省き、安価に、また短期間に多品種でしかも目的とする精度、特性を持つ半導体集積回路素子を製造することができる利点が得られる。
【図面の簡単な説明】
【図1】この発明による半導体集積回路素子の製造方法を説明するための図。
【符号の説明】
10 半導体チップ
10A〜10L 回路機能ブロック
20 配線パターン用マスク
30 抵抗用マスク
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor integrated circuit element suitable for use in manufacturing a semiconductor integrated circuit element suitable for a specific application.
[0002]
[Prior art]
When semiconductor integrated circuit elements are classified according to applications, they can be classified into general-purpose elements and elements for specific applications. Examples of the general-purpose element include a digital circuit element typified by a digital memory. Moreover, as an element suitable for a specific application, for example, an integrated circuit element for an analog circuit can be given.
[0003]
In other words, the specifications of analog circuit elements are determined for each product used, and for this reason, a variety of products are produced in small quantities. In addition, every time a new device is developed, the design of an analog circuit element portion integrated into an integrated circuit must be newly changed.
Under such a demand, a custom manufacturing method has been conventionally employed. Custom methods include full-custom methods and semi-custom methods.
[0004]
The full custom method is designed for each target product (analog measuring instrument, mobile phone, TV, etc.) taking into consideration the circuit configuration and component arrangement suitable for the product, and developing integrated circuit elements. It is a technique.
The semi-custom method is to prepare a semiconductor chip on which frequently used circuit elements (capacitors, resistors, diodes, transistors, etc.) are formed, and connect these circuit elements in accordance with the purpose. Is a method of constructing.
[0005]
As another method of the semi-custom method, the elements prepared in the semiconductor chip are not circuit elements, but circuit function blocks (amplifiers, gate circuits, switching circuits, etc.) are prepared in the semiconductor chip in advance, and these circuit function blocks are intended. There is also a method of configuring the target circuit device by combining and connecting according to the above.
[0006]
[Problems to be solved by the invention]
When the full custom method is adopted, there is a drawback that it takes time from design to completion. In addition, since development takes time, there is a disadvantage that costs are increased.
According to the former method of the semi-custom method, components such as capacitors, resistors, diodes, and transistors formed on a semiconductor chip are formed in a regular array pattern, for example, in a lattice shape, and an appropriate one is selected from these arrays. Since a part is selected and a wiring pattern is formed and connected to the semiconductor chip to form a circuit, the manufacturing process of the part can be omitted. In this respect, cost reduction can be expected. However, since the components prepared in the semiconductor chip are simply arranged regularly without considering the function of the target product, the configured circuit does not necessarily satisfy the performance of the target circuit. Inconveniences that cannot be made often occur.
[0007]
Even in the latter method of the semi-custom method, circuit function blocks such as amplifiers, gates, and switching circuits prepared in the semiconductor chip are arranged in accordance with a regular pattern, which is suitable for configuring the target device. Blocks with different functions and their arrangement are not considered.
As a result, it is difficult to obtain performance suitable for the target device.
[0008]
In other words, according to the conventional semi-custom method, a semiconductor chip on which a highly versatile component or a highly versatile circuit function block is prepared in advance is provided. Reduction can be expected. However, since this semiconductor chip is versatile in order to satisfy all requirements, the types of components and circuit function blocks are limited to those with high versatility, and the arrangement of components and circuit functions are limited. The arrangement of the blocks is simply arranged regularly, and the types of components, the types and arrangement of circuit function blocks suitable for each target device are not given. In this respect, there is a disadvantage that an apparatus requiring high performance, for example, a high precision DC analog circuit used for a measuring instrument or the like cannot be manufactured by a conventional semi-custom method.
[0009]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit element manufacturing method capable of forming a circuit satisfying the performance of a target circuit device while adopting a semi-custom method in which circuit function blocks or circuit elements to be used are prepared in advance on a semiconductor chip. This is a proposal.
[0010]
[Means for Solving the Problems]
In the present invention, circuit function blocks (including circuit function blocks specially designed for each purpose) required for the target device are arranged and formed in a positional relationship that should satisfy the performance of the target device. Prepared a semiconductor chip, a mask for providing a wiring pattern suitable for the target circuit device to the semiconductor chip, and a resistance mask for forming a resistor for determining accuracy and characteristics of the device. The present invention proposes a method for manufacturing a semiconductor integrated circuit device, which forms a target semiconductor integrated circuit device using the mask.
[0011]
According to the method for manufacturing a semiconductor integrated circuit device according to the present invention, a semiconductor chip provided in advance has an arrangement suitable for configuring a circuit for a specific application, and a circuit function block suitable for a target device. Thus, a circuit satisfying the performance for a specific application can be formed simply by connecting these circuit function blocks with a wiring pattern or a resistor.
[0012]
In addition, it is possible to make circuit devices having slightly different functions by slightly changing the wiring pattern connecting each circuit functional block. In addition, since the resistance value of the resistor that determines the accuracy and characteristics of the device can be freely set, it is possible to manufacture semiconductor integrated circuit elements having various precisions and characteristics.
Therefore, there is obtained an advantage that a semiconductor integrated circuit element having a target circuit performance can be obtained while taking advantage of the semi-custom method.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing a semiconductor integrated circuit device according to the present invention will be described with reference to FIG. In the figure, reference numeral 10 denotes a semiconductor chip. The semiconductor chip 10 is prepared with circuit function blocks 10A, 10B, 10C, 10D... 10K necessary for a target circuit device. Here, the circuit function block 10A is, for example, a preamplifier, 10B is a differential amplifier, 10C is an absolute value circuit, 10D is a window comparator, 10E is a buffer amplifier, 10F is an inverting amplifier, 10G is an instrumentation amplifier, and 10H is a differential amplifier. Reference numeral 10I denotes a buffer amplifier, 10J denotes a switch circuit, 10K denotes a multiplexer, and 10L denotes a switch element. All or some of these circuit function blocks 10A to 10L are designed specifically for the target device. Reference numeral 10M denotes a terminal for external connection. These circuit function blocks 10A to 10L are formed only by function blocks, and wirings connecting between them, resistors for determining accuracy and characteristics of circuits, and the like are not formed. Furthermore, each circuit functional block 10A-10L shall be arrange | positioned at the positional relationship suitable for comprising a direct-current system analog circuit, for example.
[0014]
In the present invention, a large number of such semiconductor chips 10 are manufactured and prepared in advance, and when a device having different specifications is manufactured, a wiring pattern forming mask 20 for configuring the target device, and the semiconductor chip Various resistor masks 30 for forming resistors (resistors for determining circuit accuracy and characteristics) that are insufficient for the circuit 10 are prepared. Using these masks 20 and 30, a wiring pattern and a mask are formed on the semiconductor chip 10. Resistors are formed to construct the desired circuit.
[0015]
In order to create a circuit with different specifications, various types of resistance masks 30 are prepared, and a circuit having the desired accuracy or characteristics is created by varying the resistance values of resistors that determine the accuracy and characteristics of the circuit. Can do. In addition, by changing a part of the wiring pattern formed by the wiring pattern mask 20 and changing the connection between the circuit function blocks, it is possible to make a circuit with a partially different operation. In other words, by simply changing the resistance value of the resistor that determines the wiring pattern, accuracy, and characteristics, a circuit with various characteristics and accuracy can be manufactured even for a specific application, and the operation can be partially different. can do.
[0016]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor integrated circuit element according to the present invention, a semiconductor chip on which a necessary circuit function block or circuit element is formed is prepared, although a so-called semi-custom method is adopted. The positional relationship of the circuit function blocks prepared on the semiconductor chip is selected so that the performance required by the target circuit device can be satisfied. Therefore, if the circuit function blocks are connected to each other, the target performance can be achieved. The circuit it has can be easily manufactured. In addition, since the resistor for determining the wiring pattern and accuracy or characteristics can be formed by arbitrarily selecting a resistance value, a semiconductor integrated circuit having different specifications can be easily manufactured. As a result, it is possible to save the cost of developing a semiconductor chip, and to obtain an advantage that it is possible to manufacture a semiconductor integrated circuit element having a variety of products and having desired accuracy and characteristics in a short period of time.
[Brief description of the drawings]
FIG. 1 is a view for explaining a method of manufacturing a semiconductor integrated circuit device according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor chip 10A-10L Circuit functional block 20 Wiring pattern mask 30 Resistance mask

Claims (1)

目的とする回路装置で要求される性能を満たすことができる回路機能と位置関係を持たせて回路機能ブロック及び回路素子を形成した半導体チップを用意し、この半導体チップに目的とする装置を構成するために、回路機能ブロックの相互を接続する配線パターン用マスクと、装置の精度、特性を決定するための抵抗器を形成する抵抗用マスクを各種用意し、これらのマスクの違いにより上記回路機能ブロック相互の接続が異なる配線パターン及び抵抗値の異なる抵抗器を形成して仕様の異なる半導体集積回路素子を製造することを特徴とした半導体集積回路素子の製造方法。A semiconductor chip in which circuit function blocks and circuit elements are formed so as to have a circuit function and a positional relationship that can satisfy the performance required by the target circuit device is prepared, and the target device is configured on the semiconductor chip. For this purpose, various types of masks for wiring patterns for connecting circuit function blocks and resistors for forming resistors for determining accuracy and characteristics of the device are prepared. A method of manufacturing a semiconductor integrated circuit device, comprising: forming a wiring pattern having different interconnections and resistors having different resistance values to manufacture semiconductor integrated circuit devices having different specifications.
JP02398296A 1996-02-09 1996-02-09 Manufacturing method of semiconductor integrated circuit device Expired - Fee Related JP3608682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02398296A JP3608682B2 (en) 1996-02-09 1996-02-09 Manufacturing method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02398296A JP3608682B2 (en) 1996-02-09 1996-02-09 Manufacturing method of semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH09219402A JPH09219402A (en) 1997-08-19
JP3608682B2 true JP3608682B2 (en) 2005-01-12

Family

ID=12125783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02398296A Expired - Fee Related JP3608682B2 (en) 1996-02-09 1996-02-09 Manufacturing method of semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP3608682B2 (en)

Also Published As

Publication number Publication date
JPH09219402A (en) 1997-08-19

Similar Documents

Publication Publication Date Title
US20030154456A1 (en) Resistor circuit
JP3608682B2 (en) Manufacturing method of semiconductor integrated circuit device
US7292063B2 (en) Method of interconnect for multi-slot metal-mask programmable relocatable function placed in an I/O region
KR920004225B1 (en) Method of forming semiconductor integrated circuit using master sliceapproch
JPH03259561A (en) Semiconductor device
JPH0795590B2 (en) Semi-custom semiconductor integrated circuit design method
JPH01248535A (en) Semi-custom integrated circuit
JPH0120538B2 (en)
JPH05235279A (en) Semiconductor integrated circuit device
JPH0530072B2 (en)
JPH10261683A (en) Manufacture of semiconductor device
JPS594138A (en) Master slice integrated circuit device
JPS6076141A (en) Integrated logic circuit
JPS59211246A (en) Analog ic master slice system
JP2001168197A (en) Device layout structure of semiconductor integrated circuit
JP3106562B2 (en) Base fixed semi-custom LSI
JPH065788A (en) Semiconductor device
JPH01214045A (en) Semiconductor integrated circuit device
JPH0581089B2 (en)
JPH04314305A (en) Electronic volume circuit
JPH04113672A (en) Master slice type semiconductor integrated circuit
JP2811740B2 (en) Integrated circuit
JPH04152567A (en) Master slice lsi
JPH0510379Y2 (en)
JPH043461A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20041007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees