JP3606948B2 - Tuning amplifier - Google Patents

Description

となる。ここで、図４に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数２】

となる。上述した（２）式に（１）式を代入して計算すると、
【数３】

となる。また、この実施例の移相回路１０の出力電圧Ｅｏは、上述した差分Ｅｏ′を２倍したものであるから、
【数４】

となる。ここで、可変抵抗１６とインダクタ１７からなるＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
【００２５】
この（４）式においてｓ＝ｊωを代入して変形すると、
【数５】

となる。（５）式から出力電圧Ｅｏの絶対値を求めると、
【数６】

となる。すなわち、（６）式は、この実施例の移相回路１０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることを表している。
【００２６】
また、（５）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ１を求めると、
【数７】

となる。この（７）式から、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量φ１はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗１６の抵抗値Ｒを可変することにより、位相シフト量φ１がほぼ９０°となる周波数ωを変化させることができる。
【００２７】
図５は、図１に示した後段の移相回路３０の構成を抜き出して示したものである。同図に示す後段の移相回路３０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力するインダクタ３７および可変抵抗３６と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。
【００２８】
なお、インダクタ３７に直列に挿入されているキャパシタ３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
【００２９】
このような構成を有する移相回路３０において、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧（入力電圧Ｅｉ）を抵抗３８と抵抗４０とによって分圧した電圧が印加される。抵抗３８および４０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗３８、４０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器３２の反転入力端子に印加される。
【００３０】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、インダクタ３７と可変抵抗３６の接続点に現れる信号が入力される。インダクタ３７と可変抵抗３６により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。
【００３１】
差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００３２】
図６は、移相回路３０の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００３３】
同図に示すように、可変抵抗３６の両端に現れる電圧ＶＲ２とインダクタ３７の両端に現れる電圧ＶＬ２は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図６に示す半円の円周に沿って可変抵抗３６の両端電圧ＶＲ２とインダクタ３７の両端電圧ＶＬ２とが変化する。
【００３４】
また、差動増幅器３２の非反転入力端子に印加される電圧（可変抵抗３６の両端電圧ＶＲ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図６に示した半円において、その中心点を始点とし、電圧ＶＲ２と電圧ＶＬ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器３２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路３０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００３５】
また、図６から明らかなように、電圧ＶＲ２と電圧ＶＬ２とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＲ２との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路３０全体の位相シフト量φ２はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３６】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００３７】
図７は、後段の移相回路３０を等価的に表した図であり、差動増幅器３２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００３８】
抵抗３８および４０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、前段の移相回路１０の場合と同様に、抵抗３８、４０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図７に示す等価回路の閉ループに流れる電流Ｉは、可変抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬとすると、上述した（１）式で表すことができる。
【００３９】
ここで、図７に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数８】

となる。上述した（８）式に（１）式を代入して計算すると、
【数９】

となる。また、この実施例の移相回路３０の出力電圧Ｅｏは、上述した差分Ｅｏ′を２倍したものであるから、
【数１０】

となる。ここで、移相回路１０と同様に、インダクタ３７と可変抵抗３６からなるＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
【００４０】
（１０）式においてｓ＝ｊωを代入して変形すると、
【数１１】

となる。
【００４１】
上述した（１０）式および（１１）式は、前段の移相回路１０について示した（４）式および（５）式と符号のみ異なっている。したがって、出力電圧Ｅｏの絶対値は（６）式をそのまま適用することができ、後段の移相回路３０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることがわかる。
【００４２】
また、（１１）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ２を求めると、
【数１２】

となる。この（１２）式から、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量φ２はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗３６の抵抗値Ｒを可変することにより、位相シフト量φ２がほぼ９０°となる周波数ωを変化させることができる。
【００４３】
このようにして、２つの移相回路１０、３０のそれぞれにおいて位相が所定量シフトされる。しかも、図３および図６に示すように、各移相回路１０、３０における入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０、３０の全体により位相シフト量が０°となる信号が出力される。
【００４４】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して移相回路１０の前段に設けられた非反転回路５０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路５０を介して移相回路１０の入力端（図２に示した入力端２２）に入力される。
【００４５】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路５０や２つの移相回路１０、３０の各増幅度を調整して、同調増幅器１全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００４６】
図８は、上述した構成を有する２つの移相回路１０、３０および非反転回路５０の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図であり、伝達関数Ｋ１を有する回路と並列に抵抗Ｒ０を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０）を有する入力抵抗７４が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１３】

で表すことができる。
【００４７】
ところで、（４）式から明らかなように、前段の移相回路１０の伝達関数Ｋ２は、
【数１４】

であり、（１０）式から明らかなように、後段の移相回路３０の伝達関数Ｋ３は、
【数１５】

である。したがって、移相回路１０、３０を２段縦続接続した場合の全体の伝達関数Ｋ１は、
【数１６】

となる。この（１６）式を上述した（１３）式に代入すると、
【数１７】

となる。
【００４８】
この（１７）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０、３０の各時定数が異なる場合であってそれぞれをＴ_１、Ｔ_２とした場合には、ω＝１／√（Ｔ_１・Ｔ_２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００４９】
このように、この実施例の同調増幅器１によれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０、３０内の可変抵抗１６あるいは３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００５０】
また、この実施例の同調増幅器１において、インダクタ１７および３７は、写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ１７および３７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。但し、この場合にはインダクタ１７および３７が有するインダクタンスは極めて小さくなるため、同調周波数が高くなる。別の見方をすれば、同調増幅器１の同調周波数はＲ／Ｌに比例し、この中のインダクタンスＬは集積化等により小さくすることが容易であるため、同調周波数の高周波化に適している。
【００５１】
なお、上述した第１実施例の同調増幅器１では、前段に移相回路１０を、後段に移相回路３０をそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路３０を、後段に移相回路１０をそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００５２】
（第２実施例）
上述した第１実施例の同調増幅器１は、構成が異なる２つの移相回路１０および３０を組み合わせて構成したが、同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成するようにしてもよい。
【００５３】
図１に示す同調増幅器１に含まれる一方の移相回路１０は図２に示した基本構成を有しており、移相回路１０の入力と出力との間には（４）式で表される関係が成立する。以下では、図２に示す構成を有する移相回路１０を（４）式中の分数の符号を用いて便宜上「−型の移相回路」と称して説明を行う。また、図１に示す同調増幅器１に含まれる他方の移相回路３０は図５に示した基本構成を有しており、移相回路３０の入力と出力との間には（１０）式で表された関係が成立する。以下では、図５に示す構成を有する移相回路３０を（１０）式中の分数の符号を用いて便宜上「＋型の移相回路」と称して説明を行う。
【００５４】
このように各移相回路を便宜上２つのタイプに分類した場合には、第１実施例の同調増幅器１は、タイプが異なる２つの移相回路１０および３０を組み合わせることにより、全体としての位相シフト量が０°となる周波数において同調動作を行うようになっている。
【００５５】
ところで、１つの−型の移相回路１０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（４）式において分数の符号「−」を反転して「＋」にすればよく、１つの−型の移相回路に位相反転回路を接続した構成が１つの＋型の移相回路に等価であるといえる。同様に、１つの＋型の移相回路３０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（１０）式において分数の符号「＋」を反転して「−」にすればよく、１つの＋型の移相回路に位相反転回路を接続した構成が１つの−型の移相回路に等価であるといえる。
【００５６】
したがって、第１実施例においてタイプが異なる２つの移相回路１０および３０を組み合わせて同調増幅器を構成する代わりに、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成することができる。
【００５７】
図１１は、第２実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ａは、入力信号の位相を反転する位相反転回路８０と、図２に示す−型の２つの移相回路１０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路１０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００５８】
このような構成を有する同調増幅器１ａにおいて、ある周波数において２つの移相回路１０によって位相が１８０°シフトされるとともに、位相反転回路８０によって位相が反転されるため、全体として信号の位相シフト量が０°となる。例えば、２つの移相回路１０内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路１０のそれぞれにおける位相シフト量が９０°となる。したがって、位相反転回路８０によって位相が反転されるとともに、２つの移相回路１０の全体によって位相が１８０°シフトされ、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路１０から出力される。
【００５９】
また、後段の移相回路１０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００６０】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路１０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路１０の各増幅度を調整して、同調増幅器１ａ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００６１】
ところで、上述した位相反転回路８０および２つの移相回路１０を含む第２実施例の同調増幅器１ａは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００６２】
また、移相回路１０の伝達関数Ｋ２は（１４）式で表されるため、位相反転回路８０と２段の移相回路１０とを接続した場合の全体の伝達関数Ｋ１は、
【数１８】

となる。この（１８）式で求めた伝達関数Ｋ１は、（１６）式で求めた第１実施例の同調増幅器１の２つの移相回路１０、３０の全体の伝達関数Ｋ１と同じであり、同調増幅器１ａの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００６３】
したがって、第２実施例の同調増幅器１ａは、第１実施例の同調増幅器１と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０の各時定数が異なる場合であってそれぞれをＴ_１、Ｔ_２とした場合には、ω＝１／√（Ｔ_１・Ｔ_２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００６４】
このように、この実施例の同調増幅器１ａによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０内の可変抵抗１６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００６５】
また、第１実施例と同様に、インダクタ１７は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ１７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ａの全体を半導体基板上に形成して集積回路とすることも容易である。また、集積化した場合には容易に同調周波数を高周波化することができる。
【００６６】
（第３実施例）
上述した第２実施例の同調増幅器１ａでは−型の２つの移相回路１０を接続した場合を説明したが、＋型の移相回路３０を２段接続することにより同調増幅器を構成するようにしてもよい。
【００６７】
図１２は、第３実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｂは、入力信号の位相を反転する位相反転回路８０と、図５に示す＋型の２つの移相回路３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００６８】
上述した第１実施例で説明したように、＋型の２つの移相回路３０のそれぞれは、入力信号の周波数ωが０から∞まで変化するにしたがって位相シフト量が０°から１８０°まで変化する。例えば、２つの移相回路３０内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路３０のそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路３０の全体によって位相が１８０°シフトされるとともに、前段に設けられた位相反転回路８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路３０から出力される。
【００６９】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００７０】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路３０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路３０の各増幅度を調整して、同調増幅器１ｂ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００７１】
ところで、上述した位相反転回路８０および２つの移相回路３０を含む第３実施例の同調増幅器１ｂは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００７２】
また、（１５）式から明らかなように、２つの移相回路３０のそれぞれの伝達関数Ｋ３は、（１４）式で表される移相回路１０の伝達関数Ｋ２と符号のみ異なっていることから、位相反転回路８０と２段の移相回路３０とを接続した場合の全体の伝達関数Ｋ１は（１８）式に示したものをそのまま適用することができる。このため、第２実施例の同調増幅器１ａと同様に、同調増幅器１ｂの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００７３】
したがって、第３実施例の同調増幅器１ｂは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路３０の各時定数が異なる場合であってそれぞれをＴ_１、Ｔ_２とした場合には、ω＝１／√（Ｔ_１・Ｔ_２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００７４】
このように、この実施例の同調増幅器１ｂによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路３０内の可変抵抗３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００７５】
また、第１実施例等と同様に、インダクタ３７は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ３７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｂの全体を半導体基板上に形成して集積回路とすることも容易である。また、集積化した場合には容易に同調周波数を高周波化することができる。
【００７６】
（その他の実施例）
上述した各実施例の同調増幅器に含まれる非反転回路５０あるいは位相反転回路８０は、トランジスタやオペアンプや抵抗等を組み合わせて簡単に構成することができる。
【００７７】
図１３は、オペアンプを用いて構成した非反転回路と位相反転回路の具体例を示す図である。同図（Ａ）に示す非反転回路５０は、反転入力端子が抵抗５４を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗５６が接続されたオペアンプ５２を含んで構成されており、２つの抵抗５４、５６の抵抗比によって定まる所定の増幅度を有するバッファとして機能する。オペアンプ５２の非反転入力端子に交流信号が入力されると、オペアンプ５２の出力端子からは同相の信号が出力される。
【００７８】
また、同図（Ｂ）に示す位相反転回路８０は、入力信号が抵抗８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ８２と、このオペアンプ８２の反転入力端子と出力端子との間に接続された抵抗８６とを含んで構成されている。この位相反転回路８０は、２つの抵抗８４、８６の抵抗比によって定まる所定の増幅度を有しており、抵抗８４を介してオペアンプ８２の反転入力端子に交流信号が入力されると、オペアンプ８２の出力端子からは位相が反転した逆相の信号が出力される。
【００７９】
ところで、上述した各実施例の同調増幅器は、２つの移相回路と非反転回路あるいは位相反転回路によって構成されており、接続された複数の回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路あるいは位相反転回路とをどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００８０】
図１４は、タイプが異なる２つの移相回路と非反転回路とを組み合わせて同調増幅器を構成した場合において、２つの移相回路と非反転回路５０の接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。
【００８１】
但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにキャパシタにより、あるいは帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【００８２】
図１４（Ａ）には、タイプが異なる（一方が−型であって他方が＋型である）２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８３】
図１４（Ｂ）には、タイプが異なる２つの移相回路の中間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０と後段の移相回路３０あるいは１０の相互干渉を完全に防止することができる。
【００８４】
図１４（Ｃ）には、タイプが異なる２つの移相回路の前段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１に対応している。このように、前段に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８５】
同様に、図１５は、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成した場合において、２つの移相回路と位相反転回路８０の接続状態を示す図である。なお、図１４について説明したように、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、キャパシタ等によって形成するようにしてもよい。
【００８６】
図１５（Ａ）には、同タイプの２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８７】
図１５（Ｂ）には、同タイプの２つの移相回路の間に位相反転回路８０を配置した構成が示されている。このように、中間に位相反転回路８０を配置した場合には、２つの移相回路間の相互干渉を完全に防止することができる。
【００８８】
図１５（Ｃ）には、２つの移相回路の前段に位相反転回路８０を配置した構成が示されており、図１１に示した同調増幅器１ａや図１２に示した同調増幅器１ｂに対応している。このように、前段に位相反転回路８０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８９】
また、上述した各実施例において示した移相回路１０、３０には可変抵抗１６あるいは３６が含まれている。これらの可変抵抗１６、３６は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【００９０】
図１６は、各実施例において示した２種類の移相回路内の可変抵抗１６あるいは３６をＦＥＴに置き換えた場合の移相回路の構成を示す図である。
【００９１】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６をＦＥＴに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６をＦＥＴに置き換えた構成が示されている。
【００９２】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗１６あるいは３６の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【００９３】
なお、図１６に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのゲートとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【００９４】
また、上述した各実施例において示した移相回路１０あるいは３０は、インダクタ１７、３７と直列に接続された可変抵抗１６あるいは３６の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ１７、３７を可変インダクタによって形成し、そのインダクタンスを変化させることにより同調周波数を変えるようにしてもよい。
【００９５】
図１７は、各実施例において示した２種類の移相回路内のインダクタ１７あるいは３７を可変インダクタに置き換えた場合の移相回路の構成を示す図である。
【００９６】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を固定抵抗に置き換えるとともにインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を固定抵抗に置き換えるとともにインダクタ３７を可変インダクタ３７ａに置き換えた構成が示されている。
【００９７】
このように、インダクタ１７あるいは３７を可変インダクタ１７ａあるいは３７ａに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【００９８】
ところで、上述した図１７（Ａ）、（Ｂ）では可変インダクタ１７ａあるいは３７ａのインダクタンスのみを可変したが、同時に可変抵抗１６あるいは３６の抵抗値を可変するようにしてもよい。図１７（Ｃ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を用いるとともにインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｄ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を用いるとともにインダクタ３７を可変インダクタ３７ａに置き換えた構成が示されている。
【００９９】
また、図１７（Ｃ）、（Ｄ）に示した可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１００】
このように、可変抵抗と可変インダクタを組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変インダクタのインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１０１】
また、上述したように可変抵抗や可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗あるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオに各実施例の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１０２】
図１８は、上述した可変インダクタ１７ａの具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ１７ａの構造は、そのまま可変インダクタ３７ａにも適用することができる。
【０１０３】
同図に示す可変インダクタ１７ａは、半導体基板１１０上に形成された渦巻き形状のインダクタ導体１１２と、その外周を周回するように形成された制御用導体１１４と、これらインダクタ導体１１２および制御用導体１１４の両方を覆うように形成された絶縁性磁性体１１８とを含んで構成されている。
【０１０４】
上述した制御用導体１１４は、制御用導体１１４の両端に可変のバイアス電圧を印加するために可変電圧電源１１６が接続され、この可変電圧電源１１６によって印加する直流バイアス電圧を可変に制御することにより、制御用導体１１４に流れるバイアス電流を変化させることができる。
【０１０５】
また、半導体基板１１０は、例えばｎ型シリコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例えばゲルマニウムやアモルファスシリコン等の非晶質材料）が用いられる。また、インダクタ導体１１２は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【０１０６】
なお、図１８に示した半導体基板１１０には、可変インダクタ１７ａの他に図１等に示した同調増幅器の他の構成部品が形成されている。
【０１０７】
図１９は、図１８に示した可変インダクタ１７ａのインダクタ導体１１２および制御用導体１１４の形状をさらに詳細に示す図である。
【０１０８】
同図に示すように、内周側に位置するインダクタ導体１１２は、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極１２２、１２４が接続されている。同様に、外周側に位置する制御用導体１１４は、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極１２６、１２８が接続されている。
【０１０９】
図２０は、図１９のＡ−Ａ線拡大断面図であり、インダクタ導体１１２と制御用導体１１４を含む絶縁性磁性体１１８の横断面が示されている。
【０１１０】
同図に示すように、半導体基板１１０表面に絶縁性の磁性体膜１１８ａを介してインダクタ導体１１２および制御用導体１１４が形成されており、さらにその表面に絶縁性の磁性体膜１１８ｂが被覆形成されている。これら２つの磁性体膜１１８ａ、１１８ｂによって図１８に示した絶縁性磁性体１１８が形成されている。
【０１１１】
例えば、磁性体膜１１８ａ、１１８ｂとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法）、化学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【０１１２】
なお、絶縁膜１３０は、非磁性体材料によって形成されており、インダクタ導体１１２および制御用導体１１４の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜１１８ａ、１１８ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体１１２が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ１７ａを実現することができる。
【０１１３】
このように、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４とを覆うように絶縁性磁性体１１８（磁性体膜１１８ａ、１１８ｂ）が形成されており、制御用導体１１４に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体１１８を磁路とするインダクタ導体１１２の飽和磁化特性が変化し、インダクタ導体１１２が有するインダクタンスが変化する。
【０１１４】
したがって、インダクタ導体１１２のインダクタンスそのものを直接変化させることができ、しかも、半導体基板１１０上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板１１０上には同調増幅器１等の他の構成部品を形成することも可能であるため、各実施例の同調増幅器の全体を集積化によって一体形成する場合に適している。
【０１１５】
なお、図１８等に示した可変インダクタ１７ａは、図２１あるいは図２２に示すように、インダクタ導体１１２と制御用導体１１４とを交互に周回させたり、インダクタ導体１１２と制御用導体１１４とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体１１４に流す直流バイアス電流を変化させることにより絶縁性磁性体１１８の飽和磁化特性を変えることができ、インダクタ導体１１２が有するインダクタンスをある範囲で変化させることができる。
【０１１６】
また、図１８等に示した可変インダクタ１７ａは、半導体基板１１０上にインダクタ導体１１２等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【０１１７】
また、磁性体膜１１８ａ、１１８ｂとして絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜１１８ａ等に置き換えて使用すると、インダクタ導体１１２等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体１１２等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【０１１８】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【０１１９】
また、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４の両方の全体を絶縁性磁性体１１８で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。
【０１２０】
図２３は、絶縁性磁性体１１８を部分的に形成した可変インダクタを示す図である。同図に示すように、絶縁性磁性体１１８がインダクタ導体１１２と制御用導体１１４の一部を覆うように形成されており、この部分的に形成された絶縁性磁性体１１８によって磁路が形成される。このように、磁路となる絶縁性磁性体（あるいは導電性磁性体でもよい）１１８を部分的に形成した場合には、磁路が狭まることによりインダクタ導体１１２および制御用導体１１４によって生じる磁束が飽和しやすくなる。したがって、制御用導体１１４に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体１１２のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【０１２１】
また、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４とを同心状に巻回して形成したが、これら各導体を半導体基板１１０表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【０１２２】
図２４は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ１７ｂの概略を示す平面図である。
【０１２３】
同図に示す可変インダクタ１７ｂは、半導体基板１１０上に形成された渦巻き形状のインダクタ導体１１２ａと、このインダクタ導体１１２ａと隣接した位置に形成された渦巻き形状の制御用導体１１４ａと、インダクタ導体１１２ａと制御用導体１１４ａの各渦巻き中心を覆うように形成された絶縁性磁性体（あるいは導電性磁性体）１１９とを含んで構成されている。
【０１２４】
図１８等に示した可変インダクタ１７ａと同様に、制御用導体１１４ａにはその両端に可変のバイアス電圧を印加するために可変電圧電源１１６が接続されており、この可変電圧電源１１６によって印加するバイアス電圧を可変に制御することにより、制御用導体１１４ａに流れる所定のバイアス電流を変化させることができる。
【０１２５】
図２５は、図２４に示した可変インダクタ１７ｂのインダクタ導体１１２ａおよび制御用導体１１４ａの形状をさらに詳細に示した図である。
【０１２６】
同図に示すように、インダクタ導体１１２ａは、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極１２２、１２４が接続されている。同様に、インダクタ導体１１２ａに隣接して配置された制御用導体１１４ａは、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極１２６、１２８が接続されている。
【０１２７】
図２６は、図２５のＢ−Ｂ線拡大断面図であり、インダクタ導体１１２ａと制御用導体１１４ａを含む絶縁性磁性体１１９の横断面が示されている。
【０１２８】
同図に示すように、半導体基板１１０表面に絶縁性の磁性体膜１１９ａおよび絶縁性の非磁性体膜１３２が形成されており、その表面にインダクタ導体１１２ａおよび制御用導体１１４ａがそれぞれ形成されている。そして、これらインダクタ導体１１２ａと制御用導体１１４ａの各中心部を貫くようにさらに表面に絶縁性の磁性体膜１１９ｂが被覆形成されている。これら２つの磁性体膜１１９ａ、１１９ｂによってインダクタ導体１１２ａと制御用導体１１４ａの共通の磁路となる環状の磁性体１１９が形成されている。
【０１２９】
なお、図２６に示した絶縁性の非磁性体膜１３２は、磁性体膜１１９ａとほぼ同じ膜厚を有しており、さらにそれらの表面においてインダクタ導体１１２ａと制御用導体１１４ａのそれぞれをほぼ同じ高さに形成するためのものである。したがって、インダクタ導体１１２ａおよび制御用導体１１４ａに多少の段差が生じてもよい場合には、非磁性体膜１３２を形成せずに、半導体基板１１０上に直接インダクタ導体１１２ａおよび制御用導体１１４ａの一部を形成するようにしてもよい。
【０１３０】
また、磁性体膜１１９ａ表面のインダクタ導体１１２ａおよび制御用導体１１４ａの各周回部分の間には、図１８等に示した可変インダクタ１７ａと同様に絶縁膜１３０が形成されている。このように部分的に絶縁膜１３０を充填して各周回部分間の磁性体膜１１９ａ、１１９ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体１１２ａによって発生した磁束は、そのほとんどが磁性体膜１１９ａ、１１９ｂを通って制御用導体１１４ａと交差するようになる。したがって、漏れ磁束を少なくすることにより、インダクタ導体１１２ａが発生する磁束を有効に利用して大きなインダクタンスを得ることができる。
【０１３１】
このように、上述した可変インダクタ１７ｂは、インダクタ導体１１２ａと制御用導体１１４ａの各渦巻き中心を通るように環状の絶縁性磁性体１１９（磁性体膜１１９ａ、１１９ｂ）が形成されている。したがって、制御用導体１１４ａに流す直流バイアス電流を可変に制御することにより、上述した磁性体１１９を磁路とするインダクタ導体１１２ａの飽和磁化特性が変化し、インダクタ導体１１２ａが有するインダクタンスも変化する。
【０１３２】
また、上述したように各実施例の同調増幅器１等を半導体基板上に形成した場合には、インダクタ１７あるいは３７としてあまり大きなインダクタンスを確保することができない。したがって、半導体基板上に実際に形成したインダクタ１７等の小さなインダクタンスを、回路を工夫することにより見かけ上大きくすることができれば、時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１３３】
図２７は、図１等に示した移相回路１０、３０に用いたインダクタ１７あるいは３７を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子（インダクタ導体）のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図２７に示した回路全体が移相回路１０、３０に含まれるインダクタ１７あるいは３７に対応している。
【０１３４】
図２７に示すインダクタンス変換回路１７ｃは、所定のインダクタンスＬ０を有するインダクタ２１０と、２つのオペアンプ２１２、２１４と、２つの抵抗２１６、２１８とを含んで構成されている。
【０１３５】
１段目のオペアンプ２１２は、出力端子が反転入力端子に接続された利得１の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、２段目のオペアンプ２１４も出力端子が反転入力端子に接続されており、利得１の非反転増幅器として機能する。また、これら２つの非反転増幅器の間には抵抗２１６と２１８による分圧回路が挿入されている。
【０１３６】
このように、間に分圧回路を挿入することにより、２つの非反転増幅器を含む増幅器全体の利得を０から１の間で自由に設定することができる。
【０１３７】
図２７に示したインダクタンス変換回路１７ｃにおいて、インダクタ２１０を除く回路全体の伝達関数をＫ４とすると、インダクタンス変換回路１７ｃは図２８に示すシステム図で表すことができる。図２９は、これをミラーの定理によって変換したシステム図である。
【０１３８】
図２８に示したインピーダンスＺ０を用いて図２９に示したインピーダンスＺ１を表すと、
【数１９】

となる。ここで、図２７に示したインダクタンス変換回路１７ｃの場合には、インピーダンスＺ０＝ｊωＬ０であり、これを（１９）式に代入して、
【数２０】

【数２１】

となる。この（２１）式は、インダクタンス変換回路１７ｃにおいてインダクタ２１０が有するインダクタンスＬ０が見掛け上は１／（１−Ｋ４）倍になったことを示している。
【０１３９】
したがって、利得Ｋ４が正であって０から１の間にある場合には、１／（１−Ｋ４）は常に１より大きくなるため、インダクタンスＬ０を大きいほうに変化させることができる。
【０１４０】
ところで、図２７に示したインダクタンス変換回路１７ｃにおける増幅器の利得、すなわちオペアンプ２１２と２１４の全体により構成される増幅器の利得Ｋ４は、抵抗２１６と２１８によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をＲ１６、Ｒ１８とすると、
【数２２】

となる。この利得Ｋ４を（２１）式に代入して見かけ上のインダクタンスＬを計算すると、
【数２３】

となる。したがって、抵抗２１６と２１８の抵抗比Ｒ１８／Ｒ１６を大きくすることにより、２つの端子２０４、２０６間の見かけ上のインダクタンスＬを大きくすることができる。例えば、Ｒ１８＝Ｒ１６の場合には、（２３）式からインダクタンスＬをＬ０の２倍にすることができる。
【０１４１】
このように、上述したインダクタンス変換回路１７ｃは、２つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ２１０のインダクタンスＬ０を見かけ上大きくすることができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さなインダクタンスＬ０を有するインダクタ２１０をスパイラル状の導体等によって形成しておいて、図２７に示したインダクタンス変換回路によって大きなインダクタンスＬに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、図１に示した同調増幅器１等の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０１４２】
なお、抵抗２１６、２１８による分圧回路の分圧比を固定した場合の他、これら２つの抵抗２１６、２１８の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図２７に示したオペアンプ２１２、２１４を含んで構成される増幅器全体の利得が変わり、端子２０４、２０６間のインダクタンスＬも連続的に変化する。したがって、このインダクタンス変換回路１７ｃを図１７に示した可変インダクタ１７ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１４３】
また、図２７に示したインダクタンス変換回路１７ｃは、２つのオペアンプ２１２、２１４を含む増幅器全体の利得が１以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１４４】
図３０は、オペアンプ２１２、２１４を含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図である。同図（Ａ）に示すインダクタンス変換回路１７ｄは、エミッタに２つの抵抗２２４、２２６が接続されたバイポーラトランジスタ２２８と、この２つの抵抗２２４、２２６による分圧点とトランジスタ２２８のベースとの間に接続されたインダクタ２１０と、直流電流阻止用のキャパシタ２３０とを含んで構成されている。インダクタ２１０の一方端側に挿入されたキャパシタ２３０は、周波数特性に影響を与えないようにそのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量に設定されている。
【０１４５】
上述したエミッタホロワ回路の利得は、主に２つの抵抗２２４、２２６の抵抗比に応じて決まり、しかもその利得は常に１未満であるため、（２１）式からわかるように、実際にインダクタ２１０が有するインダクタンスＬ０を見掛け上大きくすることができる。しかも、１つのエミッタホロワ回路を用いているだけであり、回路構成が簡略化でき、最高動作周波数も高く設定することができる。
【０１４６】
図３０（Ｂ）はその変形例を示す図であり、同図（Ａ）の２つの抵抗２２４、２２６を可変抵抗２３２に置き換えた点が異なっている。このように可変抵抗２３２を用いることにより、利得を任意にしかも連続的に変化させることができるため、見掛け上のインダクタンスＬも任意にしかも連続的に変化させることができ、このインダクタンス変換回路１７ｅを図１７に示した可変インダクタ１７ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１４７】
なお、図３０（Ｂ）に示したインダクタンス変換回路１７ｅは、同図（Ａ）の２つの抵抗２２４、２２６を１つの可変抵抗２３２に置き換えているが、これら２つの抵抗２２４、２２６の少なくとも一方を可変抵抗によって構成するようにしてもよい。
【０１４８】
図３１は、図３０（Ａ）および（Ｂ）に示したインダクタンス変換回路１７ｄ、１７ｅのそれぞれをソースホロワ回路によって実現したものであり、バイポーラトランジスタ２２８をＦＥＴ２３４に置き換えたものである。図３１（Ａ）が図３０（Ａ）に、図３１（Ｂ）が図３０（Ｂ）にそれぞれ対応している。
【０１４９】
図３２は、図２７に示したインダクタンス変換回路１７ｃの変形例を示す図である。図３２に示すインダクタンス変換回路１７ｆは、ｎｐｎ型のバイポーラトランジスタ２３６およびそのエミッタに接続された抵抗２４０と、ｐｎｐ型のバイポーラトランジスタ２３８とそのエミッタに接続された抵抗２４２と、インダクタンスＬ０を有するインダクタ２１０とを含んで構成されている。
【０１５０】
上述した一方のトランジスタ２３６と抵抗２４０により第１のエミッタホロワ回路が、他方のトランジスタ２３８と抵抗２４２により第２のエミッタホロワ回路がそれぞれ形成され、それらが縦続接続されている。しかも、ｎｐｎ型のトランジスタ２３６とｐｎｐ型のトランジスタ２３８を用いているため、インダクタ２１０の一方端であるトランジスタ２３６のベース電位とトランジスタ２３８のエミッタ電位とをほぼ同じに設定することができ、直流電流阻止用のキャパシタが不要となる。
【０１５１】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０１５２】
例えば、上述した各実施例の同調増幅器においては、移相回路１０、３０内の差動増幅器１２、３２によって２入力の差分を２倍に増幅して各移相回路の出力とすることにより、同調増幅器のループゲインをほぼ１に設定するようにしたが、差動増幅器１２、３２の増幅度をこれ以外の値に設定してもよい。例えば、各差動増幅器１２、３２において２入力の差分を増幅せずに、あるいは２倍以外の増幅度で増幅して出力するとともに、非反転回路５０あるいは位相反転回路８０の増幅度を調整して同調増幅器のループゲインをほぼ１に設定するようにしてもよい。
【０１５３】
また、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗７０を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗７４を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１５４】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０１５５】
また、上述した実施例の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＬＲ回路を構成する抵抗とインダクタの少なくとも一方の素子定数を変える場合の他、一方の移相回路に含まれるＬＲ回路を構成する抵抗とインダクタの少なくとも一方の素子定数を変える場合が考えられる。また、全ての抵抗やインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【０１５６】
【発明の効果】
以上の各実施例に基づく説明から明らかなように、同調周波数が高い場合にはこの発明の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。また、各移相回路内のインダクタをインダクタンス変換回路を用いて大きいほうに変換することができ、同調周波数を低周波化することもできる。
【０１５７】
特に、各移相回路におけるＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０１５８】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【０１５９】
また、従来のＬＣ共振を利用した同調増幅器においては、同調周波数ωが１／√ＬＣであるから、同調周波数を調整するために静電容量ＣまたはインダクタンスＬを変化させると、同調周波数はその変化量の平方根に比例して変化するが、この発明の同調増幅器では同調周波数ωが例えばＲ／Ｌであって、同調周波数は抵抗値Ｒに比例して変化させることができるので、同調周波数の大幅な変更および調整が可能となる。また、インダクタンスＬは小さくすることが容易であるため、同調周波数の高周波化を図ることが容易であり、高い同調周波数を有する同調増幅器を実現することができる。
【図面の簡単な説明】
【図１】この発明を適用した第１実施例の同調増幅器の構成を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出して示した図、
【図３】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出して示した図、
【図６】後段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変換したシステム図、
【図１０】この実施例の同調増幅器の同調特性を示す図、
【図１１】第２実施例の同調増幅器の構成を示す回路図、
【図１２】第３実施例の同調増幅器の構成を示す回路図、
【図１３】非反転回路および位相反転回路の具体例を示す図、
【図１４】移相回路と非反転回路との接続形態を示す図、
【図１５】移相回路と位相反転回路との接続形態を示す図、
【図１６】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図１７】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図、
【図１８】可変インダクタの一例を示す図、
【図１９】図１８に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２０】図１９のＡ−Ａ線拡大断面図、
【図２１】図１８に示した可変インダクタの変形例を示す図、
【図２２】図１８に示した可変インダクタの変形例を示す図、
【図２３】図１８に示した可変インダクタの変形例を示す図、
【図２４】可変インダクタの他の例を示す図、
【図２５】図２４に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２６】図２５のＢ−Ｂ線拡大断面図、
【図２７】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図、
【図２８】図２７に示した回路を伝達関数を用いて表した図、
【図２９】図２８に示す構成をミラーの定理によって変換した図、
【図３０】図２７に含まれる２つのオペアンプを含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図、
【図３１】図３０の回路をソースホロワ回路によって実現した構成を示す図、
【図３２】インダクタンス変換回路の変形例を示す図、
【図３３】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
１０、３０ 移相回路
１２、３２ 差動増幅器
１６、３６ 可変抵抗
１７、３７ インダクタ
１８、２０、３８、４０ 抵抗
１９、３９ キャパシタ
５０ 非反転回路
７０ 帰還抵抗
７４ 入力抵抗
９０ 入力端子
９２ 出力端子[0001]
[Industrial application fields]
The present invention relates to a tuning amplifier capable of arbitrarily adjusting a tuning frequency and a maximum attenuation amount without interfering with each other.
[0002]
[Prior art]
Conventionally, various amplifier circuits using active elements and reactance elements as tuning amplifiers have been proposed and put into practical use.
[0003]
[Problems to be solved by the invention]
In the conventional tuning amplifier, when the tuning frequency is adjusted, the Q and gain depending on the LC circuit are changed, and when the maximum attenuation is adjusted, the tuning frequency is changed, and the characteristic curves A and B shown in FIG. Thus, since the gain at the tuning frequency changes when the maximum attenuation is adjusted, it is extremely difficult to adjust the tuning frequency, the gain at the tuning frequency, and the maximum attenuation C1 and C2 without interfering with each other.
[0004]
Further, it has been difficult to form a tuning amplifier capable of adjusting the tuning frequency and the maximum attenuation amount by an integrated circuit.
[0005]
The present invention has been conceived to solve such problems.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, a tuned amplifier according to the present invention includes:
An adder circuit that includes an input-side impedance element that receives an input signal at one end and a feedback-side impedance element that receives a feedback signal at one end, and adds the input signal and the feedback signal;
A first series circuit composed of first and second resistors having substantially the same resistance value applied to both ends of the input AC signal, and a third resistor and inductor to which the AC signal is applied to both ends The configured second series circuit, the potential of the connection point of the first and second resistors constituting the first series circuit, the third resistor constituting the second series circuit, and the inductor Two phase shift circuits including a differential amplifier that amplifies and outputs a difference from the potential at the connection point of
The two phase shift circuits are cascade-connected, and the signal added by the adder circuit is input to the preceding phase shift circuit in the two cascaded phase shift circuits, and the subsequent stage A signal output from the phase shift circuit is input to the one end of the feedback side impedance element as the feedback signal, and the output of either of the two phase shift circuits is extracted as a tuning signal.
[0007]
Further, the tuning amplifier of the present invention is
An AC signal input to the input terminal includes an input side impedance element that is input to one end, and a feedback side impedance element that receives a feedback signal to the other end. An adder circuit for adding the feedback signal, a first series circuit composed of first and second resistors having substantially equal resistance values applied to both ends of an input AC signal, and the AC signal at both ends A second series circuit constituted by a third resistor and an inductor applied to the first series circuit; a potential at a connection point of the first and second resistors constituting the first series circuit; and the second series circuit. Two phase shift circuits including a differential amplifier that amplifies and outputs the difference between the third resistor that constitutes the potential of the connection point of the inductor and a predetermined amplification degree;
A non-inverting circuit that outputs the input AC signal without changing the phase;
Each of the two phase shift circuits and the non-inverting circuit is cascade-connected, and a signal added by the adder circuit is input to a first stage circuit among the plurality of cascade-connected circuits. The signal output from the final stage circuit is input to the one end of the feedback side impedance element as the feedback signal, and the output of any of the plurality of circuits is extracted as a tuning signal.
[0008]
Further, the tuning amplifier of the present invention is
An AC signal input to the input terminal includes an input side impedance element that is input to one end, and a feedback side impedance element that receives a feedback signal to the other end. An adding circuit for adding the feedback signal;
A first series circuit composed of first and second resistors having substantially the same resistance value applied to both ends of the input AC signal, and a third resistor and inductor to which the AC signal is applied to both ends The configured second series circuit, the potential of the connection point of the first and second resistors constituting the first series circuit, the third resistor constituting the second series circuit, and the inductor Two phase shift circuits including a differential amplifier that amplifies and outputs a difference from the potential at the connection point of
A phase inversion circuit that inverts and outputs the phase of the input AC signal;
Each of the two phase shift circuits and the phase inversion circuit are connected in cascade, and a signal added by the adder circuit is input to a first stage circuit among the plurality of cascade connected circuits. The signal output from the final stage circuit is input to the one end of the feedback side impedance element as the feedback signal, and the output of any of the plurality of circuits is extracted as a tuning signal.
[0009]
Further, the tuning amplifier of the present invention is
A non-inverting circuit that outputs an AC signal input via the input-side impedance element in the same phase;
A first bridge circuit comprising a series connection of two resistors and a series connection of an inductor and a resistor, and obtaining a difference between the two outputs of the first bridge circuit to which the output of the non-inverting circuit is applied and the first bridge circuit A first phase shift circuit that shifts the phase of the signal input to the first bridge circuit;
A series connection of two resistors and a series connection of a resistor and an inductor, and the difference between the two outputs of the second bridge circuit to which the output of the first phase shift circuit is applied and the second bridge circuit is A second phase shift circuit that shifts a signal input to the second bridge circuit in a direction opposite to the first phase shift circuit;
A circuit that feeds back an output of the second phase shift circuit to an input of the non-inverting circuit via a feedback-side impedance element;
It is characterized by providing.
[0010]
Further, the tuning amplifier of the present invention is
A phase inversion circuit that inverts and outputs an AC signal input via an input resistor;
A first bridge circuit comprising a series connection of two resistors and a series connection of an inductor and a resistor, and obtaining a difference between two outputs of the first bridge circuit to which the output of the phase inverting circuit is applied and the first bridge circuit. A first phase shift circuit that shifts the phase of the signal input to the first bridge circuit;
A series connection of two resistors and a series connection of an inductor and a resistor, and the difference between the two outputs of the second bridge circuit to which the output of the first phase shift circuit is applied and the second bridge circuit is A second phase shift circuit that shifts a signal input to the second bridge circuit in the same direction as the first phase shift circuit;
A circuit that feeds back an output of the second phase shift circuit to an input of the phase inverting circuit via a feedback resistor;
It is characterized by providing.
[0011]
【Example】
Hereinafter, a tuned amplifier according to an embodiment to which the present invention is applied will be described in detail with reference to the drawings.
[0012]
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of a tuning amplifier according to a first embodiment to which the present invention is applied. The tuning amplifier 1 shown in the figure includes a non-inverting circuit 50 that outputs an input signal without changing the phase thereof, and each shifts the phase of the input signal by a predetermined amount, thereby shifting the phase shift of 0 ° in total at a predetermined frequency. By passing through the two phase shift circuits 10 and 30 to be performed and the feedback resistor 70 and the input resistor 74 (the input resistor 74 has a resistance value n times the resistance value of the feedback resistor 70). An addition circuit that adds a signal (feedback signal) output from the subsequent phase shift circuit 30 and a signal (input signal) input to the input terminal 90 at a predetermined ratio is configured. The non-inverting circuit 50 functions as a buffer circuit, but may be omitted when focusing only on the basic operation of the tuning amplifier.
[0013]
FIG. 2 shows an extracted configuration of the previous phase shift circuit 10 shown in FIG. The phase shift circuit 10 shown in FIG. 1 includes a differential amplifier 12 that amplifies and outputs a differential voltage of two inputs with a predetermined amplification degree (for example, approximately twice), and a phase of a signal input to the input terminal 22. Without changing the phase of the signal input to the input terminal 22 and the variable resistor 16 and the inductor 17 that are input to the non-inverting input terminal of the differential amplifier 12 by shifting the voltage by a predetermined amount. And resistors 18 and 20 that are input to the inverting input terminal of the differential amplifier 12.
[0014]
The capacitor 19 inserted between the inductor 17 and the variable resistor 16 is for DC current blocking, and its impedance is extremely small at the operating frequency, that is, has a large capacitance. Further, the following description will be made considering the case where the connection point of the inductor 17 and the resistor 20 is grounded.
[0015]
In the phase shift circuit 10 having such a configuration, when a predetermined AC signal is input to the input terminal 22, a voltage (input voltage Ei) applied to the input terminal 22 is applied to the inverting input terminal of the differential amplifier 12. Is divided by the resistor 18 and the resistor 20. The resistance values of the resistors 18 and 20 are set to be substantially equal, and the voltage Ei / 2 divided by about a half by the voltage dividing circuit constituted by the series circuit of these two resistors 18 and 20 is differential. Applied to the inverting input terminal of the amplifier 12.
[0016]
On the other hand, when an input signal is input to the input terminal 22, the non-inverting input terminal of the differential amplifier 12 is connected to the connection point of the inductor 17 and the variable resistor 16 (more precisely, the capacitor 19 connected in series to the inductor 17 and the capacitor 19. A signal appearing at the connection point of the variable resistor 16 but appearing in the capacitor 19 as described above can be omitted when the basic operation is described because the capacitor 19 is for blocking a direct current and does not affect the operation. Is entered. Since an input signal is input to one end of an LR circuit (series circuit) composed of the variable resistor 16 and the inductor 17, the voltage of the signal obtained by shifting the phase of the input signal by a predetermined amount by the LR circuit is a differential amplifier. It is applied to 12 non-inverting input terminals.
[0017]
In this way, the differential amplifier 12 outputs a signal obtained by amplifying the difference between the voltages applied to the two input terminals by a predetermined amplification degree, for example, approximately twice.
[0018]
FIG. 3 is a vector diagram showing the relationship between the input / output voltage of the phase shift circuit 10 and the voltage appearing in the inductor or the like.
[0019]
As shown in the figure, the voltage VL1 appearing at both ends of the inductor 17 and the voltage VR1 appearing at both ends of the variable resistor 16 are 90 ° out of phase with each other. Ei. Therefore, when the amplitude of the input signal is constant and only the frequency changes, the both-ends voltage VL1 of the inductor 17 and the both-ends voltage VR1 of the variable resistor 16 change along the circumference of the semicircle shown in FIG.
[0020]
Also, the voltage applied to the inverting input terminal (the voltage Ei / 2 across the resistor 20) subtracted in vector from the voltage applied to the non-inverting input terminal of the differential amplifier 12 (the voltage VL1 across the inductor 17). Becomes the differential voltage Eo ′. This differential voltage Eo ′ can be expressed by a vector having a center point in the semicircle shown in FIG. 3 as a start point and a point on the circumference where the voltage VL1 and the voltage VR1 intersect as an end point. This is equal to the radius Ei / 2 of the semicircle. Actually, the differential amplifier 12 amplifies the differential voltage Eo ′ by a factor of 2, and the output voltage Eo = Eo ′ × 2 = Ei. Therefore, it can be seen that in the phase shift circuit 10 of this embodiment, the amplitude of the input signal is equal to the amplitude of the output signal, and no signal attenuation occurs between the input and output signals.
[0021]
Further, as apparent from FIG. 3, since the voltage VL1 and the voltage VR1 intersect at right angles on the circumference, the phase difference between the input voltage Ei and the voltage VL1 is 90 ° as the frequency ω changes from 0 to ∞. From 0 to 0 °. The phase shift amount φ1 of the entire phase shift circuit 10 is twice that, and changes from 180 ° to 0 ° depending on the frequency.
[0022]
Next, the relationship between the input / output voltages described above is quantitatively verified.
[0023]
FIG. 4 is a diagram equivalently showing the preceding phase shift circuit 10, and shows a configuration corresponding to two series circuits provided on the input side of the differential amplifier 12.
[0024]
Since the input voltage Ei is applied to both ends of the series circuit constituted by the resistors 18 and 20, each of the resistors 18 and 20 may be replaced with two voltage sources 27 and 28 that generate the voltage Ei / 2. it can. At this time, when the current I flowing in the closed loop of the equivalent circuit shown in FIG. 4 is L, the inductance of the inductor 17 is R, and the resistance value of the variable resistor 16 is R,
[Expression 1]

It becomes. Here, when the potential difference (difference) Eo ′ between the two points shown in FIG. 4 is obtained,
[Expression 2]

It becomes. When calculating by substituting equation (1) into equation (2) above,
[Equation 3]

It becomes. Also, since the output voltage Eo of the phase shift circuit 10 of this embodiment is twice the difference Eo ′ described above,
[Expression 4]

It becomes. Here, the time constant of the LR circuit composed of the variable resistor 16 and the inductor 17 is T (= L / R).
[0025]
In this equation (4), substituting s = jω,
[Equation 5]

It becomes. When the absolute value of the output voltage Eo is obtained from the equation (5),
[Formula 6]

It becomes. That is, equation (6) indicates that the amplitude of the output signal of the phase shift circuit 10 of this embodiment is equal and constant to the amplitude of the input signal no matter how the phase between the input and output rotates. Yes.
[0026]
Further, when the phase shift amount φ1 of the output voltage Eo with respect to the input voltage Ei is obtained from the equation (5),
[Expression 7]

It becomes. From this equation (7), for example, the phase shift amount φ1 at a frequency at which ω is approximately 1 / T (= R / L) is approximately 90 °, and only the phase is approximately 90 without attenuating the amplitude of the input signal. Can be shifted. In addition, by varying the resistance value R of the variable resistor 16, the frequency ω at which the phase shift amount φ1 is approximately 90 ° can be changed.
[0027]
FIG. 5 shows an extracted configuration of the subsequent phase shift circuit 30 shown in FIG. The latter-stage phase shift circuit 30 shown in the figure is a differential amplifier 32 that amplifies and outputs a differential voltage of two inputs with a predetermined amplification degree (for example, about twice), and a phase of a signal input to the input terminal 42. And the voltage level is divided by about 1/2 without changing the phase of the signal input to the input terminal 42 and the inductor 37 and the variable resistor 36 that are input to the non-inverting input terminal of the differential amplifier 32. And resistors 38 and 40 which are input to the inverting input terminal of the differential amplifier 32.
[0028]
The capacitor 39 inserted in series with the inductor 37 is for blocking direct current, and its impedance is extremely small at the operating frequency, that is, has a large capacitance.
[0029]
In the phase shift circuit 30 having such a configuration, when a predetermined AC signal is input to the input terminal 42, a voltage (input voltage Ei) applied to the input terminal 42 is applied to the inverting input terminal of the differential amplifier 32. Is divided by the resistor 38 and the resistor 40. The resistance values of the resistors 38 and 40 are set approximately equal to each other, and the voltage Ei / 2 divided by about a half by the voltage dividing circuit constituted by the series circuit of these two resistors 38 and 40 is differential. Applied to the inverting input terminal of the amplifier 32.
[0030]
On the other hand, when an input signal is input to the input terminal 42, a signal appearing at the connection point between the inductor 37 and the variable resistor 36 is input to the non-inverting input terminal of the differential amplifier 32. Since an input signal is input to one end of an LR circuit (series circuit) composed of the inductor 37 and the variable resistor 36, the voltage of the signal obtained by shifting the phase of the input signal by a predetermined amount by the LR circuit is a differential amplifier. It is applied to 32 non-inverting input terminals.
[0031]
In this way, the differential amplifier 32 outputs a signal obtained by amplifying the difference between the voltages applied to the two input terminals by a predetermined amplification degree, for example, approximately twice.
[0032]
FIG. 6 is a vector diagram showing the relationship between the input / output voltage of the phase shift circuit 30 and the voltage appearing in the inductor or the like.
[0033]
As shown in the figure, the voltage VR2 appearing at both ends of the variable resistor 36 and the voltage VL2 appearing at both ends of the inductor 37 are 90 ° out of phase with each other. Ei. Therefore, when the amplitude of the input signal is constant and only the frequency changes, the both-ends voltage VR2 of the variable resistor 36 and the both-ends voltage VL2 of the inductor 37 change along the circumference of the semicircle shown in FIG.
[0034]
Further, the voltage applied to the inverting input terminal (the voltage Ei / 2 across the resistor 40) applied to the inverting input terminal is subtracted in a vector form from the voltage applied to the non-inverting input terminal of the differential amplifier 32 (the voltage VR2 across the variable resistor 36). This is the differential voltage Eo ′. This differential voltage Eo ′ can be represented by a vector having a center point in the semicircle shown in FIG. 6 as a start point and a point on the circumference where the voltage VR2 and the voltage VL2 intersect as an end point. This is equal to the radius Ei / 2 of the semicircle. Actually, the differential amplifier 32 amplifies the differential voltage Eo ′ by a factor of 2, and the output voltage Eo = Eo ′ × 2 = Ei. Therefore, it can be seen that in the phase shift circuit 30 of this embodiment, the amplitude of the input signal is equal to the amplitude of the output signal, and no signal attenuation occurs between the input and output signals.
[0035]
Further, as apparent from FIG. 6, since the voltage VR2 and the voltage VL2 intersect at right angles on the circumference, the phase difference between the input voltage Ei and the voltage VR2 is 0 ° as the frequency ω changes from 0 to ∞. From 90 to 90 degrees. The phase shift amount φ2 of the entire phase shift circuit 30 is twice that and changes from 0 ° to 180 ° depending on the frequency.
[0036]
Next, the relationship between the input / output voltages described above is quantitatively verified.
[0037]
FIG. 7 is a diagram equivalently showing the subsequent phase shift circuit 30, and shows a configuration corresponding to two series circuits provided on the input side of the differential amplifier 32.
[0038]
Since the input voltage Ei is applied to both ends of the series circuit constituted by the resistors 38 and 40, each of the resistors 38 and 40 generates a voltage Ei / 2 as in the case of the phase shift circuit 10 in the previous stage. It can be considered that two voltage sources 27 and 28 are substituted. At this time, the current I flowing in the closed loop of the equivalent circuit shown in FIG. 7 can be expressed by the above-described equation (1), where R is the resistance value of the variable resistor 36 and L is the inductance of the inductor 37.
[0039]
Here, when the potential difference (difference) Eo ′ between the two points shown in FIG.
[Equation 8]

It becomes. When calculating by substituting equation (1) into equation (8) above,
[Equation 9]

It becomes. Further, since the output voltage Eo of the phase shift circuit 30 of this embodiment is twice the difference Eo ′ described above,
[Expression 10]

It becomes. Here, similarly to the phase shift circuit 10, the time constant of the LR circuit including the inductor 37 and the variable resistor 36 is T (= L / R).
[0040]
Substituting s = jω in equation (10),
[Expression 11]

It becomes.
[0041]
The above-mentioned formulas (10) and (11) differ from the formulas (4) and (5) shown for the previous phase shift circuit 10 only in the sign. Therefore, the absolute value of the output voltage Eo can directly apply the equation (6), and the amplitude of the output signal of the subsequent phase shift circuit 30 is the input signal no matter how the phase between the input and output rotates. It can be seen that the amplitude is equal to and constant.
[0042]
Further, when the phase shift amount φ2 of the output voltage Eo with respect to the input voltage Ei is obtained from the equation (11),
[Expression 12]

It becomes. From this equation (12), for example, the phase shift amount φ2 at a frequency where ω is approximately 1 / T (= R / L) is approximately 90 °, and only the phase is approximately 90 without attenuating the amplitude of the input signal. Can be shifted. In addition, by varying the resistance value R of the variable resistor 36, the frequency ω at which the phase shift amount φ2 becomes approximately 90 ° can be changed.
[0043]
In this way, the phase is shifted by a predetermined amount in each of the two phase shift circuits 10 and 30. In addition, as shown in FIGS. 3 and 6, the relative phase relationship of the input / output voltages in the phase shift circuits 10 and 30 is in the opposite direction, and the two phase shift circuits 10 and 30 as a whole at a predetermined frequency. Thus, a signal with a phase shift amount of 0 ° is output.
[0044]
Further, the output of the subsequent phase shift circuit 30 is fed back to the input side of the non-inverting circuit 50 provided in the previous stage of the phase shift circuit 10 via the feedback resistor 70, and this fed back signal and the input resistance 74 are returned. Is added to the signal input via the. The added signal is input to the input terminal (input terminal 22 shown in FIG. 2) of the phase shift circuit 10 through the non-inverting circuit 50 functioning as a buffer circuit.
[0045]
By forming such a feedback loop, the phase shift amount of a signal that makes a round of the feedback loop at a certain frequency becomes 0 °. At this time, the tuning operation is performed by adjusting the amplification degrees of the non-inverting circuit 50 and the two phase shift circuits 10 and 30 and setting the loop gain of the entire tuning amplifier 1 to approximately 1.
[0046]
FIG. 8 is a system diagram in which the entire two phase shift circuits 10 and 30 having the above-described configuration and the non-inverting circuit 50 are replaced with a circuit having a transfer function K1, and a resistor R0 is provided in parallel with the circuit having the transfer function K1. Is connected in series with an input resistor 74 having a resistance value (nR0) n times that of the feedback resistor 70. FIG. 9 is a system diagram in which the system shown in FIG. 8 is converted by Miller's theorem, and the transfer function A of the entire system after conversion is
[Formula 13]

Can be expressed as
[0047]
By the way, as apparent from the equation (4), the transfer function K2 of the preceding phase shift circuit 10 is
[Expression 14]

As is apparent from the equation (10), the transfer function K3 of the latter phase shift circuit 30 is
[Expression 15]

It is. Therefore, the overall transfer function K1 when the phase shift circuits 10 and 30 are cascaded in two stages is
[Expression 16]

It becomes. Substituting this equation (16) into the above equation (13),
[Expression 17]

It becomes.
[0048]
According to the equation (17), it can be seen that when ω = 0 (DC region), A = −1 / (2n + 1) and the maximum attenuation is given. It can also be seen that the maximum attenuation is given when ω = ∞. Further, the tuning point of ω = 1 / T (when the time constants of the two phase shift circuits 10 and 30 are different from each other, ₁ , T ₂ In this case, ω = 1 / √ (T ₁ ・ T ₂ It can be seen that A = 1 at the tuning point)) and is independent of the resistance ratio n of the feedback resistor 70 and the input resistor 74. In other words, as shown in FIG. 10, even if the value of n is changed, the tuning point is not shifted and the attenuation at the tuning point is not changed.
[0049]
Thus, according to the tuning amplifier 1 of this embodiment, even if the resistance ratio n between the feedback resistor 70 and the input resistor 74 is changed, the tuning frequency and the gain at the time of tuning are constant, and only the maximum attenuation is changed. Can do. On the other hand, since the maximum attenuation is determined by the resistance ratio n described above, even when the tuning frequency is changed by changing the resistance value of the variable resistor 16 or 36 in each of the phase shift circuits 10 and 30, this The maximum attenuation is not affected, and the tuning frequency, the gain at the tuning frequency, and the maximum attenuation can be adjusted without interfering with each other.
[0050]
In the tuned amplifier 1 of this embodiment, the inductors 17 and 37 can be formed on a semiconductor substrate by forming a spiral conductor by photolithography or the like. And 37 can be formed on the semiconductor substrate together with other components (differential amplifier, resistor, etc.), and therefore the entire tuning amplifier 1 capable of adjusting the tuning frequency and the maximum attenuation is provided on the semiconductor substrate. It is easy to form an integrated circuit by forming it thereon. However, in this case, the inductances of the inductors 17 and 37 are extremely small, so that the tuning frequency is high. From another point of view, the tuning frequency of the tuning amplifier 1 is proportional to R / L, and the inductance L therein can be easily reduced by integration or the like, which is suitable for increasing the tuning frequency.
[0051]
In the tuning amplifier 1 of the first embodiment described above, the phase shift circuit 10 and the phase shift circuit 30 are arranged at the front stage and the rear stage, respectively, and the total phase shift amount between the input and output signals is 0 °. Therefore, the tuning amplifier may be configured by exchanging these before and after and arranging the phase shift circuit 30 in the previous stage and the phase shift circuit 10 in the subsequent stage.
[0052]
(Second embodiment)
The tuning amplifier 1 of the first embodiment described above is configured by combining two phase shift circuits 10 and 30 having different configurations. However, a tuning amplifier is configured by combining two phase shift circuits having the same configuration. Also good.
[0053]
One phase shift circuit 10 included in the tuning amplifier 1 shown in FIG. 1 has the basic configuration shown in FIG. 2, and is expressed by equation (4) between the input and output of the phase shift circuit 10. The relationship is established. In the following description, the phase shift circuit 10 having the configuration shown in FIG. 2 is referred to as a “− type phase shift circuit” for convenience by using a fractional sign in the equation (4). Further, the other phase shift circuit 30 included in the tuning amplifier 1 shown in FIG. 1 has the basic configuration shown in FIG. 5, and the input and output between the phase shift circuit 30 are expressed by the equation (10). The expressed relationship is established. Hereinafter, the phase shift circuit 30 having the configuration shown in FIG. 5 will be referred to as a “+ -type phase shift circuit” for the sake of convenience using the fractional sign in the equation (10).
[0054]
Thus, when each phase shift circuit is classified into two types for the sake of convenience, the tuning amplifier 1 of the first embodiment can combine the two phase shift circuits 10 and 30 of different types to obtain a phase shift as a whole. The tuning operation is performed at a frequency where the amount is 0 °.
[0055]
By the way, paying attention to the relationship between the entire input and output when a phase inverting circuit for inverting the phase of a signal is connected to one − type phase shift circuit 10, the sign “−” of the fraction is expressed in the equation (4). It can be reversed to “+”, and a configuration in which a phase inversion circuit is connected to one − type phase shift circuit can be said to be equivalent to one + type phase shift circuit. Similarly, when attention is paid to the relationship between the entire input and output when a phase inverting circuit for inverting the phase of a signal is connected to one + -type phase shift circuit 30, the sign of the fraction “+” in equation (10) It can be said that a configuration in which a phase inversion circuit is connected to one + type phase shift circuit is equivalent to one − type phase shift circuit.
[0056]
Therefore, instead of combining the two phase shift circuits 10 and 30 of different types in the first embodiment to configure the tuning amplifier, combining the two phase shift circuits of the same type and the phase inverting circuit to configure the tuning amplifier. Can do.
[0057]
FIG. 11 is a diagram illustrating a configuration of a tuning amplifier according to the second embodiment. The tuning amplifier 1a shown in the figure includes a phase inverting circuit 80 for inverting the phase of an input signal, two negative phase shift circuits 10 shown in FIG. 2, a feedback resistor 70 and an input resistor 74 (the input resistor 74 is a feedback). A signal (feedback signal) output from the subsequent phase shift circuit 10 and a signal input to the input terminal 90 through each of the resistors 70). And an adder circuit for adding (input signal) at a predetermined ratio.
[0058]
In the tuning amplifier 1a having such a configuration, the phase is shifted by 180 ° by the two phase shift circuits 10 at a certain frequency, and the phase is inverted by the phase inversion circuit 80. 0 °. For example, assuming that the time constants of the LR circuits in the two phase shift circuits 10 are the same, and the value is T, the phase shift in each of the two phase shift circuits 10 at a frequency of ω = 1 / T. The amount is 90 °. Therefore, the phase is inverted by the phase inverting circuit 80 and the phase is shifted by 180 ° by the whole of the two phase shift circuits 10, and as a whole, the signal whose phase shifts once and the phase shift amount becomes 0 ° is It is output from the phase shift circuit 10.
[0059]
Further, the output of the subsequent phase shift circuit 10 is fed back to the input side of the phase inverting circuit 80 via the feedback resistor 70, and this fed back signal and the signal inputted via the input resistor 74 are added. The added signal is input to the phase inversion circuit 80.
[0060]
By forming such a feedback loop, the phase of the signal is inverted by the phase inversion circuit 80, and the phase is shifted by 180 ° by the two phase shift circuits 10 at a certain frequency, and the signal makes a round of the feedback loop as a whole. The phase shift amount is 0 °. At this time, the tuning operation is performed by adjusting the respective amplification degrees of the phase inverting circuit 80 and the two phase shift circuits 10 and setting the loop gain of the entire tuning amplifier 1a to approximately 1.
[0061]
By the way, if the entire tuning amplifier 1a of the second embodiment including the phase inverting circuit 80 and the two phase shift circuits 10 is replaced with a circuit having a transfer function K1, as in the case of the first embodiment, It can be represented by the system diagram shown in FIG. Therefore, it can be expressed by the system diagram shown in FIG. 9 by converting according to Miller's theorem, and the transfer function A of the entire system after conversion can be expressed by equation (13).
[0062]
Further, since the transfer function K2 of the phase shift circuit 10 is expressed by the equation (14), the overall transfer function K1 when the phase inversion circuit 80 and the two-stage phase shift circuit 10 are connected is
[Expression 18]

It becomes. The transfer function K1 obtained by the equation (18) is the same as the overall transfer function K1 of the two phase shift circuits 10 and 30 of the tuning amplifier 1 of the first embodiment obtained by the equation (16). As the entire transfer function of 1a, A shown in the equation (17) can be applied as it is.
[0063]
Therefore, the tuning amplifier 1a of the second embodiment has the same characteristics as the tuning amplifier 1 of the first embodiment, and when ω = 0 (DC region), A = −1 / (2n + 1). Thus, it can be seen that the maximum attenuation is given. It can also be seen that the maximum attenuation is given when ω = ∞. Further, a tuning point of ω = 1 / T (when the time constants of the two phase shift circuits 10 are different, ₁ , T ₂ In this case, ω = 1 / √ (T ₁ ・ T ₂ ) Of the tuning point)), A = 1, irrespective of the resistance ratio n of the feedback resistor 70 and the input resistor 74, and the tuning point does not shift even if the value of n is changed as shown in FIG. And the attenuation of the tuning point does not change.
[0064]
Thus, according to the tuning amplifier 1a of this embodiment, even if the resistance ratio n between the feedback resistor 70 and the input resistor 74 is changed, the tuning frequency and the gain at the time of tuning are constant, and only the maximum attenuation is changed. Can do. On the other hand, since the maximum attenuation is determined by the resistance ratio n described above, even when the tuning frequency is changed by changing the resistance value of the variable resistor 16 in each phase shift circuit 10, this maximum attenuation is obtained. There is no influence, and the tuning frequency, the gain at the tuning frequency, and the maximum attenuation can be adjusted without interfering with each other.
[0065]
As in the first embodiment, the inductor 17 can be formed on a semiconductor substrate by forming a spiral conductor by photolithography or the like. By using such an inductor 17, Since it can be formed on the semiconductor substrate together with other components (differential amplifier, resistor, etc.), the entire tuning amplifier 1a capable of adjusting the tuning frequency and the maximum attenuation is formed on the semiconductor substrate and integrated. It is also easy to make a circuit. Further, when integrated, the tuning frequency can be easily increased.
[0066]
(Third embodiment)
In the above-described tuning amplifier 1a of the second embodiment, the case where the − type two phase shift circuits 10 are connected has been described. However, the tuning amplifier is configured by connecting the + type phase shift circuit 30 in two stages. May be.
[0067]
FIG. 12 is a diagram showing a configuration of a tuning amplifier according to the third embodiment. The tuning amplifier 1b shown in the figure includes a phase inverting circuit 80 for inverting the phase of an input signal, two + -type phase shift circuits 30 shown in FIG. 5, a feedback resistor 70 and an input resistor 74 (the input resistor 74 is a feedback) A signal (feedback signal) output from the subsequent phase shift circuit 30 and a signal input to the input terminal 90 through each of the resistors 70). And an adder circuit for adding (input signal) at a predetermined ratio.
[0068]
As described in the first embodiment, each of the two + phase shift circuits 30 has a phase shift amount that changes from 0 ° to 180 ° as the frequency ω of the input signal changes from 0 to ∞. To do. For example, assuming that the time constants of the LR circuits in the two phase shift circuits 30 are the same and the value is T, the phase shift in each of the two phase shift circuits 30 at a frequency of ω = 1 / T. The amount is 90 °. Accordingly, the phase is shifted by 180 ° by the whole of the two phase shift circuits 30 and the phase is inverted by the phase inversion circuit 80 provided in the preceding stage. A signal that becomes ° is output from the phase shift circuit 30 in the subsequent stage.
[0069]
Further, the output of the subsequent phase shift circuit 30 is fed back to the input side of the phase inverting circuit 80 through the feedback resistor 70, and the fed back signal and the signal inputted through the input resistor 74 are added. The added signal is input to the phase inversion circuit 80.
[0070]
By forming such a feedback loop, the phase of the signal is inverted by the phase inversion circuit 80, and the phase is shifted by 180 ° by the two phase shift circuits 30 at a certain frequency, so that the entire signal loops around the feedback loop. The phase shift amount is 0 °. At this time, the tuning operation is performed by adjusting each amplification degree of the phase inversion circuit 80 and the two phase shift circuits 30 and setting the loop gain of the entire tuning amplifier 1b to approximately 1.
[0071]
By the way, if the entire tuning amplifier 1b of the third embodiment including the phase inverting circuit 80 and the two phase shift circuits 30 is replaced with a circuit having the transfer function K1, as in the case of the first embodiment, It can be represented by the system diagram shown in FIG. Therefore, it can be expressed by the system diagram shown in FIG. 9 by converting according to Miller's theorem, and the transfer function A of the entire system after conversion can be expressed by equation (13).
[0072]
Further, as apparent from the equation (15), the transfer functions K3 of the two phase shift circuits 30 are different from the transfer function K2 of the phase shift circuit 10 expressed by the equation (14) only in sign. When the phase inverting circuit 80 and the two-stage phase shift circuit 30 are connected, the transfer function K1 shown in the equation (18) can be applied as it is. Therefore, like the tuning amplifier 1a of the second embodiment, A shown in the equation (17) can be applied as it is as the entire transfer function of the tuning amplifier 1b.
[0073]
Therefore, the tuning amplifier 1b according to the third embodiment has the same characteristics as the tuning amplifier 1 according to the first embodiment, and A = −1 / (2n + 1) when ω = 0 (DC region). It can be seen that the maximum attenuation is given. It can also be seen that the maximum attenuation is given when ω = ∞. Further, the tuning point of ω = 1 / T (when the time constants of the two phase shift circuits 30 are different, ₁ , T ₂ In this case, ω = 1 / √ (T ₁ ・ T ₂ ) Of the tuning point)), A = 1, irrespective of the resistance ratio n between the feedback resistor 70 and the input resistor 74, and the tuning point does not shift even if the value of n is changed as shown in FIG. And the attenuation of the tuning point does not change.
[0074]
Thus, according to the tuning amplifier 1b of this embodiment, even if the resistance ratio n between the feedback resistor 70 and the input resistor 74 is changed, the tuning frequency and the gain at the time of tuning are constant, and only the maximum attenuation is changed. Can do. On the contrary, since the maximum attenuation is determined by the resistance ratio n described above, even when the tuning frequency is changed by changing the resistance value of the variable resistor 36 in each phase shift circuit 30, the maximum attenuation is obtained. There is no influence, and the tuning frequency, the gain at the tuning frequency, and the maximum attenuation can be adjusted without interfering with each other.
[0075]
Similarly to the first embodiment, the inductor 37 can be formed on the semiconductor substrate by forming a spiral conductor by photolithography or the like, but such an inductor 37 is used. Therefore, the entire tuning amplifier 1b capable of adjusting the tuning frequency and the maximum attenuation amount is formed on the semiconductor substrate together with other components (differential amplifier, resistor, etc.). An integrated circuit is also easy. Further, when integrated, the tuning frequency can be easily increased.
[0076]
(Other examples)
The non-inverting circuit 50 or the phase inverting circuit 80 included in the tuned amplifier of each embodiment described above can be easily configured by combining transistors, operational amplifiers, resistors, and the like.
[0077]
FIG. 13 is a diagram illustrating a specific example of a non-inverting circuit and a phase inverting circuit configured using operational amplifiers. The non-inverting circuit 50 shown in FIG. 1A includes an operational amplifier 52 in which an inverting input terminal is grounded via a resistor 54 and a resistor 56 is connected between the inverting input terminal and the output terminal. And functions as a buffer having a predetermined amplification degree determined by the resistance ratio of the two resistors 54 and 56. When an AC signal is input to the non-inverting input terminal of the operational amplifier 52, an in-phase signal is output from the output terminal of the operational amplifier 52.
[0078]
Further, the phase inverting circuit 80 shown in FIG. 2B includes an operational amplifier 82 in which an input signal is input to an inverting input terminal via a resistor 84 and a non-inverting input terminal is grounded, and an inverting input terminal of the operational amplifier 82. And a resistor 86 connected between the output terminal and the output terminal. The phase inverting circuit 80 has a predetermined amplification degree determined by the resistance ratio of the two resistors 84 and 86, and when an AC signal is input to the inverting input terminal of the operational amplifier 82 via the resistor 84, the operational amplifier 82. From the output terminal, a reverse phase signal with the phase inverted is output.
[0079]
By the way, the tuning amplifier of each of the embodiments described above is configured by two phase shift circuits and a non-inversion circuit or a phase inversion circuit, and the total phase shift amount at a predetermined frequency is obtained by a plurality of connected circuits as a whole. A predetermined tuning operation is performed by setting the angle to 0 °. Therefore, focusing only on the phase shift amount, there is a certain degree of freedom in the order in which the phase shift circuit and the non-inversion circuit or the phase inversion circuit are connected, and the connection order can be determined as necessary. .
[0080]
FIG. 14 is a diagram illustrating a connection state between two phase shift circuits and the non-inverting circuit 50 when a tuned amplifier is configured by combining two phase shift circuits and non-inverting circuits of different types. In these figures, the feedback-side impedance element 70a and the input-side impedance element 74a are for adding the output signals and input signals of the respective tuning amplifiers at a predetermined ratio, and are most commonly shown in FIG. As shown, the feedback resistor 70 is used as the feedback impedance element 70a, and the input resistor 74 is used as the input impedance element 74a.
[0081]
However, since the feedback side impedance element 70a and the input side impedance element 74a need only be added without changing the phase relationship of the signals input to the respective elements, both the feedback side impedance element 70a and the input side impedance element 74a are capacitors. Alternatively, both the feedback side impedance element 70a and the input side impedance element 74a may be formed by inductors. Alternatively, each impedance element may be formed by combining resistors, capacitors, or inductors so that the ratio of the real number and the imaginary number of impedances can be adjusted simultaneously.
[0082]
FIG. 14A shows a configuration in which the non-inverting circuit 50 is arranged after two phase shift circuits of different types (one is − type and the other is + type). As described above, when the non-inverting circuit 50 is disposed in the subsequent stage, a large output current can be taken out by providing the non-inverting circuit 50 with the function of an output buffer.
[0083]
FIG. 14B shows a configuration in which the non-inverting circuit 50 is arranged between two phase shift circuits of different types. Thus, when the non-inverting circuit 50 is arranged in the middle, mutual interference between the preceding phase shift circuit 10 or 30 and the subsequent phase shift circuit 30 or 10 can be completely prevented.
[0084]
FIG. 14C shows a configuration in which a non-inverting circuit 50 is arranged in the previous stage of two phase shift circuits of different types, and corresponds to the tuning amplifier 1 shown in FIG. As described above, when the non-inverting circuit 50 is arranged in the preceding stage, the influence of the feedback side impedance element 70a and the input side impedance element 74a on the preceding phase shift circuit 10 or 30 can be minimized.
[0085]
Similarly, FIG. 15 is a diagram illustrating a connection state of two phase shift circuits and the phase inversion circuit 80 when a tuning amplifier is configured by combining two phase shift circuits of the same type and a phase inversion circuit. As described with reference to FIG. 14, the feedback-side impedance element 70a and the input-side impedance element 74a are for adding the output signal and the input signal of each tuning amplifier at a predetermined ratio, and are most commonly used. As shown in FIG. 1 and the like, a feedback resistor 70 is used as the feedback-side impedance element 70a, and an input resistor 74 is used as the input-side impedance element 74a. However, since the feedback side impedance element 70a and the input side impedance element 74a may be added without changing the phase relationship of the signals input to the respective elements, they may be formed by capacitors or the like.
[0086]
FIG. 15A shows a configuration in which a phase inverting circuit 80 is disposed after the two phase shift circuits of the same type. As described above, when the phase inverting circuit 80 is disposed in the subsequent stage, a large output current can be extracted by providing the phase inverting circuit 80 with the function of an output buffer.
[0087]
FIG. 15B shows a configuration in which a phase inversion circuit 80 is arranged between two phase shift circuits of the same type. Thus, when the phase inversion circuit 80 is disposed in the middle, mutual interference between the two phase shift circuits can be completely prevented.
[0088]
FIG. 15C shows a configuration in which a phase inverting circuit 80 is arranged in front of two phase shift circuits, corresponding to the tuning amplifier 1a shown in FIG. 11 and the tuning amplifier 1b shown in FIG. ing. As described above, when the phase inverting circuit 80 is arranged in the previous stage, the influence of the feedback side impedance element 70a and the input side impedance element 74a on the previous phase shift circuit 10 or 30 can be minimized.
[0089]
The phase shift circuits 10 and 30 shown in the above-described embodiments include the variable resistor 16 or 36. Specifically, the variable resistors 16 and 36 can be realized by using a junction type or MOS type FET.
[0090]
FIG. 16 is a diagram showing the configuration of the phase shift circuit when the variable resistors 16 or 36 in the two types of phase shift circuits shown in the respective embodiments are replaced with FETs.
[0091]
FIG. 2A shows a configuration in which the variable resistor 16 is replaced with an FET in one phase shift circuit 10 shown in FIG. FIG. 5B shows a configuration in which the variable resistor 36 is replaced with an FET in the other phase shift circuit 30 shown in FIG.
[0092]
As described above, when the channel formed between the source and drain of the FET is used as a resistor instead of the variable resistor 16 or 36, the gate voltage can be variably controlled and the channel resistance can be arbitrarily set within a certain range. It is possible to change the phase shift amount in each phase shift circuit. Therefore, since the frequency at which the phase shift amount of the signal that makes a round in each tuning amplifier becomes 0 ° can be changed, the tuning frequency of the tuning amplifier can be arbitrarily changed.
[0093]
In each of the phase shift circuits shown in FIG. 16, the variable resistor is constituted by one FET, that is, a p-channel or n-channel FET. However, a p-channel FET and an n-channel FET are connected in parallel to provide one variable resistor. A variable resistor may be configured, and a gate voltage having the same size and different polarity may be applied between the gate and the substrate of each FET. When the resistance value is varied, the magnitude of the gate voltage may be changed. In this way, by configuring the variable resistor by combining two FETs, it is possible to improve the non-linear region of the FETs, so that distortion of the tuning signal can be reduced.
[0094]
In addition, the phase shift circuit 10 or 30 shown in each of the above-described embodiments changes the amount of phase shift by changing the resistance value of the variable resistor 16 or 36 connected in series with the inductors 17 and 37, thereby changing the entire amount. Although the tuning frequency is changed, the inductors 17 and 37 may be formed by variable inductors, and the tuning frequency may be changed by changing the inductance.
[0095]
FIG. 17 is a diagram showing the configuration of the phase shift circuit when the inductor 17 or 37 in the two types of phase shift circuits shown in each embodiment is replaced with a variable inductor.
[0096]
1A shows a configuration in which the variable resistor 16 is replaced with a fixed resistor and the inductor 17 is replaced with a variable inductor 17a in one of the phase shift circuits 10 shown in FIG. FIG. 5B shows a configuration in which the variable resistor 36 is replaced with a fixed resistor and the inductor 37 is replaced with a variable inductor 37a in the other phase shift circuit 30 shown in FIG.
[0097]
Thus, the phase shift amount in each phase shift circuit can be changed by replacing the inductor 17 or 37 with the variable inductor 17a or 37a and arbitrarily changing the inductance of the inductor 17 or 37 within a certain range. Accordingly, it is possible to change the frequency at which the phase shift amount of the signal that makes a round in each tuning amplifier becomes 0 °, and to arbitrarily change the tuning frequency.
[0098]
Incidentally, although only the inductance of the variable inductor 17a or 37a is varied in FIGS. 17A and 17B described above, the resistance value of the variable resistor 16 or 36 may be varied simultaneously. FIG. 17C shows a configuration in which the variable resistor 16 is used and the inductor 17 is replaced with a variable inductor 17a in the one phase shift circuit 10 shown in FIG. FIG. 4D shows a configuration in which the variable resistor 36 is used and the inductor 37 is replaced with a variable inductor 37a in the other phase shift circuit 30 shown in FIG.
[0099]
Needless to say, the variable resistors shown in FIGS. 17C and 17D can be formed by using the channel resistance of the FET as shown in FIG. In particular, when a p-channel FET and an n-channel FET are connected in parallel to form one variable resistor, and a gate voltage having the same magnitude and different polarity is applied between the base and the substrate of each FET, Since the non-linear region of the FET can be improved, the distortion of the tuning signal can be reduced.
[0100]
In this way, even when a phase shift circuit is configured by combining a variable resistor and a variable inductor, the resistance value of the variable resistor and the inductance of the variable inductor are arbitrarily changed within a certain range, and the phase shift in each phase shift circuit The amount can be changed. Accordingly, it is possible to change the frequency at which the phase shift amount of the signal that makes a round in each tuning amplifier becomes 0 °, and to arbitrarily change the tuning frequency.
[0101]
In addition to the case of using a variable resistor or variable inductor as described above, a plurality of resistors or inductors having different element constants are prepared, and one or a plurality of these elements are selected by switching the switches. You may make it choose. In this case, the element constants can be switched discontinuously depending on the number of elements to be connected by switching and the connection method (series connection, parallel connection, or a combination thereof). For example, instead of a variable resistor, a plurality of resistors in the n-th power series such as R, 2R, 4R,... Are prepared, and one or any plurality of resistors are selected and connected in series. The switching of resistance values at equal intervals can be easily realized with fewer elements. For this reason, the tuning amplifier according to each embodiment is applied to a circuit having a plurality of tuning frequencies, for example, an AM radio, and is suitable for a purpose of selecting and receiving one station from a plurality of broadcasting stations.
[0102]
FIG. 18 is a diagram showing a specific example of the variable inductor 17a described above, and shows an outline of a planar structure formed on a semiconductor substrate. The structure of the variable inductor 17a shown in the figure can be applied to the variable inductor 37a as it is.
[0103]
The variable inductor 17a shown in the figure includes a spiral inductor conductor 112 formed on a semiconductor substrate 110, a control conductor 114 formed so as to circulate around the outer periphery thereof, and the inductor conductor 112 and the control conductor 114. Insulating magnetic body 118 formed so as to cover both of them.
[0104]
The control conductor 114 described above is connected to a variable voltage power supply 116 for applying a variable bias voltage to both ends of the control conductor 114, and the DC bias voltage applied by the variable voltage power supply 116 is variably controlled. The bias current flowing through the control conductor 114 can be changed.
[0105]
For the semiconductor substrate 110, for example, an n-type silicon substrate (n-Si substrate) or other semiconductor material (for example, an amorphous material such as germanium or amorphous silicon) is used. The inductor conductor 112 is formed of a metal thin film such as aluminum or gold or a semiconductor material such as polysilicon in a spiral shape.
[0106]
In addition to the variable inductor 17a, other components of the tuning amplifier shown in FIG. 1 and the like are formed on the semiconductor substrate 110 shown in FIG.
[0107]
FIG. 19 is a diagram showing in more detail the shapes of the inductor conductor 112 and the control conductor 114 of the variable inductor 17a shown in FIG.
[0108]
As shown in the figure, the inductor conductor 112 located on the inner peripheral side is formed in a spiral shape having a predetermined number of turns (for example, about 4 turns), and two terminal electrodes 122 and 124 are connected to both ends thereof. ing. Similarly, the control conductor 114 located on the outer peripheral side is formed in a spiral shape having a predetermined number of turns (for example, about 2 turns), and two control electrodes 126 and 128 are connected to both ends thereof.
[0109]
FIG. 20 is an enlarged cross-sectional view taken along line AA of FIG. 19 and shows a cross section of the insulating magnetic body 118 including the inductor conductor 112 and the control conductor 114.
[0110]
As shown in the figure, an inductor conductor 112 and a control conductor 114 are formed on the surface of a semiconductor substrate 110 via an insulating magnetic film 118a, and further, an insulating magnetic film 118b is formed on the surface thereof. Has been. The insulating magnetic body 118 shown in FIG. 18 is formed by these two magnetic films 118a and 118b.
[0111]
For example, as the magnetic films 118a and 118b, various magnetic films such as gamma-ferrite and barium-ferrite can be used. Various materials and methods for forming these magnetic films are conceivable. For example, a method of forming a magnetic film by vacuum deposition of FeO or the like, other molecular beam epitaxy (MBE), chemical vapor, and the like. There is a method of forming a magnetic film using a phase growth method (CVD method), a sputtering method, or the like.
[0112]
The insulating film 130 is made of a non-magnetic material and covers between the surrounding portions of the inductor conductor 112 and the control conductor 114. By eliminating the magnetic films 118a and 118b between the surrounding portions in this way, the leakage magnetic flux generated between the surrounding portions can be minimized, and the magnetic flux generated by the inductor conductor 112 is effectively used. Thus, the variable inductor 17a having a large inductance can be realized.
[0113]
As described above, in the variable inductor 17a shown in FIG. 18 and the like, the insulating magnetic body 118 (magnetic films 118a and 118b) is formed so as to cover the inductor conductor 112 and the control conductor 114, and the control conductor By variably controlling the DC bias current flowing through 114, the saturation magnetization characteristic of the inductor conductor 112 using the insulating magnetic body 118 as a magnetic path changes, and the inductance of the inductor conductor 112 changes.
[0114]
Therefore, the inductance itself of the inductor conductor 112 can be directly changed, and furthermore, since it can be formed on the semiconductor substrate 110 using a thin film forming technique or a semiconductor manufacturing technique, the manufacture becomes easy. Furthermore, since other components such as the tuning amplifier 1 can be formed on the semiconductor substrate 110, it is suitable when the entire tuning amplifier of each embodiment is integrally formed by integration.
[0115]
The variable inductor 17a shown in FIG. 18 or the like causes the inductor conductor 112 and the control conductor 114 to circulate alternately, or the inductor conductor 112 and the control conductor 114 overlap each other as shown in FIG. 21 or FIG. You may make it form. In any case, the saturation magnetization characteristic of the insulating magnetic body 118 can be changed by changing the DC bias current flowing through the control conductor 114, and the inductance of the inductor conductor 112 can be changed within a certain range. Can do.
[0116]
Further, the variable inductor 17a shown in FIG. 18 and the like has been described as an example in which the inductor conductor 112 and the like are formed on the semiconductor substrate 110. However, the variable inductor 17a is formed on various insulating or conductive substrates such as ceramics. May be.
[0117]
In addition, although an insulating material is used for the magnetic films 118a and 118b, a conductive material such as metal powder (MP) may be used. However, if such a conductive magnetic film is used in place of the above-described insulating magnetic film 118a or the like, each of the surrounding portions of the inductor conductor 112 or the like is short-circuited and does not function as an inductor conductor. It is necessary to electrically insulate between the conductor and the conductive magnetic film. As this insulating method, there are a method of oxidizing the inductor conductor 112 and the like to form an insulating oxide film, a method of forming a silicon oxide film or a nitride film by a chemical vapor deposition method, and the like.
[0118]
In particular, a conductive material such as metal powder has an advantage that a large inductance can be secured since it has a higher magnetic permeability than an insulating material such as gamma and ferrite.
[0119]
Further, in the variable inductor 17a shown in FIG. 18 and the like, both the inductor conductor 112 and the control conductor 114 are covered with the insulating magnetic body 118, but only a part thereof is covered to form a magnetic path. It may be.
[0120]
FIG. 23 is a diagram showing a variable inductor in which an insulating magnetic body 118 is partially formed. As shown in the figure, an insulating magnetic body 118 is formed so as to cover a part of the inductor conductor 112 and the control conductor 114, and a magnetic path is formed by the partially formed insulating magnetic body 118. Is done. As described above, when the insulating magnetic material (or conductive magnetic material) 118 serving as a magnetic path is partially formed, the magnetic flux generated by the inductor conductor 112 and the control conductor 114 is reduced by narrowing the magnetic path. Saturates easily. Therefore, even when a small bias current is passed through the control conductor 114, the magnetic flux is saturated, and the inductance of the inductor conductor 112 can be changed by variably controlling the small bias current. For this reason, the structure of the control system can be simplified.
[0121]
Further, the variable inductor 17a shown in FIG. 18 and the like is formed by concentrically winding the inductor conductor 112 and the control conductor 114, but these conductors are formed at adjacent positions on the surface of the semiconductor substrate 110, and they are formed. The gaps may be magnetically coupled by a magnetic path formed of an insulating or conductive magnetic material.
[0122]
FIG. 24 is a plan view schematically showing the variable inductor 17b when the inductor conductor and the control conductor are formed side by side at adjacent positions.
[0123]
The variable inductor 17b shown in the figure includes a spiral inductor conductor 112a formed on the semiconductor substrate 110, a spiral control conductor 114a formed at a position adjacent to the inductor conductor 112a, and an inductor conductor 112a. And an insulating magnetic body (or conductive magnetic body) 119 formed so as to cover each spiral center of the control conductor 114a.
[0124]
Similarly to the variable inductor 17a shown in FIG. 18 and the like, the control conductor 114a is connected to a variable voltage power supply 116 for applying a variable bias voltage to both ends thereof, and the bias applied by the variable voltage power supply 116 is used. By controlling the voltage variably, a predetermined bias current flowing through the control conductor 114a can be changed.
[0125]
FIG. 25 is a diagram showing in more detail the shapes of the inductor conductor 112a and the control conductor 114a of the variable inductor 17b shown in FIG.
[0126]
As shown in the figure, the inductor conductor 112a is formed in a spiral shape having a predetermined number of turns (for example, about 4 turns), and two terminal electrodes 122 and 124 are connected to both ends thereof. Similarly, the control conductor 114a disposed adjacent to the inductor conductor 112a is formed in a spiral shape having a predetermined number of turns (for example, about 2 turns), and two control electrodes 126 and 128 are connected to both ends thereof. Has been.
[0127]
FIG. 26 is an enlarged cross-sectional view taken along the line BB in FIG. 25, and shows a cross section of the insulating magnetic body 119 including the inductor conductor 112a and the control conductor 114a.
[0128]
As shown in the figure, an insulating magnetic film 119a and an insulating nonmagnetic film 132 are formed on the surface of the semiconductor substrate 110, and an inductor conductor 112a and a control conductor 114a are respectively formed on the surface. Yes. Further, an insulating magnetic film 119b is further formed on the surface so as to penetrate through the central portions of the inductor conductor 112a and the control conductor 114a. These two magnetic films 119a and 119b form an annular magnetic body 119 that serves as a common magnetic path for the inductor conductor 112a and the control conductor 114a.
[0129]
The insulating nonmagnetic film 132 shown in FIG. 26 has substantially the same thickness as the magnetic film 119a, and the inductor conductor 112a and the control conductor 114a are substantially the same on the surface thereof. It is for forming at a height. Therefore, when a slight level difference may occur in the inductor conductor 112a and the control conductor 114a, the inductor conductor 112a and the control conductor 114a are directly formed on the semiconductor substrate 110 without forming the nonmagnetic film 132. A part may be formed.
[0130]
In addition, an insulating film 130 is formed between the surrounding portions of the inductor conductor 112a and the control conductor 114a on the surface of the magnetic film 119a in the same manner as the variable inductor 17a shown in FIG. In this way, by partially filling the insulating film 130 and eliminating the magnetic films 119a and 119b between the surrounding portions, the leakage magnetic flux generated between the surrounding portions can be minimized. Most of the magnetic flux generated by 112a crosses the control conductor 114a through the magnetic films 119a and 119b. Therefore, by reducing the leakage magnetic flux, a large inductance can be obtained by effectively using the magnetic flux generated by the inductor conductor 112a.
[0131]
Thus, in the variable inductor 17b described above, the annular insulating magnetic body 119 (magnetic films 119a and 119b) is formed so as to pass through the spiral centers of the inductor conductor 112a and the control conductor 114a. Therefore, by variably controlling the DC bias current flowing through the control conductor 114a, the saturation magnetization characteristic of the inductor conductor 112a using the magnetic body 119 as a magnetic path changes, and the inductance of the inductor conductor 112a also changes.
[0132]
As described above, when the tuning amplifier 1 or the like of each embodiment is formed on a semiconductor substrate, a very large inductance cannot be secured as the inductor 17 or 37. Therefore, if a small inductance such as the inductor 17 actually formed on the semiconductor substrate can be increased apparently by devising the circuit, the time constant T is set to a large value to reduce the tuning frequency. Convenient.
[0133]
FIG. 27 is a diagram showing a modified example in which the inductor 17 or 37 used in the phase shift circuits 10 and 30 shown in FIG. 1 and the like is constituted by a circuit instead of a single element, and an inductor actually formed on a semiconductor substrate. It functions as an inductance conversion circuit that makes the inductance of the element (inductor conductor) appear larger. The entire circuit shown in FIG. 27 corresponds to the inductor 17 or 37 included in the phase shift circuits 10 and 30.
[0134]
The inductance conversion circuit 17c illustrated in FIG. 27 includes an inductor 210 having a predetermined inductance L0, two operational amplifiers 212 and 214, and two resistors 216 and 218.
[0135]
The first-stage operational amplifier 212 is a non-inverting amplifier with a gain of 1 whose output terminal is connected to the inverting input terminal, and mainly functions as a buffer for impedance conversion. Similarly, the operational amplifier 214 in the second stage has an output terminal connected to the inverting input terminal, and functions as a non-inverting amplifier with a gain of 1. Further, a voltage dividing circuit by resistors 216 and 218 is inserted between these two non-inverting amplifiers.
[0136]
Thus, by inserting the voltage dividing circuit between the two, the gain of the entire amplifier including the two non-inverting amplifiers can be freely set between 0 and 1.
[0137]
In the inductance conversion circuit 17c shown in FIG. 27, assuming that the transfer function of the entire circuit excluding the inductor 210 is K4, the inductance conversion circuit 17c can be represented by the system diagram shown in FIG. FIG. 29 is a system diagram in which this is converted by the mirror theorem.
[0138]
When the impedance Z1 shown in FIG. 29 is expressed using the impedance Z0 shown in FIG.
[Equation 19]

It becomes. Here, in the case of the inductance conversion circuit 17c shown in FIG. 27, the impedance Z0 = jωL0, which is substituted into the equation (19),
[Expression 20]

[Expression 21]

It becomes. This equation (21) indicates that the inductance L0 of the inductor 210 in the inductance conversion circuit 17c is apparently 1 / (1-K4) times.
[0139]
Therefore, when the gain K4 is positive and is between 0 and 1, 1 / (1-K4) is always greater than 1, so the inductance L0 can be changed to a larger value.
[0140]
By the way, the gain of the amplifier in the inductance conversion circuit 17c shown in FIG. 27, that is, the gain K4 of the amplifier constituted by the entire operational amplifiers 212 and 214 is determined by the voltage dividing ratio of the voltage dividing circuit constituted by the resistors 216 and 218. If each resistance value is R16, R18,
[Expression 22]

It becomes. Substituting this gain K4 into equation (21) to calculate the apparent inductance L,
[Expression 23]

It becomes. Therefore, the apparent inductance L between the two terminals 204 and 206 can be increased by increasing the resistance ratio R18 / R16 of the resistors 216 and 218. For example, when R18 = R16, the inductance L can be doubled from L0 from the equation (23).
[0141]
In this way, the inductance conversion circuit 17c described above apparently increases the inductance L0 of the inductor 210 that is actually connected by changing the voltage dividing ratio of the voltage dividing circuit inserted between the two non-inverting amplifiers. be able to. Therefore, when the entire tuning amplifier 1 shown in FIG. 1 or the like is formed on a semiconductor substrate, an inductor 210 having a small inductance L0 is formed on the semiconductor substrate by a spiral conductor or the like. 27 can be converted into a large inductance L by the inductance conversion circuit shown in FIG. 27, which is advantageous in integration. In particular, if a large inductance can be ensured in this way, the tuning frequency of the tuning amplifier 1 and the like shown in FIG. 1 can be easily lowered to a relatively low frequency region. Further, by integrating, the mounting area of the entire tuning amplifier can be reduced, and the material cost and the like can be reduced.
[0142]
In addition to the case where the voltage dividing ratio of the voltage dividing circuit by the resistors 216 and 218 is fixed, at least one of these two resistors 216 and 218 is formed by a variable resistor, specifically, a junction type or MOS type FET. Alternatively, the voltage dividing ratio may be continuously changed by connecting a p-channel FET and an n-channel FET in parallel to form a variable resistor. In this case, the gain of the entire amplifier including the operational amplifiers 212 and 214 shown in FIG. 27 changes, and the inductance L between the terminals 204 and 206 also changes continuously. Therefore, by using this inductance conversion circuit 17c instead of the variable inductor 17a shown in FIG. 17, the phase shift amount in each phase shift circuit can be arbitrarily changed within a certain range. Therefore, the frequency at which the phase shift amount of the signal that makes a round in the tuning amplifier becomes 0 ° can be changed, and the tuning frequency of the above-described tuning amplifier can be arbitrarily changed.
[0143]
In addition, since the gain of the entire amplifier including the two operational amplifiers 212 and 214 is set to 1 or less in the inductance conversion circuit 17c shown in FIG. 27, the whole may be replaced with an emitter follower circuit or a source follower circuit.
[0144]
FIG. 30 is a diagram showing a configuration of an inductance conversion circuit in which the entire amplifier including the operational amplifiers 212 and 214 is replaced with an emitter follower circuit. The inductance conversion circuit 17d shown in FIG. 6A includes a bipolar transistor 228 having two resistors 224 and 226 connected to the emitter, and a voltage dividing point between the two resistors 224 and 226 and the base of the transistor 228. A connected inductor 210 and a direct current blocking capacitor 230 are included. The capacitor 230 inserted on one end side of the inductor 210 has an extremely low impedance at the operating frequency, that is, a large capacitance so as not to affect the frequency characteristics.
[0145]
The gain of the emitter follower circuit described above is mainly determined by the resistance ratio of the two resistors 224 and 226, and the gain is always less than 1. Therefore, as can be seen from the equation (21), the inductor 210 actually has. The inductance L0 can be increased apparently. In addition, since only one emitter follower circuit is used, the circuit configuration can be simplified and the maximum operating frequency can be set high.
[0146]
FIG. 30B is a diagram showing a modification thereof, which is different in that the two resistors 224 and 226 in FIG. By using the variable resistor 232 in this way, the gain can be changed arbitrarily and continuously, so the apparent inductance L can also be changed arbitrarily and continuously, and this inductance conversion circuit 17e can be changed. By using it instead of the variable inductor 17a shown in FIG. 17, the phase shift amount in each phase shift circuit can be arbitrarily changed within a certain range. Therefore, the frequency at which the phase shift amount of the signal that makes a round in the tuning amplifier becomes 0 ° can be changed, and the tuning frequency of the above-described tuning amplifier can be arbitrarily changed.
[0147]
In the inductance conversion circuit 17e shown in FIG. 30B, the two resistors 224 and 226 in FIG. 30A are replaced with one variable resistor 232, but at least one of these two resistors 224 and 226 is used. May be configured by a variable resistor.
[0148]
In FIG. 31, each of the inductance conversion circuits 17d and 17e shown in FIGS. 30A and 30B is realized by a source follower circuit, and the bipolar transistor 228 is replaced with an FET 234. FIG. 31A corresponds to FIG. 30A, and FIG. 31B corresponds to FIG. 30B.
[0149]
FIG. 32 is a diagram showing a modification of the inductance conversion circuit 17c shown in FIG. 32 includes an npn-type bipolar transistor 236 and a resistor 240 connected to the emitter thereof, a pnp-type bipolar transistor 238, a resistor 242 connected to the emitter thereof, and an inductor 210 having an inductance L0. It is comprised including.
[0150]
One transistor 236 and resistor 240 described above form a first emitter follower circuit, and the other transistor 238 and resistor 242 form a second emitter follower circuit, which are connected in cascade. In addition, since the npn-type transistor 236 and the pnp-type transistor 238 are used, the base potential of the transistor 236 that is one end of the inductor 210 and the emitter potential of the transistor 238 can be set to be approximately the same. A blocking capacitor is not required.
[0151]
Note that the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the gist of the present invention.
[0152]
For example, in the tuned amplifiers of the above-described embodiments, the differential amplifiers 12 and 32 in the phase shift circuits 10 and 30 amplify the difference between the two inputs twice to obtain the output of each phase shift circuit. Although the loop gain of the tuning amplifier is set to approximately 1, the amplification degree of the differential amplifiers 12 and 32 may be set to other values. For example, the differential amplifiers 12 and 32 do not amplify the difference between the two inputs, or amplify them with an amplification factor other than twice, and adjust the amplification factor of the non-inverting circuit 50 or the phase inverting circuit 80. Thus, the loop gain of the tuning amplifier may be set to approximately 1.
[0153]
Further, in each tuning amplifier shown in FIG. 1 and the like, the feedback resistor 70 having a fixed resistance value is used as the feedback side impedance element, and the input resistance 74 having a fixed resistance value is used as the input side impedance element. At least one of the resistors may be configured by a variable resistor so that the maximum attenuation can be arbitrarily changed. In this case, it goes without saying that the variable resistor can be formed by utilizing the channel resistance of the FET as shown in FIG. In particular, when a p-channel FET and an n-channel FET are connected in parallel to form one variable resistor, and a gate voltage having the same magnitude and different polarity is applied between the base and the substrate of each FET, Since the non-linear region of the FET can be improved, the distortion of the tuning signal can be reduced.
[0154]
Similarly, when the feedback side impedance element and the input side impedance element are capacitors, at least one of them may be constituted by a variable capacitance diode or a gate capacitance variable FET so that the maximum attenuation can be arbitrarily changed.
[0155]
The tuning amplifier 1 and the like of the above-described embodiment include two phase shift circuits. When the tuning frequency is varied, a resistor and an inductor constituting the LR circuit included in both phase shift circuits. In addition to changing at least one of the element constants, it is conceivable to change the element constant of at least one of the resistor and the inductor constituting the LR circuit included in one of the phase shift circuits. It is also possible to configure a tuning amplifier having a fixed tuning frequency by fixing all the element constants of all resistors and inductors.
[0156]
【The invention's effect】
As is clear from the description based on each of the above embodiments, when the tuning frequency is high, each element constituting the tuning amplifier of the present invention can be formed by an integrated circuit manufacturing method. It can be formed as a small integrated circuit on a wafer and can be manufactured at low cost by mass production. In addition, the inductor in each phase shift circuit can be converted to a larger one using an inductance conversion circuit, and the tuning frequency can be lowered.
[0157]
In particular, if the channel between the source and drain of the FET is used as the variable resistance of the LR circuit in each phase shift circuit and the control voltage applied to the gate of the FET is changed to change the resistance of the channel, The influence of the inductance and capacitance of the wiring to which the voltage is applied can be avoided, and a tuning amplifier having ideal characteristics almost as designed can be obtained.
[0158]
In the tuning amplifier of the present invention, the maximum attenuation is determined by the resistance ratio of the input side impedance element and the feedback side impedance element, and the tuning frequency is determined by the time constant of the LR circuit in each phase shift circuit. The tuning frequency and the gain at the tuning frequency can be set without interfering with each other.
[0159]
Further, in the conventional tuning amplifier using LC resonance, the tuning frequency ω is 1 / √LC. Therefore, when the capacitance C or the inductance L is changed to adjust the tuning frequency, the tuning frequency changes. In the tuning amplifier of the present invention, the tuning frequency ω is, for example, R / L, and the tuning frequency can be changed in proportion to the resistance value R. Changes and adjustments are possible. In addition, since the inductance L can be easily reduced, it is easy to increase the tuning frequency, and a tuning amplifier having a high tuning frequency can be realized.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a tuning amplifier according to a first embodiment to which the present invention is applied;
2 is a diagram showing an extracted configuration of the previous phase shift circuit shown in FIG.
FIG. 3 is a vector diagram showing the relationship between the input / output voltage of the previous phase shift circuit and the voltage appearing in the inductor, etc.
4 is an equivalent diagram of the phase shift circuit shown in FIG.
FIG. 5 is a diagram showing an extracted configuration of a subsequent phase shift circuit shown in FIG.
FIG. 6 is a vector diagram showing the relationship between the input / output voltage of the subsequent phase shift circuit and the voltage appearing in the inductor, etc.
7 is an equivalent diagram of the phase shift circuit shown in FIG.
FIG. 8 is a system diagram in which two phase shift circuits and a non-inverting circuit are entirely replaced with a circuit having a transfer function K1;
FIG. 9 is a system diagram in which the system shown in FIG. 8 is converted by the mirror theorem.
FIG. 10 is a diagram showing the tuning characteristics of the tuning amplifier of this embodiment;
FIG. 11 is a circuit diagram showing a configuration of a tuning amplifier according to a second embodiment;
FIG. 12 is a circuit diagram showing a configuration of a tuning amplifier according to a third embodiment;
FIG. 13 is a diagram showing specific examples of a non-inverting circuit and a phase inverting circuit;
FIG. 14 is a diagram showing a connection form between a phase shift circuit and a non-inverting circuit;
FIG. 15 is a diagram showing a connection form between a phase shift circuit and a phase inversion circuit;
FIG. 16 is a diagram showing a configuration of a phase shift circuit in which a variable resistor of the phase shift circuit is replaced with an FET;
FIG. 17 is a diagram showing a configuration of a phase shift circuit in which the inductor of the phase shift circuit is replaced with a variable inductor;
FIG. 18 is a diagram showing an example of a variable inductor;
19 is a diagram showing in more detail the shape of the inductor conductor and the control conductor of the variable inductor shown in FIG.
20 is an enlarged sectional view taken along line AA in FIG.
FIG. 21 is a view showing a modification of the variable inductor shown in FIG.
22 is a view showing a modification of the variable inductor shown in FIG.
FIG. 23 is a view showing a modification of the variable inductor shown in FIG.
FIG. 24 is a diagram showing another example of a variable inductor;
FIG. 25 is a diagram showing in more detail the shape of the inductor conductor and control conductor of the variable inductor shown in FIG. 24;
26 is an enlarged sectional view taken along line BB in FIG. 25;
FIG. 27 is a diagram showing a configuration of an inductance conversion circuit that apparently increases the inductance that the inductor actually has;
FIG. 28 is a diagram showing the circuit shown in FIG. 27 using a transfer function;
FIG. 29 is a diagram obtained by converting the configuration shown in FIG. 28 by the mirror theorem;
30 is a diagram showing a configuration of an inductance conversion circuit in which the entire amplifier including the two operational amplifiers included in FIG. 27 is replaced with an emitter follower circuit;
FIG. 31 is a diagram showing a configuration in which the circuit of FIG. 30 is realized by a source follower circuit;
FIG. 32 is a diagram showing a modification of the inductance conversion circuit;
FIG. 33 is a characteristic curve diagram showing an example of a relationship between a tuning frequency, a gain at a tuning frequency, and a maximum attenuation in a conventional tuning amplifier.
[Explanation of symbols]
1 Tuning amplifier
10, 30 Phase shift circuit
12, 32 Differential amplifier
16, 36 Variable resistance
17, 37 Inductor
18, 20, 38, 40 Resistance
19, 39 Capacitor
50 Non-inverting circuit
70 Feedback resistance
74 Input resistance
90 input terminals
92 Output terminal

Claims (26)

An adder circuit that includes an input-side impedance element that receives an input signal at one end and a feedback-side impedance element that receives a feedback signal at one end, and adds the input signal and the feedback signal;
A first series circuit composed of first and second resistors having substantially the same resistance value applied to both ends of the input AC signal, and a third resistor and inductor to which the AC signal is applied to both ends The configured second series circuit, the potential of the connection point of the first and second resistors constituting the first series circuit, the third resistor constituting the second series circuit, and the inductor Two phase shift circuits including a differential amplifier that amplifies and outputs a difference from the potential at the connection point of
The two phase shift circuits are cascade-connected, and the signal added by the adder circuit is input to the preceding phase shift circuit in the two cascaded phase shift circuits, and the subsequent stage A tuning amplifier characterized in that a signal output from a phase shift circuit is input to one end of the feedback side impedance element as the feedback signal, and the output of either of these two phase shift circuits is taken out as a tuning signal. An AC signal input to the input terminal includes an input side impedance element that is input to one end, and a feedback side impedance element that receives a feedback signal to the other end. The AC signal input to the input terminal An adding circuit for adding the feedback signal;
A first series circuit composed of first and second resistors having substantially equal resistance values applied to both ends of an input AC signal, and a third resistor and inductor to which the AC signal is applied to both ends The configured second series circuit, the potential of the connection point of the first and second resistors constituting the first series circuit, the third resistor constituting the second series circuit, and the inductor Two phase shift circuits including a differential amplifier that amplifies and outputs a difference from the potential of the connection point at a predetermined amplification degree;
A non-inverting circuit that outputs the input AC signal without changing the phase;
Each of the two phase shift circuits and the non-inverting circuit is cascade-connected, and a signal added by the adder circuit is input to a first stage circuit among the plurality of cascade-connected circuits. A tuning amplifier characterized in that a signal output from a circuit in the final stage is input as one of the feedback signals to one end of the feedback-side impedance element, and an output of any one of these circuits is extracted as a tuning signal. In claim 1 or 2,
A tuning amplifier characterized in that the connection method of the third resistor and the inductor constituting the second series circuit is reversed in the two phase shift circuits. An AC signal input to the input terminal includes an input side impedance element that is input to one end, and a feedback side impedance element that receives a feedback signal to the other end. The AC signal input to the input terminal An adding circuit for adding the feedback signal;
A first series circuit composed of first and second resistors having substantially equal resistance values applied to both ends of an input AC signal, and a third resistor and inductor to which the AC signal is applied to both ends The configured second series circuit, the potential of the connection point of the first and second resistors constituting the first series circuit, the third resistor constituting the second series circuit, and the inductor Two phase shift circuits including a differential amplifier that amplifies and outputs a difference from the potential of the connection point of
A phase inverting circuit that inverts and outputs the phase of the input AC signal;
Each of the two phase shift circuits and the phase inversion circuit is cascade-connected, and the signal added by the adder circuit is input to the first stage circuit among the plurality of cascade-connected circuits. A tuning amplifier characterized in that a signal output from a circuit in the final stage is input as one of the feedback signals to one end of the feedback-side impedance element, and an output from any of the plurality of circuits is extracted as a tuning signal. In claim 4,
A tuning amplifier characterized in that the third resistor and the inductor constituting the second series circuit are connected in the same manner in the two phase shift circuits. In any one of Claims 1-5,
Each of the input side impedance element and the feedback side impedance element is a resistor. In claim 6,
Forming at least one of the input-side impedance element and the feedback-side impedance element by a variable resistor, and changing a resistance ratio of the input-side impedance element and the feedback-side impedance element to change a maximum attenuation amount; Tuning amplifier. In any one of Claims 1-5,
A tuning amplifier, wherein the third resistor included in at least one of the two phase shift circuits is formed by a variable resistor, and a tuning frequency is changed by changing the resistance value. In claim 7 or 8,
A tuning amplifier, wherein the variable resistance is formed by a channel of an FET, and the channel resistance is changed by changing a gate voltage. In claim 7 or 8,
A tuning amplifier characterized in that the variable resistor is formed by connecting a p-channel FET and an n-channel FET in parallel, and the channel resistance is changed by changing the magnitude of the gate voltage of each FET having a different polarity. . In any one of Claims 1-5,
A tuning amplifier, wherein a tuning frequency is changed by changing an inductance of the inductor included in at least one of the two phase shift circuits. In claim 11,
The inductor is
An inductor conductor formed in a substantially spiral shape on a substrate;
A control conductor formed on the substrate and substantially concentrically with the inductor conductor, through which a predetermined DC bias current flows;
A magnetic body formed to cover the inductor conductor and the control conductor;
The tuning amplifier is characterized in that the inductance that appears at both ends of the inductor conductor is changed by changing a DC bias current that flows through the control conductor. In claim 11,
The inductor is
An inductor conductor formed in a substantially spiral shape on a substrate;
A control conductor which is formed in a substantially flat spiral shape at a position adjacent to the inductor conductor on the substrate, and a predetermined DC bias current flows;
A magnetic body formed in an annular shape so as to pass through each of the spiral centers of the inductor conductor and the control conductor;
The tuning amplifier is characterized in that the inductance that appears at both ends of the inductor conductor is changed by changing a DC bias current that flows through the control conductor. In any one of Claims 1-5,
The third resistor included in at least one of the two phase shift circuits includes a plurality of resistors having a fixed resistance value, and the tuning frequency is changed by selectively connecting the switches by switching. A tuned amplifier. In any one of Claims 1-5,
Tuning characterized in that the inductor included in at least one of the two phase shift circuits includes a plurality of inductors having fixed inductances, and the tuning frequency is changed by selectively connecting the switches by switching. amplifier. In any one of Claims 1-5,
By replacing the inductor included in at least one of the two phase shift circuits with an amplifier having a gain set between 0 and 1, and an inductor element connected in parallel between the input and output of the amplifier, A tuning amplifier characterized in that an inductance viewed from an input side is actually made larger than an inductance of the inductor element. In claim 16,
A tuning amplifier, wherein a tuning frequency is changed by changing a gain of the amplifier and changing an inductance viewed from an input side of the amplifier. A non-inverting circuit that outputs an AC signal input via the input-side impedance element in the same phase;
A first bridge circuit comprising a series connection of two resistors and a series connection of an inductor and a resistor, and obtaining a difference between the two outputs of the first bridge circuit to which the output of the non-inverting circuit is applied and the first bridge circuit A first phase shift circuit that shifts the phase of the signal input to the first bridge circuit;
A series connection of two resistors and a series connection of a resistor and an inductor, and the difference between the two outputs of the second bridge circuit to which the output of the first phase shift circuit is applied and the second bridge circuit is A second phase shift circuit that shifts a signal input to the second bridge circuit in a direction opposite to the first phase shift circuit;
A circuit that feeds back an output of the second phase shift circuit to an input of the non-inverting circuit via a feedback-side impedance element;
A tuning amplifier comprising: In claim 18,
The tuning frequency is changed by changing the resistance value of the resistor connected in series with the inductor of the first phase shift circuit and / or the resistance value of the resistor connected in series with the inductor of the second phase shift circuit. A tuned amplifier. In claim 18,
A tuning amplifier, wherein a maximum attenuation is changed by changing a ratio of element constants of the input side impedance element and the feedback side impedance element. In claim 18,
A tuning amplifier characterized in that each resistance is formed by a channel of an FET and the channel resistance is changed. A phase inversion circuit that inverts and outputs an AC signal input via an input resistor;
A first bridge circuit comprising a series connection of two resistors and a series connection of an inductor and a resistor, and obtaining a difference between two outputs of the first bridge circuit to which the output of the phase inverting circuit is applied and the first bridge circuit. A first phase shift circuit that shifts the phase of the signal input to the first bridge circuit;
A series connection of two resistors and a series connection of an inductor and a resistor, and the difference between the two outputs of the second bridge circuit to which the output of the first phase shift circuit is applied and the second bridge circuit is A second phase shift circuit that shifts a signal input to the second bridge circuit in the same direction as the first phase shift circuit;
A circuit that feeds back an output of the second phase shift circuit to an input of the phase inverting circuit via a feedback resistor;
A tuning amplifier comprising: In claim 22,
Changing the tuning frequency by changing the resistance value of the resistor connected in series with the inductor of the first phase shift circuit and / or the resistance value of the resistor connected in series with the inductor of the second phase shift circuit. A tuned amplifier. In claim 22,
A tuning amplifier, wherein a maximum attenuation is changed by changing a ratio of resistance values of the input resistance and the feedback resistance. In claim 22,
A tuning amplifier characterized in that each resistance is formed by a channel of an FET and the channel resistance is changed. In any one of Claims 1-25,
A tuning amplifier formed as a semiconductor integrated circuit.

Images