JP3601462B2 - Electronic component package structure - Google Patents

Electronic component package structure Download PDF

Info

Publication number
JP3601462B2
JP3601462B2 JP2001059656A JP2001059656A JP3601462B2 JP 3601462 B2 JP3601462 B2 JP 3601462B2 JP 2001059656 A JP2001059656 A JP 2001059656A JP 2001059656 A JP2001059656 A JP 2001059656A JP 3601462 B2 JP3601462 B2 JP 3601462B2
Authority
JP
Japan
Prior art keywords
hole
layer
electronic component
cap
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001059656A
Other languages
Japanese (ja)
Other versions
JP2002261188A (en
Inventor
琢 政井
浩二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2001059656A priority Critical patent/JP3601462B2/en
Publication of JP2002261188A publication Critical patent/JP2002261188A/en
Application granted granted Critical
Publication of JP3601462B2 publication Critical patent/JP3601462B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、リレーその他のマイクロマシンなどに用いられる電子部品のパッケージ構造に関するものである。
【０００２】
【従来の技術】
良く知られているように、高周波帯域においては、配線間の電気的結合やインピーダンスの不整合により信号損失が発生する。また、コンデンサ，リレーなどにおいては、信号の漏洩が発生し、回路全体の誤動作につながる可能性がある。従って、係る障害の発生を未然に防止するためには、素子構造のみならず実装構造にも係る障害発生抑制用の対策を施す必要がある。
【０００３】
ところで、図１に示すように、素子１をパッケージ２に実装する場合に、細いワイヤ３を用いて両者を電気的に接続するワイヤボンディング技術が良く行われる。もちろん、図１では最終製品の単体の状態で示しているが、実際の半導体プロセスにおいては、１枚のガラスウエハに対して複数の素子を作成し、最終段階で個々の素子に分割する。しかし、ワイヤボンディング技術は、ワイヤ３の部分でインピーダンス不整合が発生し、信号の伝送送信の原因となっている。
【０００４】
また、フリップチップ実装することにより、インピーダンス不整合の原因ともなる配線長を短くすることができ、高周波特性の改善が図れる。しかし、中継基板を必要とする場合が多く、部品点数の増大並びに装置の大型化を招き、コスト高となる問題がある。
【０００５】
この発明は、電子部品の信号ライン上の接合部分におけるインピーダンス不整合の発生を抑制することができ、高周波特性、特にインサーションロスを必要とする半導体素子に適した電子部品のパッケージ構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明による電子部品のパッケージ構造では、配線パターンとそれに続く電極パッドが形成されたベース基板と、前記ベース基板上に設置されるとともに、前記配線パターンに導通される電子部品と、前記電子部品を覆うようにして前記ベース基板上に設置される誘電体基板からなるキャップとを備え、前記キャップには、厚さ方向に貫通する貫通孔を有し、その貫通孔の内周面から中心に向かって同心状に、金属層，絶縁層，信号層を形成し、前記信号層は、前記貫通孔内に導電性樹脂を充填することにより形成し、前記信号層と、前記電極パッドを導通させ、インピーダンス整合をとるように構成している。
【０００７】
ここで、「ベース基板」は実施の形態では「ガラス基板１１」に対応し、「電子部品」は実施の形態では「半導体素子１２」に対応する。なお、「電極パッド」は、新合繊との導通をとる部分としての意味であり、その寸法形状は問わない。つまり、実施の形態では、配線パターンの先端に、面積の大きい領域を設定しているが、配線パターンと同幅のままでも良く、必ずしも先端に設ける必要もない。また、電極パッドの部分を配線パターンと異なる材質で形成しても良いし、同一材料で同時に形成するものでも良く、各種の構造を採れる。
【０００８】
なお、電子部品に接続される配線パターンは、信号用，グランド用その他各種のものがあるが、「金属層，絶縁層，信号層」からなる同軸構造は、少なくとも信号用の配線に接続される部分に設ければよい。もちろん、他のものに設置しても良い。
【０００９】
この発明によれば、貫通孔部分が同軸構造となり、インピーダンス整合が採れるように設定される。よって、電子部品が半導体その他の高周波用のものであっても、良好な高周波特性が得られる。
【００１０】
信号層と、電極パッドとの電気的接続をとるに際し、両者を直接接続するようにしてもよいし、前記電極パッド上に金属突起を設け、その金属突起の上方部位が前記貫通孔内に挿入されるとともに、その貫通孔内にて前記信号層と導通するように構成しても良い。特に、金属突起を設け、その一部を貫通孔内に挿入することにより、金属突起の露出部分を可及的に抑制でき、インピーダンス不整合が生じにくくなる。
【００１１】
更に、上記した同軸構造は、キャップをベース基板に接続した後で形成しても良いが、前記キャップの前記貫通孔内に前記金属層，前記絶縁層，前記信号層を形成されたものを用意し、そのキャップを前記ベース基板に接合して前記電子部品を封止するとともに、前記信号層と前記電極パッドとの導通を図るようにすることもできる。これは、第３の実施の形態で実現されている。
【００１２】
さらに、前記ベース基板を誘電体から構成され、前記ベース基板並びに前記キャップの全面にグランド層が形成されるようにしてもよい。係る構成をとると、ベース基板上に形成された配線パターンなどは、ストリップラインを形成することになり、高周波対応となる。
【００１３】
【発明の実施の形態】
図２は、本発明の好適な一実施の形態を示している。同図に示すように、ガラス基板１１の上面に、高周波対応の半導体素子１２を実装し、更にその半導体素子１２を覆うようにしてガラスキャップ２０が装着されている。
【００１４】
図３に示すように、半導体素子１２の表面（上面）には、２本の信号用配線パターン１３ａ並びに素子駆動用配線パターン１４ａが形成され、各配線パターン１３ａ，１４ａの一端は、ガラス基板１１の上面中央位置に配置された半導体素子１２と接合され、電気的に導通されている。また、信号用配線パターン１３ａの他端は、半導体素子１２の外部に露出され、信号用電極パッド１３を構成している。同様に、素子駆動用配線パターン１４ａの他端は、半導体素子１２の外部に露出され、素子駆動用電極パッド１４を構成している。
【００１５】
さらに、ガラス基板１１の表面には、グランド用電極パッド１５が形成されている。そして、信号用配線パターン１３ａは、グランド配線に挟まれるコプレーナ配線になっており、配線間のインピーダンスは５０オームになるように設計されている。更にまた、ガラス基板１１の裏面は、全面がグランドとなっているので、誘電体中の電場の乱れを防止する。
【００１６】
ガラスキャップ２０は、ガラス基板１１と略同一の平面形状を有し、その上面を覆う構造となる。そして、ガラスキャップ２０とガラス基板１１は、低融点鉛ガラスを用いた通常の封止プロセスにより封止されている。これにより、半導体素子１２が内部に封印され、外部からの汚染，衝撃から守られている。
【００１７】
図４に示すように、ガラスキャップ２０は、上下に貫通する貫通孔２１が形成されている。この貫通孔２１は、各電極パッド１３〜１５の形成位置に合わせている。つまり、この貫通孔２１を介して、各電極パッド１３〜１５を外部に露出可能とし、各電極パッド１３〜１５と外部回路との導通をとるための経路に用いるようにしている。つまり、この貫通孔２１は、電極取り出し用のスルーホールを構成することになる。
【００１８】
このように、ガラスキャップ２０に貫通孔２１を設け、その貫通孔２１の部分を介して電極パッド１３〜１５と外部回路とを導通させる構造とするのが、本発明の要部構成である。以下、製造工程順に説明する。
【００１９】
ここで本発明では、図５に示すように、貫通孔２１が形成されたガラスキャップ２０の全面に金属層２２を成膜する。この金属層２２はグランドを構成するもので、ここで使用する金属としては、例えば、Ｃｒ，Ｗ等がラスト密着性が採れる金属であれば何でも良い。そして、成膜するには、スパッタリングや蒸着などの堆積方法を用いて行える。これにより、図示するように、貫通孔２１の内周面にも金属層２２が形成される。次いで、その金属層２２の表面に絶縁層２３を成膜する。この絶縁層２３は、酸化膜や窒化膜などを用い、通常の半導体の製造プロセスにより簡単に製造できる。そして、貫通孔２１の内周面に形成される金属層２２並びに絶縁層２３は、同心の円筒状となり、図示するように中心には上下に貫通する貫通孔２１が確保されている。
【００２０】
なお、上記並びに以下に示す各図では、１つの製品の状態を示しているが、実際には、ウエハ上に多数の製品を同時に作成し、最終的に所定位置を切断して個々の製品に分離する。従って、ガラスキャップ２０も、処理中はガラスウエハである。
【００２１】
さらに、インピーダンス整合を図るために、金属層２２，絶縁層２３の膜厚を以下に示すようにして設定する。すなわち、一般にスルーホールの断面における特性インピーダンスＺ０は、次式で得られる。
【００２２】
【数１】

Figure 0003601462
【００２３】
ここで、ε：誘電率
Ｄ１：導電層の外径
Ｄ２：グランド層の内径
【００２４】
通常、インピーダンスは５０オームになるように調整され、絶縁層の誘電率は３程度であるので、Ｄ１／Ｄ２は４．１程度になる。そして、スルーホールの内径が５００μｍ程度とすると、Ｄ２は１２０μｍ程度となる。従って、スルーホール（貫通孔２１）内部での絶縁膜の厚さは１９０μｍ程度になる。
【００２５】
ところで、１９０μｍの厚さの絶縁層をスパッタリングで積層するのは非常に非効率的である。そこで、スパッタリングして第１絶縁層２３ａを形成後（図６（ａ）参照）、貫通孔２１内を絶縁性の樹脂２３ｂ′を充填する（図６（ｂ）参照）。次いで、樹脂２３ｂ′の中心にレーザー加工によって所望の径の貫通孔を形成することにより、貫通孔２１内に円筒状の第２絶縁層２３ｂを形成する。この第１，第２絶縁層２３ａ，２３ｂにより、所望の寸法精度からなる絶縁層２３が形成される。
【００２６】
一方、図７に示すように、ガラス基板１１の信号用電極パッド１３やその他の電極パッド１４，１５の上面には、円柱状の金属突起１６が形成している。この金属突起１６の外径（１００μｍ程度）と、絶縁層２３の内径とをほぼ一致している。これにより、図示するように、ガラスキャップ２０をガラス基板１１の上に設置すると、金属突起１６が、スムーズに貫通孔２１内に挿入される。
【００２７】
また、このようにガラスキャップ２０をガラス基板１１に位置合わせをしつつ実装する際に、低融点ガラス１７を用いて接合する。この低融点ガラス１７は、半導体素子の外周囲を囲むようにして無端状に形成する。これにより、半導体素子が密閉される。また、接合されたガラス基板１１とガラスキャップ２０とのギャップは、数μｍ程度に抑えられる。
【００２８】
更に、ガラスキャップ２０の接合面側中央には、凹所（キャビティ）２４が形成されており、ガラスキャップ２０をガラス基板１１に接合した際に、半導体素子１２が上記凹所２４内に干渉されることなく配置される。よって、破損しない。
【００２９】
そして、図８に示すように、貫通孔２１の空間内に導電性樹脂を充填し、信号層２５を形成する。その信号層２５の上端部を覆うようにしてガラスキャップ２０の上面に電極パッド２６を形成する。これにより、電極パッド２６は、信号−層２５→金属突起１６→信号用電極パッド１３→信号用配線パターン１３ａを経由して半導体素子１２と導通する。
【００３０】
そして、インピーダンス不整合が生じやすい接合部分は、金属突起１６が貫通孔２１（ガラスキャップ２０）内に挿入され、露出する部分が少ない（数μｍ程度のギャップ部分）ので、フリップチップ接合に比べてもインピーダンス不整合が生じにくい。
【００３１】
また、貫通孔２１の部分がビアホールとなるので、ワイヤボンディングに必要なスペースが省略でき、パッケージ（製品）の小型化が図れる。さらに、このビアホールの部分が同軸構造となっているので、その点でもインピーダンス不整合が生じにくい。しかも、金属層２２がグランドとなるので、電場の乱れを抑えやすくなり、その結果、アイソレーションが良くなる。なお、アイソレーションＳ２１は、導通していない端子間において、
Ｓ２１＝−２０ｌｏｇ（Ｖｉｎ／Ｖｏｕｔ）
で定義される量である。なお、Ｖｉｎは入力電圧であり、Ｖｏｕｔは出力電圧である。
【００３２】
なお、上記した同軸構造を形成するのは、少なくとも信号用電極パッド１３に対して行えばよい。但し、素子駆動用パッド１４やグランド用パッド１５に対しても同軸構造での接続をとるようにしてももちろん良い。
【００３３】
なおまた、貫通孔２１内に信号層２５を充填してビアホールを形成するタイプにおいて、上記したように金属突起１６を設けると、信号層２５が貫通孔２１の下方から流出することが無いので好ましい。但し、本発明は金属突起１６は必ずしも無くても良い。すなわち、例えば、ガラス基板１１の信号用電極パッド１３の外周囲を囲むような凸部（できれば無端状）を形成しておく。すると、貫通孔２１内に充填した導電性樹脂が貫通孔の下方から流出したとしても、上記した突部によりそれ以上のガラス基板１１上での拡散が抑制され電極パッド１３の上に密着することにより対処できる。
【００３４】
図９〜図１１は、本発明の第２の実施を示している。本実施の形態では、同軸構造を構成する中央の導体部分（第１の実施の形態では「導電性樹脂からなる信号層」）や、絶縁層の製造プロセスが異なる。
【００３５】
すなわち、本実施の形態も、製造工程順に説明する。まず、本実施の形態では、ガラスキャップ２０に形成する貫通孔２１の径を大きくする。そして、このガラスキャップ２０の表面に、金属層２２，絶縁層２３の順に堆積して形成する。このとき形成する絶縁層２３は、第１の実施の形態と相違し、貫通孔２１内に絶縁性樹脂を充填することなく、全面に均一な膜厚としている。そして、絶縁層２３の内径は、ワイヤボンディング技術におけるキャピラリ３０が挿入可能な寸法としている。
【００３６】
これにより、信号用電極パッド１３の上面に、Ａｕボール３１を融着させ、次いで、図１０に示すようにキャピラリ３０を上昇させ、ガラスキャップ２０より上方に位置させることにより、貫通孔２１内を上下に貫通するようにして信号層を構成するワイヤ３２を位置させる。このワイヤの下端はもちろんＡｕボール３１と導通している。露出する部分はＡｕボール３１となり、少ないので、インピーダンス不整合が生じにくい。
【００３７】
この状態で、貫通孔２１内に溶融ガラスを流し込むことにより、絶縁層２７を形成する。これにより、第１の実施の形態と同様に、貫通孔２１内には、同軸構造のビアホールが形成される。
【００３８】
次いで、ガラスキャップ２０の上方に突出したワイヤを切断するとともに、スパーク放電させることにより、ガラスキャップ２０の表面側にＡｕボール３２（図１１参照）を形成する。係る処理を全ての貫通孔に対して行う。このようにＡｕボール３３を形成することにより、図１１に示すようにその状態で実装基板３５に実装できる。なお、その他の構成並びに作用効果は、上記した第１の実施の形態のものと同様であるので、対応する部材に同一符号を付し、その詳細な説明を省略する。
【００３９】
図１２は、本発明第３の実施の形態を示している。本実施の形態では、同軸構造をガラスキャップ２０側に予め作成しておく。すなわち、貫通孔２１内に、外周から順にグランドを構成する金属層２２，絶縁層２３並びに導電材料から構成される信号層２８を同心状に形成している。
【００４０】
係る構成を製造するには、基本的には第１の実施の形態における製造工程と同様の手順に従って作成できる。但し、第１の実施の形態では、貫通孔２１内に金属突起が挿入され、底面が閉塞されていたが、本実施の形態では係る金属突起は挿入されていないので、貫通孔内に樹脂などを充填する場合には、貫通孔の一端を何かしらの方法で閉塞する必要はある。
【００４１】
そして、そのように形成したガラスキャップ２０を、金属突起や半導体素子が実装されたガラス基板１１に位置合わせをしつつ取り付ける。このとき、金属突起と、信号層２８が導通するようにする。これにより、機械的な接合と電気的な接合が一度に行える。なお、ガラスキャップ２０とガラス基板の接合は、異方性導電材料や導電性樹脂並びにはんだなど各種の方法を使用できる。
【００４２】
【発明の効果】
以上のように、この発明では、電子部品の信号ライン上の接合部分におけるインピーダンス不整合の発生を抑制することができ、高周波特性、特にインサーションロスを必要とする半導体素子に適したものとなる。
【図面の簡単な説明】
【図１】従来例を示す図である。
【図２】本発明の好適な第１の実施の形態を示す図である。
【図３】ガラス基板と半導体素子の関係を示す図である。
【図４】ガラスキャップを示す平面図である。
【図５】ガラスキャップの貫通孔部分を示す断面図である。
【図６】貫通孔部分の同軸構造の製造プロセスを示す図である。
【図７】本発明の好適な一実施の形態を示す断面図である。
【図８】本発明の好適な一実施の形態を示す断面図である。
【図９】本発明の好適な第２の実施の形態を示す断面図である。
【図１０】本発明の好適な第２の実施の形態を示す断面図である。
【図１１】本発明の好適な第２の実施の形態を示す断面図である。
【図１２】本発明の好適な第３の実施の形態の要部を示す図である。
【符号の説明】
１１ ガラス基板
１２ 半導体素子
１３ 信号用電極パッド
１３ａ 信号用配線パターン
１４ 素子駆動用電極パッド
１４ａ 素子駆動用配線パターン
１５ グランド用電極パッド
１６ 金属突起
１７ 低融点ガラス
２０ ガラスキャップ
２１ 貫通孔
２２ 金属層
２３ 絶縁層
２３ａ 第１絶縁層
２３ｂ 第２絶縁層
２４ 凹所
２５ 信号層
２６ 電極パッド
２７ 絶縁層
２８ 信号層
３０ キャピラリ
３１，３３ Ａｕボール
３２ ワイヤ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a package structure of an electronic component used for a relay or other micromachines.
[0002]
[Prior art]
As is well known, in a high frequency band, signal loss occurs due to electrical coupling between wirings and impedance mismatch. Also, in capacitors, relays, and the like, signal leakage may occur, leading to malfunction of the entire circuit. Therefore, in order to prevent the occurrence of such a failure, it is necessary to take measures for suppressing the occurrence of the failure not only in the element structure but also in the mounting structure.
[0003]
By the way, as shown in FIG. 1, when the element 1 is mounted on the package 2, a wire bonding technique for electrically connecting the two with a thin wire 3 is often performed. Of course, FIG. 1 shows a single product of the final product. However, in an actual semiconductor process, a plurality of devices are formed on one glass wafer and divided into individual devices at the final stage. However, in the wire bonding technique, impedance mismatch occurs at the portion of the wire 3 and causes transmission and transmission of a signal.
[0004]
In addition, by performing flip-chip mounting, the wiring length that causes impedance mismatching can be shortened, and high-frequency characteristics can be improved. However, in many cases, a relay board is required, which leads to an increase in the number of components and an increase in the size of the device, resulting in an increase in cost.
[0005]
The present invention provides a package structure of an electronic component suitable for a semiconductor element requiring high-frequency characteristics, especially insertion loss, which can suppress occurrence of impedance mismatching at a joint portion on a signal line of the electronic component. The purpose is to:
[0006]
[Means for Solving the Problems]
In the package structure of an electronic component according to the present invention, a base substrate on which a wiring pattern and subsequent electrode pads are formed, an electronic component that is installed on the base substrate and is electrically connected to the wiring pattern, A cap made of a dielectric substrate installed on the base substrate so as to cover the cap, the cap having a through hole penetrating in a thickness direction, and extending from an inner peripheral surface of the through hole toward the center. Forming a metal layer, an insulating layer, and a signal layer concentrically, filling the through-hole with a conductive resin to form the signal layer, and making the signal layer and the electrode pad conductive. It is configured to take impedance matching.
[0007]
Here, the “base substrate” corresponds to the “glass substrate 11” in the embodiment, and the “electronic component” corresponds to the “semiconductor element 12” in the embodiment. The “electrode pad” has a meaning as a portion that establishes conduction with the new synthetic fiber, and its size and shape are not limited. That is, in the embodiment, a region having a large area is set at the end of the wiring pattern, but may have the same width as the wiring pattern, and does not necessarily need to be provided at the end. Further, the electrode pad portion may be formed of a material different from the wiring pattern, or may be formed of the same material at the same time, and various structures can be adopted.
[0008]
There are various types of wiring patterns connected to the electronic components, such as a signal pattern, a ground pattern, and the like. The coaxial structure including the “metal layer, the insulating layer, and the signal layer” is connected to at least the signal wiring. It may be provided in a part. Of course, you may install in another thing.
[0009]
According to the present invention, the through-hole portion has a coaxial structure, and is set so as to achieve impedance matching. Therefore, good high-frequency characteristics can be obtained even if the electronic component is a semiconductor or other high-frequency component.
[0010]
When making an electrical connection between the signal layer and the electrode pad, the two may be directly connected, or a metal protrusion may be provided on the electrode pad, and a portion above the metal protrusion may be inserted into the through hole. And at the same time, it may be configured to be electrically connected to the signal layer in the through hole. In particular, by providing a metal projection and inserting a part of the metal projection into the through hole, the exposed portion of the metal projection can be suppressed as much as possible, and impedance mismatch hardly occurs.
[0011]
Further, the above-described coaxial structure may be formed after the cap is connected to the base substrate, but a structure in which the metal layer, the insulating layer, and the signal layer are formed in the through hole of the cap is prepared. Then, the cap may be joined to the base substrate to seal the electronic component, and the electrical connection between the signal layer and the electrode pad may be achieved. This is realized in the third embodiment.
[0012]
Further, the base substrate may be formed of a dielectric, and a ground layer may be formed on the entire surface of the base substrate and the cap. With such a configuration, the wiring pattern and the like formed on the base substrate form a strip line, which is compatible with high frequencies.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 2 shows a preferred embodiment of the present invention. As shown in FIG. 1, a semiconductor element 12 corresponding to a high frequency is mounted on an upper surface of a glass substrate 11, and a glass cap 20 is attached so as to cover the semiconductor element 12.
[0014]
As shown in FIG. 3, two signal wiring patterns 13a and an element driving wiring pattern 14a are formed on the surface (upper surface) of the semiconductor element 12, and one end of each of the wiring patterns 13a and 14a is Is electrically connected to the semiconductor element 12 disposed at the center of the upper surface of the semiconductor device. The other end of the signal wiring pattern 13a is exposed to the outside of the semiconductor element 12, and forms a signal electrode pad 13. Similarly, the other end of the element driving wiring pattern 14 a is exposed outside the semiconductor element 12 to form an element driving electrode pad 14.
[0015]
Further, a ground electrode pad 15 is formed on the surface of the glass substrate 11. The signal wiring pattern 13a is a coplanar wiring sandwiched between ground wirings, and is designed so that the impedance between the wirings is 50 ohms. Furthermore, since the entire back surface of the glass substrate 11 is grounded, disturbance of the electric field in the dielectric is prevented.
[0016]
The glass cap 20 has substantially the same planar shape as the glass substrate 11, and has a structure that covers the upper surface thereof. The glass cap 20 and the glass substrate 11 are sealed by a normal sealing process using low melting point lead glass. Thus, the semiconductor element 12 is sealed inside, and is protected from external contamination and impact.
[0017]
As shown in FIG. 4, the glass cap 20 has a through hole 21 penetrating vertically. The through holes 21 are aligned with the positions where the electrode pads 13 to 15 are formed. That is, the electrode pads 13 to 15 can be exposed to the outside through the through holes 21 and used as a path for establishing conduction between the electrode pads 13 to 15 and an external circuit. That is, the through hole 21 constitutes a through hole for taking out an electrode.
[0018]
As described above, the main part of the present invention is a structure in which the through hole 21 is provided in the glass cap 20 and the electrode pads 13 to 15 are electrically connected to the external circuit through the through hole 21. Hereinafter, description will be made in the order of the manufacturing process.
[0019]
Here, in the present invention, as shown in FIG. 5, a metal layer 22 is formed on the entire surface of the glass cap 20 in which the through holes 21 are formed. The metal layer 22 constitutes a ground, and any metal used here, for example, Cr, W, or the like may be used as long as it is a metal having the last adhesion. Then, film formation can be performed using a deposition method such as sputtering or vapor deposition. Thereby, as shown in the figure, the metal layer 22 is also formed on the inner peripheral surface of the through hole 21. Next, an insulating layer 23 is formed on the surface of the metal layer 22. The insulating layer 23 can be easily manufactured by an ordinary semiconductor manufacturing process using an oxide film, a nitride film, or the like. The metal layer 22 and the insulating layer 23 formed on the inner peripheral surface of the through hole 21 have a concentric cylindrical shape, and a through hole 21 penetrating vertically is secured at the center as shown in the figure.
[0020]
Each of the figures described above and below shows the state of one product. In practice, however, a large number of products are simultaneously formed on a wafer, and a predetermined position is finally cut to separate products. To separate. Therefore, the glass cap 20 is also a glass wafer during processing.
[0021]
Further, in order to achieve impedance matching, the film thicknesses of the metal layer 22 and the insulating layer 23 are set as described below. That is, in general the characteristic impedance Z 0 in the cross section of the through hole is obtained by the following equation.
[0022]
(Equation 1)
Figure 0003601462
[0023]
Here, ε: dielectric constant D 1 : outer diameter of conductive layer D 2 : inner diameter of ground layer
Usually, the impedance is adjusted to be 50 ohms, and the dielectric constant of the insulating layer is about 3, so that D1 / D2 is about 4.1. When the inner diameter of the through hole is about 500 μm, D2 is about 120 μm. Therefore, the thickness of the insulating film inside the through hole (through hole 21) is about 190 μm.
[0025]
Incidentally, it is very inefficient to laminate an insulating layer having a thickness of 190 μm by sputtering. Therefore, after forming the first insulating layer 23a by sputtering (see FIG. 6A), the inside of the through hole 21 is filled with an insulating resin 23b '(see FIG. 6B). Next, a cylindrical second insulating layer 23b is formed in the through hole 21 by forming a through hole having a desired diameter in the center of the resin 23b 'by laser processing. The first and second insulating layers 23a and 23b form the insulating layer 23 having desired dimensional accuracy.
[0026]
On the other hand, as shown in FIG. 7, a columnar metal projection 16 is formed on the upper surface of the signal electrode pad 13 and the other electrode pads 14 and 15 of the glass substrate 11. The outer diameter (about 100 μm) of the metal protrusion 16 and the inner diameter of the insulating layer 23 substantially match. Thus, as shown, when the glass cap 20 is placed on the glass substrate 11, the metal projection 16 is smoothly inserted into the through hole 21.
[0027]
When the glass cap 20 is mounted on the glass substrate 11 while being aligned as described above, the glass cap 20 is bonded using the low-melting glass 17. This low melting point glass 17 is formed endlessly so as to surround the outer periphery of the semiconductor element. Thereby, the semiconductor element is sealed. Further, the gap between the bonded glass substrate 11 and the glass cap 20 is suppressed to about several μm.
[0028]
Further, a concave portion (cavity) 24 is formed at the center of the bonding surface side of the glass cap 20, and when the glass cap 20 is bonded to the glass substrate 11, the semiconductor element 12 is interfered in the concave portion 24. It is arranged without being. Therefore, it is not damaged.
[0029]
Then, as shown in FIG. 8, the space of the through hole 21 is filled with a conductive resin, and the signal layer 25 is formed. An electrode pad 26 is formed on the upper surface of the glass cap 20 so as to cover the upper end of the signal layer 25. Thereby, the electrode pad 26 is electrically connected to the semiconductor element 12 via the signal-layer 25 → the metal protrusion 16 → the signal electrode pad 13 → the signal wiring pattern 13a.
[0030]
Since the metal projection 16 is inserted into the through-hole 21 (glass cap 20) and the exposed portion is small (a gap portion of about several μm) in the joint portion where impedance mismatch is likely to occur, compared to flip chip joining. However, impedance mismatch is unlikely to occur.
[0031]
Further, since the portion of the through hole 21 becomes a via hole, a space necessary for wire bonding can be omitted, and the size of a package (product) can be reduced. Further, since the via hole has a coaxial structure, impedance mismatch is unlikely to occur at that point as well. Moreover, since the metal layer 22 serves as the ground, it is easy to suppress the disturbance of the electric field, and as a result, the isolation is improved. Incidentally, isolation S 21, in between the terminals that are not conducting,
S21 = −20 log (V in / V out )
Is the quantity defined by In addition, V in is the input voltage, V out is the output voltage.
[0032]
The above-described coaxial structure may be formed at least for the signal electrode pad 13. However, the connection to the element driving pad 14 and the ground pad 15 may of course be made in a coaxial structure.
[0033]
In the type in which the signal layer 25 is filled in the through hole 21 to form a via hole, it is preferable to provide the metal protrusion 16 as described above, since the signal layer 25 does not flow out from below the through hole 21. . However, in the present invention, the metal projection 16 may not be necessarily provided. That is, for example, a convex portion (preferably an endless shape) surrounding the outer periphery of the signal electrode pad 13 of the glass substrate 11 is formed. Then, even if the conductive resin filled in the through-hole 21 flows out from below the through-hole, further diffusion on the glass substrate 11 is suppressed by the above-mentioned protrusion, and the conductive resin adheres to the electrode pad 13. Can be dealt with.
[0034]
9 to 11 show a second embodiment of the present invention. In the present embodiment, the manufacturing process of the central conductor part (in the first embodiment, "the signal layer made of conductive resin") and the insulating layer constituting the coaxial structure are different.
[0035]
That is, this embodiment will be described in the order of the manufacturing steps. First, in the present embodiment, the diameter of the through hole 21 formed in the glass cap 20 is increased. Then, a metal layer 22 and an insulating layer 23 are deposited and formed in this order on the surface of the glass cap 20. Unlike the first embodiment, the insulating layer 23 formed at this time has a uniform film thickness over the entire surface without filling the through hole 21 with an insulating resin. The inner diameter of the insulating layer 23 is set to a size into which the capillary 30 in the wire bonding technique can be inserted.
[0036]
As a result, the Au ball 31 is fused to the upper surface of the signal electrode pad 13, and then the capillary 30 is raised as shown in FIG. The wires 32 constituting the signal layer are positioned so as to penetrate vertically. The lower end of the wire is of course electrically connected to the Au ball 31. The exposed portion becomes the Au ball 31 and is small, so that impedance mismatch is unlikely to occur.
[0037]
In this state, the insulating layer 27 is formed by pouring molten glass into the through-hole 21. As a result, similarly to the first embodiment, a coaxial via hole is formed in the through hole 21.
[0038]
Next, the wire protruding above the glass cap 20 is cut, and spark discharge is performed to form an Au ball 32 (see FIG. 11) on the surface side of the glass cap 20. Such processing is performed on all the through holes. By forming the Au balls 33 in this manner, the Au balls 33 can be mounted on the mounting substrate 35 in that state as shown in FIG. Since the other configuration and operation and effect are the same as those of the above-described first embodiment, corresponding members are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0039]
FIG. 12 shows a third embodiment of the present invention. In the present embodiment, a coaxial structure is created in advance on the glass cap 20 side. That is, in the through hole 21, the metal layer 22, the insulating layer 23, and the signal layer 28 made of a conductive material are sequentially formed concentrically from the outer periphery.
[0040]
In order to manufacture such a configuration, it can be created basically according to the same procedure as the manufacturing process in the first embodiment. However, in the first embodiment, the metal projection is inserted into the through hole 21 and the bottom surface is closed. However, in the present embodiment, the metal projection is not inserted, so that the resin or the like is inserted into the through hole. In the case of filling, it is necessary to close one end of the through hole by some method.
[0041]
Then, the glass cap 20 thus formed is attached to the glass substrate 11 on which the metal protrusions and the semiconductor elements are mounted, while being aligned. At this time, the metal projection and the signal layer 28 are made conductive. Thereby, mechanical joining and electrical joining can be performed at once. In addition, various methods, such as an anisotropic conductive material, conductive resin, and solder, can be used for joining the glass cap 20 and the glass substrate.
[0042]
【The invention's effect】
As described above, according to the present invention, it is possible to suppress the occurrence of impedance mismatch at the junction of the electronic component on the signal line, and it is suitable for a semiconductor element that requires high-frequency characteristics, especially insertion loss. .
[Brief description of the drawings]
FIG. 1 is a diagram showing a conventional example.
FIG. 2 is a diagram showing a preferred first embodiment of the present invention.
FIG. 3 is a diagram showing a relationship between a glass substrate and a semiconductor element.
FIG. 4 is a plan view showing a glass cap.
FIG. 5 is a sectional view showing a through hole portion of the glass cap.
FIG. 6 is a diagram showing a manufacturing process of the coaxial structure of the through hole portion.
FIG. 7 is a sectional view showing a preferred embodiment of the present invention.
FIG. 8 is a sectional view showing a preferred embodiment of the present invention.
FIG. 9 is a sectional view showing a preferred second embodiment of the present invention.
FIG. 10 is a sectional view showing a preferred second embodiment of the present invention.
FIG. 11 is a sectional view showing a preferred second embodiment of the present invention.
FIG. 12 is a diagram showing a main part of a preferred third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Glass substrate 12 Semiconductor element 13 Signal electrode pad 13a Signal wiring pattern 14 Element driving electrode pad 14a Element driving wiring pattern 15 Ground electrode pad 16 Metal projection 17 Low melting glass 20 Glass cap 21 Through hole 22 Metal layer 23 Insulating layer 23a First insulating layer 23b Second insulating layer 24 Depression 25 Signal layer 26 Electrode pad 27 Insulating layer 28 Signal layer 30 Capillary 31, 33 Au ball 32 Wire

Claims (4)

配線パターンとそれに続く電極パッドが形成されたベース基板と、
前記ベース基板上に設置されるとともに、前記配線パターンに導通される電子部品と、
前記電子部品を覆うようにして前記ベース基板上に設置される誘電体基板からなるキャップとを備え、
前記キャップには、厚さ方向に貫通する貫通孔を有し、その貫通孔の内周面から中心に向かって同心状に、金属層，絶縁層，信号層を形成し、
前記信号層は、前記貫通孔内に導電性樹脂を充填することにより形成し、
前記信号層と、前記電極パッドを導通させ、インピーダンス整合をとるように構成したことを特徴とする電子部品のパッケージ構造。A base substrate on which a wiring pattern and subsequent electrode pads are formed,
An electronic component installed on the base substrate and electrically connected to the wiring pattern,
A cap made of a dielectric substrate installed on the base substrate so as to cover the electronic component,
The cap has a through hole penetrating in the thickness direction, and a metal layer, an insulating layer, and a signal layer are formed concentrically from the inner peripheral surface of the through hole toward the center,
The signal layer is formed by filling the through hole with a conductive resin,
A package structure for an electronic component, wherein the signal layer and the electrode pad are electrically connected to each other to achieve impedance matching. 前記電極パッド上に金属突起を設け、その金属突起の上方部位が前記貫通孔内に挿入されるとともに、その貫通孔内にて前記信号層と導通するようにした請求項１に記載の電子部品のパッケージ構造。2. The electronic component according to claim 1, wherein a metal projection is provided on the electrode pad, and an upper portion of the metal projection is inserted into the through hole, and is electrically connected to the signal layer in the through hole. 3. Package structure. 前記キャップの前記貫通孔内に前記金属層，前記絶縁層，前記信号層を形成されたものを用意し、
そのキャップを前記ベース基板に接合して前記電子部品を封止するとともに、前記信号層と前記電極パッドとの導通を図るようにしたことを特徴とする請求項１または２に記載の電子部品のパッケージ構造。Preparing the metal layer, the insulating layer, and the signal layer formed in the through hole of the cap;
3. The electronic component according to claim 1, wherein the cap is joined to the base substrate to seal the electronic component, and that conduction between the signal layer and the electrode pad is achieved. 4. Package structure. 前記ベース基板を誘電体から構成され、
前記ベース基板並びに前記キャップの全面にグランド層が形成されたことを特徴とする請求項１〜３のいずれか１項に記載の電子部品のパッケージ構造。The base substrate is made of a dielectric,
The package structure for an electronic component according to claim 1, wherein a ground layer is formed on the entire surface of the base substrate and the cap.
JP2001059656A 2001-03-05 2001-03-05 Electronic component package structure Expired - Lifetime JP3601462B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001059656A JP3601462B2 (en) 2001-03-05 2001-03-05 Electronic component package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001059656A JP3601462B2 (en) 2001-03-05 2001-03-05 Electronic component package structure

Publications (2)

Publication Number Publication Date
JP2002261188A JP2002261188A (en) 2002-09-13
JP3601462B2 true JP3601462B2 (en) 2004-12-15

Family

ID=18919187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001059656A Expired - Lifetime JP3601462B2 (en) 2001-03-05 2001-03-05 Electronic component package structure

Country Status (1)

Country Link
JP (1) JP3601462B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428447C (en) * 2003-10-16 2008-10-22 威盛电子股份有限公司 Chip packaging signal transmission structure and substrate
EP1922756B1 (en) * 2005-08-26 2013-05-22 Philips Intellectual Property & Standards GmbH Electrically shielded through-wafer interconnect
KR20090096174A (en) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 Circuit substrate and semiconductor package using the circuit substrate
TWI474452B (en) * 2011-09-22 2015-02-21 矽品精密工業股份有限公司 Substrate, semiconductor package and manufacturing method thereof
JP5722814B2 (en) * 2012-03-06 2015-05-27 日本電信電話株式会社 Manufacturing method of semiconductor device
US9385077B2 (en) * 2014-07-11 2016-07-05 Qualcomm Incorporated Integrated device comprising coaxial interconnect

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218279A (en) * 1992-02-05 1993-08-27 Shinko Electric Ind Co Ltd Lead fixing structure of high frequency package
JP3139339B2 (en) * 1995-09-13 2001-02-26 株式会社村田製作所 Vacuum sealing device and manufacturing method thereof
JP2000101348A (en) * 1998-09-17 2000-04-07 Toyo Commun Equip Co Ltd Package for electronic component
JPH11312747A (en) * 1998-11-19 1999-11-09 Nec Corp Ic package and its manufacture

Also Published As

Publication number Publication date
JP2002261188A (en) 2002-09-13

Similar Documents

Publication Publication Date Title
JP5443594B2 (en) Chip to waveguide port converter
JP3057130B2 (en) Resin-sealed semiconductor package and method of manufacturing the same
JPS6325710B2 (en)
CN106057749B (en) Semiconductor package and method of manufacturing the same
KR950704838A (en) TAB TESTING OF AREA ARRAY INTERCONNECTED CHIPS
JP6863965B2 (en) RF microelectromechanical system with inverted microstrip transmission line and fabrication method
JPH05206356A (en) Package for integrated circuit
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
KR20170108383A (en) Element package and manufacturing method for the same
JP5240726B2 (en) Connection structure between semiconductor device and circuit board
JPH11214556A (en) High frequency input and output terminal, and package for high frequency semiconductor element
JP3601462B2 (en) Electronic component package structure
US7598608B2 (en) Mounting substrate
JP2003007910A (en) Semiconductor device
JP3810867B2 (en) Microwave semiconductor integrated circuit and manufacturing method thereof
KR100192631B1 (en) Wire bonding structure for semiconductor devices
JPH11176988A (en) High frequency input/output terminal and package for housing high frequency semiconductor device
JP2002164658A (en) Module board
KR100516815B1 (en) Semiconductor device
JP2004112143A (en) Connecting structure of conductor for high frequency signal and semiconductor integrated circuit package
JP2004048617A (en) Transmission line substrate for high frequency
JPH04188652A (en) High frequency element package and manufacture thereof
JP4404460B2 (en) Multi-cavity wiring board, wiring board, multi-cavity semiconductor element storage package and semiconductor element storage package
JP2000269382A (en) Semiconductor device and method for mounting semiconductor chip
JP3600729B2 (en) High frequency circuit package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040331

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040331

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3601462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

EXPY Cancellation because of completion of term