JP3597728B2

JP3597728B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP3597728B2
Application number: JP12827099A
Authority: JP
Inventors: 淳一小舘; 充原田; 恒夫束原; 英州菅原; 秀夫鈴木; 正博佐藤
Original assignee: Nippon Telegraph and Telephone Corp; NEC Tokin Corp
Current assignee: Nippon Telegraph and Telephone Corp; Tokin Corp
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2004-12-08
Anticipated expiration: 2019-05-10
Also published as: JP2000323566A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数個の素子が形成された半導体装置およびその製造方法に関し、特に各素子間および各素子により構成された回路要素間のクロストークを抑制できる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
シリコン基板上に作製したＬＳＩにおいては、シリコン基板が誘電体または半導体として作用することにより、ＬＳＩを構成する半導体素子の動作信号がシリコン基板に伝播し、この信号がシリコン基板中を伝播することで同一ＬＳＩ中の別の半導体素子に影響をおよぼし、相互干渉（クロストーク）に起因する雑音（ノイズ）が発生することが知られている。
半導体素子間のクロストークには、バイポーラトランジスタやＭＯＳトランジスタなどの能動素子間のクロストーク、インダクタ素子や抵抗素子などの受動素子間のクロストーク、および能動素子−受動素子間のクロストークなどがある。
【０００３】
能動素子間のクロストークについては、例えば、「Ｊ．Ｐ．Ｒａｓｋｉｎｅｔａｌ．，”ＳｕｂｓｔｒａｔｅＣｒｏｓｓｔａｌｋＲｅｄｕｃｔｉｏｎＵｓｉｎｇＳＯＩＴｅｃｈｎｏ１ｏｇｙ”，ＩＥＥＥＴｒａｎｓ．ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，ｖｏ１．４４，ｐｐ．２２５２−２２６０，１９９７．」に述べられている。図１４に示した２個のＭＯＳトランジスタ１１０，１２０を例に、従来の能動素子間クロストーク抑制方法を説明する。
シリコン基板１０１はＰ型基板であり、シリコン基板１０１中にこの基板１０１と逆の導電型、すなわちＮ型のウェル１１１が作製され、このウェル１１１内にＰ型ＭＯＳトランジスタ１１０が作製される。また、シリコン基板１０１にＮ型ＭＯＳトランジスタ１２０が作製される。ここで、各トランジスタ１１０，１２０間は、ウェル１１１−基板１０１間にＰＮ接合が逆バイアスになるように電位を印加して、このとき形成される空乏層１１６によって直流的（ＤＣ的）に分離される。
【０００４】
しかし、トランジスタ１１０の動作周波数が高くなると空乏層１１６がキャパシタとして作用し、ウェル１１１−基板１０１間が交流的（ＡＣ的）に容量結合した状態になる。このため、トランジスタ１１０の動作信号が矢印１８１に示されるようにシリコン基板１０１に伝播して、クロストークの原因となる。
【０００５】
また、図示しないが、トランジスタを作製する基板としてＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用いると、トランジスタの周りをシリコン酸化膜（ＳｉＯ_２膜）などの絶縁膜で囲むことで、素子間をＤＣ的に完全分離することができる。しかし、この場合もトランジスタの動作周波数が高くなるとトランジスタと基板とを分離している絶縁膜がキャパシタとして作用し、ＡＣ的に容量結合するために動作信号が基板に伝播してしまう。
【０００６】
次に、受動素子間のクロストークについては、例えば、「Ａ．Ｌ．Ｌ．Ｐｕｎｅｔａｌ．，”ＳｕｂｓｔｒａｔｅＮｏｉｓｅＣｏｕｐ１ｉｎｇＴｈｒｏｕｇｈＰ１ａｎａｒＳｐｉｒａｌＩｎｄｕｃｔｏｒ”，ＩＥＥＥＪ．Ｓｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ，ｖｏ１．３３，ＰＰ．８７７−８８４，１９９８．」に述べられている。図１５に示したインダクタ１３５を例に、従来の受動素子間クロストーク抑制方法を説明する。
インダクタ１３５は、素子分離絶縁膜１０２および配線層間絶縁膜１０３，１０６に囲まれた領域に作製される。このインダクタ１３５とシリコン基板１０１とは前記素子分離絶縁膜１０２で分離されているが、上で述べた場合と同様に、インダクタ１３５を含む回路要素の動作周波数が高くなると、インダクタ１３５−基板１０１間がＡＣ的に容量結合する。これにより、インダクタ１３５の信号が矢印１８２で示すようにシリコン基板１０１に伝播するため、隣接素子や他の回路要素に対して不要信号、ノイズなどの形で影響をおよぼす。
【０００７】
【発明が解決しようとする課題】
このように従来の半導体装置では、回路の動作周波数が高くなると、回路素子とシリコン基板１０１とを分離している空乏層１１６または絶縁層１０２がキャパシタとして作用し、回路素子とシリコン基板１０１とが容量結合する。このため、素子の動作信号がシリコン基板１０１に伝播して他の素子とクロストークを起こすことにより、回路の動作特性に不要信号やノイズとして影響していた。
本発明はこのような課題を解決するためになされたものであり、半導体装置の素子間のクロストークを抑制することを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するために、本発明の半導体装置は、半導体基板上に複数個の素子が形成された半導体装置において、素子間に形成されかつ素子間を電気的に絶縁分離する素子分離絶縁膜と、この素子分離絶縁膜に対応する部分の半導体基板を除去して形成された開口部とを備えることを特徴とする。
このように、半導体基板を除去して開口部を形成することにより、クロストークが起きる経路を遮断できる。素子分離絶縁膜は受動素子形成領域、素子間分離領域および回路要素間分離領域に相当するので、受動素子に起因するクロストーク、および、素子間、回路要素間のクロストークを抑制できる。
【０００９】
この半導体装置において、各素子によりアナログ回路とディジタル回路とからなるＡ／Ｄ混載回路が形成されている場合、開口部は、アナログ回路とディジタル回路との間の素子分離絶縁膜に対応する部分に形成されてもよい。
これにより、アナログ回路およびディジタル回路から漏洩した信号の伝播経路を遮断できるので、アナログ回路とディジタル回路との間のクロストークを抑制できる。
【００１０】
また、各素子により複数個のアナログ回路が形成されている場合には、開口部は、アナログ回路間の素子分離絶縁膜に対応する部分に形成されてもよい。
これにより、アナログ回路から漏洩した信号の伝播経路を遮断できるので、アナログ回路間のクロストークを抑制できる。
【００１１】
また、本発明の半導体装置は、半導体基板と、この半導体基板上に形成された絶縁体層と、この絶縁体層上に形成された半導体層の少なくとも３層を有するＳＯＩ基板の半導体層に複数個の素子が形成された半導体装置において、半導体層の素子形成領域および素子間分離領域の少なくとも一方に対応する部分の半導体基板を除去して形成された開口部を備えることを特徴とする。
ＳＯＩ基板には素子が形成される半導体層と半導体基板との間の全域に絶縁体層が設けられているので、半導体基板の任意の領域を制御性よく除去できる。これにより、受動素子形成領域、素子間分離領域および回路要素間分離領域のみでなく、トランジスタなどの能動素子の形成領域を含めて、任意の領域に開口部を形成できる。したがって、能動素子を含めたすべての素子、および任意の領域間のクロストークを抑制できる。
【００１２】
この半導体装置において、各素子によりアナログ回路とディジタル回路とからなるＡ／Ｄ混載回路が形成されている場合、素子形成領域は、ディジタル回路が形成された領域であり、素子間分離領域は、アナログ回路とディジタル回路との間の領域である。
すなわち、ディジタル回路の形成領域、アナログ回路とディジタル回路との間の領域にあたる半導体基板を除去することにより、ディジタル回路の動作信号が漏洩、伝播することを抑制できるので、ディジタル信号がアナログ回路へノイズとして混入することを防止できる。この結果、アナログ回路の信号雑音比（Ｓ／Ｎ比）を改善できる。
【００１３】
また、各素子によりアナログ回路とディジタル回路とからなるＡ／Ｄ混載回路が形成されている場合に、素子形成領域が、アナログ回路が形成された領域であり、素子間分離領域が、アナログ回路とディジタル回路との間の領域であってもよい。
すなわち、アナログ回路の形成領域、アナログ回路とディジタル回路との間の領域にあたる半導体基板を除去することにより、アナログ回路の搬送波信号および高調波信号が漏洩、伝播することを抑制できるので、アナログ信号がディジタル回路へノイズとして混入することを防止できる。この結果、ディジタル回路の誤動作を抑制できる。
【００１４】
さらに、各素子により複数個のアナログ回路が形成されている場合、素子形成領域は、少なくとも一個のアナログ回路が形成された領域であり、素子間領域は、アナログ回路間の領域である。
すなわち、特定のアナログ回路の形成領域、アナログ回路間の領域にあたる半導体基板を除去することにより、他のアナログ回路への不要信号およびノイズの混入を防止できる。したがって、アナログ回路のＳ／Ｎ比を改善できるとともに、アナログ部の動作の安定化が可能である。
【００１５】
また、上記した半導体装置は、開口部内に半導体基板と接触することなく配置された電磁波を遮蔽する部材を備えていてもよい。
これにより、半導体装置の素子から放射された電磁波が半導体装置の外部に漏洩することを防止できる。
【００１６】
この電磁波を遮蔽する部材の一構成例は、一軸磁気異方性を有する軟磁性薄膜の多層構造を有しており、各層の軟磁性薄膜の膜面内における磁化容易軸方向が互いに異なる。
これにより、高周波帯域で全方位に高い比透磁率を得られるので、放射方向に依存せず、高周波数の電磁波を効果的に遮蔽できる。
【００１７】
次に、本発明の半導体装置の製造方法は、半導体基板の表側の面上に複数個の素子と、これらの素子間を電気的に絶縁分離する素子分離絶縁膜とを形成する第１の工程と、半導体基板の裏側の面から素子分離絶縁膜が露出するまでこの素子分離絶縁膜に対応する部分の半導体基板を除去する第２の工程と、素子分離絶縁膜の露出した面に対して平行成分を有する第１の磁界を印加した中で素子分離絶縁膜の露出した面の所定の領域に第１の軟磁性薄膜を成膜する第３の工程と、素子分離絶縁膜の露出した面に対して第１の磁界と異なる平行成分を有する第２の磁界を印加した中で第１の軟磁性薄膜上に第２の軟磁性薄膜を成膜する第４の工程とを備えることを特徴とする。
この方法により、磁化容易軸方向が各層で異なる軟磁性薄膜の多層構造が素子分離絶縁膜上に設けられた半導体装置を形成できる。
【００１８】
また、本発明の半導体装置の製造方法は、半導体基板と、この半導体基板上に形成された絶縁体層と、この絶縁体層上に形成された半導体層の少なくとも３層を有するＳＯＩ基板の半導体層に複数個の素子を形成する第１の工程と、半導体基板の所定の領域を絶縁体層が露出するまで除去する第２の工程と、絶縁体層の露出した面に対して平行成分を有する第１の磁界を印加した中で絶縁体層の露出した面の所定の領域に第１の軟磁性薄膜を成膜する第３の工程と、絶縁体層の露出した面に対して第１の磁界と異なる平行成分を有する第２の磁界を印加した中で第１の軟磁性薄膜上に第２の軟磁性薄膜を成膜する第４の工程とを備えることを特徴とする。
この方法により、磁化容易軸方向が各層で異なる軟磁性薄膜の多層構造が絶縁体層上に設けられた半導体装置を形成できる。
【００１９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。
（第１の実施の形態）
図１は本発明による半導体装置の第１の実施の形態の断面図である。図１には、半導体基板としてのシリコン基板１上にＣＭＯＳプロセスで作製されたＰ型ＭＯＳトランジスタ１０とＮ型ＭＯＳトランジスタ２０とからなる半導体装置に、本発明が適用された例が示されている。
【００２０】
Ｐ型のシリコン基板１の表側の面にはＮウェル１１が形成されており、このＮウェル１１の内部にＰ型ＭＯＳトランジスタ１０が形成されている。このＰ型ＭＯＳトランジスタ１０は、Ｎウェル１１内に離間して形成されたＰ^＋領域のソース１２およびドレイン１３と、ソース１２−ドレイン１３間の領域上に配置されたＳｉＯ_２などの絶縁膜１４と、この絶縁膜１４上に形成された金属または多結晶シリコン（ポリシリコン）を材料とするゲート電極１５とにより構成される。Ｐ型ＭＯＳトランジスタ１０は、Ｐ型のシリコン基板１と逆の導伝型のＮウェル１１の内部に作製されることで、基板１と分離した構造となっている。
【００２１】
同じく、Ｐ型のシリコン基板１の表側の面には、Ｎ^＋領域のソース２２およびドレイン２３と、絶縁膜２４と、ゲート電極２５とからなるＮ型ＭＯＳトランジスタ２０が形成されている。
これらのＭＯＳトランジスタ１０，２０は、素子分離絶縁膜２によって電気的に分離されている。
【００２２】
ＭＯＳトランジスタ１０，２０上はＰＳＧ（Ｐｈｏｓｐｈｏ−ＳｉｌｉｃａｔｅＧｌａｓｓ）などからなる層間絶縁膜３で覆われており、この層間絶縁膜３上にＡｌなどで配線５ａ，５ｂ，５ｃが形成されている。さらに、これらの配線５ａ〜５ｃ上は同じくＰＳＧなどからなる層間絶縁膜６で覆われている。
層間絶縁膜３にはコンタクトホールが設けられており、各コンタクトホールに埋め込まれたＡｌなどからなるコンタクト４ａ，４ｂ，４ｃ，４ｄによって、各ＭＯＳトランジスタ１０，２０のソース１２，２２およびドレイン１３，２３と配線５ａ〜５ｃとが電気的に接続される。
【００２３】
図１に示したように、Ｐ型ＭＯＳトランジスタ１０のドレイン１３とＮ型ＭＯＳトランジスタ２０のソース２２とはコンタクト４ｂ，４ｃおよび配線５ｂを介して接続されており、配線５ｂの電気信号は層間絶縁膜６に設けられた開口部７ａから取り出せる。また、図示しないが、Ｐ型ＭＯＳトランジスタ１０のソース１２に接続された配線５ａおよびＮ型ＭＯＳトランジスタ２０のドレイン２３に接続された配線５ｃはそれぞれ他の素子に接続されている。同じく図示しないが、ゲート電極１５，２５はそれぞれコンタクトおよび配線を介して他の素子に接続されている。
なお、配線は同じ層構造を２回以上繰り返すことで、２層以上積層した多層配線構造としてもよい。
【００２４】
さらに、素子分離絶縁膜２に対応する部分、すなわち素子間分離領域のシリコン基板１が除去され、開口部１ａが設けられている。Ｐ型ＭＯＳトランジスタ１０側のシリコン基板１とＮ型ＭＯＳトランジスタ２０側のシリコン基板１とが電気的に分離されるように、素子分離絶縁膜２に対応する部分のシリコン基板１は完全に除去されることが望ましい。
【００２５】
このようにシリコン基板１に開口部１ａを設けることにより、各ＭＯＳトランジスタ１０，２０の動作信号が矢印８１，８２で示すようにシリコン基板１に漏洩しても、クロストークを起こす伝播経路は絶たれるので、シリコン基板１を介した各ＭＯＳトランジスタ１０，２０間のクロストークを低減できる。これにより、各ＭＯＳトランジスタ１０，２０におけるＳ／Ｎ比を改善できるとともに、各ＭＯＳトランジスタ１０，２０への不要信号の混入を抑制できるので、半導体装置の誤動作を抑制できる。
【００２６】
また、シリコン基板１の開口部１ａ内には、電磁波を遮蔽する作用を有する部材からなる薄膜８ａが配置されている。この薄膜８ａはシリコン基板１と接触しないように、素子分離絶縁膜２の露出した部分に密着形成されている。
薄膜８ａとしては、金属および強磁性体など、電磁波を遮蔽する作用を有する材料が用いられる。比透磁率が大きいほど遮蔽効果が大きいので、薄膜８ａには比透磁率の大きい材料が使用される。
比透磁率の大きい強磁性体薄膜には、例えばパーマロイ（Ｐｅｒｍａｌｌｏｙ）薄膜、センダスト（Ｓｅｎｄａｓｔ）薄膜、アモルファス薄膜などがある。
【００２７】
高周波帯域での遮蔽効果は比透磁率の虚数項によって支配されるのであるが、前記したパーマロイ薄膜およびセンダスト薄膜は数１００ＭＨｚ以上の帯域で比透磁率の虚数項が小さくなるので、これらの薄膜は数１０ＭＨｚ〜数１００ＭＨｚの範囲で使用される。
これに対して、軟磁性薄膜は磁気異方性を大きく制御することにより、ＧＨｚの高周波数帯域まで比透磁率の虚数項が維持される。軟磁性薄膜には、アモルファス系薄膜として、ＣｏＦｅＳｉＢ系、ＣｏＮｂＺｒ系、微結晶系薄膜として、ＣｏＦｅＡｌ−Ｏ系、ＣｏＦｅＰｄ−Ｏ系、ＣｏＦｅＢ−Ｆ系、ＦｅＣｏＡｌ−Ｎ系など、多くのガス元素を含んだ組成系がある。
【００２８】
各ＭＯＳトランジスタ１０，２０からは上述した動作信号とともに電磁波８３，８４が放射されるのであるが、シリコン基板１の開口部１ａ内にこのような薄膜８ａを配置することにより、この電磁波８３，８４が半導体装置の外部に漏洩することを抑制できる。
【００２９】
次に、図１に示した半導体装置の製造方法を説明する。図２および図３は、この半導体装置を製造する際の主要な工程を示す断面図である。
まず、シリコン基板１としてＰ型シリコン（１００）基板を用意して、このシリコン基板１の表側の面の所定の領域にＬＯＣＯＳ法によりシリコン酸化膜からなる素子分離絶縁膜２を形成する。次に、この素子分離絶縁膜２によって分離された領域に、ＣＭＯＳプロセスによってＰ型ＭＯＳトランジスタ１０およびＮ型ＭＯＳトランジスタ２０をそれぞれ形成する。
【００３０】
続いて、ＣＶＤ法を用いて、この上にＰＳＧなどを堆積して、層間絶縁膜３を形成する。そして、各ＭＯＳトランジスタ１０，２０への電気的接続をとるためのコンタクトホールを層間絶縁膜３に開口した後、各コンタクトホールにＡｌなどの配線材料を埋め込んでコンタクト４ａ〜４ｄを形成する。さらに、コンタクト４ａ〜４ｄの表面に接するように層間絶縁膜３上にＡｌなどからなる配線５ａ〜５ｃを形成する。
次いで、この上に再度ＰＳＧなどを堆積して層間絶縁膜６を形成した後、この層間絶縁膜６に配線５ｂから電気信号を取り出す開口部７ａを形成する（図２（Ａ））。
【００３１】
次に、シリコン基板１の裏側の面の全域に、例えばプラズマＣＶＤ法などによりシリコン酸化膜９を形成する（図２（Ｂ））。次いで、公知のフォトリソグラフィ技術とエッチング技術を用いて、素子分離絶縁膜２に対応する部分のシリコン酸化膜９を除去して、開口部９ａを形成する（図２（Ｃ））。
そして、このようにパターンニングされたシリコン酸化膜９をエッチングマスクとして、シリコン基板１をＫＯＨ水溶液などに浸し、素子分離絶縁膜２が露出するまでシリコン基板１のエッチングを行って、開口部１ａを形成する（図３（Ａ））。
【００３２】
ＫＯＨ水溶液には、シリコン（１００）面のエッチング速度が速く、シリコン（１１１）面およびシリコン酸化膜のエッチング速度が非常に遅いという特徴がある。この特徴により、シリコン基板１はシリコン（１１１）面を境界としてテーパ状にエッチングされるとともに、シリコン酸化膜である素子分離絶縁膜２でエッチングが止まるので、制御性よく加工できる。
【００３３】
また、開口部１ａの形成は、ＫＯＨ水溶液などのアルカリ性溶液を用いたシリコンの選択的ウエットエッチング方法の他に、ＳＦ_６ガスなどを用いたシリコンの選択的気相エッチング方法、研削装置などを用いた機械的研削方法、またはこれらの方法の組み合わせによって行える。いずれの方法でもシリコン基板１上に素子分離絶縁膜２が形成されているので、所望の部分のシリコン基板１を制御性よく除去できる。
【００３４】
次に、電磁波を遮蔽する作用を有する薄膜８ａ′をスパッタ法、蒸着法、またはＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法などで開口部１ａ内に堆積する（図３（Ｂ））。そして、公知のフォトリソグラフィ技術とエッチング技術を用いて前記薄膜８ａ′をパターンニングして、シリコン基板１の壁面と接触しない薄膜８ａを形成して、完成する（図３（Ｃ））。
なお、図３（Ｂ）ではシリコン基板１の開口部１ａ以外の領域にも薄膜８ａ′を堆積し、図３（Ｃ）で薄膜８ａを残してすべて除去しているが、少なくともＰ型ＭＯＳトランジスタ１０側のシリコン基板１とＮ型ＭＯＳトランジスタ２０側のシリコン基板１とが電気的に接続されないように薄膜８ａ′がパターンニングされればよいので、シリコン基板１の裏側の面に薄膜８ａ′が残されていてもよい。
【００３５】
なお、本実施の形態では能動素子としてＰ型ＭＯＳトランジスタ１０およびＮ型ＭＯＳトランジスタ２０を含む半導体装置に本発明を適用した例を説明したが、本発明はＰ型ＭＯＳトランジスタ間またはＮ型ＭＯＳトランジスタ間にも適用できる。また、シリコン基板１としてＮ型の基板が用いられてもよい。さらに、本発明はバイポーラトランジスタからなる回路にも適用できる。また、本発明は、多数の素子によって構成された回路要素間にも、同様に適用できる。
したがって、素子と素子とを分離する素子間分離領域、および回路要素と回路要素とを分離する回路要素間分離領域についてシリコン基板１を除去して、電磁波を遮蔽する作用を有する薄膜８ａを配置することにより、素子間および回路要素間のクロストークを抑制できる。
【００３６】
（第２の実施の形態）
図４は本発明による半導体装置の第２の実施の形態の断面を示す概念図である。図４には、能動素子を電気的に分離する素子分離絶縁膜２上にインダクタ素子３５が作製された半導体装置に、本発明が適用された例が示されている。ただし、図４において、ＭＯＳトランジスタ１０，２０の寸法Ｌ１，Ｌ２が数μｍ程度であるのに対して、インダクタ素子３５の寸法Ｌ３は数１００μｍ程度（インダクタンスが数ｎＨの場合）であり、図４には実際の寸法が反映されていない。図４において、図１と同一部分には同一符号を付し、適宜その説明を省略する。
また、図５は図４に示したインダクタ素子３５の平面形状を示す透視図である。なお、図４には図５におけるインダクタ素子３５のＩＶ−ＩＶ′線断面が示されている。
【００３７】
インダクタ素子３５は、図４に示すように層間絶縁膜３上に形成されており、図５に示すようなスパイラル形状を有している。インダクタ素子３５の一端は、層間絶縁膜３に形成されたコンタクト３４と、素子分離絶縁膜２上に形成された配線３３と、層間絶縁膜３に形成されたコンタクト３２と、層間絶縁膜３上に形成された配線３１とを介して、Ｐ型ＭＯＳトランジスタ１０に接続されている。また、インダクタ素子３５の他端は、層間絶縁膜３上に形成された配線３６を介してＮ型ＭＯＳトランジスタ２０に接続されている。
インダクタ素子３５は、Ａｌなどの配線材料で形成される。
【００３８】
図４に示すように、インダクタ素子３５が形成されている領域（以下、インダクタ素子領域という）に対応するシリコン基板１は第１の実施の形態で示したのと同様の方法で除去され、開口部１ａが形成されている。
各ＭＯＳトランジスタ１０，２０およびインダクタ素子３５の動作周波数が高くなるとともに動作信号が漏洩しても、インダクタ素子領域の下に位置するシリコン基板１を除去することによってシリコン基板１中を伝播する経路が遮断されるので、Ｐ型ＭＯＳトランジスタ１０−インダクタ素子３５間およびＮ型ＭＯＳトランジスタ２０−インダクタ素子３５間のクロストークを抑制できる。
【００３９】
また、電磁波を遮蔽する作用を有する薄膜８ｂが、素子分離絶縁膜２の露出した部分に密着形成されている。この薄膜８ｂは図１に示した薄膜８ａと同様の材料で、同様の方法で形成される。さらに、層間絶縁膜６上にも電磁波を遮蔽する作用を有する薄膜８ｃが形成されている。これにより、インダクタ素子３５を上下から薄膜８ｂ，８ｃで挟んだ構造を実現できる。
したがって、インダクタ素子３５から上下方向に放射される電磁波を遮蔽できるので、インダクタ素子３５に由来する電磁波のおよぼす影響を抑制できる。しかも、インダクタ素子領域の下に位置するシリコン基板１が除去されており、インダクタ素子３５の近傍に薄膜８ｂを配置できるので、効果的に電磁波を遮蔽できる。
【００４０】
さらに、このような構成をとることにより、ＬＳＩプロセスが終了した後の追加プロセスで薄膜８ｂを形成できる。薄膜８ｂを強磁性体で構成した場合、高温にさらされると特性が変化してしまう。しかし、追加プロセスで薄膜８ｂを形成することにより、薄膜８ｂがＬＳＩプロセスによる熱履歴を受けなくてすむので、薄膜８ｂを単独で形成したときの特性を保持できる。
なお、能動素子を電気的に分離する素子分離絶縁膜２上にインダクタ素子３５が形成されている例を用いて本実施の形態を説明したが、素子分離絶縁膜２上に抵抗素子など他の受動素子が形成されている場合にも同様の効果が得られる。
【００４１】
（第３の実施の形態）
図６は本発明による半導体装置の第３の実施の形態の断面図である。図６において、図１と同一部分には同一符号を付し、適宜その説明を省略する。
図６には、シリコン基板（半導体基板）４１と埋込み酸化膜層（絶縁体層）４２と活性シリコン層（半導体層）からなる３層構造をもつＳＯＩ基板上に、Ｐ型ＭＯＳトランジスタ１０とＮ型ＭＯＳトランジスタ２０とからなるＣＭＯＳが作製された半導体装置に、本発明が適用された例が示されている。
【００４２】
ＳＯＩ基板が使用された半導体装置は、シリコン基板４１の表側の面の全域に埋込み酸化膜（４２）がある構造をもっている。このため、第１の実施の形態と同様に埋込み酸化膜（４２）をストッパとしてシリコン基板４１をエッチングする場合でも、シリコン基板４１の任意の領域に開口部４１ａを形成できる。
したがって、ノイズ伝播経路であったシリコン基板４１を、図１に示した素子間分離領域（または回路要素間分離領域）および図２に示した受動素子形成領域のみではなく、ＭＯＳトランジスタ１０，２０などの能動素子の素子形成領域を含めた任意の領域において除去できるので、クロストークを効果的に抑制できる。
【００４３】
さらに、シリコン基板４１の開口部４１ａ内の所望の領域に、電磁波を遮蔽する作用を有する薄膜８ｄを配置することによって、ノイズとなる電磁波が半導体装置の外部に漏洩することを抑制できる。
【００４４】
次に、図６に示した半導体装置の製造方法を簡単に説明する。図７および図８は、この半導体装置を製造する際の主要な工程を示す断面図である。
まず、図７（Ａ）に示すように、シリコン基板４１と、このシリコン基板４１上に形成された埋込み酸化膜層４２と、この埋込み酸化膜層４２上に形成された活性シリコン層４３とからなるＳＯＩ基板を用意する。このＳＯＩ基板を作製するには、シリコン基板中に酸素を注入して埋込み酸化膜層４２を形成するＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩＭｐｌａｎｔｅｄＯＸｙｇｅｎ）技術を用いてもよいし、２枚のシリコン基板を貼り合わせるＳＢＤ（ＳｉｌｉｃｏｎＤｉｒｅｃｔＢｏｎｄｉｎｇ）技術を用いてもよいし、その他の方法を用いてもよい。
【００４５】
次に、図２（Ａ）を用いて説明したのと同様の方法で、活性シリコン層４３に図７（Ｂ）に示すようにＭＯＳトランジスタ１０，２０等を形成する。
次に、シリコン基板４１の裏側の面の所望の領域にシリコン酸化膜９を形成する（図７（Ｃ））。そして、このシリコン酸化膜９をエッチングマスクとして利用し、埋込み酸化膜層４２が露出するまでシリコン基板４１のエッチングを行って、開口部４１ａを形成する（図８（Ａ））。
最後に、露出している埋込み酸化膜４２の任意の領域に、電磁波を遮蔽する作用を有する薄膜８ｄを形成して、完成する（図８（Ｂ））。
なお、開口部４１ａおよび薄膜８ｄの形成には、第１の実施の形態に示した何れの方法を使用してもよい。
【００４６】
（第４の実施の形態）
図９は本発明による半導体装置の第４の実施の形態の断面図である。図９において、図１と同一部分には同一符号を付し、適宜その説明を省略する。
前述したように、アモルファス薄膜などの軟磁性薄膜はＧＨｚの高周波数帯域まで大きな虚数項比透磁率を保持しているので、この帯域での電磁波の遮蔽効果が大きい。
その一方で、軟磁性薄膜は大きな一軸磁気異方性を有するため、磁化困難軸方向の比透磁率は大きいが、これに垂直な磁化容易軸方向の比透磁率は小さい。したがって、図１，４，６において薄膜８ａ〜８ｄとして一軸磁気異方性を有する軟磁性薄膜を使用すると、放射状に伝播する高周波数の電磁波を効果的に遮蔽することが困難となる。
【００４７】
そこで、膜面内における磁化容易軸方向が互いに異なる軟磁性薄膜を多層化して、開口部１ａ内に配置する。
図９に示すように、開口部１ａ内に配置する薄膜８ｅを第１の軟磁性薄膜８ｅ１と第２の軟磁性薄膜８ｅ２とからなる２層構造とする場合、各薄膜８ｅ１，８ｅ２の膜面内における磁化容易軸方向は９０゜ずれていることが望ましい。
なお、この薄膜８ｅは３層以上の多層構造を有していてもよい。薄膜８ｅがｎ層構造（ｎは２以上の整数）を有している場合、各層の膜面内における磁化容易軸方向は１８０゜／２^ｎ−１ずつずれていることが望ましい。
【００４８】
このように一軸磁気異方性を有する軟磁性薄膜を多層化することにより、高周波帯域で全方位に高い比透磁率を得られる。したがって、ある層で吸収されない方向の電磁波も他の層で吸収されるので、放射状に伝播する高周波数の電磁波を効果的に遮蔽することが可能となる。
【００４９】
なお、図９には図示していないが、軟磁性薄膜８ｅ１，８ｅ２間にシリコン酸化膜などの絶縁層が成膜されていてもよい。軟磁性薄膜８ｅ１，８ｅ２が接触している構成で高温に加熱されると、各薄膜８ｅ１，８ｅ２が互いに影響をおよぼして磁化容易軸方向が変化することがあるからである。しかし、熱処理をしない限りは前記絶縁層の有無に関わらず同等の特性が得られる。
また、図９には図示していないが、保護層としてシリコン酸化膜などが薄膜８ｅを覆うように成膜されていてもよい。これにより、薄膜材料の蒸発や不純物の侵入を防止できる。
また、図９に示した薄膜８ｅを図４，６に示した半導体装置に適用してもよい。
【００５０】
図１０は図９に示した多層軟磁性薄膜８ｅを成膜する成膜装置を模式的に示す断面図である。また、図１１は図１０におけるＸＩ−ＸＩ′線方向の要部断面図である。
図１０に示す成膜装置５０は通常のスパッタ装置に一対の磁石５７ａ，５７ｂを付加して構成される。各磁石５７ａ，５７ｂは、薄膜８ｅの各層に一軸磁気異方性を与えるためのものであり、薄膜８ｅが形成されるシリコン基板１の面に対して平行方向の磁界Ｈが均等に生じるようにシリコン基板１の両側にそれぞれ配置される。磁石５７ａ，５７ｂは、図１０では真空容器５４の外部に設置されているが、スパッタリングされたターゲット原子（または分子）が磁石５７ａ，５７ｂに付着しないようにされていれば真空容器５４の内部に設置されてもよい。
【００５１】
また、シリコン基板１に与えられる磁界Ｈを回転できるように、各磁石５７ａ，５７ｂは図１１（Ａ），（Ｂ）に示すようにシリコン基板１を中心に回転自在に構成されている。あるいは、シリコン基板１を搭載するための基板台５１を回転自在に構成してもよい。
【００５２】
次に、図１０に示した成膜装置５０を用いて図９に示した半導体装置を製造する方法を説明する。ここでは、薄膜８ｅとしてＣｏＦｅＳｉＢ系のアモルファス薄膜を形成する場合を説明する。
まず、ＭＯＳトランジスタ１０，２０を形成した後でシリコン基板１に開口部１ａを形成した基板（図３（Ａ）参照）を、開口部１ａが形成された面を上にして、真空容器５４内の基板台５１にセットする。
次に、薄膜８ｅが形成される領域に穴のあいているマスク（図示せず）をシリコン基板１の裏側の面上に置く。
【００５３】
次に、真空ポンプによって排気口５５から排気を行い、真空容器５４内の真空度を２×１０^−７Ｔｏｒｒとする。続いて、吸気口５６からＡｒガスを１０ＳＣＣＭ（ＳｔａｎｄａｒｄＣｕｂｉｃＣｅｎｔｉｍｅｔｅｒｐｅｒＭｉｎｕｔｅ）導入して、真空容器５４内の真空度を４×１０^−３Ｔｏｒｒとする。
この状態で基板台５１に負の電位を印加するとともに、高周波電源５３のＲＦ出力を１Ｗ／ｃｍ^２程度の低出力としてスパッタエッチングを行い、素子分離絶縁膜２の表面をクリーニングする。
【００５４】
次に、組成がＣｏ_８０Ｆｅ_５Ｓｉ_８Ｂ_７（ａｔ％）のターゲット５２を用意して、このターゲット５２に負の電位を印加するとともに、高周波電源５３のＲＦ出力を３Ｗ／ｃｍ^２程度としてスパッタリングを行い、開口部１ａ内にＣｏＦｅＳｉＢからなる軟磁性薄膜８ｅ１を０．３μｍ程度堆積する。このとき、磁石５７ａ，５７ｂは図１１（Ａ）に示すように配置されており、矢印で示す方向の第１の磁界Ｈ１がかけられている。すなわち、素子分離絶縁膜２の露出した面に対して平行成分を有する磁界Ｈ１を印加した中で、軟磁性薄膜８ｅ１を成膜する。
【００５５】
次に、真空容器５４内の真空度を保持したまま、磁石５７ａ，５７ｂをシリコン基板１を中心にして９０゜回転し、図１１（Ｂ）に示すように配置する。そして、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で再度スパッタリングを行い、軟磁性薄膜８ｅ１上に軟磁性薄膜８ｅ２を０．３μｍ程度堆積する。すなわち、素子分離絶縁膜２の露出した面に対する平行成分が磁界Ｈ１と直交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜８ｅ２を成膜する。
これにより、磁化容易軸方向が９０゜異なる軟磁性薄膜８ｅ１，８ｅ２の２層構造を形成できる。
【００５６】
最後に、軟磁性薄膜８ｅ１，８ｅ２からなる多層軟磁性薄膜８ｅを覆うようにＳｉＯ_２を成膜して、保護層を形成する。
このようにして形成された薄膜８ｅの比抵抗は１２０μΩｃｍ程度であり、銅、アルミニウムに比較して１桁以上大きな比抵抗を有している。
【００５７】
なお、ここで示したプロセスは薄膜８ｅの成膜方法の一例であり、本実施の形態はここで挙げた諸数値には限定されない。
また、薄膜８ｅの組成が酸化物であるときは、Ａｒ：Ｏ_２＝１０：２のガス流量比で成膜する。
また、言うまでもなく、ここで説明した開口部１ａの形成方法および薄膜８ｅの成膜方法は、図４，６に示した半導体装置に適用可能である。
【００５８】
（第５の実施の形態）
図１２および図１３は本発明による半導体装置の第５の実施の形態を説明するためのブロック図である。
例えば、図１２（Ａ）に示すようなアナログ回路６１とＡ／Ｄ変換器６２とディジタル処理部６３とを含むＡ／Ｄ混載回路からなるＬＳＩがシリコン基板上に形成されている場合、動作周波数が高くなると、アナログ回路６１およびデジタル処理部６３のそれぞれから矢印８５，８６で示すようにノイズとなる動作信号や電磁波がシリコン基板に漏洩して、アナログ回路６１とデジタル処理部６３との間でクロストークが起こる。
【００５９】
そこで、図１２（Ｂ）の点線６４で示すように、ディジタル処理部６４に本発明を適用することにより、デジタル処理部６３の動作信号が漏洩して、シリコン基板中を伝播することを抑制できる。
図１２（Ａ）に示したＬＳＩが図２（Ａ）に示したようなシリコン基板１上に形成されている場合には、アナログ回路６１とデジタル処理部６３との間の素子分離絶縁膜２に対応する部分に図１に示したように開口部１ａを形成する。ここで、開口部１ａはアナログ回路６１とディジタル処理部６３とを分離する領域のみでなく、ディジタル回路６３を囲む領域に溝状に形成されてもよい。さらに、開口部１ａ内に電磁波を遮蔽する作用を有する薄膜８ａを配置してもよい。
【００６０】
これにより、矢印８６で示すノイズの伝播経路を遮断できるので、ディジタル信号がアナログ回路６１へノイズとして混入することを防げる結果、アナログ回路６１のＳ／Ｎ比を改善できる。
また、図１２（Ａ）に示したＬＳＩが図７（Ａ）に示したようなＳＯＩ基板上に形成されている場合には、デジタル処理部６３が形成された全領域のシリコン基板４１を除去できるので、より一層の効果が得られる。
【００６１】
また、図１２（Ｃ）の点線６５で示すように、アナログ回路６１に本発明を適用することにより、アナログ回路６１の搬送波信号および高調波信号が漏洩して、シリコン基板中を伝播することを抑制できる。
図１２（Ａ）に示したＬＳＩが図２（Ａ）に示したようなシリコン基板１上に形成されている場合には、図１２（Ｂ）の場合と同様に、アナログ回路６１とディジタル処理部６３とを分離する領域、またはアナログ回路６１を囲む領域に開口部１ａを形成する。また、開口部１ａ内に電磁波を遮蔽する作用を有する薄膜８ａを配置してもよい。
【００６２】
これにより、矢印８５で示すノイズの伝播経路を遮断できるので、アンテナ信号がディジタル処理部６３へノイズとして混入することを防げる結果、ディジタル処理部６３の誤動作を抑制できる。
また、図１２（Ａ）に示したＬＳＩがＳＯＩ基板上に形成されている場合には、アナログ回路６１が形成された全領域のシリコン基板４１を除去できるので、より一層の効果が得られる。
【００６３】
また、複数個のアナログ回路を含むＬＳＩがシリコン基板上に形成されている場合にも、動作周波数が高くなると、アナログ回路間でクロストークが起こることがある。例えば、図１３（Ａ）に示すような発振器７１と低雑音増幅器７２とミクサ７３とかなる回路では、発振器７１から漏洩した信号や電磁波が矢印８７で示すようにシリコン基板を伝播して低雑音増幅器７２に至り、低雑音増幅器７２のＳ／Ｎ比を劣化させる原因となる。
【００６４】
そこで、図１３（Ｂ）の点線７４で示すように、低雑音増幅器７２に本発明を適用する。図１３（Ａ）に示した回路が図２（Ａ）に示したようなシリコン基板１上に形成されている場合には、図１２（Ｂ）の場合と同様に、発振器７１と低雑音増幅器７２とを分離する領域、または低雑音増幅器７２を囲む領域に開口部１ａを形成する。また、開口部１ａ内に電磁波を遮蔽する作用を有する薄膜８ａを配置してもよい。
【００６５】
これにより、矢印８７で示すノイズの伝播経路を遮断できるので、低雑音増幅器７２へのノイズの混入を防げる。したがって、低雑音増幅器７２のＳ／Ｎ比を改善できるとともに、回路全体の動作の安定化を図れる。
また、図１３（Ａ）に示した回路がＳＯＩ基板上に形成されている場合には、低雑音増幅器７２が形成された全領域のシリコン基板４１を除去できるので、より一層の効果が得られる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、素子の形成された基板の所定領域を除去することにより、クロストークが起こる経路を遮断できるので、素子間、回路要素間のクロストークを抑制できる。これによって、回路特性におけるＳ／Ｎ比の改善、回路動作の安定化、回路誤動作の抑制が可能となる。
また、基板の開口部に電磁波を遮蔽する部材を配置することにより、素子から放射される電磁波が半導体装置の外部に漏洩することを抑制できる。
ここで、この部材を磁化容易軸方向が各層で異なる軟磁性薄膜の多層構造とすることにより、高周波数の電磁波を放射方向に依存せず効果的に遮蔽できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の第１の実施の形態の断面図である。
【図２】図１に示した半導体装置を製造する際の主要な工程を示す断面図である。
【図３】図２に引き続く工程を示す断面図である。
【図４】本発明による半導体装置の第２の実施の形態の断面を示す概念図である。
【図５】図４に示したインダクタ素子の平面形状を示す透視図である。
【図６】本発明による半導体装置の第３の実施の形態の断面図である。
【図７】図６に示した半導体装置を製造する際の主要な工程を示す断面図である。
【図８】図７に引き続く工程を示す断面図である。
【図９】本発明による半導体装置の第４の実施の形態の断面図である。
【図１０】図９に示した多層軟磁性薄膜を成膜装置を模式的に示す断面図である。
【図１１】図１０におけるＸＩ−ＸＩ′線方向の要部断面図である。
【図１２】本発明による半導体装置の第５の実施の形態の断面図である。
【図１３】本発明による半導体装置の第５の実施の形態の断面図である。
【図１４】従来の能動素子間クロストーク抑制方法を説明するための断面図である。
【図１５】従来の受動素子間クロストーク抑制方法を説明するための断面図である。
【符号の説明】
１，４１…シリコン基板、１ａ，７ａ〜７ｃ，９ａ，４１ａ…開口部、２…素子分離絶縁膜、３，６…層間絶縁膜、４ａ〜４ｄ，３２，３４…コンタクト、５ａ〜５ｃ，３１，３３，３６…配線、８ａ〜８ｅ，８ａ′，８ｅ１，８ｅ２…薄膜、９…シリコン酸化膜、１０，２０…ＭＯＳトランジスタ、１１…Ｎウェル、３５…インダクタ素子、４２…埋込み酸化膜層、４３…活性シリコン層、５０…成膜装置、５１…基板台、５２…ターゲット、５３…高周波電源、５４…真空容器、５５…排気口、５６…吸気口、５７ａ，５７ｂ…磁石、６１…アナログ回路、６２…Ａ／Ｄ変換器、６３…ディジタル処理部、７１…発振器、７２…低雑音増幅器、７３…ミクサ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a plurality of elements formed thereon and a method of manufacturing the same, and more particularly to a semiconductor device capable of suppressing crosstalk between elements and between circuit elements formed by the elements, and a method of manufacturing the same.
[0002]
[Prior art]
In an LSI fabricated on a silicon substrate, the silicon substrate acts as a dielectric or a semiconductor, so that an operation signal of a semiconductor element constituting the LSI propagates to the silicon substrate, and this signal propagates through the silicon substrate. It is known that noise affects another semiconductor element in the same LSI and generates noise (noise) due to mutual interference (crosstalk).
Crosstalk between semiconductor elements includes crosstalk between active elements such as bipolar transistors and MOS transistors, crosstalk between passive elements such as inductor elements and resistance elements, and crosstalk between active elements and passive elements. .
[0003]
Regarding the crosstalk between active elements, see, for example, “JP Raskin et al.,“ Substrate Crosstalk Reduction Usage SOI Technology 1 ”, IEEE Trans. Electron Devices, vol. Has been stated. A conventional method for suppressing crosstalk between active elements will be described using the two MOS transistors 110 and 120 shown in FIG. 14 as an example.
The silicon substrate 101 is a P-type substrate, and an N-type well 111 having a conductivity type opposite to that of the substrate 101 is formed in the silicon substrate 101, and a P-type MOS transistor 110 is formed in the well 111. Further, an N-type MOS transistor 120 is formed on the silicon substrate 101. Here, between the transistors 110 and 120, a potential is applied between the well 111 and the substrate 101 so that the PN junction is reversely biased, and separated by a depletion layer 116 formed at this time into a direct current (DC). Is done.
[0004]
However, when the operating frequency of the transistor 110 increases, the depletion layer 116 acts as a capacitor, and the well 111 and the substrate 101 are capacitively coupled in an alternating current (AC) manner. Therefore, the operation signal of the transistor 110 propagates to the silicon substrate 101 as shown by an arrow 181, and causes crosstalk.
[0005]
Although not shown, when an SOI (Silicon On Insulator) substrate is used as a substrate for manufacturing a transistor, a silicon oxide film (SiO 2) is formed around the transistor. ₂ By surrounding the device with an insulating film such as a film, the devices can be completely separated in a DC manner. However, also in this case, when the operating frequency of the transistor increases, the insulating film separating the transistor and the substrate acts as a capacitor, and the capacitive coupling is performed in an AC manner, so that an operation signal is propagated to the substrate.
[0006]
Next, regarding crosstalk between passive elements, see, for example, “ALL Pun et al.,” “Substrate Noise Coupling Through Pananar Spiral Inductor”, IEEE J. Solid-State Circuits, vol. 877-884, 1998. " A conventional method for suppressing crosstalk between passive elements will be described using the inductor 135 shown in FIG. 15 as an example.
The inductor 135 is formed in a region surrounded by the element isolation insulating film 102 and the wiring interlayer insulating films 103 and 106. Although the inductor 135 and the silicon substrate 101 are separated by the element isolation insulating film 102, as in the case described above, when the operating frequency of the circuit element including the inductor 135 increases, the inductor 135 and the substrate 101 Are capacitively coupled in an AC manner. As a result, the signal of the inductor 135 propagates to the silicon substrate 101 as shown by the arrow 182, thereby affecting adjacent elements and other circuit elements in the form of unnecessary signals and noise.
[0007]
[Problems to be solved by the invention]
As described above, in the conventional semiconductor device, when the operating frequency of the circuit increases, the depletion layer 116 or the insulating layer 102 separating the circuit element and the silicon substrate 101 acts as a capacitor, and the circuit element and the silicon substrate 101 are separated from each other. Capacitively coupled. For this reason, an operation signal of an element propagates to the silicon substrate 101 and causes crosstalk with another element, thereby affecting the operation characteristics of the circuit as an unnecessary signal or noise.
The present invention has been made to solve such a problem, and has as its object to suppress crosstalk between elements of a semiconductor device.
[0008]
[Means for Solving the Problems]
In order to achieve this object, a semiconductor device according to the present invention is a semiconductor device in which a plurality of elements are formed on a semiconductor substrate, an element isolation insulating film formed between the elements and electrically insulating and separating the elements. And an opening formed by removing a portion of the semiconductor substrate corresponding to the element isolation insulating film.
In this manner, by removing the semiconductor substrate and forming an opening, a path where crosstalk occurs can be blocked. Since the element isolation insulating film corresponds to the passive element formation region, the element isolation region, and the circuit element isolation region, crosstalk due to passive elements and crosstalk between elements and between circuit elements can be suppressed.
[0009]
In this semiconductor device, when an A / D mixed circuit including an analog circuit and a digital circuit is formed by each element, the opening is formed in a portion corresponding to an element isolation insulating film between the analog circuit and the digital circuit. It may be formed.
Thereby, the propagation path of the signal leaked from the analog circuit and the digital circuit can be cut off, so that the crosstalk between the analog circuit and the digital circuit can be suppressed.
[0010]
When a plurality of analog circuits are formed by each element, the opening may be formed in a portion corresponding to the element isolation insulating film between the analog circuits.
Thereby, the propagation path of the signal leaked from the analog circuit can be cut off, so that crosstalk between the analog circuits can be suppressed.
[0011]
In addition, a semiconductor device of the present invention includes a semiconductor substrate, a semiconductor layer of an SOI substrate having at least three layers of an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer. In a semiconductor device in which a plurality of elements are formed, an opening formed by removing a semiconductor substrate in a portion corresponding to at least one of an element formation region and an element isolation region of a semiconductor layer is provided.
Since the SOI substrate is provided with the insulator layer over the entire region between the semiconductor layer on which elements are formed and the semiconductor substrate, an arbitrary region of the semiconductor substrate can be removed with good controllability. As a result, an opening can be formed in an arbitrary region including not only a passive element formation region, an element isolation region, and a circuit element isolation region but also an active element formation region such as a transistor. Therefore, it is possible to suppress crosstalk between all the elements including the active element and an arbitrary region.
[0012]
In this semiconductor device, when an A / D mixed circuit including an analog circuit and a digital circuit is formed by each element, the element formation region is a region where a digital circuit is formed, and the element isolation region is an analog separation region. The area between the circuit and the digital circuit.
That is, by removing the semiconductor substrate corresponding to the formation area of the digital circuit and the area between the analog circuit and the digital circuit, it is possible to suppress the leakage and propagation of the operation signal of the digital circuit. Mixing can be prevented. As a result, the signal-to-noise ratio (S / N ratio) of the analog circuit can be improved.
[0013]
Further, when an A / D mixed circuit composed of an analog circuit and a digital circuit is formed by each element, the element formation region is a region where the analog circuit is formed, and the element separation region is a region where the analog circuit and the analog circuit are formed. It may be an area between digital circuits.
In other words, by removing the semiconductor substrate corresponding to the formation region of the analog circuit and the region between the analog circuit and the digital circuit, the leakage and propagation of the carrier signal and the harmonic signal of the analog circuit can be suppressed. It is possible to prevent noise from entering the digital circuit. As a result, malfunction of the digital circuit can be suppressed.
[0014]
Further, when a plurality of analog circuits are formed by each element, the element formation region is a region where at least one analog circuit is formed, and the inter-element region is a region between analog circuits.
That is, by removing the semiconductor substrate corresponding to the formation region of the specific analog circuit and the region between the analog circuits, it is possible to prevent unnecessary signals and noise from being mixed into other analog circuits. Therefore, the S / N ratio of the analog circuit can be improved, and the operation of the analog section can be stabilized.
[0015]
In addition, the above-described semiconductor device may include a member that shields electromagnetic waves, which is disposed in the opening without contacting the semiconductor substrate.
Accordingly, it is possible to prevent the electromagnetic waves radiated from the elements of the semiconductor device from leaking outside the semiconductor device.
[0016]
One configuration example of the member for shielding the electromagnetic wave has a multilayer structure of soft magnetic thin films having uniaxial magnetic anisotropy, and the soft magnetic thin films of the respective layers have mutually different easy axis directions of magnetization in the film plane.
As a result, a high relative magnetic permeability can be obtained in all directions in a high frequency band, so that high-frequency electromagnetic waves can be effectively shielded regardless of the radiation direction.
[0017]
Next, in the method for manufacturing a semiconductor device according to the present invention, a first step of forming a plurality of elements and an element isolation insulating film for electrically insulating and separating the elements from each other on the front surface of the semiconductor substrate. A second step of removing a portion of the semiconductor substrate corresponding to the device isolation insulating film from the back surface of the semiconductor substrate until the device isolation insulating film is exposed; and a step parallel to the exposed surface of the device isolation insulating film. A third step of forming a first soft magnetic thin film on a predetermined region of the exposed surface of the element isolation insulating film while applying a first magnetic field having a component; And a fourth step of forming a second soft magnetic thin film on the first soft magnetic thin film while applying a second magnetic field having a parallel component different from the first magnetic field. I do.
According to this method, it is possible to form a semiconductor device in which a multilayer structure of a soft magnetic thin film in which the direction of the axis of easy magnetization differs in each layer is provided on the element isolation insulating film.
[0018]
Further, a method of manufacturing a semiconductor device according to the present invention is directed to a semiconductor device of an SOI substrate having at least three layers of a semiconductor substrate, an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer. A first step of forming a plurality of elements in the layer, a second step of removing a predetermined region of the semiconductor substrate until the insulating layer is exposed, and a step of forming a component parallel to the exposed surface of the insulating layer. A third step of forming a first soft magnetic thin film on a predetermined region of the exposed surface of the insulator layer while applying the first magnetic field having the first magnetic field; And a fourth step of forming a second soft magnetic thin film on the first soft magnetic thin film while applying a second magnetic field having a parallel component different from that of the second magnetic field.
According to this method, it is possible to form a semiconductor device in which a multilayer structure of a soft magnetic thin film in which the direction of the easy axis differs in each layer is provided on the insulator layer.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First Embodiment)
FIG. 1 is a sectional view of a first embodiment of a semiconductor device according to the present invention. FIG. 1 shows an example in which the present invention is applied to a semiconductor device including a P-type MOS transistor 10 and an N-type MOS transistor 20 fabricated on a silicon substrate 1 as a semiconductor substrate by a CMOS process. .
[0020]
An N well 11 is formed on the front surface of the P type silicon substrate 1, and a P type MOS transistor 10 is formed inside the N well 11. This P-type MOS transistor 10 has a P-type MOS transistor ⁺ SiO 2 disposed on the source 12 and the drain 13 of the region and the region between the source 12 and the drain 13 ₂ And the like, and a gate electrode 15 made of metal or polycrystalline silicon (polysilicon) formed on the insulating film 14. The P-type MOS transistor 10 has a structure separated from the P-type silicon substrate 1 by being formed inside a conductive N-well 11 opposite to the P-type silicon substrate 1.
[0021]
Similarly, the surface on the front side of the P-type silicon substrate 1 has N ⁺ An N-type MOS transistor 20 including a source 22 and a drain 23 in the region, an insulating film 24, and a gate electrode 25 is formed.
These MOS transistors 10 and 20 are electrically isolated by the element isolation insulating film 2.
[0022]
The MOS transistors 10 and 20 are covered with an interlayer insulating film 3 made of, for example, PSG (Phospho-Silicate Glass), and wirings 5a, 5b, and 5c are formed on the interlayer insulating film 3 with Al or the like. Further, these wirings 5a to 5c are covered with an interlayer insulating film 6 also made of PSG or the like.
Contact holes are provided in the interlayer insulating film 3, and the sources 12, 22 and the drains 13, 12 of the MOS transistors 10, 20 are formed by the contacts 4 a, 4 b, 4 c, 4 d made of Al or the like embedded in the contact holes. 23 and wirings 5a to 5c are electrically connected.
[0023]
As shown in FIG. 1, the drain 13 of the P-type MOS transistor 10 and the source 22 of the N-type MOS transistor 20 are connected via the contacts 4b, 4c and the wiring 5b, and the electric signal on the wiring 5b is interlayer-insulated. It can be taken out from the opening 7 a provided in the film 6. Although not shown, the wiring 5a connected to the source 12 of the P-type MOS transistor 10 and the wiring 5c connected to the drain 23 of the N-type MOS transistor 20 are each connected to another element. Although not shown, the gate electrodes 15 and 25 are connected to other elements via contacts and wirings, respectively.
Note that the wiring may be a multilayer wiring structure in which two or more layers are stacked by repeating the same layer structure two or more times.
[0024]
Further, a portion corresponding to the element isolation insulating film 2, that is, the silicon substrate 1 in the element isolation region is removed, and an opening 1a is provided. The portion of the silicon substrate 1 corresponding to the element isolation insulating film 2 is completely removed so that the silicon substrate 1 on the P-type MOS transistor 10 side and the silicon substrate 1 on the N-type MOS transistor 20 side are electrically separated. Is desirable.
[0025]
By providing the opening 1a in the silicon substrate 1 as described above, even if the operation signal of each of the MOS transistors 10 and 20 leaks to the silicon substrate 1 as shown by arrows 81 and 82, the propagation path causing crosstalk is cut off. Therefore, crosstalk between the MOS transistors 10 and 20 via the silicon substrate 1 can be reduced. As a result, the S / N ratio of each of the MOS transistors 10 and 20 can be improved, and the mixing of unnecessary signals into each of the MOS transistors 10 and 20 can be suppressed, so that malfunction of the semiconductor device can be suppressed.
[0026]
In the opening 1a of the silicon substrate 1, a thin film 8a made of a member having a function of shielding electromagnetic waves is arranged. This thin film 8 a is formed in close contact with the exposed portion of the element isolation insulating film 2 so as not to contact the silicon substrate 1.
As the thin film 8a, a material having an action of shielding electromagnetic waves, such as a metal and a ferromagnetic material, is used. Since the shielding effect increases as the relative magnetic permeability increases, a material having a high relative magnetic permeability is used for the thin film 8a.
Examples of the ferromagnetic thin film having a large relative magnetic permeability include a Permalloy thin film, a Sendust thin film, and an amorphous thin film.
[0027]
The shielding effect in the high-frequency band is governed by the imaginary term of the relative magnetic permeability. It is used in the range of several tens MHz to several hundred MHz.
On the other hand, the soft magnetic thin film controls the magnetic anisotropy to maintain the imaginary term of the relative permeability up to a high frequency band of GHz. The soft magnetic thin film contains many gas elements such as CoFeSiB-based, CoNbZr-based, amorphous thin film, and CoFeAl-O-based, CoFePd-O-based, CoFeB-F-based, and FeCoAl-N-based as microcrystalline thin films. There is a composition system.
[0028]
The electromagnetic waves 83 and 84 are radiated from the MOS transistors 10 and 20 together with the above-described operation signal. By arranging such a thin film 8a in the opening 1a of the silicon substrate 1, the electromagnetic waves 83 and 84 are formed. Can be suppressed from leaking out of the semiconductor device.
[0029]
Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described. 2 and 3 are cross-sectional views showing main steps in manufacturing this semiconductor device.
First, a P-type silicon (100) substrate is prepared as a silicon substrate 1, and an element isolation insulating film 2 made of a silicon oxide film is formed in a predetermined region on a front surface of the silicon substrate 1 by a LOCOS method. Next, a P-type MOS transistor 10 and an N-type MOS transistor 20 are formed in a region separated by the element isolation insulating film 2 by a CMOS process.
[0030]
Subsequently, an interlayer insulating film 3 is formed by depositing PSG or the like thereon using a CVD method. Then, after opening contact holes for making electrical connection to the MOS transistors 10 and 20 in the interlayer insulating film 3, contacts 4a to 4d are formed by burying a wiring material such as Al in each contact hole. Further, wirings 5a to 5c made of Al or the like are formed on the interlayer insulating film 3 so as to be in contact with the surfaces of the contacts 4a to 4d.
Next, PSG or the like is again deposited thereon to form an interlayer insulating film 6, and then an opening 7a for extracting an electric signal from the wiring 5b is formed in the interlayer insulating film 6 (FIG. 2A).
[0031]
Next, a silicon oxide film 9 is formed on the entire back surface of the silicon substrate 1 by, for example, a plasma CVD method (FIG. 2B). Next, using a known photolithography technique and an etching technique, the silicon oxide film 9 corresponding to the element isolation insulating film 2 is removed to form an opening 9a (FIG. 2C).
Then, using the silicon oxide film 9 thus patterned as an etching mask, the silicon substrate 1 is immersed in a KOH aqueous solution or the like, and the silicon substrate 1 is etched until the element isolation insulating film 2 is exposed. It is formed (FIG. 3A).
[0032]
The KOH aqueous solution is characterized in that the etching rate of the silicon (100) plane is high and the etching rates of the silicon (111) plane and the silicon oxide film are very low. With this feature, the silicon substrate 1 is etched in a tapered shape with the silicon (111) plane as a boundary, and the etching stops at the element isolation insulating film 2 which is a silicon oxide film.
[0033]
The opening 1a is formed by a method other than the selective wet etching method of silicon using an alkaline solution such as an aqueous KOH solution, ₆ It can be performed by a selective vapor phase etching method of silicon using a gas or the like, a mechanical grinding method using a grinding device, or a combination of these methods. In any case, since the element isolation insulating film 2 is formed on the silicon substrate 1, a desired portion of the silicon substrate 1 can be removed with good controllability.
[0034]
Next, a thin film 8a 'having a function of shielding electromagnetic waves is deposited in the opening 1a by a sputtering method, a vapor deposition method, a CVD (Chemical Vapor Deposition) method, or the like (FIG. 3B). Then, the thin film 8a 'is patterned by using a known photolithography technique and an etching technique to form a thin film 8a that does not contact the wall surface of the silicon substrate 1 and is completed (FIG. 3C).
In FIG. 3B, the thin film 8a 'is deposited also in a region other than the opening 1a of the silicon substrate 1, and all the thin film 8a is removed except for the thin film 8a in FIG. 3C. Since the thin film 8a 'may be patterned so that the silicon substrate 1 on the 10 side and the silicon substrate 1 on the N-type MOS transistor 20 are not electrically connected, the thin film 8a' is formed on the back surface of the silicon substrate 1. It may be left.
[0035]
In the present embodiment, an example in which the present invention is applied to a semiconductor device including a P-type MOS transistor 10 and an N-type MOS transistor 20 as active elements has been described. Can be applied between Further, an N-type substrate may be used as the silicon substrate 1. Further, the present invention can be applied to a circuit including a bipolar transistor. Further, the present invention can be similarly applied between circuit elements constituted by a large number of elements.
Therefore, the silicon substrate 1 is removed from the inter-element isolation region that separates elements from one another and the inter-element separation region that separates circuit elements from one another, and the thin film 8a having an action of shielding electromagnetic waves is disposed. Thereby, crosstalk between elements and between circuit elements can be suppressed.
[0036]
(Second embodiment)
FIG. 4 is a conceptual diagram showing a cross section of a second embodiment of the semiconductor device according to the present invention. FIG. 4 shows an example in which the present invention is applied to a semiconductor device in which an inductor element 35 is formed on an element isolation insulating film 2 for electrically isolating an active element. However, in FIG. 4, the dimensions L1 and L2 of the MOS transistors 10 and 20 are about several μm, whereas the dimension L3 of the inductor element 35 is about several 100 μm (when the inductance is several nH). Does not reflect the actual dimensions. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be appropriately omitted.
FIG. 5 is a perspective view showing a planar shape of the inductor element 35 shown in FIG. FIG. 4 shows a cross section taken along the line IV-IV ′ of the inductor element 35 in FIG.
[0037]
The inductor element 35 is formed on the interlayer insulating film 3 as shown in FIG. 4, and has a spiral shape as shown in FIG. One end of the inductor element 35 has a contact 34 formed on the interlayer insulating film 3, a wiring 33 formed on the element isolation insulating film 2, a contact 32 formed on the interlayer insulating film 3, Is connected to the P-type MOS transistor 10 via the wiring 31 formed at the bottom. The other end of the inductor element 35 is connected to the N-type MOS transistor 20 via a wiring 36 formed on the interlayer insulating film 3.
The inductor element 35 is formed of a wiring material such as Al.
[0038]
As shown in FIG. 4, the silicon substrate 1 corresponding to the region where the inductor element 35 is formed (hereinafter, referred to as the inductor element region) is removed by the same method as shown in the first embodiment, and the opening is formed. A portion 1a is formed.
Even if the operating frequency of each of the MOS transistors 10 and 20 and the inductor element 35 increases and an operating signal leaks, a path that propagates through the silicon substrate 1 by removing the silicon substrate 1 located under the inductor element region is removed. Since it is cut off, crosstalk between the P-type MOS transistor 10 and the inductor element 35 and between the N-type MOS transistor 20 and the inductor element 35 can be suppressed.
[0039]
Further, a thin film 8 b having an action of shielding electromagnetic waves is formed in close contact with the exposed portion of the element isolation insulating film 2. This thin film 8b is formed of the same material as the thin film 8a shown in FIG. 1 by the same method. Further, a thin film 8c having an action of shielding electromagnetic waves is also formed on the interlayer insulating film 6. Thus, a structure in which the inductor element 35 is sandwiched between the thin films 8b and 8c from above and below can be realized.
Therefore, since the electromagnetic wave radiated in the vertical direction from the inductor element 35 can be shielded, the influence of the electromagnetic wave originating from the inductor element 35 can be suppressed. Moreover, since the silicon substrate 1 located below the inductor element region is removed and the thin film 8b can be arranged near the inductor element 35, electromagnetic waves can be effectively shielded.
[0040]
Further, by adopting such a configuration, the thin film 8b can be formed by an additional process after the completion of the LSI process. When the thin film 8b is made of a ferromagnetic material, its characteristics change when exposed to high temperatures. However, by forming the thin film 8b by the additional process, the thin film 8b does not need to receive the heat history by the LSI process, and the characteristics when the thin film 8b is formed alone can be maintained.
Although the present embodiment has been described using an example in which the inductor element 35 is formed on the element isolation insulating film 2 for electrically isolating the active elements, other elements such as a resistance element may be formed on the element isolation insulating film 2. The same effect can be obtained when a passive element is formed.
[0041]
(Third embodiment)
FIG. 6 is a sectional view of a semiconductor device according to a third embodiment of the present invention. 6, the same parts as those of FIG. 1 are denoted by the same reference numerals, and the description thereof will be appropriately omitted.
FIG. 6 shows a P-type MOS transistor 10 and an N-type MOS transistor 10 on an SOI substrate having a three-layer structure including a silicon substrate (semiconductor substrate) 41, a buried oxide film layer (insulator layer) 42, and an active silicon layer (semiconductor layer). An example is shown in which the present invention is applied to a semiconductor device in which a CMOS including a type MOS transistor 20 is manufactured.
[0042]
The semiconductor device using the SOI substrate has a structure in which a buried oxide film (42) is provided over the entire surface on the front side of the silicon substrate 41. Therefore, even when the silicon substrate 41 is etched using the buried oxide film (42) as a stopper as in the first embodiment, the opening 41a can be formed in an arbitrary region of the silicon substrate 41.
Therefore, the silicon substrate 41, which has been the noise propagation path, is not only replaced by the inter-element isolation region (or inter-circuit element isolation region) shown in FIG. 1 and the passive element formation region shown in FIG. Since it can be removed in any region including the element formation region of the active element, crosstalk can be effectively suppressed.
[0043]
Further, by disposing the thin film 8d having a function of shielding electromagnetic waves in a desired region in the opening 41a of the silicon substrate 41, it is possible to suppress leakage of electromagnetic waves as noise to the outside of the semiconductor device.
[0044]
Next, a method of manufacturing the semiconductor device shown in FIG. 6 will be briefly described. 7 and 8 are cross-sectional views showing main steps in manufacturing this semiconductor device.
First, as shown in FIG. 7A, a silicon substrate 41, a buried oxide film layer 42 formed on the silicon substrate 41, and an active silicon layer 43 formed on the buried oxide film layer 42 An SOI substrate is prepared. In order to manufacture this SOI substrate, a SIMOX (Separation by IMplanted Oxygen) technique of forming a buried oxide film layer 42 by injecting oxygen into a silicon substrate may be used, or an SBD in which two silicon substrates are bonded to each other. (Silicon Direct Bonding) technology may be used, or another method may be used.
[0045]
Next, in the same manner as described with reference to FIG. 2A, MOS transistors 10, 20, and the like are formed in the active silicon layer 43 as shown in FIG. 7B.
Next, a silicon oxide film 9 is formed in a desired region on the back surface of the silicon substrate 41 (FIG. 7C). Then, using the silicon oxide film 9 as an etching mask, the silicon substrate 41 is etched until the buried oxide film layer 42 is exposed, thereby forming an opening 41a (FIG. 8A).
Finally, a thin film 8d having a function of shielding electromagnetic waves is formed in an exposed region of the buried oxide film 42 to complete the process (FIG. 8B).
Note that any of the methods described in the first embodiment may be used to form the opening 41a and the thin film 8d.
[0046]
(Fourth embodiment)
FIG. 9 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention. 9, the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
As described above, a soft magnetic thin film such as an amorphous thin film retains a large imaginary term relative permeability up to a high frequency band of GHz, and thus has a large electromagnetic wave shielding effect in this band.
On the other hand, since the soft magnetic thin film has a large uniaxial magnetic anisotropy, the relative magnetic permeability in the hard axis direction is large, but the relative magnetic permeability in the easy axis direction perpendicular thereto is small. Therefore, if soft magnetic thin films having uniaxial magnetic anisotropy are used as the thin films 8a to 8d in FIGS. 1, 4, and 6, it becomes difficult to effectively shield high-frequency electromagnetic waves that propagate radially.
[0047]
Therefore, the soft magnetic thin films having different easy axis directions of magnetization in the film plane are multilayered and arranged in the opening 1a.
As shown in FIG. 9, when the thin film 8e disposed in the opening 1a has a two-layer structure including the first soft magnetic thin film 8e1 and the second soft magnetic thin film 8e2, the film surface of each of the thin films 8e1 and 8e2 It is desirable that the direction of the axis of easy magnetization be shifted by 90 °.
Note that this thin film 8e may have a multilayer structure of three or more layers. When the thin film 8e has an n-layer structure (n is an integer of 2 or more), the direction of the easy axis of magnetization of each layer in the film plane is 180 ° / 2. ^n-1 It is desirable that they deviate from each other.
[0048]
By forming the soft magnetic thin film having uniaxial magnetic anisotropy into a multilayer as described above, a high relative magnetic permeability can be obtained in all directions in a high frequency band. Therefore, electromagnetic waves in a direction that is not absorbed by one layer are also absorbed by another layer, so that high-frequency electromagnetic waves that propagate radially can be effectively shielded.
[0049]
Although not shown in FIG. 9, an insulating layer such as a silicon oxide film may be formed between the soft magnetic thin films 8e1 and 8e2. This is because if the soft magnetic thin films 8e1 and 8e2 are heated to a high temperature in a configuration where they are in contact with each other, the thin films 8e1 and 8e2 may affect each other and change the direction of the easy axis of magnetization. However, as long as no heat treatment is performed, the same characteristics can be obtained regardless of the presence or absence of the insulating layer.
Although not shown in FIG. 9, a silicon oxide film or the like may be formed as a protective layer so as to cover the thin film 8e. Thereby, evaporation of the thin film material and intrusion of impurities can be prevented.
Further, the thin film 8e shown in FIG. 9 may be applied to the semiconductor device shown in FIGS.
[0050]
FIG. 10 is a sectional view schematically showing a film forming apparatus for forming the multilayer soft magnetic thin film 8e shown in FIG. FIG. 11 is a cross-sectional view of an essential part taken along line XI-XI 'in FIG.
The film forming apparatus 50 shown in FIG. 10 is configured by adding a pair of magnets 57a and 57b to a normal sputtering apparatus. Each of the magnets 57a and 57b is for giving uniaxial magnetic anisotropy to each layer of the thin film 8e, so that a magnetic field H in a direction parallel to the surface of the silicon substrate 1 on which the thin film 8e is formed is evenly generated. It is arranged on each side of the silicon substrate 1. Although the magnets 57a and 57b are installed outside the vacuum vessel 54 in FIG. 10, if the sputtered target atoms (or molecules) are prevented from adhering to the magnets 57a and 57b, they are inside the vacuum vessel 54. It may be installed.
[0051]
11A and 11B, the magnets 57a and 57b are configured to be rotatable about the silicon substrate 1 so that the magnetic field H applied to the silicon substrate 1 can be rotated. Alternatively, the substrate table 51 for mounting the silicon substrate 1 may be configured to be rotatable.
[0052]
Next, a method of manufacturing the semiconductor device shown in FIG. 9 using the film forming apparatus 50 shown in FIG. 10 will be described. Here, a case where a CoFeSiB-based amorphous thin film is formed as the thin film 8e will be described.
First, the substrate (see FIG. 3A) in which the opening 1a is formed in the silicon substrate 1 after forming the MOS transistors 10 and 20 is placed inside the vacuum container 54 with the surface in which the opening 1a is formed facing upward. Is set on the substrate table 51.
Next, a mask (not shown) having a hole in a region where the thin film 8e is to be formed is placed on the back surface of the silicon substrate 1.
[0053]
Next, air is exhausted from the exhaust port 55 by a vacuum pump, and the degree of vacuum in the vacuum vessel 54 is reduced to 2 × 10 ^-7 Torr. Subsequently, 10 SCCM (Standard Cubic Centimeter per Minute) of Ar gas was introduced from the inlet 56 to reduce the degree of vacuum in the vacuum vessel 54 to 4 × 10 ^-3 Torr.
In this state, a negative potential is applied to the substrate table 51, and the RF output of the high-frequency power supply 53 is set to 1 W / cm. ² Sputter etching is performed with a low output of the order to clean the surface of the element isolation insulating film 2.
[0054]
Next, when the composition is Co ₈₀ Fe ₅ Si ₈ B ₇ (At%) target 52 is prepared, a negative potential is applied to the target 52, and the RF output of the high-frequency power source 53 is set to 3 W / cm. ² Then, a soft magnetic thin film 8e1 made of CoFeSiB is deposited in the opening 1a to a thickness of about 0.3 μm. At this time, the magnets 57a and 57b are arranged as shown in FIG. 11A, and the first magnetic field H1 in the direction shown by the arrow is applied. That is, the soft magnetic thin film 8e1 is formed while the magnetic field H1 having a parallel component is applied to the exposed surface of the element isolation insulating film 2.
[0055]
Next, while maintaining the degree of vacuum in the vacuum chamber 54, the magnets 57a and 57b are rotated by 90 ° around the silicon substrate 1 and arranged as shown in FIG. Then, sputtering is performed again in the second magnetic field H2 in a direction orthogonal to the magnetic field H1, and the soft magnetic thin film 8e2 is deposited on the soft magnetic thin film 8e1 by about 0.3 μm. That is, the soft magnetic thin film 8e2 is formed while applying a magnetic field H2 in which the parallel component to the exposed surface of the element isolation insulating film 2 is perpendicular to the magnetic field H1.
Thereby, it is possible to form a two-layer structure of the soft magnetic thin films 8e1 and 8e2 whose easy axis directions differ by 90 °.
[0056]
Finally, the SiO 2 film is formed so as to cover the multilayer soft magnetic thin film 8e composed of the soft magnetic thin films 8e1 and 8e2. ₂ Is formed to form a protective layer.
The specific resistance of the thin film 8e thus formed is about 120 μΩcm, and has a specific resistance that is at least one digit larger than that of copper or aluminum.
[0057]
Note that the process described here is an example of a method for forming the thin film 8e, and the present embodiment is not limited to the numerical values given here.
When the composition of the thin film 8e is an oxide, Ar: O ₂ = 10: 2 at a gas flow rate ratio.
Needless to say, the method for forming the opening 1a and the method for forming the thin film 8e described above are applicable to the semiconductor device shown in FIGS.
[0058]
(Fifth embodiment)
FIGS. 12 and 13 are block diagrams for explaining a fifth embodiment of the semiconductor device according to the present invention.
For example, when an LSI including an A / D mixed circuit including an analog circuit 61, an A / D converter 62, and a digital processing unit 63 as shown in FIG. When the analog signal 61 becomes higher, an operating signal or an electromagnetic wave that becomes noise leaks from the analog circuit 61 and the digital processing unit 63 to the silicon substrate as shown by arrows 85 and 86, and the analog circuit 61 and the digital processing unit 63 Crosstalk occurs.
[0059]
Therefore, as shown by a dotted line 64 in FIG. 12B, by applying the present invention to the digital processing unit 64, it is possible to suppress the operation signal of the digital processing unit 63 from leaking and propagating through the silicon substrate. .
When the LSI shown in FIG. 12A is formed on the silicon substrate 1 as shown in FIG. 2A, the element isolation insulating film 2 between the analog circuit 61 and the digital processing unit 63 The opening 1a is formed in a portion corresponding to the above as shown in FIG. Here, the opening 1a may be formed in a groove shape not only in the area separating the analog circuit 61 and the digital processing unit 63 but also in the area surrounding the digital circuit 63. Further, a thin film 8a having an action of shielding electromagnetic waves may be arranged in the opening 1a.
[0060]
As a result, the noise propagation path indicated by the arrow 86 can be cut off, so that the digital signal can be prevented from being mixed into the analog circuit 61 as noise.
When the LSI shown in FIG. 12A is formed on an SOI substrate as shown in FIG. 7A, the silicon substrate 41 in the entire region where the digital processing unit 63 is formed is removed. Therefore, a further effect can be obtained.
[0061]
Further, as shown by a dotted line 65 in FIG. 12C, by applying the present invention to the analog circuit 61, it is possible to prevent the carrier signal and the harmonic signal of the analog circuit 61 from leaking and propagating in the silicon substrate. Can be suppressed.
When the LSI shown in FIG. 12A is formed on the silicon substrate 1 as shown in FIG. 2A, the analog circuit 61 and the digital processing are processed as in the case of FIG. An opening 1a is formed in a region separating the portion 63 or a region surrounding the analog circuit 61. Further, a thin film 8a having an action of shielding electromagnetic waves may be arranged in the opening 1a.
[0062]
As a result, the noise propagation path indicated by the arrow 85 can be blocked, so that it is possible to prevent the antenna signal from being mixed as noise into the digital processing unit 63, thereby suppressing malfunction of the digital processing unit 63.
In the case where the LSI shown in FIG. 12A is formed on an SOI substrate, the silicon substrate 41 in the entire region where the analog circuit 61 is formed can be removed, so that a further effect can be obtained.
[0063]
Further, even when an LSI including a plurality of analog circuits is formed on a silicon substrate, crosstalk may occur between analog circuits when the operating frequency is increased. For example, in a circuit including an oscillator 71, a low noise amplifier 72, and a mixer 73 as shown in FIG. 72, which causes deterioration of the S / N ratio of the low noise amplifier 72.
[0064]
Therefore, the present invention is applied to the low noise amplifier 72 as shown by a dotted line 74 in FIG. When the circuit shown in FIG. 13A is formed on the silicon substrate 1 as shown in FIG. 2A, the oscillator 71 and the low-noise amplifier are used as in the case of FIG. The opening 1a is formed in a region separating the low noise amplifier 72 or a region surrounding the low noise amplifier 72. Further, a thin film 8a having an action of shielding electromagnetic waves may be arranged in the opening 1a.
[0065]
As a result, the noise propagation path indicated by the arrow 87 can be cut off, thereby preventing the noise from being mixed into the low-noise amplifier 72. Therefore, the S / N ratio of the low noise amplifier 72 can be improved, and the operation of the entire circuit can be stabilized.
When the circuit shown in FIG. 13A is formed on an SOI substrate, the silicon substrate 41 in the entire region where the low-noise amplifier 72 is formed can be removed, so that a further effect can be obtained. .
[0066]
【The invention's effect】
As described above, according to the present invention, a path where crosstalk occurs can be cut off by removing a predetermined region of a substrate on which elements are formed, so that crosstalk between elements and between circuit elements can be suppressed. This makes it possible to improve the S / N ratio in circuit characteristics, stabilize circuit operation, and suppress circuit malfunction.
In addition, by disposing a member that shields electromagnetic waves in the opening of the substrate, it is possible to prevent the electromagnetic waves radiated from the element from leaking to the outside of the semiconductor device.
Here, by forming this member into a multilayer structure of a soft magnetic thin film in which the direction of the axis of easy magnetization differs in each layer, high-frequency electromagnetic waves can be effectively shielded without depending on the radiation direction.
[Brief description of the drawings]
FIG. 1 is a sectional view of a first embodiment of a semiconductor device according to the present invention.
FIG. 2 is a cross-sectional view showing main steps in manufacturing the semiconductor device shown in FIG.
FIG. 3 is a cross-sectional view showing a step that follows the step of FIG. 2;
FIG. 4 is a conceptual diagram showing a cross section of a second embodiment of the semiconductor device according to the present invention.
FIG. 5 is a perspective view showing a planar shape of the inductor element shown in FIG. 4;
FIG. 6 is a sectional view of a semiconductor device according to a third embodiment of the present invention.
FIG. 7 is a cross-sectional view showing main steps in manufacturing the semiconductor device shown in FIG.
FIG. 8 is a cross-sectional view showing a step that follows the step shown in FIG. 7;
FIG. 9 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention.
10 is a cross-sectional view schematically showing an apparatus for forming the multilayer soft magnetic thin film shown in FIG.
11 is a cross-sectional view of a main part taken along line XI-XI 'in FIG.
FIG. 12 is a sectional view of a semiconductor device according to a fifth embodiment of the present invention.
FIG. 13 is a sectional view of a semiconductor device according to a fifth embodiment of the present invention.
FIG. 14 is a cross-sectional view illustrating a conventional method for suppressing crosstalk between active elements.
FIG. 15 is a cross-sectional view illustrating a conventional method for suppressing crosstalk between passive elements.
[Explanation of symbols]
1, 41: silicon substrate, 1a, 7a to 7c, 9a, 41a: opening, 2: element isolation insulating film, 3, 6: interlayer insulating film, 4a to 4d, 32, 34: contact, 5a to 5c, 31 , 33, 36 wiring, 8a-8e, 8a ', 8e1, 8e2 thin film, 9 silicon oxide film, 10 20 MOS transistor, 11 N well, 35 inductor element, 42 embedded oxide film layer, 43: Active silicon layer, 50: Film forming apparatus, 51: Substrate stand, 52: Target, 53: High frequency power supply, 54: Vacuum container, 55: Exhaust port, 56: Intake port, 57a, 57b: Magnet, 61: Analog Circuit, 62 A / D converter, 63 Digital processing unit, 71 Oscillator, 72 Low noise amplifier, 73 Mixer.

Claims

In a semiconductor device having a plurality of elements formed on a semiconductor substrate,
An element isolation insulating film formed between the elements and electrically insulating and isolating the elements,
An opening formed by removing the portion of the semiconductor substrate corresponding to the element isolation insulating film ;
A semiconductor device provided with a member for shielding an electromagnetic wave disposed in the opening without contacting the semiconductor substrate .

The semiconductor device according to claim 1,
An A / D mixed circuit composed of an analog circuit and a digital circuit is formed by each of the elements,
The semiconductor device, wherein the opening is formed in a portion corresponding to the element isolation insulating film between the analog circuit and the digital circuit.

The semiconductor device according to claim 1,
A plurality of analog circuits are formed by the respective elements,
The semiconductor device, wherein the opening is formed in a portion corresponding to the element isolation insulating film between the analog circuits.

A semiconductor in which a plurality of elements are formed in the semiconductor layer of an SOI substrate having at least three layers of a semiconductor substrate, an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer In the device,
An opening formed by removing the semiconductor substrate in a portion corresponding to at least one of an element formation region and an element isolation region of the semiconductor layer ,
A semiconductor device provided with a member for shielding an electromagnetic wave disposed in the opening without contacting the semiconductor substrate .

A semiconductor in which a plurality of elements are formed in the semiconductor layer of an SOI substrate having at least three layers of a semiconductor substrate, an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer In the device,
An opening formed by removing the semiconductor substrate in a portion corresponding to at least one of an element formation region and an element isolation region of the semiconductor layer,
An A / D mixed circuit composed of an analog circuit and a digital circuit is formed by each of the elements,
The element formation region is a region where the digital circuit is formed,
The semiconductor device, wherein the element isolation region is a region between the analog circuit and the digital circuit.

A semiconductor in which a plurality of elements are formed in the semiconductor layer of an SOI substrate having at least three layers of a semiconductor substrate, an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer In the device,
An opening formed by removing the semiconductor substrate in a portion corresponding to at least one of an element formation region and an element isolation region of the semiconductor layer,
An A / D mixed circuit composed of an analog circuit and a digital circuit is formed by each of the elements,
The element formation region is a region where the analog circuit is formed,
The semiconductor device, wherein the element isolation region is a region between the analog circuit and the digital circuit.

A semiconductor in which a plurality of elements are formed in the semiconductor layer of an SOI substrate having at least three layers of a semiconductor substrate, an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer In the device,
An opening formed by removing the semiconductor substrate in a portion corresponding to at least one of an element formation region and an element isolation region of the semiconductor layer,
A plurality of analog circuits are formed by the respective elements,
The element formation region is a region where at least one analog circuit is formed,
The semiconductor device, wherein the inter-element region is a region between the analog circuits.

The semiconductor device according to any one of claims 5 to 7,
A semiconductor device, comprising: a member that shields an electromagnetic wave disposed in the opening without contacting the semiconductor substrate.

The semiconductor device according to claim 8,
The member for shielding electromagnetic waves has a multilayer structure of soft magnetic thin films having uniaxial magnetic anisotropy, and directions of easy axes of magnetization of the respective layers within the film surface of the soft magnetic thin film are different from each other. Semiconductor device.

A first step of forming a plurality of elements on a front surface of a semiconductor substrate and an element isolation insulating film for electrically insulating and isolating the elements;
A second step of removing a portion of the semiconductor substrate corresponding to the element isolation insulating film until the element isolation insulating film is exposed from a back surface of the semiconductor substrate;
Forming a first soft magnetic thin film on a predetermined region of the exposed surface of the element isolation insulating film while applying a first magnetic field having a parallel component to the exposed surface of the element isolation insulating film; 3 steps,
Forming a second soft magnetic thin film on the first soft magnetic thin film while applying a second magnetic field having a parallel component different from the first magnetic field to the exposed surface of the element isolation insulating film; And a fourth step of manufacturing the semiconductor device.

A first method for forming a plurality of elements on a semiconductor layer of an SOI substrate having at least three layers of a semiconductor substrate, an insulator layer formed on the semiconductor substrate, and a semiconductor layer formed on the insulator layer. Process and
A second step of removing a predetermined region of the semiconductor substrate until the insulator layer is exposed;
Forming a first soft magnetic thin film on a predetermined region of the exposed surface of the insulator layer while applying a first magnetic field having a parallel component to the exposed surface of the insulator layer; Process and
Forming a second soft magnetic thin film on the first soft magnetic thin film while applying a second magnetic field having a parallel component different from the first magnetic field to the exposed surface of the insulator layer; A method for manufacturing a semiconductor device, comprising: a fourth step.