JP3596958B2 - Display device and display device driving method - Google Patents

Display device and display device driving method Download PDF

Info

Publication number
JP3596958B2
JP3596958B2 JP27788395A JP27788395A JP3596958B2 JP 3596958 B2 JP3596958 B2 JP 3596958B2 JP 27788395 A JP27788395 A JP 27788395A JP 27788395 A JP27788395 A JP 27788395A JP 3596958 B2 JP3596958 B2 JP 3596958B2
Authority
JP
Japan
Prior art keywords
display device
potential
capacitive electrode
driving
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27788395A
Other languages
Japanese (ja)
Other versions
JPH09120053A (en
Inventor
克憲 田中
幹夫 大城
俊也 小野寺
善久 田口
克彦 岸田
啓文 宮本
Original Assignee
富士通ディスプレイテクノロジーズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通ディスプレイテクノロジーズ株式会社 filed Critical 富士通ディスプレイテクノロジーズ株式会社
Priority to JP27788395A priority Critical patent/JP3596958B2/en
Publication of JPH09120053A publication Critical patent/JPH09120053A/en
Application granted granted Critical
Publication of JP3596958B2 publication Critical patent/JP3596958B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、表示装置および表示装置の駆動方法に関し、特に、液晶表示パネルの共通電極等の容量性負荷を駆動する表示装置および該表示装置の駆動方法に関する。
近年、ノート型のパーソナルコンピュータやワードプロセッサ等に対しても大画面のカラー液晶表示装置が搭載され、消費電力の増大が問題となって来ている。すなわち、低電力のカラー液晶表示装置が求められており、これを達成する駆動技術(電極駆動装置)の提供が要望されている。
【0002】
【従来の技術】
従来、液晶の画質を向上させるために薄膜トランジスタ(TFT)を使用したアクティブマトリクス方式の液晶表示装置が提供されている。さらに、表示色数を増大するために低電圧(例えば、+5V単一電源)のデータライン駆動回路(データドライバ)が開発されている。ところで、液晶は交流化駆動が必要なため、従来技術においては、共通電極の電位をバッファ(オペアンプのボルテージフォロワ等)により1水平ライン毎に反転して駆動するようになっている。
【0003】
図5はアクティブマトリクス方式の液晶表示装置の一例を示すブロック図、また、図6は図5の液晶表示装置における各画素の構成を説明するための図、そして、図7は図5の液晶表示装置の動作を説明するためのタイミングチャートである。
図5において、参照符号101はLCDパネル,102はデータライン駆動回路,103はゲートライン駆動回路,106および108はシフトレジスタ,107はデータホールド回路,そして,109はゲート駆動回路を示している。
【0004】
図5に示されるように、アクティブマトリクス方式LCD(液晶表示装置)は、LCDパネル101,データライン駆動回路102,および,ゲートライン駆動回路103を備えて構成されている。LCDパネル101は、2枚のガラス板(TFT基板およびコモン基板)の隙間に液晶材料(105)を封止した構造になっており、各ガラス板の内側面には画素電極がマトリクス状に形成されている。
【0005】
データライン駆動回路102は、シフトレジスタ106およびデータホールド回路107を備え、入力されたデータ電圧をデータクロックに従って、第1番目の出力から順にホールドし、1ライン分のデータを垂直方向画素ライン(データライン)に順次供給するようになっている。ゲートライン駆動回路103は、シフトレジスタ回路108およびゲート駆動回路109を備え、第1番目の出力からシフトクロックに従って順次ゲート駆動電圧を出力して、1ライン毎に選択してデータ書き込みを行うようになっている。
【0006】
図6に示されるように、LCDパネル101における各画素は、ゲート電極にゲートライン駆動回路103の出力が供給され、ドレイン電極にデータライン駆動回路102の出力が供給されたトランジスタ(TFT)104によりスイッチング制御されるようになっている。すなわち、ゲートライン駆動回路103の出力により、1ライン分のTFT104がスイッチ・オンとされ、データライン駆動回路102からの1ライン分のデータが各画素(105)の画素電極に印加され、データの書き込みが行われる。
【0007】
図7に示されるように、まず、データライン駆動回路102およびゲートライン駆動回路103を一旦リセット状態にした後、データライン駆動回路102に対してデータクロックと共に水平1ライン分のデータ(データ出力 No. 1〜No. n)を送り込み、ホールドが完了した時点でゲートライン駆動回路103から第1番目の水平ラインに対して駆動電圧(ゲート駆動信号 No. 1) が出力される。これにより、第1番目の水平ラインの各TFT104が導通状態となって各画素への書き込みが行われる。さらに、次の周期では、データライン駆動回路102に対して第2番目の水平ラインに対するデータ電圧(データ出力 No. 1〜No. n)がセットされ、ゲートライン駆動回路103から第2番目の水平ラインに対して駆動電圧(ゲート駆動 No. 2) が出力される。以上の操作を順次繰り返して最終の水平ラインまでデータの書き込みが完了すると、第1番目の水平ラインに戻り、新たなデータの書き込み動作に入り、順次所定の画像を表示するようになっている。
【0008】
【発明が解決しようとする課題】
図8はアクティブマトリクス方式の液晶表示装置の一例の等価回路を示す図である。図8から明らかなように、共通電極(コモン電極および蓄積容量電極)は容量性負荷であるため、2水平ライン毎にこの容量の充放電を繰り返さなければならない。ここで、図8に示す液晶表示装置では、蓄積容量Cs および蓄積容量電極を設けて各画素が有する容量Clcによる画質劣化を低減するように構成されている。さらに、蓄積容量電極は蓄積容量電極駆動回路(容量性電極駆動回路)111により駆動され、また、コモン電極(対向電極)はコモン電極駆動回路(容量性電極駆動回路)112により駆動されるようになっている。なお、本発明の対象は、この図8に示されるような、表示パネル(LCDパネル)における容量性電極(蓄積容量電極およびコモン電極)1を駆動する表示装置の電極駆動装置、および、該駆動装置を有する表示装置(例えば、アクティブマトリクス方式の液晶表示装置)である。
【0009】
この図8に示す液晶表示装置においては、コモン電極および蓄積容量電極はパネル内の全ての画素で共通となっており、その容量は大きなものとなっている。さらに、近年の液晶表示装置の大画面化の進展にともなって、この容量の増大は一層加速されることになっている。その結果、以下に説明するような、消費電力の増大という課題を招くことになっている。
【0010】
図9は従来の表示装置の駆動回路の一例を示すブロック図であり、また、図10は図9の駆動回路の動作を説明するためのタイミング図である。
図9において、参照符号201は容量性電極(共通電極)を示し、参照符号202は入力信号(論理信号)Si に応じて駆動信号So を出力するバッファ部を示している。
【0011】
図10に示されるように、バッファ部202は、共通電極の負荷容量を交流駆動することになるが、その都度、電荷が移動して所定の電流が流れる。さらに、表示パネルの大型化にともなって、共通電極の負荷容量も増大し、液晶表示装置の消費電力は一層大きなものとなっている。
本発明は、上述した従来の液晶表示装置等の表示装置が有する課題に鑑み、容量性電極の駆動電力を低減して表示装置の消費電力を削減することを目的とする。
【0012】
【課題を解決するための手段】
本発明によれば、容量性負荷の入力特性を示す容量性電極を有する表示パネルを備える表示装置であって、該容量性電極を少なくとも2つの駆動電位間で周期的に変化させて駆動する駆動回路と、該駆動電位の間の電位を持つ2つ以上の容量を備えた容量群と、前記容量性電極と前記駆動回路との接続、および、該容量性電極と前記容量群との接続を制御する接続制御回路とを具備し、前記表示装置は、アクティブマトリクス方式の液晶表示装置であり、且つ、前記容量性電極は、該液晶表示装置の液晶表示パネルにおける対向電極であり、前記容量性電極に印加される前記駆動電位の変化に、前記容量群に蓄積された電荷が利用されるようにしたことを特徴とする表示装置が提供される。
【0013】
さらに、本発明によれば、容量性負荷の入力特性を示す容量性電極を有する表示パネルを備え、該容量性電極を少なくとも2つの駆動電位間で周期的に駆動する表示装置の駆動方法であって、前記表示装置は、アクティブマトリクス方式の液晶表示装置であり、且つ、前記容量性電極は、該液晶表示装置の液晶表示パネルにおける対向電極であり、前記容量性電極の駆動電位を変化させる際に、該容量性電極を、電位が前記駆動電位の間の電位に予めバイアスされた、2つ以上の容量を備えた容量群に接続する期間を設け、前記容量性電極に印加される前記駆動電位の変化を前記容量群に蓄積された電荷を利用して行うようにしたことを特徴とする表示装置の駆動方法が提供される。
【0014】
【発明の実施の形態】
本発明の表示装置によれば、駆動回路は、容量性電極を少なくとも2つの駆動電位間で周期的に変化させて駆動する。また、容量群は1つ以上設けられ、駆動電位の間の電位を有している。さらに、接続制御回路は、容量性電極と駆動回路との接続、および、容量性電極と容量群との接続を制御する。そして、容量性電極に印加される駆動電位の変化に、容量群に蓄積された電荷が利用されるようになっている。これにより、容量性電極の駆動電力を低減して表示装置の消費電力を削減することができる。
【0015】
また、表示装置の駆動方法によれば、容量性電極の駆動電位を変化させる際に、容量性電極を、電位が駆動電位の間の電位に予めバイアスされた、1つ以上の容量群に接続する期間が設けられている。そして、容量性電極に印加される駆動電位の変化を容量群に蓄積された電荷を利用して行うようになっている。これにより、容量性電極の駆動電力を低減して表示装置の消費電力を削減することができる。
【0016】
図1は本発明に係る表示装置の駆動回路の原理構成を示すブロック図であり、図2は図1の駆動回路の動作を説明するためのタイミング図である。すなわち、図2は容量性電極(対向電極)をライン反転(1水平期間毎に反転)する場合を示すタイミング図であり、同図において、参照符号Tは1水平期間を示し、Tは1水平期間の初めの数μsを示しており、1水平期間の1/10程度に設定することができる。
【0017】
また、電圧SCは 2.5ボルトであり、Vは5ボルト、そして、Vは0ボルトとなっている。さらに、図2のテイミング図では、図3におけるCM1の初期化の充電の部分については省略されている。なお、上記の各電圧値等は、一例であり、本発明を限定するものでないのはもちろんである。
図1において、参照符号1は表示パネル101における容量性電極(共通電極:コモン電極および蓄積容量電極),2は入力信号(論理信号)SI に応じて駆動信号SO1を出力するバッファ部, 3(3−1〜3−n)は容量群(容量1〜容量n),そして,10はスイッチ部4および制御部5を備えた接続制御部を示している。
【0018】
図1に示されるように、例えば、アクティブマトリクス方式の液晶表示装置における共通電極(蓄積容量電極およびコモン電極)1を駆動する容量性電極駆動回路(蓄積容量電極駆動回路111およびコモン電極駆動回路112)は、バッファ部2, 容量群3(3−1〜3−n), スイッチ部4, および, 制御部5を備えて構成されている。
【0019】
スイッチ部4は、容量性電極1とバッファ部2との接続,および,容量性電極1と容量群3(例えば、容量群3−1〜3−nの内の1つの容量)との接続を、制御部5からの制御信号SS に応じて制御(接続・切断の制御)するようになっている。すなわち、スイッチ部4により選択されたバッファ部2の出力(SO1),または, 容量群3−1〜3−nの内の1つの容量の片側の電極(Sc−1〜Sc−n) が容量性電極1の入力線(SO2)に接続されるようになっている。
【0020】
図2に示されるように、制御部5は、入力信号SI の変化(反転)するエッジから一定期間(T)だけ、容量群3における容量3−1〜3−nのいずれか1つの電極線SC−1〜SC−nと容量性電極1とを接続し、それ以外の期間はバッファ部2の出力(駆動信号)SO1と容量性電極1とを接続するようにスイッチ部4を制御する。ここで、電極線SC−1〜SC−nの電位は、バッファ部2の出力(反転電圧)SO1の中心電位にほぼ等しくされており、これにより、バッファ部2には、該バッファ部2の出力SO1と容量性電極1とが接続されている期間のみ電流が流れて電源電力を消費するが、それ以外の期間には電流が流れず電源電力を消費しないことになる。
【0021】
さらに、バッファ部2は、該バッファ部2の出力SO1(反転電圧VとV)の中心の電位VMi[=(V+V)÷2]から出力SO1(反転電圧VまたはV)までの間の電位差を駆動すればよいため、電流そのものも少なくてすむ。すなわち、本発明の表示装置の電極駆動装置によれば、容量性電極1に印加される駆動電位(バッファ部2の出力SO1:反転電圧V,V)の変化を容量群3に蓄積された電荷を利用して行うことにより、消費電力を低減することができる。なお、反転電圧VおよびVの中心の電位VMi[電極線SC(SC−1〜SC−n)の電位]には駆動によりΔVMiの変動が生じるが、外付け容量(容量群3における容量3−1〜3−n)を容量性負荷の容量に対して十分に大きく(例えば,10倍以上)設定すればΔVMiの変動は無視することができる。
【0022】
ここで、容量性電極の容量をCLD、1水平期間をTとすると平均消費電流Iaは2水平期間にVからVに移動した電荷量の平均としてIa=CLD×(V−V)÷4Tで表される。なお従来例を図3に示すが、この場合の平均消費電流Ibは、Ib=CLD×(V−V)÷2Tとなり、本発明の場合の倍になる。ただし実際には容量性電極の負荷には抵抗成分があるため両者の差は小さくなる。
【0023】
【実施例】
以下、図面を参照して本発明に係る表示装置の電極駆動装置の実施例を説明する。
図3は本発明に係る表示装置の駆動回路の一実施例を示す回路図である。図3に示す実施例において、参照符号1は容量性負荷(CLD),2はバッファ部, 3は容量群(容量),4はスイッチ部, 5は制御部, 6は基準電圧発生部, そして,7は初期化部を示している。ここで、図3において、容量性負荷1(CLD)の容量は、例えば、200〜300nF程度であり、動作電圧(反転電圧)Vは5V、また、Vは0Vとなっている。さらに、容量群3(CM1)の容量は、2〜3μF程度であり、基準電圧SCは約 2.5Vとなっている。そして、高電位電源VDDは12V、低電位電源VSSは0Vであり、抵抗R1およびR2の分圧によって得られる出力電圧は、 2.5Vである。また、初期化部7によって規定される容量CM1への充電の期間は、電源投入直後の短時間、例えば、数ms〜10ms程度である(このタイミングに付いては、図2には示されていない)。なお、上記の各電圧値等は、一例であり、本発明を限定するものでない。
【0024】
容量性負荷1は、例えば、アクティブマトリクス方式の液晶表示装置の表示パネル(101)におけるコモン電極および蓄積容量電極等の共通電極であり、バッファ部2は入力信号(論理信号)SI に応じて駆動信号SO1を出力する演算増幅器(オペアンプ)を備えて構成されている。ここで、従来の構成では、このバッファ部2の出力が直接に容量性負荷(共通電極)1に供給されるようになっている。
【0025】
図1と図3との比較から明らかなように、図3に示す実施例では、容量群3を1つの容量CM1により構成するようになっている。スイッチ部4は、例えば、ディレイ回路およびエクスクルーシブ・オア(EX−OR)ゲートを備えて構成されている。基準電圧発生部6は、抵抗R1およびR2により分圧された電圧をオペアンプ(M2)で低インピーダンス化して出力するようになっており、初期化部7は、電源投入時(初期化時)直後の短時間だけ、基準電圧発生部6の出力電圧を容量CM1(3)に印加して基準電圧(高電位電源電圧VDD(V)と低電位電源電圧VSS(V)との間の電圧(VMi;V<VMi<V)、例えば、ほぼ中間の電圧(V≒(V+V)÷2))にバイアスするようになっている。ここで、初期化部7におけるスイッチSW2をオン状態にするタイミングは、電源投入時から容量C1に電荷が溜まってインバータがオフするまでの電源投入時直後の短時間であり、これにより容量CM1を基準電圧にバイアスするようになっている。
【0026】
本実施例においては、定常駆動時では反転信号(入力信号)SIをディレイ回路およびEX−ORゲートにより微分して、制御信号SSをスイッチ部4に供給し、入力信号SIの変化後の一定期間だけ容量性負荷(共通電極1)CLDを容量CM1(3)に接続し、その他の期間は容量性負荷CLDをバッファ部2に接続する。すなわち、入力信号SIが反転する度に、その直後の短時間だけ容量群3の容量CM1と容量性負荷CLDとを接続するように制御して、容量性負荷の駆動電力を低減して表示装置の消費電力を削減するようになっている。
【0027】
図4は本発明に係る表示装置の駆動回路の他の実施例を示す回路図である。本実施例においては、容量群3を2つの容量CM11 およびCM12 により構成し、該2つの容量の内の適切な一方を選択して容量性負荷CLDと接続するようになっている。すなわち、制御部5が、図3に示す制御部に対して、さらに、EX−ORゲート, コンパレータおよびラッチ回路を備え、容量群3を構成する容量CM11 およびCM12 の電位(VM1,VM2)とバッファ部(駆動回路)2の駆動後の電位(V;V)との電位差を比較し、これら2つの容量(CM1,CM2)の内、電位差の大きい一方の容量を容量性負荷CLDに接続するようにスイッチ部4(SW11,SW12)を制御するようになっている。
【0028】
図4において、図3と同一符号のものは図3と同様の値とされている。また、容量CM11,CM12 の容量は、容量性負荷1(CLD)の10倍程度に対応し、それぞれ2〜3μF程度である。さらに、容量CM11,CM12 の電位VM1, VM2は、初期の状態(電源投入直後)で幾つかのパターンができ、初期の状態で、容量CM11,CM12 の電位VM1, VM2を同電位としておく場合と、電位VM1, VM2を異なる電位としておく場合がある。
【0029】
まず、初期の状態において容量CM11,CM12 の電位VM1, VM2を同電位としておく場合、さらに幾つかの場合が考えられ(論理的には、VとVとの間の電位であれば、任意の値をとることができ)、例えば、▲1▼VM1, VM2が共に0Vの場合、▲2▼VM1, VM2が共に 2.5Vの場合、そして、▲3▼VM1, VM2が共に5Vの場合等が考えられる。
【0030】
具体的に、▲1▼初期の状態における容量CM11,CM12 の電位VM1, VM2が共に0Vの場合には、初期化の充電が不要であり、図3に示される基準電圧発生部6或いは初期化部7といった回路が不要となる。そして、動作としては、選択されて接続されて行くうちに、容量CM11,CM12 に電荷が蓄積され、電位VM1, VM2は共に0Vから 2.5Vに近づいて行くことになる。この▲1▼VM1, VM2が共に0Vの場合には、初期の充電が不要となるが、さらに、充電のための回路も不要とすることができるという効果があり、図4はこの初期の状態で、▲1▼容量CM11,CM12 の電位VM1, VM2が共に0Vの場合に対応した構成を示すものである。
【0031】
また、▲2▼初期の状態における容量CM11,CM12 の電位VM1, VM2が共に 2.5Vの場合には、 2.5Vを中心に変動している容量CM11,CM12 (すなわち、電位VM1, VM2)から適切な一方(電位差の大きい方)を選択して接続する。さらに、▲3▼初期の状態における容量CM11,CM12 の電位VM1, VM2が共に5Vの場合には、その動作は、前述した▲1▼初期の状態における容量CM11,CM12 の電位VM1, VM2が共に0Vの場合と逆になり、電位VM1, VM2が共に5Vから 2.5Vに近づいて行くことになる。
【0032】
ここで、▲2▼VM1, VM2が共に 2.5Vの場合、または、▲3▼VM1, VM2が共に5Vの場合には、初期の充電が必要となるが、この場合、初期充電を行うための充電回路を1つだけ設け、該充電回路を2系統に分けて各容量CM11,CM12 の充電を行うように構成すればよい。
次に、初期の状態において容量CM11,CM12 の電位VM1, VM2を異なる電位としておく場合、さらに幾つかの場合が考えられ(論理的には、VとVとの間の電位であれば、任意の値をとることができ)、例えば、▲4▼VM1, VM2がそれぞれ0V,5Vの場合、▲5▼VM1, VM2ががそれぞれ2V,3Vの場合等が考えられる。これら▲4▼および▲5▼のいずれの場合でも、動作としては容量CM11,CM12 (すなわち、電位VM1, VM2)から適切な一方(電位差の大きい方)を選択して接続し、電位VM1, VM2は次第に 2.5Vに近づいて行くことになる。
【0033】
ここで、初期の状態において容量CM11,CM12 の電位VM1, VM2を異なる電位としておく場合(例えば、▲4▼および▲5▼の場合)には、容量CM11,CM12 への充電の方法は幾つかある。具体的に、例えば、前述した図3に示す基準電圧発生部6のような回路を2つ設けてそれぞれ異なる基準電圧を発生し、該異なる基準電圧により各容量CM11,CM12 それぞれの充電を行う方法、容量CM11,CM12 への充電時間を変える方法、或いは、容量自体を各容量CM11,CM12 で変える方法、さらには、上記各方法を組み合わせる方法等が考えられる。
【0034】
このように、図4の実施例においては、上述したように、様々な場合が考えられるが、これらは必要に応じて適宜選択されるべきものである。いずれにしても、図4に示されるように、スイッチ部4におけるスイッチSW11は、容量性負荷CLD(1)とバッファ部2または容量群3との接続を制御し、また、スイッチSW12は、容量群3の2つの容量CM1,CM2における一方の容量(バッファ部2の駆動後の電位との電位差が大きい方の容量)の選択を行うようになっている。すなわち、容量性負荷CLDを低レベル『L』から高レベル『H』に駆動する場合、容量群3における電位の高い方の容量(CM1またはCM2)を選択し、逆に、容量性負荷CLDを高レベル『H』から低レベル『L』に駆動する場合、容量群3における電位の低い方の容量(CM1またはCM2)を選択することになる。なお、本実施例に対して、図3を参照して説明した基準電圧発生部6および初期化部7の構成を含めるようにしてもよい。
【0035】
上述した実施例において、容量CMiとしては、例えば、セラミックコンデンサ等の素子を使用することができ、該容量素子は、液晶パネル状にドライバIC等と併設して外付けすることができる。また、容量素子としては、セラミックコンデンサ以外のものを使用することも可能であり、これに限定されるものではないのはもちろんである。
【0036】
さらに、以上の説明では、容量性負荷として、アクティブマトリクス方式の液晶表示装置におけるコモン電極および蓄積容量電極等の共通電極を例としているが、本発明の表示装置の電極駆動装置は、アクティブマトリクス方式の液晶表示装置におけるコモン電極駆動回路および蓄積電極駆動回路に限定されるものではなく、様々な表示装置において入力インピーダンスが容量性を示す容量性電極を駆動する装置に適用することができる。
【0037】
【発明の効果】
以上、詳述したように、本発明の表示装置および表示装置の駆動方法によれば、共通電極が容量性負荷であることを利用し、新たに設けた容量に電荷の一部を蓄積して再利用することによって、液晶パネルの共通電極等の容量性負荷を反転駆動する場合の駆動電力を低減して表示装置の消費電力を削減することができる。
【図面の簡単な説明】
【図1】本発明に係る表示装置の駆動回路の原理構成を示すブロック図である。
【図2】図1の駆動回路の動作を説明するためのタイミング図である。
【図3】本発明に係る表示装置の駆動回路の一実施例を示す回路図である。
【図4】本発明に係る表示装置の駆動回路の他の実施例を示す回路図である。
【図5】アクティブマトリクス方式の液晶表示装置の一例を示すブロック図である。
【図6】図5の液晶表示装置における各画素の構成を説明するための図である。
【図7】図5の液晶表示装置の動作を説明するためのタイミング図である。
【図8】アクティブマトリクス方式の液晶表示装置の一例の等価回路を示す図である。
【図9】従来の表示装置の駆動回路の一例を示すブロック図である。
【図10】図9の駆動回路の動作を説明するためのタイミング図である。
【符号の説明】
1…容量性電極(共通電極)
2…駆動回路(バッファ部)
3(3−1〜3−n)…容量群
4…スイッチ部
5…制御部
6…基準電圧発生部
7…初期化部
10…接続制御回路
101…表示パネル(LCDパネル)
102…データライン駆動回路
103…ゲートライン駆動回路
104…薄膜トランジスタ(TFT)
105…液晶
111…蓄積容量電極駆動回路(容量性電極駆動回路)
112…コモン電極駆動回路(容量性電極駆動回路)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device and a method for driving the display device, and more particularly, to a display device for driving a capacitive load such as a common electrode of a liquid crystal display panel and a method for driving the display device.
In recent years, a large-screen color liquid crystal display device is mounted on a notebook personal computer, a word processor, and the like, and an increase in power consumption has become a problem. That is, a low-power color liquid crystal display device has been demanded, and a drive technique (electrode drive device) for achieving this has been demanded.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an active matrix type liquid crystal display device using a thin film transistor (TFT) to improve the image quality of a liquid crystal has been provided. Further, in order to increase the number of display colors, a low-voltage (for example, +5 V single power supply) data line driving circuit (data driver) has been developed. By the way, since the liquid crystal requires AC driving, in the related art, the common electrode is driven by inverting the potential of the common electrode for each horizontal line by a buffer (such as a voltage follower of an operational amplifier).
[0003]
FIG. 5 is a block diagram showing an example of an active matrix type liquid crystal display device, FIG. 6 is a diagram for explaining the configuration of each pixel in the liquid crystal display device of FIG. 5, and FIG. 7 is a liquid crystal display device of FIG. 5 is a timing chart for explaining the operation of the device.
5, reference numeral 101 denotes an LCD panel, 102 denotes a data line drive circuit, 103 denotes a gate line drive circuit, 106 and 108 denote shift registers, 107 denotes a data hold circuit, and 109 denotes a gate drive circuit.
[0004]
As shown in FIG. 5, the active matrix type LCD (Liquid Crystal Display) includes an LCD panel 101, a data line driving circuit 102, and a gate line driving circuit 103. The LCD panel 101 has a structure in which a liquid crystal material (105) is sealed in a gap between two glass plates (TFT substrate and common substrate), and pixel electrodes are formed in a matrix on the inner surface of each glass plate. Have been.
[0005]
The data line drive circuit 102 includes a shift register 106 and a data hold circuit 107. The data line drive circuit 102 sequentially holds an input data voltage in accordance with a data clock from a first output, and stores one line of data in a vertical pixel line (data Line). The gate line driving circuit 103 includes a shift register circuit 108 and a gate driving circuit 109. The gate line driving circuit 103 sequentially outputs a gate driving voltage according to a shift clock from a first output, and selects and writes data for each line. Has become.
[0006]
As shown in FIG. 6, each pixel in the LCD panel 101 is constituted by a transistor (TFT) 104 whose gate electrode is supplied with the output of the gate line driving circuit 103 and whose drain electrode is supplied with the output of the data line driving circuit 102. Switching is controlled. That is, the TFT 104 for one line is switched on by the output of the gate line driving circuit 103, the data for one line from the data line driving circuit 102 is applied to the pixel electrode of each pixel (105), Writing is performed.
[0007]
As shown in FIG. 7, first, the data line driving circuit 102 and the gate line driving circuit 103 are reset once, and then the data of one horizontal line (data output No. 1 to No. n), and when the hold is completed, a drive voltage (gate drive signal No. 1) is output from the gate line drive circuit 103 to the first horizontal line. Accordingly, each TFT 104 on the first horizontal line is turned on, and writing to each pixel is performed. Further, in the next cycle, the data voltages (data outputs No. 1 to No. n) for the second horizontal line are set in the data line driving circuit 102, and the second horizontal line is output from the gate line driving circuit 103. A drive voltage (gate drive No. 2) is output to the line. When the above operations are sequentially repeated and the data writing to the last horizontal line is completed, the operation returns to the first horizontal line, starts a new data writing operation, and sequentially displays a predetermined image.
[0008]
[Problems to be solved by the invention]
FIG. 8 is a diagram showing an equivalent circuit of an example of an active matrix type liquid crystal display device. As is clear from FIG. 8, the common electrode (common electrode and storage capacitor electrode) is a capacitive load, so that the charge and discharge of this capacitance must be repeated every two horizontal lines. Here, the liquid crystal display device shown in FIG. 8 is provided with a storage capacitor Cs and a storage capacitor electrode so as to reduce image quality deterioration due to the capacitance Clc of each pixel. Further, the storage capacitor electrode is driven by a storage capacitor electrode drive circuit (capacitive electrode drive circuit) 111, and the common electrode (counter electrode) is driven by a common electrode drive circuit (capacitive electrode drive circuit) 112. Has become. The present invention is directed to an electrode driving device for a display device for driving a capacitive electrode (storage capacitor electrode and common electrode) 1 in a display panel (LCD panel) as shown in FIG. A display device including the device (for example, an active matrix liquid crystal display device).
[0009]
In the liquid crystal display device shown in FIG. 8, the common electrode and the storage capacitor electrode are common to all the pixels in the panel, and the capacitance is large. Further, with the recent progress in liquid crystal display devices having a larger screen, this increase in capacity is to be further accelerated. As a result, there arises a problem of increasing power consumption as described below.
[0010]
FIG. 9 is a block diagram showing an example of a driving circuit of a conventional display device, and FIG. 10 is a timing chart for explaining the operation of the driving circuit of FIG.
In FIG. 9, reference numeral 201 denotes a capacitive electrode (common electrode), and reference numeral 202 denotes a buffer unit that outputs a drive signal So in response to an input signal (logic signal) Si.
[0011]
As shown in FIG. 10, the buffer unit 202 drives the load capacitance of the common electrode by AC, and each time, the electric charge moves and a predetermined current flows. Further, as the size of the display panel increases, the load capacity of the common electrode also increases, and the power consumption of the liquid crystal display device is further increased.
The present invention has been made in consideration of the above-described problems of a display device such as a conventional liquid crystal display device, and has as its object to reduce driving power of a capacitive electrode to reduce power consumption of the display device.
[0012]
[Means for Solving the Problems]
According to the present invention, there is provided a display device including a display panel having a capacitive electrode exhibiting an input characteristic of a capacitive load, wherein the drive is performed by periodically changing the capacitive electrode between at least two drive potentials. A circuit, a capacitor group including two or more capacitors having a potential between the drive potentials, a connection between the capacitive electrode and the drive circuit, and a connection between the capacitive electrode and the capacitor group. A connection control circuit for controlling the liquid crystal display device , wherein the display device is an active matrix type liquid crystal display device, and the capacitive electrode is a counter electrode in a liquid crystal display panel of the liquid crystal display device ; There is provided a display device, wherein a charge stored in the capacitor group is used for a change in the drive potential applied to an electrode.
[0013]
Further, according to the present invention, there is provided a method of driving a display device including a display panel having a capacitive electrode exhibiting an input characteristic of a capacitive load, wherein the capacitive electrode is periodically driven between at least two drive potentials. The display device is an active matrix type liquid crystal display device, and the capacitive electrode is a counter electrode in a liquid crystal display panel of the liquid crystal display device, and is used for changing a driving potential of the capacitive electrode. And providing a period in which the capacitive electrode is connected to a capacitor group having two or more capacitors , the potential of which is pre-biased to a potential between the drive potentials, and wherein the driving applied to the capacitive electrode is performed. A method for driving a display device, characterized in that a change in potential is performed by using charges accumulated in the capacitor group, is provided.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the display device of the present invention, the drive circuit drives the capacitive electrode by periodically changing it between at least two drive potentials. In addition, one or more capacitance groups are provided and have a potential between the driving potentials. Further, the connection control circuit controls the connection between the capacitive electrode and the drive circuit and the connection between the capacitive electrode and the capacitor group. Then, the charge accumulated in the capacitor group is used for the change of the driving potential applied to the capacitive electrode. Thus, the driving power of the capacitive electrode can be reduced, and the power consumption of the display device can be reduced.
[0015]
According to the driving method of the display device, when changing the drive potential of the capacitive electrode, the capacitive electrode is connected to one or more capacitor groups in which the potential is biased in advance to a potential between the drive potentials. There is a period of time. The driving potential applied to the capacitive electrode is changed using the charge stored in the capacitor group. Thus, the driving power of the capacitive electrode can be reduced, and the power consumption of the display device can be reduced.
[0016]
FIG. 1 is a block diagram showing the principle configuration of a drive circuit of a display device according to the present invention, and FIG. 2 is a timing chart for explaining the operation of the drive circuit of FIG. That is, FIG. 2 is a timing chart showing a case where the capacitive electrode (counter electrode) is line-inverted (inverted every one horizontal period). In FIG. 2, reference numeral TH indicates one horizontal period, and TM indicates TM. It shows the first few μs of one horizontal period, and can be set to about 1/10 of one horizontal period.
[0017]
The voltage SC is 2.5 volts, V A is 5 volts and,, V B is zero volts. Furthermore, in the Teimingu view of FIG. 2, it is omitted for the portion of the charge of the initialization of C M1 in FIG. It is to be noted that the above-described respective voltage values and the like are merely examples and do not limit the present invention.
In FIG. 1, reference numeral 1 denotes a capacitive electrode (common electrode: common electrode and storage capacitor electrode) in the display panel 101, 2 denotes a buffer unit that outputs a drive signal SO1 in accordance with an input signal (logic signal) SI, 3 ( Reference numerals 3-1 to 3-n) denote capacitance groups (capacities 1 to n), and reference numeral 10 denotes a connection control unit including the switch unit 4 and the control unit 5.
[0018]
As shown in FIG. 1, for example, a capacitive electrode drive circuit (a storage capacitor electrode drive circuit 111 and a common electrode drive circuit 112) that drives a common electrode (storage capacitor electrode and common electrode) 1 in an active matrix type liquid crystal display device. ) Includes a buffer unit 2, a capacity group 3 (3-1 to 3-n), a switch unit 4, and a control unit 5.
[0019]
The switch unit 4 connects the capacitive electrode 1 to the buffer unit 2 and connects the capacitive electrode 1 to the capacitance group 3 (for example, one of the capacitance groups 3-1 to 3-n). , And control (connection / disconnection control) according to a control signal SS from the control unit 5. That is, the output (SO1) of the buffer unit 2 selected by the switch unit 4 or one of the electrodes (Sc-1 to Sc-n) of one of the capacitances in the capacitance groups 3-1 to 3-n is the capacitance. To the input line (SO2) of the conductive electrode 1.
[0020]
As illustrated in FIG. 2, the control unit 5 controls any one of the electrodes of the capacitors 3-1 to 3-n in the capacitor group 3 for a certain period (T M ) from the edge at which the input signal SI changes (inverts). The switch unit 4 is controlled so that the lines SC-1 to SC-n are connected to the capacitive electrode 1 and the output (drive signal) SO1 of the buffer unit 2 is connected to the capacitive electrode 1 during the other periods. . Here, the potentials of the electrode lines SC-1 to SC-n are set substantially equal to the central potential of the output (inverted voltage) SO1 of the buffer unit 2, so that the buffer unit 2 The current flows and consumes the power of the power supply only during the period when the output SO1 and the capacitive electrode 1 are connected. However, the current does not flow and the power supply does not consume during the other periods.
[0021]
Further, the buffer section 2, the center potential V Mi [= (V A + V B) ÷ 2] output from the SO1 (inversion voltage V A or V of the output of the buffer portion 2 SO1 (inversion voltage V A and V B) Since the potential difference up to B ) only needs to be driven, the current itself can be reduced. That is, according to the electrode driving apparatus of the present invention, the driving potential applied to the capacitive electrode 1: stored (the output of the buffer portion 2 SO1 inversion voltage V A, V B) the change in the capacitor group 3 By using the stored charge, power consumption can be reduced. Although variations in [Delta] V Mi by driving in the electric potential of the electrode lines SC (SC-1~SC-n) ] inversion voltage V centers in the potential of the A and V B V Mi occurs, external capacitance (capacitor group 3 Are set to be sufficiently large (for example, 10 times or more) with respect to the capacitance of the capacitive load, the fluctuation of ΔV Mi can be ignored.
[0022]
Here, the capacitance of the capacitive electrodes C LD, 1 horizontal period T H and the average consumption current Ia Ia = C LD × (V B as the average of the amount of charge moved from V A to V B in 2 horizontal periods represented by -V A) ÷ 4T H. Note the conventional example is shown in FIG. 3, the average consumption current Ib in this case, Ib = C LD × (V B -V A) ÷ 2T H , and becomes double the case of the present invention. However, the load of the capacitive electrode actually has a resistance component, so the difference between the two becomes small.
[0023]
【Example】
Hereinafter, an embodiment of an electrode driving device for a display device according to the present invention will be described with reference to the drawings.
FIG. 3 is a circuit diagram showing one embodiment of a drive circuit of a display device according to the present invention. In the embodiment shown in FIG. 3, reference numeral 1 denotes a capacitive load (C LD ), 2 denotes a buffer unit, 3 denotes a capacitance group (capacitance), 4 denotes a switch unit, 5 denotes a control unit, 6 denotes a reference voltage generation unit, Reference numeral 7 denotes an initialization unit. Here, in FIG. 3, the capacitance of the capacitive load 1 (C LD), for example, about 200~300NF, the operating voltage (inverting voltage) V A 5V Furthermore,, V B has a 0V. Further, the capacitance of the capacitance group 3 (C M1 ) is about 2 to 3 μF, and the reference voltage SC is about 2.5V. The high-potential power supply VDD is 12 V, the low-potential power supply VSS is 0 V, and the output voltage obtained by voltage division of the resistors R1 and R2 is 2.5V. Also, the period of charging the capacitor C M1 defined by the initialization unit 7, a short time immediately after the power is turned on, for example, about several Ms~10ms (is available in this timing, it is shown in Figure 2 Not). The above-described voltage values and the like are merely examples, and do not limit the present invention.
[0024]
The capacitive load 1 is, for example, a common electrode such as a common electrode and a storage capacitor electrode in a display panel (101) of an active matrix type liquid crystal display device, and the buffer unit 2 is driven according to an input signal (logic signal) SI. An operational amplifier (op-amp) that outputs the signal SO1 is provided. Here, in the conventional configuration, the output of the buffer unit 2 is directly supplied to the capacitive load (common electrode) 1.
[0025]
As is clear from the comparison between FIG. 1 and FIG. 3, in the embodiment shown in FIG. 3, the capacitance group 3 is constituted by one capacitance CM1 . The switch unit 4 includes, for example, a delay circuit and an exclusive-OR (EX-OR) gate. The reference voltage generator 6 is configured to reduce the impedance of the voltage divided by the resistors R1 and R2 with an operational amplifier (M2) and output the same. The initialization unit 7 operates immediately after power-on (at the time of initialization). The output voltage of the reference voltage generator 6 is applied to the capacitor C M1 (3) only for a short period of time, and the reference voltage (the high-potential power supply voltage V DD (V B ) and the low-potential power supply voltage VSS (V A ) voltage between (V Mi; V a <V Mi <V B), for example, so as to bias the substantially intermediate voltage (V M ≒ (V a + V B) ÷ 2)). The timing of the switch SW2 in the initializing unit 7 to the ON state, the inverter accumulated electric charge in the capacitor C1 from power is short immediately after power-on until turned off, thereby the capacitance C M1 Are biased to the reference voltage.
[0026]
In the present embodiment, at the time of steady driving, the inverted signal (input signal) SI is differentiated by the delay circuit and the EX-OR gate, and the control signal SS is supplied to the switch unit 4 for a certain period after the change of the input signal SI. Only the capacitive load (common electrode 1) C LD is connected to the capacitance C M1 (3), and during other periods, the capacitive load C LD is connected to the buffer unit 2. That is, every time the input signal SI is inverted, control is performed such that the capacitance CM1 of the capacitance group 3 and the capacitive load CLD are connected for a short time immediately after the inversion, thereby reducing the driving power of the capacitive load. The power consumption of the display device is reduced.
[0027]
FIG. 4 is a circuit diagram showing another embodiment of the drive circuit of the display device according to the present invention. In the present embodiment, the capacitance group 3 is constituted by two capacitances CM11 and CM12 , and an appropriate one of the two capacitances is selected and connected to the capacitive load CLD . That is, the control unit 5, the control unit shown in FIG. 3, further, EX-OR gate, a comparator and latch circuits, the potential (V M1 capacitance C M11 and C M12 constituting the capacitor group 3, V M2) and a buffer section (driving circuit) 2 for potential after driving (V a; compares the potential difference between V B), of these two capacitors (C M1, C M2), the larger one of the capacity of the potential difference and controls the switching unit 4 (SW11, SW12) so as to connect the capacitive load C LD.
[0028]
4, the same reference numerals as those in FIG. 3 indicate the same values as those in FIG. The capacitances of the capacitors C M11 and C M12 correspond to about ten times the capacitive load 1 (C LD ), and are about 2 to 3 μF, respectively. Furthermore, the capacitance C M11, the potential of the C M12 V M1, V M2 is the initial state (immediately after power-on) can several patterns, in the initial state, the capacitance C M11, the potential V M1 of C M12, V There are cases where M2 is set to the same potential and cases where the potentials VM1 and VM2 are set to different potentials.
[0029]
First, when the potentials V M1 and V M2 of the capacitors C M11 and C M12 are set to the same potential in the initial state, some more cases can be considered (logically, the potential between V A and V B). If, can take any value), for example, ▲ 1 ▼ for V M1, V M2 are both 0V, ▲ 2 ▼ V M1, if V M2 are both 2.5V, and, ▲ 3 ▼ V M1, V M2 are both considered, such as the case of 5V is.
[0030]
Specifically, (1) when the potentials V M1 and V M2 of the capacitors C M11 and C M12 in the initial state are both 0 V, charging for initialization is unnecessary, and the reference voltage generator shown in FIG. The circuit such as 6 or the initialization unit 7 becomes unnecessary. Then, as the operation, while going connected is selected, the charge in the capacitor C M11, C M12 is accumulated, the potential V M1, V M2 will be both approaches from 0V to 2.5V. If the ▲ 1 ▼ V M1, V M2 are both 0V is, the initial charge is not required, further, there is an effect that it is possible also to unnecessary circuit for charging, FIG. 4 this initial in the state, ▲ 1 ▼ capacitor C M11, C M12 potential V M1, V M2 is what both showing a configuration corresponding to the case of 0V.
[0031]
(2) When the potentials V M1 and V M2 of the capacitors C M11 and C M12 in the initial state are both 2.5 V, the capacitances C M11 and C M12 that fluctuate around 2.5 V (that is, , Potential V M1 , V M2 ) and select an appropriate one (the larger potential difference) and connect. Further, when the potentials V M1 and V M2 of the capacitors CM 11 and CM 12 in the initial state are both 5 V, the operation is performed in the same manner as the operation of the capacitors CM 11 and CM 12 in the initial state described above. potential V M1, V M2 are both reversed in the case of 0V, the electric potential V M1, V M2 approaches the 2.5V from 5V together.
[0032]
Here, ▲ 2 ▼ V M1, if the V M2 are both 2.5V, or, ▲ 3 ▼ when the V M1, V M2 are both 5V is, the initial charging is necessary, in this case, the initial It provided a charging circuit for charging only one may be configured to divide the said charging circuit into two systems to charge each capacitor C M11, C M12.
Next, when the potentials V M1 and V M2 of the capacitors C M11 and C M12 are set to different potentials in the initial state, some more cases are conceivable (logically, between V A and V B ). If potential, can take any value), for example, ▲ 4 ▼ for V M1, V M2, respectively 0V, 5V, ▲ 5 ▼ V M1, V M2 Gaga respectively 2V, when the 3V like Can be considered. In either of the cases (4) and (5), the operation is to select and connect an appropriate one (the one with the larger potential difference) from the capacitances CM11 and CM12 (that is, the potentials VM1 and VM2 ), potential V M1, V M2 will be approaches to gradually 2.5V.
[0033]
Here, when the potentials V M1 and V M2 of the capacitors C M11 and C M12 are set to different potentials in the initial state (for example, in the case of (4) and (5)), the potentials of the capacitors C M11 and C M12 are changed. There are several ways to charge. Specifically, for example, two circuits such as the above-described reference voltage generator 6 shown in FIG. 3 are provided to generate different reference voltages, respectively, and each of the capacitors C M11 and C M12 is charged by the different reference voltages. method of performing a method of changing the charging time of the capacitor C M11, C M12, or a method of changing the volume itself at each capacitance C M11, C M12, furthermore, such a method to combine the above methods are conceivable.
[0034]
As described above, in the embodiment of FIG. 4, various cases can be considered as described above, but these should be appropriately selected as needed. In any case, as shown in FIG. 4, the switch SW11 in the switch unit 4 controls the connection between the capacitive load C LD (1) and the buffer unit 2 or the capacitance group 3, and the switch SW12 is One of the two capacitances C M1 and C M2 of the capacitance group 3 (the one having a larger potential difference from the potential after driving the buffer unit 2) is selected. That is, when the capacitive load CLD is driven from the low level “L” to the high level “H”, the higher potential capacitor (C M1 or C M2 ) in the capacitor group 3 is selected. When the load CLD is driven from the high level “H” to the low level “L”, the capacitor ( CM1 or CM2 ) having the lower potential in the capacitor group 3 is selected. The configuration of the reference voltage generator 6 and the initialization unit 7 described with reference to FIG. 3 may be included in this embodiment.
[0035]
In the above-described embodiment, for example, a device such as a ceramic capacitor can be used as the capacitor C Mi , and the capacitor can be externally provided in the form of a liquid crystal panel together with a driver IC or the like. In addition, a capacitor other than a ceramic capacitor can be used as the capacitive element, and it is a matter of course that the present invention is not limited to this.
[0036]
Further, in the above description, as the capacitive load, a common electrode such as a common electrode and a storage capacitor electrode in an active matrix type liquid crystal display device is taken as an example. The present invention is not limited to the common electrode drive circuit and the storage electrode drive circuit in the liquid crystal display device described above, and can be applied to a device that drives a capacitive electrode whose input impedance is capacitive in various display devices.
[0037]
【The invention's effect】
As described above in detail, according to the display device and the method of driving the display device of the present invention, by utilizing the fact that the common electrode is a capacitive load, a part of the electric charge is stored in the newly provided capacitance. By reusing, it is possible to reduce the driving power when inverting and driving the capacitive load such as the common electrode of the liquid crystal panel, so that the power consumption of the display device can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a principle configuration of a driving circuit of a display device according to the present invention.
FIG. 2 is a timing chart for explaining the operation of the drive circuit of FIG. 1;
FIG. 3 is a circuit diagram showing one embodiment of a drive circuit of a display device according to the present invention.
FIG. 4 is a circuit diagram showing another embodiment of the drive circuit of the display device according to the present invention.
FIG. 5 is a block diagram illustrating an example of an active matrix liquid crystal display device.
FIG. 6 is a diagram illustrating a configuration of each pixel in the liquid crystal display device of FIG.
FIG. 7 is a timing chart for explaining the operation of the liquid crystal display device of FIG.
FIG. 8 is a diagram showing an equivalent circuit of an example of an active matrix type liquid crystal display device.
FIG. 9 is a block diagram illustrating an example of a driving circuit of a conventional display device.
FIG. 10 is a timing chart for explaining the operation of the drive circuit of FIG. 9;
[Explanation of symbols]
1: Capacitive electrode (common electrode)
2. Drive circuit (buffer unit)
3 (3-1 to 3-n) Capacitance group 4 Switch unit 5 Control unit 6 Reference voltage generation unit 7 Initialization unit 10 Connection control circuit 101 Display panel (LCD panel)
102 data line drive circuit 103 gate line drive circuit 104 thin film transistor (TFT)
105: liquid crystal 111: storage capacitor electrode drive circuit (capacitive electrode drive circuit)
112 ... Common electrode drive circuit (capacitive electrode drive circuit)

Claims (9)

容量性負荷の入力特性を示す容量性電極を有する表示パネルを備える表示装置であって、
該容量性電極を少なくとも2つの駆動電位間で周期的に変化させて駆動する駆動回路と、
該駆動電位の間の電位を持つ2つ以上の容量を備えた容量群と、
前記容量性電極と前記駆動回路との接続、および、該容量性電極と前記容量群との接続を制御する接続制御回路とを具備し、
前記表示装置は、アクティブマトリクス方式の液晶表示装置であり、且つ、前記容量性電極は、該液晶表示装置の液晶表示パネルにおける対向電極であり、
前記容量性電極に印加される前記駆動電位の変化に、前記容量群に蓄積された電荷が利用されるようにしたことを特徴とする表示装置。
A display device including a display panel having a capacitive electrode indicating an input characteristic of a capacitive load,
A drive circuit that drives the capacitive electrode by periodically changing the drive voltage between at least two drive potentials;
A capacitor group including two or more capacitors having a potential between the driving potentials;
A connection control circuit that controls connection between the capacitive electrode and the drive circuit, and connection between the capacitive electrode and the capacitor group,
The display device is an active matrix type liquid crystal display device, and the capacitive electrode is a counter electrode in a liquid crystal display panel of the liquid crystal display device,
A display device, wherein the charge accumulated in the capacitor group is used for a change in the drive potential applied to the capacitive electrode.
前記接続制御回路は、
前記表示パネルの容量性電極と前記駆動回路との接続・切断、および、該容量性電極と前記容量群との接続・切断を行うスイッチ部と、
該スイッチ部のスイッチング動作を、前記容量性電極を駆動する場合は、前記駆動回路の出力が前記駆動電位間で変化した後の一定期間、該容量性電極を前記容量群のいずれか1つの容量と接続するように制御する制御部とを具備することを特徴とする請求項1の表示装置。
The connection control circuit,
A switch unit for connecting / disconnecting the capacitive electrode of the display panel and the drive circuit, and connecting / disconnecting the capacitive electrode and the capacitor group;
When the switching operation of the switch unit drives the capacitive electrode, the capacitive electrode is connected to any one of the capacitance groups for a certain period after the output of the drive circuit changes between the drive potentials. The display device according to claim 1, further comprising a control unit configured to control connection to the display device.
前記容量群は、第1の容量と第2の容量の2つの容量で構成され、前記制御部は、該第1および第2の容量の電位と前記駆動回路の駆動後の電位との電位差を比較し、該第1および第2の容量の内、電位差の大きい一方の容量に接続するように前記スイッチ部を制御するようになっている請求項2の表示装置。The capacitor group is composed of two capacitors, a first capacitor and a second capacitor, and the control unit determines a potential difference between the potential of the first and second capacitors and the potential after driving the driving circuit. 3. The display device according to claim 2, wherein the switch unit is controlled so as to be connected to one of the first and second capacitors having a large potential difference. 前記駆動電位は、第1の駆動電位と第2の駆動電位の2つとされている請求項1の表示装置。The display device according to claim 1, wherein the driving potential is a first driving potential and a second driving potential. 前記容量群は、前記第1および第2の駆動電位のほぼ中間の電位に予めバイアスされた1つの容量で構成されていることを特徴とする請求項4の表示装置。5. The display device according to claim 4, wherein the capacitance group is formed of one capacitance which is biased in advance to a substantially intermediate potential between the first and second drive potentials. 容量性負荷の入力特性を示す容量性電極を有する表示パネルを備え、該容量性電極を少なくとも2つの駆動電位間で周期的に駆動する表示装置の駆動方法であって、A method of driving a display device, comprising: a display panel having a capacitive electrode exhibiting an input characteristic of a capacitive load; and periodically driving the capacitive electrode between at least two drive potentials.
前記表示装置は、アクティブマトリクス方式の液晶表示装置であり、且つ、前記容量性電極は、該液晶表示装置の液晶表示パネルにおける対向電極であり、The display device is an active matrix liquid crystal display device, and the capacitive electrode is a counter electrode in a liquid crystal display panel of the liquid crystal display device,
前記容量性電極の駆動電位を変化させる際に、該容量性電極を、電位が前記駆動電位の間の電位に予めバイアスされた、2つ以上の容量を備えた容量群に接続する期間を設け、前記容量性電極に印加される前記駆動電位の変化を前記容量群に蓄積された電荷を利用して行うようにしたことを特徴とする表示装置の駆動方法。When the drive potential of the capacitive electrode is changed, a period is provided in which the capacitive electrode is connected to a capacitor group including two or more capacitors whose potential is pre-biased to a potential between the drive potentials. A method of driving the display device, wherein the change of the drive potential applied to the capacitive electrode is performed by using charges accumulated in the group of capacitors.
前記容量性電極を容量群に接続する期間は、前記容量性電極の駆動電位を変化させる、初期の一定期間であることを特徴とする請求項6の表示装置の駆動方法。 7. The method according to claim 6, wherein a period during which the capacitive electrode is connected to the capacitor group is a fixed initial period in which a drive potential of the capacitive electrode is changed. 前記容量群が、第1の容量と第2の容量の2つの容量で構成され、前記容量性電極の駆動電位を変化させる際に、前記第1および第2の容量の電位と前記容量性電極の駆動電位との電位差を比較し、電位差の大きい一方の容量を前記容量性電極に接続するようにしたことを特徴とする請求項7の表示装置の駆動方法。 The capacitance group is composed of two capacitances, a first capacitance and a second capacitance, and when changing the driving potential of the capacitive electrode, the potential of the first and second capacitors and the capacitance of the capacitive electrode are changed. 8. The method of driving a display device according to claim 7, wherein a potential difference from the driving potential is compared, and one capacitor having a large potential difference is connected to the capacitive electrode . 前記駆動電位を、第1の駆動電位と第2の駆動電位の2つの電位としたことを特徴とする請求項の表示装置の駆動方法。7. The method according to claim 6 , wherein the driving potential is two potentials, a first driving potential and a second driving potential .
JP27788395A 1995-10-25 1995-10-25 Display device and display device driving method Expired - Fee Related JP3596958B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27788395A JP3596958B2 (en) 1995-10-25 1995-10-25 Display device and display device driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27788395A JP3596958B2 (en) 1995-10-25 1995-10-25 Display device and display device driving method

Publications (2)

Publication Number Publication Date
JPH09120053A JPH09120053A (en) 1997-05-06
JP3596958B2 true JP3596958B2 (en) 2004-12-02

Family

ID=17589625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27788395A Expired - Fee Related JP3596958B2 (en) 1995-10-25 1995-10-25 Display device and display device driving method

Country Status (1)

Country Link
JP (1) JP3596958B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443033B1 (en) * 1997-09-04 2004-08-04 실리콘 이미지, 인크.(델라웨어주 법인) Power saving circuit and method for driving an active matrix display
JP2001312257A (en) 2000-05-02 2001-11-09 Sharp Corp Driving method for capacitive display device
JP3780868B2 (en) * 2001-04-23 2006-05-31 株式会社日立製作所 Liquid crystal display
JP2005031595A (en) * 2003-07-11 2005-02-03 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device, liquid crystal display method, program for the same, and recording medium

Also Published As

Publication number Publication date
JPH09120053A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
JP4100178B2 (en) Display device
JP3744818B2 (en) Signal driving circuit, display device, and electro-optical device
KR20080111233A (en) Driving apparatus for liquid crystal display and liquid crystal display including the same
JPH1130974A (en) Semiconductor for driving control for liquid crystal display device and liquid crystal display device
TW525131B (en) System for driving a liquid crystal display with power saving and cross-talk reduction features
US20040066364A1 (en) Liquid crystal display device and portable terminal device comprising it
US7436385B2 (en) Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof
US20100007591A1 (en) Pixel unit for a display device and driving method thereof
US20210201840A1 (en) Driving circuit of display panel, driving method thereof, and display panel
JPH10222130A (en) Liquid crystal display device
JP3596958B2 (en) Display device and display device driving method
US8164550B2 (en) Liquid crystal display device
JP4062106B2 (en) Display device
JP2005513537A (en) LCD display column driver
JP2002372957A (en) Line driving circuit, electrooptical device and display device
US20060181498A1 (en) Display device
CN113990265B (en) Driving method and driving circuit thereof
JP4353711B2 (en) Common electrode drive circuit for liquid crystal display
JP2003084718A (en) Liquid crystal display element
JP2008107855A (en) Display apparatus
JP4039414B2 (en) Voltage supply circuit, power supply circuit, display driver, electro-optical device, and electronic apparatus
JP4821779B2 (en) Display device
JPH07325556A (en) Gradation voltage generation circuit for liquid crystal display device
JP3077488B2 (en) LCD driver output circuit
KR20030010286A (en) Gate high voltage generation apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees