JP3578029B2 - 電荷転送素子 - Google Patents
電荷転送素子 Download PDFInfo
- Publication number
- JP3578029B2 JP3578029B2 JP36714999A JP36714999A JP3578029B2 JP 3578029 B2 JP3578029 B2 JP 3578029B2 JP 36714999 A JP36714999 A JP 36714999A JP 36714999 A JP36714999 A JP 36714999A JP 3578029 B2 JP3578029 B2 JP 3578029B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- region
- concentration
- vertical
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 224
- 239000012535 impurity Substances 0.000 claims description 159
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000001444 catalytic combustion detection Methods 0.000 description 194
- 108091006146 Channels Proteins 0.000 description 118
- 238000009826 distribution Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 24
- 238000005036 potential barrier Methods 0.000 description 21
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 18
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 230000005684 electric field Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子、遅延素子等に用いられる電荷転送素子に関し、特に、固体撮像素子の垂直電荷転送部から水平電荷転送部へ転送される信号電荷の転送効率を向上させるための転送チャネル構造に関するものである。
【0002】
【従来の技術】
従来用いられている固体撮像素子の平面概略図を図14に示す。図14はインターライン型CCDイメージセンサを示したものである。2次元に配置されたフォトダイオード101の各列に隣接して垂直CCD102が配置され、フォトダイオード101とトランスファーゲート103を介して接続されている。各垂直CCD102の下端は水平CCD104に接続され、水平CCD104の端には増幅器105が接続されている。フォトダイオード101で光電変換された信号電荷は、トランスファーゲート103を介して垂直CCD102に読み出された後、垂直CCD102および水平CCD104で転送され増幅器105で増幅されて出力される。又、フォトダイオード101及び垂直CCD102は、チャネルストッパー106により分離される。
【0003】
図15は垂直CCDと水平CCDの接続部分周辺の平面概略図であり、図16(a)、(b)はそれぞれ図15のA−A’線およびB−B’線に沿った概略断面図である。図15に示されているように、垂直CCDのチャネル140と水平CCDのチャネル141の間には、垂直/水平接続チャネル領域142が形成されている。
【0004】
このような構造は、参考文献例えば特開平11−26749号公報に開示されている。不純物濃度が2×1014/cm3程度のN型基板121の一主面上に、垂直CCDに関しては不純物濃度が1×1016/cm3程度のP型ウェル122が形成され、P型ウェル122中に垂直電荷転送チャネルが形成される不純物濃度1×1017/cm3程度のN型ウェル124が形成される。
【0005】
水平CCDに関しては、不純物濃度が2×1015/cm3程度のP型ウェル123中に水平電荷転送チャネルが形成されるが、水平電荷転送チャネルは、不純物濃度5×1016/cm3程度のN型ウェル125および電位障壁領域となる不純物濃度が3×1016/cm3程度のN−領域126により構成される。
【0006】
さらに、P型ウェル122、123上にはチャネルストッパーとなる不純物濃度が1×1018/cm3程度のP+型半導体領域128が形成され、N型基板121上のP型ウェル(図示せず)中にフォトダイオード101を構成する不純物濃度5×1016/cm3程度のN型半導体領域が形成されている。水平CCDのP型ウェル123のN型基板との接合深さは4μm程度と、垂直CCDのP型ウェル122の2μm程度に比べ深くなっている。
【0007】
上記のように、垂直CCDと水平CCDでN型ウェルおよびP型ウェルが異なるのは、画素の縮小化に伴い垂直CCDでは単位面積当たりの電荷量を増大する必要があり、駆動周波数が高い水平CCDではフリンジ電界を大きくして転送効率を高くする必要があるため、各々別々に最適化するためである。
【0008】
また、N型基板121の表面にはゲート絶縁膜127を介して2層のポリシリコン膜からなるゲート電極110〜118が形成されている。ゲート電極110、112、114、116、118は1層目のポリシリコン膜で形成され、ゲート電極111、113、115、117は2層目のポリシリコン膜で形成されている。垂直CCDにおいてはゲート電極111、112、113、110にそれぞれφV1、φV2、φV3、φV4が印可され、最終ゲート電極114にφV4が印加されている。水平CCDにおいてはゲート電極115と116にφH1が、ゲート電極117と118にφH2がそれぞれ印加されている。
【0009】
図17は、従来の固体撮像装置の垂直CCDから水平CCDへの電荷転送動作を行う場合に、垂直CCDおよび水平CCDの各ゲート電極に印加されるクロックパルスの一例であり、図18は時刻t1〜t6の時の垂直CCDおよび水平CCDのN型ウェル124、125のチャネル電位分布の概略図である。
【0010】
図17、図18より、時刻t1の時、垂直CCDのN型ウェル124内の信号電荷e1、e2は高電圧VVHが印加されているゲート電極112、113下に蓄積されている。この時水平CCDのゲート電極115、116には高電圧VHHが印加されいる。
【0011】
次に、時刻t2の時、クロックパルスφV4が印加されている垂直CCDの最終ゲート電極114に高電圧VVHが印加されることにより、垂直CCDのN型ウェル124と水平CCDのN型ウェル125が電気的に導通され、信号電荷e1はゲート電極115下を通りゲート電極116下に形成される電荷蓄積領域に向かって転送され始める。ここで、次の信号電荷e2は、垂直CCDの高電圧VVHが印加されているゲート電極110、112、113下に蓄積されている。
【0012】
次に、時刻t3の時、クロックパルスφV2が印加されているゲート電極112に低電圧VVLが、続いて、クロックパルスφV1が印加されているゲート電極111に高電圧VVHが印加され、信号電荷e1は、ゲート電極115下を通りゲート電極116下に形成される電荷蓄積領域に向かって押し出される。ここで、次の信号電荷e2は、高電圧VVHが印加されているゲート電極110、111、113下に蓄積されている。
【0013】
次に、時刻t4の時には、クロツクパルスφV3が印加されているゲート電極113に低電圧VVLが印加され、信号電荷e1は、ゲート電極115下を通りゲート電極116下に形成される電荷蓄積領域に向かって更に押し出される。ここで、次の信号電荷e2は、高電圧VVHが印加されているゲート電極110、111下に蓄積されている。
【0014】
次に時刻t5の時に、クロックパルスφV2が印加されているゲート電極112に高電圧VVHが、クロックパルスφV4が印加されているゲート電極110および最終ゲート電極114に低電圧VVLが印加され、垂直CCDのN型ウェルと水平CCDのN型ウェルは電気的に分離される。ここで、次の信号電荷e2は、高電圧VVHが印加されているゲート電極111、112下に蓄積されている。
【0015】
最後に、時刻t6の時に、クロックパルスφV3が印加されているゲート電極113に高電圧VVHが、クロックパルスφV1が印加されているゲート電極111に低電圧VVLが印加され、垂直CCDから水平CCDへの一水平操作線分の電荷転送動作が完了する。
【0016】
その後、φH1、φH2に相補パルスを印加することで水平CCDに転送された信号電荷e1を出力部まで転送し、時刻t1の時の初期状態に戻る。
【0017】
以降、この動作を繰り返すことにより信号電荷は、垂直CCD102から水平CCD104へと転送されていく。
【0018】
【発明が解決しようとする課題】
しかしながら、上述したような従来の固体撮像素子は、チップサイズの縮小化または画素数の多画素化に伴い画素サイズの縮小化が行われており、垂直CCDの面積が縮小化している。画素サイズの縮小化に伴うダイナミックレンジ等の画質の劣化を抑えるには、単位面積当たりの垂直CCDの転送電荷量の向上が必要である。
【0019】
そこで、転送電荷量を増大させたCCDが発明され、特開昭57−7964号公報に開示されている。図19(a)、(b)はそれぞれ上記公報に記載されているCCDの概略平面図、図19(a)のD−D’線概略断面図である。図19(b)は図16(a)に示した断面に相当する。不純物濃度が2×1014/cm3程度N型基板221の一主面上に、不純物濃度が1×1016/cm3程度のP型ウェル222が形成され、P型ウェル222中に、不純物濃度1×1017/cm3程度のN型ウェル224と、電荷転送方法に沿ってN型ウェルの両側にN型ウェルよりも不純物濃度が1.2〜2倍程度高濃度のN+型領域229が形成され、N型ウェル224とN+型領域229が電荷転送チャネルを構成している。さらに、その外側には1×1018/cm3程度のP+チャネルストッパーとなるP+型領域228が形成されている。
【0020】
N型基板221の表面にはゲート絶縁膜227を介して1層目のポリシリコン膜からなるゲート電極210、212、2層目のポリシリコン膜からなるゲート電極211、213が形成されている。ゲート電極210〜213に順に、一例として図17に示したクロックパルスφV1、φV2、φV3、φV4をそれぞれ印加することで、信号電荷をφV1からφV4に向かって転送する。
【0021】
図19に示したCCDが図16のものと比べて転送電荷量が増大する理由を図20を用いて説明する。図20は図19(b)のE−E’線方向(実線)および図16(a)のC−C’線方向(点線)に沿った、電荷量がゼロの場合と信号電荷が蓄積されている場合の電位分布の概略図を示している。図中、電位は下向きが正である。電荷量がゼロの場合をまず説明する。P+型領域128と接する領域では、P+型領域128からN型ウェル124に向かって電位が高くなっていき、この時の電位の傾きはN型ウェル124の不純物濃度に比例する。N型ウェル124の幅が十分に広い場合には、N型ウェル124の電位はゲート電極に印加される電圧で決まる電位まで高くなり、その後はその電位で一定となる。
【0022】
又、図20の点線で示すようにN型ウェル124が狭い場合には、両側のP+型領域128からの電位の曲がりが接続し、N型ウェル124に電位の平坦な領域が形成されない。この場合には、ゲート電極に同じ電圧を印加しても、N型ウェル124の中央部の電位はN型ウェル幅が広い時の電位よりも低くなる。以上のような現象は、ナローチャネル効果と呼ばれるものである。
【0023】
前述したように、N型ウェルでの電位の曲がりはN型ウェルの不純物濃度を上げることで急峻にすることができる。従って、P+型領域228と接する領域に不純物濃度の高いN+型領域229を形成した図19の構造の電位分布(実線)は、点線で示した図16の場合よりも電位の曲がりが急峻となり、N型ウェル中に電位が平坦な領域が形成されている。つまりナローチャネル効果が抑えられていることがわかる。この電位分布は、N+型領域229の濃度と幅によって決まる。
【0024】
次に、信号電荷が蓄積されている場合を説明する。信号電荷である電子は、N型ウェル中の電位の高い所から蓄積され、電位が平坦な領域が左右に広がると共に電位が低下する。図20は、前述の2つの型のCCDのN型ウェルの電位が等しくなるような電荷がそれぞれ蓄積された状態を示している。P+型領域228と接するN+型領域229とN型ウェル224の電位は、図中の実線で表され、前述したのと同じ理由で図19の構造の方が急峻であり、N型ウェル中の電位の平坦な領域も広くなっている。電荷転送素子には高電圧と低電圧の2値のパルスが印加されるが、単位振幅電圧当たりの転送電荷量は、この電位の平坦な領域とゲート電極間の容量(チャネル−ゲート電極間容量)に比例する。つまり、N型ウェル中の電位の平坦な領域の広い図19の構造の方が、チャネル−ゲート電極間容量が大きく、単位振幅電圧当たりの転送電荷量も大きい。転送電荷量は、この単位振幅電圧当たりの電荷量を電圧振幅の範囲で積分したものであるが、低消費電力化の流れの中、電荷転送能力は単位振幅電圧当たりの電荷量で評価すべきである。つまり図19の構造の方が電荷転送能力が高いと考える。
【0025】
しかしながら、このような転送電荷量が増大した電荷転送素子をCCDイメージセンサの垂直CCDに適用した場合に、垂直CCDと水平CCDの接続部をどのように設計するか、つまり垂直CCDのN+型領域229をどのような形にするかの開示はない。
【0026】
図21に示すように、N+型領域229が垂直CCD全体に形成されたCCDイメージセンサを試作したところ、黒線不良率は従来構造の0%から約30%に悪化した。黒線不良とは映像上に縦線状のノイズであり、垂直/水平CCD接続部の転送効率が悪いことが主な原因である。シミュレーションから、この原因は垂直/水平CCD接続部に電位障壁が形成されるためであることが分かった。
【0027】
図22(a)、(b)は、それぞれ最終ゲート電極114端からのN+型領域229の終端位置を0μm、最終ゲート電極114内部方向(水平CCDから離れる方向)に0.3μmとした場合の、F−F’線方向に沿ったチャネル電位分布のシミュレーション結果である。それぞれ、最終ゲート電極114に高電圧(0V)(点線、図17の時刻t4に相当)および低電圧(−10V)(実線、図17の時刻t5に相当)を印加した場合を示している。N+型領域229端が最終ゲート電極114端から0.3μm離れて形成されると、最終ゲート電極下で転送方向(水平CCD方向)に電位障壁が形成され、これにより垂直CCDから水平CCDへの電子の転送効率が劣化する。これが黒線不良の原因と考えられる。マスクは最終ゲート電極114端とN+型領域229端は一致しているが、ポリシリ電極の加工精度やマスクの位置合わせ精度から、最大0.4μm程度はばらつきが生じる。このばらつきが、試作したCCDイメージセンサで黒線不良率が悪化した原因と考えられる。
【0028】
次に、N+型領域端が最終ゲート電極114の内部方向に離れた場合に、転送方向に電位障壁が形成される理由を説明する。図23(a)、(b)は、それぞれN+型領域229をあるゲート電極下(図23ではゲート電極212下)で止めた場合の概略平面図、およびG−G’線方向のチャネル電位分布の概略図である。図20に示したように、N型ウェルの不純物濃度が同じ場合、N+型領域のある垂直CCDの電位の方がN+型領域のないものに比べて高い。これにより、電荷転送方向に電位障壁VBが形成され、転送不良が発生する。
【0029】
本発明の目的は、N型ウェルの両側にN+型領域を持つ垂直CCDを有し、垂直CCDから水平CCDに向かって電位の障壁を形成することなく、垂直CCDと水平CCDを接続することにより、転送不良の発生をなくし、黒線不良と呼ばれる縦線状の異常等が発生しない電荷転送素子を提供することにある。
【0030】
【課題を解決するための手段】
本発明の電荷転送素子は、信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第1外側高濃度不純物領域があって前記第1外側不純物領域が中央の低不純物濃度で一導電型の第1内部低濃度不純物領域を挟む構成の第1混合チャネル領域を含み、前記第1混合チャネル領域は、前記垂直電荷転送部を覆う垂直電荷転送電極群の内の任意の1電極である接続垂直電荷転送電極下の途中まで形成され、その位置から水平電荷転送部方向の垂直電荷転送部が、高不純物濃度で一導電型の第1高濃度不純物領域で形成されていることを特徴とする。
【0031】
本発明の第1の電荷転送素子は、次のいずれかの適用形態を採る。即ち、前記接続垂直電荷転送電極が、前記電荷転送電極群の内、最も水平電荷転送部に近い電極である;前記第1混合チャネル領域を構成する両側の前記第1外側高濃度不純物領域は、前記接続垂直電荷転送電極下において、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第1高濃度不純物領域に直結する形状をなす;電荷転送方向に垂直な方向の幅が、前記第1高濃度不純物領域は、前記第1混合チャネル領域と同じである、というものである。
【0033】
本発明の第3の電荷転送素子は、信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第1外側高濃度不純物領域があって前記第1外側不純物領域が中央の低不純物濃度で一導電型の第1内部低濃度不純物領域を挟む構成の第1混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第2外側高濃度不純物領域があって前記第2外側不純物領域が中央の低不純物濃度で一導電型の第2内部低濃度不純物領域を挟む構成の第2混合チャネル領域を含み、前記第1混合チャネル領域は、前記第2混合チャネル領域に接続され、前記第2混合チャネル領域は、前記接続チャネル部を覆う接続チャネル電極下の途中まで形成され、その位置から水平電荷転送素子方向の接続チャネル部が、高不純物濃度で一導電型の第2高濃度不純物領域で形成されていることを特徴とする。本発明の第3の電荷転送素子は、次のいずれかの適用形態を採る。即ち、前記第2混合チャネル領域を構成する両側の前記第2外側高濃度不純物領域は、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第2高濃度不純物領域に直結する形状をなす;電荷転送方向に垂直な方向において、前記第2高濃度不純物領域は、前記第2混合チャネル領域と同じ幅である;前記第1混合チャネル領域の前記第1外側高濃度不純物領域及び前記第1内部低濃度不純物領域の電荷転送方向に垂直な方向の幅が、それぞれ前記第2混合チャネル領域の前記第2外側高濃度不純物領域及び前記第2内部低濃度不純物領域と同じである;前記第1混合チャネル領域の前記第1外側高濃度不純物領域の不純物濃度及び前記第1内部低濃度不純物領域の不純物濃度が、それぞれ前記第2混合チャネル領域の前記第2外側高濃度不純物領域の不純物濃度及び前記第2内部低 濃度不純物領域と等しい、という形態を採る。
【0034】
本発明の第4の電荷転送素子は、信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第1外側高濃度不純物領域があって前記第1外側不純物領域が中央の低不純物濃度で一導電型の第1内部低濃度不純物領域を挟む構成の第1混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第2外側高濃度不純物領域があって前記第2外側不純物領域が中央の低不純物濃度で一導電型の第2内部低濃度不純物領域を挟む構成の第2混合チャネル領域を含み、前記第1混合チャネル領域は、前記第2混合チャネル領域に接続され、前記第2混合チャネル領域は、前記水平電荷転送部を構成する水平電荷転送チャネル領域まで延在して、前記水平電荷転送チャネル領域と前記水平電荷転送チャネル領域の前記垂直電荷転送部側で連結し、前記水平電荷転送部は、前記水平電荷転送チャネル領域をその電荷転送方向に対して垂直な切断面で切断したとき、少なくとも前記垂直電荷転送部側に高不純物濃度で一導電型の側部高濃度不純物領域を有しており、垂直電荷転送部側の前記側部高濃度不純物領域は前記第2外側高濃度不純物領域と連結して高濃度不純物領域を構成していることを特徴とする。
【0035】
本発明の第4の電荷転送素子は、次のいずれかの適用形態を採る。即ち、前記側部高濃度不純物領域が、前記水平電荷転送部の電荷転送方向に沿って両側に形成されている;前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記水平電荷転送部の電荷転送方向に2分割されており、2分割された側部高濃度不純物領域は、それぞれ前記両側の第2外側高濃度不純物領域と連結して、それぞれL字型の高濃度不純物領域を構成する;前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記両側の第2外側高濃度不純物領域と連結してπ字型の高濃度不純物領域を構成する、というものである。
【0036】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。図1は、本発明の第1の実施形態の第1の実施例を説明するための、垂直CCDと水平CCDの接続部周辺の平面概略図であり、図2および図3(a)に図1のS−S’線断面およびT−T’線断面の概略図を示す。図3(b)はT−T’線方向に沿ったN型チャネル領域のチャネル電位分布の概略図を示している。ここでチャネル電位とは、チャネルが形成されるN型チャネル領域(N型ウェル24とN+型領域291)で電位が一番高い位置の電位である。
【0037】
まず、不純物濃度が2×1014/cm3程度のN型基板21の一主面上に、垂直CCDに関しては不純物濃度が1×1016/cm3程度のP型ウェル22が形成され、P型ウェル22中に垂直電荷転送チャネルが形成される不純物濃度1×1017/cm3程度のN型ウェル24と、電荷転送方向に沿ってN型ウェルの両側にN型ウェルよりも不純物濃度が1.2〜2倍程度高濃度のN+型領域291が形成され、水平CCDに関しては、不純物濃度が2×1015/cm3程度のP型ウェル23が形成され、P型ウェル23中に電荷蓄積領域が形成される不純物濃度7×1016/cm3程度のN++型領域293および電位障壁領域となる不純物濃度が5×1016/cm3程度のN+型領域292が形成されている。N+型領域292、N++型領域293は、従来例と同様に垂直/水平接続チャネル領域42と水平CCDチャネル41にN型ウェル25を形成し、そこにN型不純物を追加することでN++型領域293、さらに後述する1層目のポリシリコン膜14、16、18をマスクにP型不純物を追加することでN+型領域292を形成する。
【0038】
さらに、P型ウェル22、23上にはチャネルストッパーとなる不純物濃度が1×1018/cm3程度のP+型領域28が形成され、N型基板21上のP型ウェル中にフォトダイオードを構成する不純物濃度5×1016/cm3程度のN型半導体領域(図示せず)が、従来例と同様に形成されている。図16(b)に示した従来例と同様に、水平CCDのP型ウェル23のN型基板との接合深さは4μm程度と、垂直CCDのP型ウェル22の2μm程度に比べ深くなっている。その理由は従来例で説明したのと同じで、画素の縮小化に伴い垂直CCDでは単位面積当たりの電荷量を増大する必要があり、駆動周波数が高い水平CCDではフリンジ電界を大きくして転送効率を高くする必要があるため、各々別々に最適化するためである。
【0039】
また、N型基板21の表面にはゲート絶縁膜27を介して2層のポリシリコン膜からなるゲート電極13〜18が形成されている。ゲート電極14、16、18は1層目のポリシリコン膜で形成され、ゲート電極13、15、17は2層目のポリシリコン膜で形成されている。ゲート電極13にはφV3、最終ゲート電極14にはφV4が印加され、ゲート電極15と16にφH1が、ゲート電極17と18にφH2がそれぞれ印加されている。図示されていないその他のゲート電極への印加パルス名は従来例と同じである。また各パルスのタイミングも従来例と同様なので説明を省略する。
【0040】
垂直CCDチャネル領域が、図19の場合と同様にN型ウェル24の転送方向の両側にN+型領域291を持つ構造となっており、本実施形態が図15に示した従来例と異なる点は、まず、左右のN+型領域291が垂直CCDの最終ゲート電極14下で合体し、垂直/水平接続チャネル領域42に到るまでN+型領域で構成される点である。又、垂直/水平接続チャネル領域42以降は、垂直/水平接続チャネル領域42及び水平CCDチャネル領域41の一部が電位障壁N+型領域292で構成され、電位障壁N+型領域292を収容する領域がN++型領域293となっている点である。
【0041】
図4に図1のU−U’線およびV−V’線断面の電位分布の概略図を示すが、N型ウェルの両側にN+型領域があるU−U’線よりも全体がN+型領域となっているV−V’線の方が、N型チャネル領域の中央の電位(チャネル電位)が高くなっている。従って、最終ゲート電極14下のN型チャネル領域のチャネル電位分布は、水平CCD側の方が高くなる。
【0042】
図3(b)は、図1のT−T’線方向に沿った断面のN型チャネル領域のチャネル電位分布の概略図を示している。図17の時刻t5の時の電圧を、各電極に印加した場合を示している。垂直CCDから水平CCDに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。本実施例では、N+型領域が最終ゲート電極14下で接続されているが、如何なるゲート下でN+型領域を接続したとしても電荷転送方向に向かってチャネル電位が高くなるので、垂直/水平接続チャネル領域42で接続してもよいのは明らかである。
【0043】
次に、第1の実施形態の第2の実施例を図5、6を用いて説明する。図5、図6は第1の実施形態の第2の実施例を説明するための、垂直CCDと水平CCDの接続部周辺の平面概略図であり、図6(a)、(b)は、それぞれ図5のT1−T1’線断面の概略略図、およびN型チャネル領域のチャネル電位分布の概略図を示している。図1に示した第1の実施例と同じ構造については同じ記号で表わしている。
【0044】
第2の実施例が第1の実施例と異なる点は、垂直CCDの両側のN+型領域291を離したまま、垂直/水平接続チャネル領域42のN+型領域292と接続している点である。第1の実施例と同様に垂直/水平接続チャネル領域と水平CCDチャネル領域にN型ウェル25を形成し、そこにN型不純物を追加することでN++型領域293、さらに1層目のポリシリコン膜14、16、18をマスクにP型不純物を追加することでN+型領域292、N−型領域261を形成する。図6(b)は、図1のT1−T1’線方向に沿ったN型チャネル領域のチャネル電位分布の概略図を示している。図17の時刻t5の時の電圧を、各電極に印加した場合を示している。垂直CCDから水平CCDに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。
【0045】
図7は、第1の実施形態の第3の実施例を説明するための、垂直CCDと水平CCDの接続部周辺の平面概略図であり、図8(a)、(b)は、それぞれ図7のW−W’線断面の概略図、およびN型チャネル領域のチャネル電位分布の概略図を示している。図1に示した第1の実施例と同じ構造については同じ記号で表わしている。
【0046】
第3の実施例が、図1に示した第1の実施例と異なる点は、左右のN+型領域291が最終ゲート電極14下で水平CCDに向かって徐々に広がりつつ合体する点である。左右のN+型領域291が広がって行く領域では、N型チャネル領域のチャネル電位は転送方向に沿って徐々に高くなっていく。したがって、図8(b)に示したようにW−W’線断面のN型チャネル領域のチャネル電位分布は、最終ゲート電極下で電位勾配を持つ領域が形成される。これにより、第1の実施例と比べて垂直CCDから水平CCDへの転送時間が短縮され、転送がより良好に行なえる。本実施例では、N+型領域291が最終ゲート電極14下で合体しているが、如何なるゲート下でN+型領域291を徐々に広げて合体したとしても電荷転送方向に向かって電位が高くなる電位勾配が形成されるので、第2の実施例のように、垂直/水平接続チャネル領域42で接続してもよいのは明らかである。
【0047】
次に、本発明の第2の実施形態について説明する。図9は、本発明の第2の実施形態を説明するための、垂直CCDと水平CCDの接続部周辺の平面概略図であり、図10(a)、(b)にそれぞれ図9のX−X’線断面の概略図、およびN型チャネル領域のチャネル電位分布の概略図を示している。図1に示した第1の実施形態の第1の実施例と同じ構造については同じ記号で表わしている。
【0048】
第2の実施形態が、図1に示した第1の実施形態の第1の実施例と異なる点は、N+型領域591及びN+型領域592で構成するN+型領域が垂直/水平接続チャネル領域42下で終端されている点である。又、垂直/水平接続チャネル領域42下のN+型領域592は、第1の実施形態の第2の実施例と同様にして形成されるので詳細な説明は省略する。
【0049】
ここで、垂直CCDから水平CCDに電荷が転送され始める図17の時刻t2では、最終ゲート電極14に高電圧(例えば0V)、水平CCDゲート電極16に高電圧(例えば3V)が印加される。その時のチャネル電位は、最終の垂直CCDゲート電極14下が約2V、水平CCDゲート電極16下が約10Vとなっており、電位差は約8Vある。また微細加工技術の進展により、垂直/水平接続チャネル領域42の内、水平CCDゲート電極15下(垂直CCDゲート電極14―水平CCDゲート電極16間距離)および水平CCDゲート電極16下のチャネル長を各1μm程度に設計できる。すなわち、垂直/水平接続チャネル領域42の長さを2μm程度に設計できる。
【0050】
8V程度の電位差をゲート長2μm程度のゲート電極両端に与えた場合、フリンジ電界によってチャネル全体に渡って電界がかかるようになる。このようにフリンジ電界がかかっている最終の垂直CCDゲート電極14から水平CCDチャネル41の範囲でN+型領域591及びN+型領域592で構成するN+型領域を終端したとしても、図23(b)で見られるようなN+型領域を終端したことによる電位障壁の形成は、フリンジ電界によって抑制される。つまり本実施形態の構造とすることで、垂直CCDから水平CCDに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。
【0051】
この効果をシミュレーションによって確かめた。図11(a)、(b)は、それぞれ最終の垂直CCDゲート電極14端からのN+型領域591及びN+型領域592で構成するN+型領域の終端位置を垂直/水平接続チャネル領域42内部方向(厳密にはN+型領域592が水平CCDに近づく方向)に0.4μmとした場合と、最終の垂直CCDゲート電極14内部方向(厳密にはN+型領域591が水平CCDから離れる方向)に0.2μmとした場合の、X−X’線方向に沿ったチャネル電位分布のシミュレーション結果である。それぞれ、最終の垂直CCDゲート電極14に高電圧(0V)(点線、図17の時刻t4に相当)および低電圧(−10V)(実線、図17の時刻t5に相当)を印加した場合を示している。横軸の左端は垂直/水平接続チャネル領域42と水平CCDチャネル41の接点となっている。
【0052】
図11(a)より、N+型領域591及びN+型領域592で構成するN+型領域端が垂直/水平接続チャネル領域42内にある場合には、フリンジ電界により水平CCDに向かう電界が形成され電位障壁は形成されていないことが分かる。N+型領域591及びN+型領域592で構成するN+型領域を垂直/水平接続チャネル領域42全体に形成した場合には、X−X’線に沿うと水平CCDゲート電極16下でN+型領域が終端される。あるゲート電極下でN+型領域を終端すると、チャネル幅が変化しない場合には図23で示したように電位障壁が形成される。しかし垂直CCDよりも水平CCDの方がチャネル幅が広く、また、図13で説明するように水平CCDのN型チャネル端から中央に向かって電界が形成されるため、図23で見られた電位障壁は形成されない。
【0053】
以上のように、フリンジ電界は垂直/水平接続チャネル領域42全体に渡って形成されているので、その領域でN+型領域591及びN+型領域592で構成するN+型領域を終端すれば電位障壁は形成されない。フリンジ電界は最終の垂直CCDゲート電極14内部方向にも形成される。図22のシミュレーション結果では、最終の垂直CCDゲート電極114端からのN+型領域229の終端位置が最終ゲート電極内部方向に0.3μmの場合には電位障壁が形成されたが、図11(b)より、その距離が0.2μmまでなら電位障壁が形成されないことが分かる。
【0054】
次に、本発明の第3の実施形態について説明する。図12は、本発明の第3の実施形態を説明するための、垂直CCDと水平CCDの接続部周辺の平面概略図であり、図13(a)、(b)にそれぞれ図12のY−Y’線断面の概略図、およびN型チャネル領域のチャネル電位分布の概略図を示す。図1に示した第1の実施形態の第1の実施例と同じ構造については同じ記号で表わしている。
【0055】
第3の実施形態が、図1に示した第1の実施形態の第1の実施例と異なる点は、
まず、垂直/水平接続チャネル領域42に於いて、電荷転送方向に沿ってN−型領域261の両側にN+型領域692が形成され、垂直CCDのN+型領域691と接続している点である。
【0056】
次に、水平CCDに於いて電荷蓄積領域となる不純物濃度5×1016/cm3程度のN型ウェル64と、電位障壁領域となる不純物濃度3×1016/cm3程度のN−型領域261の電荷転送方向(図で水平方向)に沿って、垂直CCD側にそれぞれN+型領域301、302が形成され、垂直/水平接続チャネル領域42のN+型領域692と接続されている点である。
【0057】
N+型領域301、302の不純物濃度は、それぞれN型ウェル64とN−型領域261の1.2〜2倍程度高く、垂直/水平接続チャネル領域42のN+型領域692の不純物濃度はN−型領域261の1.2〜2倍程度高くなっている。図12に示した垂直/水平接続チャネル領域42と水平CCDチャネル41の不純物構造を製造する方法を説明する。まず、従来例と同様に垂直/水平接続チャネル領域42と水平CCDチャネル41にN型ウェル64を形成し、N+型領域691とN+型領域692が繋がったパターンでN型不純物を追加する。次に水平CCDのN+型領域301、302が繋がったパターンでN型不純物を追加する。次に1層目のポリシリコン膜14、16、18をマスクにP型不純物を追加注入することでN−型領域261、N+型領域301、692を形成する。
【0058】
垂直CCDと垂直/水平接続チャネル領域42に渡ってN+型領域が形成されているので、図23(b)に示した電位障壁は形成されない。
【0059】
一方、水平CCDに於いては、図12のY−Y’線方向に沿ったチャネル電位分布は 図13(b)の点線に示すように、N+型領域301がない状態で水平CCDゲート電極16下の電位が垂直CCDから水平CCDに向かって緩やかに高くなっている。これは、図1で説明したように水平CCDではフリンジ電界を大きくして転送効率を高めるようにN型ウェル、P型ウェルを設計しているため、水平CCDチャネル41端から中央に向かって電位の勾配が緩やかになっている。N+型領域301を形成した場合、N+型領域301で電位の勾配が急になるが、N+型領域301が離れている距離は1μm以下と小さく、2次元効果によりN+型領域301が形成されていないY−Y’線断面の電位も勾配が急になり、電位の障壁は形成されない。この電位分布はN+型領域の濃度と幅によって決まる。この電位の勾配が急になることで、水平CCDチャネル41で電位の平坦な領域が拡大し、図20で説明したのと同じ理由で転送電荷量を増大することができると共に、垂直CCDから水平CCDへの転送時間を短縮することができる。つまり垂直CCDと水平CCDにN+型領域が形成され、それらが接続された構造にすることで、垂直CCDから水平CCDに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。
【0060】
本実施形態では、N+型領域301が垂直/水平接続チャネル領域42と水平CCDチャネル41の接続点付近で離れ、2つのL字型となっているが、N+型領域の寸法や不純物濃度を電位障壁の形成されない値にすることで、その領域で連続にπ字型に形成することもできる。この場合には、N+型領域692と301との横方向の位置ずれ等を考慮する必要はなくなるので、製造ばらつきが小さくなる。
【0061】
また、本実施形態では、水平CCDのN+型領域301を垂直CCD側のみに形成したが、電荷転送方向に添った反対側(垂直CCDから遠い側)に形成しても、つまり水平CCDのN型ウェルの電荷転送方向に沿った両側に形成してもよい。この場合には、新たに形成したN+型領域で電位の勾配が急になるので、更に転送電荷量を増大することができる。
【0062】
また、本実施形態で、垂直CCDのN+型領域691、垂直/水平接続チャネル領域のN+型領域692、水平CCDのN+領域301、302を形成する時に、これらN+型領域の全てにN型不純物が追加されるマスクを利用して、同時に形成することもできる。そのとき追加するN型不純物濃度は、N+型領域の一つの目的は転送電荷量の増大であるため、単位画素の縮小という面積的制約の大きい垂直CCDのN+型領域の不純物濃度になるように調整するのがその一例である。水平CCDの転送電荷量は、その幅を広げることで容易に増大することができるからである。上記N+型領域を同時に形成することで、それぞれのN+型領域間の位置ずれ等による製造ばらつきを考える必要はなく、また、製造工程を短縮することができ低価格化が可能となる。また、上述した本実施形態からの変形は、それぞれ組み合わせて実施してもよいことは明らかである。
【0063】
さらに、第1の実施形態では水平CCD全体をN+型領域292、293としたが、第1の実施形態の水平CCDを第3の実施形態の水平CCDのように、一部にN+型領域が形成された型にしてもよいのは明らかである。
【0064】
上述した第1〜3の実施形態では、垂直CCDと水平CCDでN型ウェルとP型ウェルを別々に形成したが、共通として製造工程を短縮したCCDイメージセンサにも同様に適用できる。このようなCCDは電荷量、駆動電圧、駆動周波数等の特性が劣化するが、低価格でありその特性でも使用可能な用途は存在する。また水平CCDの電荷蓄積領域と電位障壁領域の形成方法として、両領域に共通のN型領域を形成した後、電位障壁領域にP型不純物を追加して形成する方法について説明したが、両領域に共通のN型領域を形成した後、電荷蓄積領域にN型不純物を追加して形成してもよい。ただその場合には、1層目のポリシリコンを電位障壁領域上に形成する。
【0065】
また、転送される電荷が電子の場合について説明したが、電荷が正孔の場合にも、N型とP型の不純物を入れ替え、印加する電圧の向きを逆にすれば、同様に説明できる。またゲート絶縁膜は酸化膜に限定した訳ではなく、酸化膜と窒化膜の積層構造でもよい。ゲート電極が2層のポリシリコンで形成されている場合を説明したが、単層や3層などのポリシリコンで形成されていてもよい。また、電荷転送方法も垂直CCDが4相以外の2相や3相等に、水平CCDが2相以外の3相や4相等に適用できるのは明らかである。
【0066】
【発明の効果】
以上に説明したように本発明による電荷転送素子によれば、N型ウェルの両側にN+型領域を持つ垂直CCDにおいて、一例として、垂直CCDの最終ゲート電極下のチャネルの不純物構成を水平CCD側の概略半分を全てN+型領域とすることにより、垂直CCDから水平CCDに向かって電位の障壁が形成されることなく、垂直CCDと水平CCDを接続することができ、転送不良の発生をなくし、黒線不良と呼ばれる縦線状の異常等の発生を抑制できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の第1の実施例の電荷転送素子の垂直CCDと水平CCDの接続部周辺の平面概略図である。
【図2】図1のS−S’線の断面概略図である。
【図3】図1のT−T’線の断面概略図及びN型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図4】図1のU−U’線及びV−V’線断面の電位分布の概略図である。
【図5】本発明の第1の実施形態の第2の実施例の電荷転送素子の垂直CCDと水平CCDの接続部周辺の平面概略図である。
【図6】図5のT1−T1’線の断面概略図及びN型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である
【図7】本発明の第1の実施形態の第3の実施例の電荷転送素子の垂直CCDと水平CCDの接続部周辺の平面概略図である。
【図8】図7のW−W’線の断面概略図及びN型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図9】本発明の第2の実施形態の電荷転送素子の垂直CCDと水平CCDの接続部周辺の平面概略図である。
【図10】図9のX−X’線の断面概略図及びN型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図11】図9の最終垂直CCDゲート電極14端近傍のX−X’線方向に沿ったチャネル電位分布のシミュレーション結果である。
【図12】本発明の第3の実施の形態の電荷転送素子の垂直CCDと水平CCDの接続部周辺の平面概略図である。
【図13】図12Y−Y’線の断面概略図及びN型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図14】従来の固体撮像装置の平面概略図である。
【図15】従来の電荷転送素子の垂直CCDと水平CCDの接続部分周辺の平面概略図である。
【図16】図15のA−A線’及びB−B’線に沿った概略断面図である。
【図17】従来の電荷転送素子の垂直CCDから水平CCDへの電荷転送動作を行う場合の、垂直CCDおよび水平CCDの各ゲート電極に印加されるクロックパルスを表わす図である。
【図18】図17の時刻t1〜t6の時の垂直CCDおよび水平CCDのN型ウェルのチャネル電位分布の概略図である。
【図19】公知文献に記載されている電荷転送素子の概略平面図及び概略断面図である。
【図20】図19のE−E’線方向及び図16のC−C’線方向に沿った、電荷量がゼロの場合と信号電荷が蓄積されている場合の電位分布の概略図である。
【図21】N+型領域229が垂直CCD全体に形成された電荷転送素子の垂直CCDと水平CCDの接続部周辺の概略平面図である。
【図22】最終垂直CCDゲート電極114端近傍のF−F’線方向に沿ったチャネル電位分布のシミュレーション結果である。
【図23】N+型領域229の終端部の概略平面図及びG−G’線方向のチャネル電位分布の概略図である。
【符号の説明】
13、14、110、111、112、113、114、210、211、212、213 垂直CCDゲート電極
15、16、17、18、115,116、117、118 水平CCDゲート電極
21、121、221 N型基板
22、23、122、123、222 P型ウェル
24、25、54、64、124、125、224 N型ウェル
27、127、227 ゲート絶縁膜
28、128、228 P+型領域
40、140 垂直CCDチャネル
41、141 水平CCDチャネル
42、142 垂直/水平接続チャネル領域
101 フォトダイオード
102 垂直CCD
103 トランスファーゲート
104 水平CCD
105 増幅器
106 チャネルストッパー
126、261 N−型領域
129、229、291、292、301、302、591、591、592、691、692 N+型領域
293 N++型領域
Claims (13)
- 信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第1外側高濃度不純物領域があって前記第1外側不純物領域が中央の低不純物濃度で一導電型の第1内部低濃度不純物領域を挟む構成の第1混合チャネル領域を含み、前記第1混合チャネル領域は、前記垂直電荷転送部を覆う垂直電荷転送電極群の内の任意の1電極である接続垂直電荷転送電極下の途中まで形成され、その位置から水平電荷転送部方向の垂直電荷転送部が、高不純物濃度で一導電型の第1高濃度不純物領域で形成されていることを特徴とする電荷転送素子。
- 前記接続垂直電荷転送電極が、前記電荷転送電極群の内、最も水平電荷転送部に近い電極であることを特徴とする請求項1記載の電荷転送素子。
- 前記第1混合チャネル領域を構成する両側の前記第1外側高濃度不純物領域は、前記接続垂直電荷転送電極下において、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第1高濃度不純物領域に直結する形状をなす請求項1又は2記載の電荷転送素子。
- 電荷転送方向に垂直な方向の幅が、前記第1高濃度不純物領域は、前記第1混合チャネル領域と同じである請求項1、2又は3記載の電荷転送素子。
- 信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第1外側高濃度不純物領域があって前記第1外側不純物領域が中央の低不純物濃度で一導電型の第1内部低濃度不純物領域を挟む構成の第1混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第2外側高濃度不純物領域があって前記第2外側不純物領域が中央の低不純物濃度で一導電型の第2内部低濃度不純物領域を挟む構成の第2混合チャネル領域を含み、前記第1混合チャネル領域は、前記第2混合チャネル領域に接続され、前記第2混合チャネル領域は、前記接続チャネル部を覆う接続チャネル電極下の途中まで形成され、その位置から水平電荷転送素子方向の接続チャネル部が、高不純物濃度で一導電型の第2高濃度不純物領域で形成されていることを特徴とする電荷転送素子。
- 前記第2混合チャネル領域を構成する両側の前記第2外側高濃度不純物領域は、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第2高濃度不純物領域に直結する形状をなす請求項5記載の電荷転送素子。
- 電荷転送方向に垂直な方向において、前記第2高濃度不純物領域は、前記第2混合チャネル領域と同じ幅である請求項5又は6記載の電荷転送素子。
- 前記第1混合チャネル領域の前記第1外側高濃度不純物領域及び前記第1内部低濃度不純物領域の電荷転送方向に垂直な方向の幅が、それぞれ前記第2混合チャネル領域の前記第2外側高濃度不純物領域及び前記第2内部低濃度不純物領域と同じである請求項5、6又は7記載の電荷転送素子。
- 前記第1混合チャネル領域の前記第1外側高濃度不純物領域の不純物濃度及び前記第1内部低濃度不純物領域の不純物濃度が、それぞれ前記第2混合チャネル領域の前記第2外側高濃度不純物領域の不純物濃度及び前記第2内部低濃度不純物領域と等しい請求項5、6、7又は8記載の電荷転送素子。
- 信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第1外側高濃度不純物領域があって前記第1外側不純物領域が中央の低不純物濃度で一導電型の第1内部低濃度不純物領域を挟む構成の第1混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第2外側高濃度不純物領域があって前記第2外側不純物領域が中央の低不純物濃度で一導電型の第2内部低濃度不純物領域を挟む構成の第2混合チャネル領域を含み、前記第1混合チャネル領域は、前記第2混合チャネル領域に接続され、前記第2混合チャネル領域は、前記水平電荷転送部を構成する水平電荷転送チャネル領域まで延在して、前記水平電荷転送チャネル領域と前記水平電荷転送チャネル領域の前記垂直電荷転送部側で連結し、前記水平電荷転送部は、前記水平電荷転送チャネル領域をその電荷転送方向に対して垂直な切断面で切断したとき、少なくとも前記垂直電荷転送部側に高不純物濃度で一導電型の側部高濃度不純物領域を有しており、垂直電荷転送部側の前記側部高濃度不純物領域は前記第2外側高濃度不純物領域と連結して高濃度不純物領域を構成していることを特徴とする電荷転送素子。
- 前記側部高濃度不純物領域が、前記水平電荷転送部の電荷転送方向に沿って両側に形成されている請求項10に記載の電荷転送素子。
- 前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記水平電荷転送部の電荷転送方向に2分割されており、2分割された側部高濃度不純物領域は、それぞれ前記両側の第2外側高濃度不純物領域と連結して、それぞれL字型の高濃度不純物領域を構成する請求項10又は11記載の電荷転送素子。
- 前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記両側の第2外側高濃度不純物領域と連結してπ字型の高濃度不純物領域を構成する請求項10又は11記載の電荷転送素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36714999A JP3578029B2 (ja) | 1999-12-24 | 1999-12-24 | 電荷転送素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36714999A JP3578029B2 (ja) | 1999-12-24 | 1999-12-24 | 電荷転送素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001185716A JP2001185716A (ja) | 2001-07-06 |
JP3578029B2 true JP3578029B2 (ja) | 2004-10-20 |
Family
ID=18488593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36714999A Expired - Fee Related JP3578029B2 (ja) | 1999-12-24 | 1999-12-24 | 電荷転送素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3578029B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3649397B2 (ja) * | 2002-03-01 | 2005-05-18 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
US7812380B2 (en) | 2007-10-03 | 2010-10-12 | Panasonic Corporation | Solid-state imaging device and manufacturing method of the same |
-
1999
- 1999-12-24 JP JP36714999A patent/JP3578029B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001185716A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02164072A (ja) | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 | |
JPH04337670A (ja) | Ccdシフトレジスタ | |
JP2001308313A (ja) | 電荷転送装置及びそれを用いた固体撮像装置 | |
JPH0518465B2 (ja) | ||
US7732843B2 (en) | Solid state image sensor | |
JP3578029B2 (ja) | 電荷転送素子 | |
US5357129A (en) | Solid state imaging device having high-sensitivity and low-noise characteristics by reducing electrostatic capacity of interconnection | |
JP2699841B2 (ja) | 固体撮像装置 | |
US6846695B2 (en) | Solid state imaging device and method for manufacturing the same | |
JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
KR100279961B1 (ko) | 고체촬상장치, 그의 제조방법 및 그의 구동방법 | |
JP2897689B2 (ja) | 固体撮像装置 | |
WO2023162407A1 (ja) | 固体撮像素子 | |
JP2909158B2 (ja) | 電荷結合装置 | |
JP3800515B2 (ja) | 固体撮像装置 | |
WO2023162408A1 (ja) | 固体撮像素子、及び固体撮像素子の製造方法 | |
KR20240152310A (ko) | 고체 촬상 소자 | |
US6507055B1 (en) | Solid state image pickup device and its manufacture | |
JP3465655B2 (ja) | 固体撮像素子 | |
JP2001057423A (ja) | 電荷転送装置 | |
JP2910648B2 (ja) | 固体撮像装置 | |
JPH04207077A (ja) | 固体撮像素子の製造方法 | |
US5910013A (en) | Process for manufacturing a solid-state pick-up device | |
JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
JP2853779B2 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |