JP3572844B2 - 入力インタフェース回路及び入力インタフェース回路を用いた制御システム - Google Patents
入力インタフェース回路及び入力インタフェース回路を用いた制御システム Download PDFInfo
- Publication number
- JP3572844B2 JP3572844B2 JP01365397A JP1365397A JP3572844B2 JP 3572844 B2 JP3572844 B2 JP 3572844B2 JP 01365397 A JP01365397 A JP 01365397A JP 1365397 A JP1365397 A JP 1365397A JP 3572844 B2 JP3572844 B2 JP 3572844B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- switching element
- interface circuit
- input interface
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は入力インタフェース回路に関し、特に、入力インタフェース回路の小型化，消費電力低減に関する。
【０００２】
【従来の技術】
制御装置の入力としてスイッチ接点やリレー接点が用いられることが多い。これら接点での接触抵抗は流れる電流に依存し、電流が小さい場合には大きな接触抵抗を示す。従って、終端抵抗に流れる電流が小さい場合には入力用接点での接触抵抗が増大し、接触不良の原因となる。そこで、信頼性の要求される応用分野では接触不良が発生しないようにするためには接点に流れる電流を或る値以上にする必要がある。そこで接点に流れる電流を終端抵抗に流していた。
【０００３】
【発明が解決しようとする課題】
従来技術は入力回路の終端抵抗での消費電力，発熱の低減にさらに十分な考慮が必要である。また終端抵抗での消費電力，発熱の低減は終端抵抗の機械的寸法を削減する効果もあり、機器の小型化にもつながる。しかし従来技術では、接触不良の発生しないようにするために、終端抵抗に流れる電流を或る値以上にする必要があり、終端抵抗での消費電力，発熱の低減には限界があった。
【０００４】
本発明の目的は、入力接点での接触を確保しながら入力回路の終端抵抗での消費電力，発熱を低減することにある。
【０００５】
【課題を解決するための手段】
上記目的を実現するために、本発明では、入力接点，終端抵抗に直列にスイッチ素子を挿入し、入力をサンプリングする瞬間だけスイッチ素子を閉じ、それ以外の時間は開けるようにする。
【０００６】
【発明の実施の形態】
以下図に従い本発明の実施例について説明する。
【０００７】
図１は本発明の基本的な実施例を示したものである。入力接点１はリレーの接点や各種スイッチの接点で、入力接点１の開閉の状態を認識するのが本発明が対象とする入力インタフェース回路の機能である。電源電圧は入力接点１，スイッチング素子２を経由してサンプリング回路４に印加される。サンプリング回路４の入力インピーダンスは通常大きな値であるために、入力接点１，スイッチング素子２に流れる電流ｉの大部分は終端抵抗３に流れる。つまり、終端抵抗３の値により入力接点１，スイッチング素子２に流れる電流ｉが決定される。サンプリング回路４はサンプリング制御信号５に従って印加される電圧をサンプリングし、入力接点１の開閉を検知する。入力接点１が閉じている場合（オンの場合）にはサンプリング回路４の入力には電源電圧が印加されるため、この時にはサンプリング値６としてＨレベルを出力する。入力接点１が開いている場合（オフの場合）にはサンプリング回路４の入力には電源電圧が印加されないため、この時にはサンプリング値６としてＬレベルを出力する。スイッチング素子２はサンプリング制御信号５に従って開閉し、サンプリング制御信号５が到来しているときに閉じ（オンとなり）、それ以外の時には開く（オフとなる）。つまり、サンプリング回路４がサンプリングする瞬間だけスイッチング素子２が閉じて（オンとなって）電流が流れ、それ以外の時間は開いて（オフとなって）電流が流れない。本実施例によれば、終端抵抗３で消費される電力を低減することができる。
【０００８】
なお、スイッチング素子２を挿入する個所は他に図１中でＡ，Ｂ，Ｃ，Ｄ点が可能で、同様な効果が得られる。また、スイッチング素子２としてはリレー接点，半導体リレー，トランジスタなどの半導体素子などが使用できる。
【０００９】
図２はサンプリング回路４の実施例である。図のようにＤ−フリップフロップ４０によるラッチによりサンプリング回路４を構成することができる。なお、本実施例では示していないが、耐ノイズ性を高めるためにＤ−フリップフロップ ４０の入力側にフォトカップラを挿入して電気的に絶縁することも可能である。図３はスイッチング素子２での遅延を考慮した実施例である。スイッチング素子２の遅延特性によりサンプリング制御信号５がオンとなってからスイッチング素子２が閉じるまでに時間がかかる。従って、図４に示すように遅延素子１２でこの遅延時間に相当する時間がたってから、サンプリング回路４にサンプリング制御信号５′を入力してサンプリングをさせる。
【００１０】
図５はサンプリング制御信号５，遅延させたサンプリング制御信号５′を情報処理部１１で生成する実施例である。情報処理部１１では図６に示すシーケンスに従ってサンプリング制御信号５，遅延させたサンプリング制御信号５′を生成する。先ずステップ１０１ではサンプリング制御信号５をオンとすることによりスイッチ素子２を閉じる。ステップ１０２ではスイッチ素子２の動作遅延時間だけ待ち、ステップ１０３でサンプリング制御信号５′をオンとすることでサンプリングする。なおサンプリング制御信号５′はオンしたあとはサンプリング終了後直ちにオフにしてもよい。ステップ１０４ではサンプリング終了後直ちにサンプリング制御信号５をオフにしてスイッチ素子２を開いて電流ｉを止めて終端抵抗３での消費電力を低減する。入力接点１が閉じている場合の一連のステップの電流ｉの変化は図７の通りである。なお、入力接点１が開いている場合の電流ｉの変化は図８の通りである。
【００１１】
本実施例によれば図９に示すように制御フレームの極めて一部の時間しか電流ｉが流れないために、終端抵抗３での消費電力を著しく削減することができる。例えば、制御フレームが１０ｍｓ、電流ｉが流れる時間が０．１ｍｓ 、サンプリングは１制御フレームにつき１回とすると電流ｉが流れるデューティサイクルは１％となり、本発明により終端抵抗３での消費電力が１／１００となる。従って終端抵抗３に電力容量の小さな抵抗器を使用でき、機器の小型化が図れる。またさらに、機器内での発熱が小さくなるために、放熱のための通気穴などのスペースが不要となりさらに小型化が可能となる。
【００１２】
図１０は入力インタフェース回路でのｓｔｕｃｋ−ａｔ 故障を検出するために交番信号を用いてフェールセーフとした実施例である。本実施例ではスイッチング素子２が閉じている時だけではなく開いている時もサンプリングする。スイッチング素子２が閉じている時にサンプリング値６がＨで、開いているときのサンプリング値６がＬである時には入力接点１が閉じていると認識し、スイッチング素子２が閉じている時にサンプリング値６がＬで、開いているときのサンプリング値６がＬである時には入力接点１が開いていると認識し、スイッチング素子２が閉じている時にサンプリング値６がＨで、開いているときのサンプリング値６がＨである時には入力インタフェース回路でのｓｔｕｃｋ−ａｔ−１故障と認識する。先ず、ステップ１００ではスイッチ素子２を閉じる前に開いた状態でサンプリングする。ステップ１０１ではサンプリング制御信号５をオンとすることによりスイッチ素子２を閉じる。ステップ１０２ではスイッチ素子２の動作遅延時間だけ待ち、ステップ１０３でサンプリング制御信号５′をオンとすることでサンプリングする。なおサンプリング制御信号５′はオンしたあとはサンプリング終了後直ちにオフにしてもよい。ステップ１０４ではサンプリング終了後直ちにサンプリング制御信号５をオフにしてスイッチ素子２を開いて電流ｉを止めて終端抵抗３での消費電力を低減する。一連のステップの入力接点１が閉じている場合の電流ｉの変化は図１１の通りである。
【００１３】
本実施例によれば図１２に示すように制御フレームの極めて一部の時間しか電流ｉが流れないために、終端抵抗３での消費電力を著しく削減することができる。
【００１４】
実施例は入力接点が一つの場合を例にして説明した。実際の制御機器では図 １３に示すように複数の入力接点１に入力が接続される。その場合、入力接点個別のスイッチング素子２を付加していては、消費電力低減による制御機器の小型化、低価格化の効果は薄れてしまう。そこで図１４，図１５に示すように複数の入力接点１の共通（コモン）線にスイッチング素子２を付加すれば、制御機器の小型化，低価格化の効果を高めることができる。
【００１５】
【発明の効果】
本発明によれば、入力接点での接触を確保しながら入力回路の終端抵抗での消費電力，発熱を低減することができ、ひいては電子機器の小型化，低価格化が可能となる。
【図面の簡単な説明】
【図１】本発明の基本的な実施例の回路図。
【図２】サンプリング回路４にＤ−フリップフロップを使用した実施例の回路図。
【図３】スイッチング素子２の遅延時間を考慮した実施例の回路図。
【図４】図３の実施例の動作波形図。
【図５】スイッチング素子の開閉、またはサンプリングが情報処理部により制御される実施例の回路図。
【図６】図５の実施例のためのアルゴリズムのフローチャート。
【図７】図５の実施例の動作波形図。
【図８】図５の実施例の動作波形図。
【図９】図５の実施例の動作タイミングチャート。
【図１０】交番信号を用いた実施例のためのアルゴリズムのフローチャート。
【図１１】図１０の実施例の動作波形図。
【図１２】図１０の実施例の動作タイミングチャート。
【図１３】制御システムの実施例のブロック図。
【図１４】スイッチング素子２を共通線に挿入した実施例の回路図。
【図１５】スイッチング素子２を共通線に挿入した実施例の回路図。
【符号の説明】
１…入力接点、２…スイッチング素子、３…終端抵抗、４…サンプリング回路、５，５′…サンプリング制御信号。
【発明の属する技術分野】
本発明は入力インタフェース回路に関し、特に、入力インタフェース回路の小型化，消費電力低減に関する。
【０００２】
【従来の技術】
制御装置の入力としてスイッチ接点やリレー接点が用いられることが多い。これら接点での接触抵抗は流れる電流に依存し、電流が小さい場合には大きな接触抵抗を示す。従って、終端抵抗に流れる電流が小さい場合には入力用接点での接触抵抗が増大し、接触不良の原因となる。そこで、信頼性の要求される応用分野では接触不良が発生しないようにするためには接点に流れる電流を或る値以上にする必要がある。そこで接点に流れる電流を終端抵抗に流していた。
【０００３】
【発明が解決しようとする課題】
従来技術は入力回路の終端抵抗での消費電力，発熱の低減にさらに十分な考慮が必要である。また終端抵抗での消費電力，発熱の低減は終端抵抗の機械的寸法を削減する効果もあり、機器の小型化にもつながる。しかし従来技術では、接触不良の発生しないようにするために、終端抵抗に流れる電流を或る値以上にする必要があり、終端抵抗での消費電力，発熱の低減には限界があった。
【０００４】
本発明の目的は、入力接点での接触を確保しながら入力回路の終端抵抗での消費電力，発熱を低減することにある。
【０００５】
【課題を解決するための手段】
上記目的を実現するために、本発明では、入力接点，終端抵抗に直列にスイッチ素子を挿入し、入力をサンプリングする瞬間だけスイッチ素子を閉じ、それ以外の時間は開けるようにする。
【０００６】
【発明の実施の形態】
以下図に従い本発明の実施例について説明する。
【０００７】
図１は本発明の基本的な実施例を示したものである。入力接点１はリレーの接点や各種スイッチの接点で、入力接点１の開閉の状態を認識するのが本発明が対象とする入力インタフェース回路の機能である。電源電圧は入力接点１，スイッチング素子２を経由してサンプリング回路４に印加される。サンプリング回路４の入力インピーダンスは通常大きな値であるために、入力接点１，スイッチング素子２に流れる電流ｉの大部分は終端抵抗３に流れる。つまり、終端抵抗３の値により入力接点１，スイッチング素子２に流れる電流ｉが決定される。サンプリング回路４はサンプリング制御信号５に従って印加される電圧をサンプリングし、入力接点１の開閉を検知する。入力接点１が閉じている場合（オンの場合）にはサンプリング回路４の入力には電源電圧が印加されるため、この時にはサンプリング値６としてＨレベルを出力する。入力接点１が開いている場合（オフの場合）にはサンプリング回路４の入力には電源電圧が印加されないため、この時にはサンプリング値６としてＬレベルを出力する。スイッチング素子２はサンプリング制御信号５に従って開閉し、サンプリング制御信号５が到来しているときに閉じ（オンとなり）、それ以外の時には開く（オフとなる）。つまり、サンプリング回路４がサンプリングする瞬間だけスイッチング素子２が閉じて（オンとなって）電流が流れ、それ以外の時間は開いて（オフとなって）電流が流れない。本実施例によれば、終端抵抗３で消費される電力を低減することができる。
【０００８】
なお、スイッチング素子２を挿入する個所は他に図１中でＡ，Ｂ，Ｃ，Ｄ点が可能で、同様な効果が得られる。また、スイッチング素子２としてはリレー接点，半導体リレー，トランジスタなどの半導体素子などが使用できる。
【０００９】
図２はサンプリング回路４の実施例である。図のようにＤ−フリップフロップ４０によるラッチによりサンプリング回路４を構成することができる。なお、本実施例では示していないが、耐ノイズ性を高めるためにＤ−フリップフロップ ４０の入力側にフォトカップラを挿入して電気的に絶縁することも可能である。図３はスイッチング素子２での遅延を考慮した実施例である。スイッチング素子２の遅延特性によりサンプリング制御信号５がオンとなってからスイッチング素子２が閉じるまでに時間がかかる。従って、図４に示すように遅延素子１２でこの遅延時間に相当する時間がたってから、サンプリング回路４にサンプリング制御信号５′を入力してサンプリングをさせる。
【００１０】
図５はサンプリング制御信号５，遅延させたサンプリング制御信号５′を情報処理部１１で生成する実施例である。情報処理部１１では図６に示すシーケンスに従ってサンプリング制御信号５，遅延させたサンプリング制御信号５′を生成する。先ずステップ１０１ではサンプリング制御信号５をオンとすることによりスイッチ素子２を閉じる。ステップ１０２ではスイッチ素子２の動作遅延時間だけ待ち、ステップ１０３でサンプリング制御信号５′をオンとすることでサンプリングする。なおサンプリング制御信号５′はオンしたあとはサンプリング終了後直ちにオフにしてもよい。ステップ１０４ではサンプリング終了後直ちにサンプリング制御信号５をオフにしてスイッチ素子２を開いて電流ｉを止めて終端抵抗３での消費電力を低減する。入力接点１が閉じている場合の一連のステップの電流ｉの変化は図７の通りである。なお、入力接点１が開いている場合の電流ｉの変化は図８の通りである。
【００１１】
本実施例によれば図９に示すように制御フレームの極めて一部の時間しか電流ｉが流れないために、終端抵抗３での消費電力を著しく削減することができる。例えば、制御フレームが１０ｍｓ、電流ｉが流れる時間が０．１ｍｓ 、サンプリングは１制御フレームにつき１回とすると電流ｉが流れるデューティサイクルは１％となり、本発明により終端抵抗３での消費電力が１／１００となる。従って終端抵抗３に電力容量の小さな抵抗器を使用でき、機器の小型化が図れる。またさらに、機器内での発熱が小さくなるために、放熱のための通気穴などのスペースが不要となりさらに小型化が可能となる。
【００１２】
図１０は入力インタフェース回路でのｓｔｕｃｋ−ａｔ 故障を検出するために交番信号を用いてフェールセーフとした実施例である。本実施例ではスイッチング素子２が閉じている時だけではなく開いている時もサンプリングする。スイッチング素子２が閉じている時にサンプリング値６がＨで、開いているときのサンプリング値６がＬである時には入力接点１が閉じていると認識し、スイッチング素子２が閉じている時にサンプリング値６がＬで、開いているときのサンプリング値６がＬである時には入力接点１が開いていると認識し、スイッチング素子２が閉じている時にサンプリング値６がＨで、開いているときのサンプリング値６がＨである時には入力インタフェース回路でのｓｔｕｃｋ−ａｔ−１故障と認識する。先ず、ステップ１００ではスイッチ素子２を閉じる前に開いた状態でサンプリングする。ステップ１０１ではサンプリング制御信号５をオンとすることによりスイッチ素子２を閉じる。ステップ１０２ではスイッチ素子２の動作遅延時間だけ待ち、ステップ１０３でサンプリング制御信号５′をオンとすることでサンプリングする。なおサンプリング制御信号５′はオンしたあとはサンプリング終了後直ちにオフにしてもよい。ステップ１０４ではサンプリング終了後直ちにサンプリング制御信号５をオフにしてスイッチ素子２を開いて電流ｉを止めて終端抵抗３での消費電力を低減する。一連のステップの入力接点１が閉じている場合の電流ｉの変化は図１１の通りである。
【００１３】
本実施例によれば図１２に示すように制御フレームの極めて一部の時間しか電流ｉが流れないために、終端抵抗３での消費電力を著しく削減することができる。
【００１４】
実施例は入力接点が一つの場合を例にして説明した。実際の制御機器では図 １３に示すように複数の入力接点１に入力が接続される。その場合、入力接点個別のスイッチング素子２を付加していては、消費電力低減による制御機器の小型化、低価格化の効果は薄れてしまう。そこで図１４，図１５に示すように複数の入力接点１の共通（コモン）線にスイッチング素子２を付加すれば、制御機器の小型化，低価格化の効果を高めることができる。
【００１５】
【発明の効果】
本発明によれば、入力接点での接触を確保しながら入力回路の終端抵抗での消費電力，発熱を低減することができ、ひいては電子機器の小型化，低価格化が可能となる。
【図面の簡単な説明】
【図１】本発明の基本的な実施例の回路図。
【図２】サンプリング回路４にＤ−フリップフロップを使用した実施例の回路図。
【図３】スイッチング素子２の遅延時間を考慮した実施例の回路図。
【図４】図３の実施例の動作波形図。
【図５】スイッチング素子の開閉、またはサンプリングが情報処理部により制御される実施例の回路図。
【図６】図５の実施例のためのアルゴリズムのフローチャート。
【図７】図５の実施例の動作波形図。
【図８】図５の実施例の動作波形図。
【図９】図５の実施例の動作タイミングチャート。
【図１０】交番信号を用いた実施例のためのアルゴリズムのフローチャート。
【図１１】図１０の実施例の動作波形図。
【図１２】図１０の実施例の動作タイミングチャート。
【図１３】制御システムの実施例のブロック図。
【図１４】スイッチング素子２を共通線に挿入した実施例の回路図。
【図１５】スイッチング素子２を共通線に挿入した実施例の回路図。
【符号の説明】
１…入力接点、２…スイッチング素子、３…終端抵抗、４…サンプリング回路、５，５′…サンプリング制御信号。
Claims (6)
- サンプリング回路と入力接点に直列に接続されるスイッチング素子を有し、
第１のサンプリングの後、第２のサンプリング以前に上記スイッチング素子を閉じ、第２のサンプリングの後に上記スイッチング素子を開くことを特徴とする入力インタフェース回路。 - 請求項１において、
サンプリングの以前に上記スイッチング素子を閉じるタイミングが、上記スイッチング素子の遅延時間以上前である入力インタフェース回路。 - 請求項１において、
上記スイッチング素子の開閉、またはサンプリングが情報処理部により制御される入力インタフェース回路。 - 請求項１において、
上記入力接点を複数有し、該複数の入力接点に接続した共通な線に前記スイッチング素子が挿入されている入力インタフェース回路。 - 請求項１に記載の入力インタフェース回路を有し、上記第１のサンプリングの結果が低レベルで上記第２のサンプリングの結果が高レベルの時、前記入力接点が閉じていると認識するフェールセーフシステム。
- 請求項１に記載の入力インタフェース回路と入力インタフェース回路から入力された情報を処理する情報処理部とを有し、
上記スイッチング素子の開閉、またはサンプリングが情報処理部により制御される制御システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01365397A JP3572844B2 (ja) | 1997-01-28 | 1997-01-28 | 入力インタフェース回路及び入力インタフェース回路を用いた制御システム |
| DE1997637573 DE69737573T2 (de) | 1996-10-29 | 1997-10-27 | Redundantes Datenverarbeitungssystem |
| EP19970118646 EP0840225B1 (en) | 1996-10-29 | 1997-10-27 | Redundant information processing system |
| EP02014725A EP1291740B1 (en) | 1996-10-29 | 1997-10-27 | Redundant information processing system |
| DE1997618129 DE69718129T2 (de) | 1996-10-29 | 1997-10-27 | Redundantes Datenverarbeitungssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01365397A JP3572844B2 (ja) | 1997-01-28 | 1997-01-28 | 入力インタフェース回路及び入力インタフェース回路を用いた制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209830A JPH10209830A (ja) | 1998-08-07 |
| JP3572844B2 true JP3572844B2 (ja) | 2004-10-06 |
Family
ID=11839190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01365397A Expired - Fee Related JP3572844B2 (ja) | 1996-10-29 | 1997-01-28 | 入力インタフェース回路及び入力インタフェース回路を用いた制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572844B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4939339B2 (ja) | 2007-08-20 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム |
-
1997
- 1997-01-28 JP JP01365397A patent/JP3572844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209830A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781918B2 (en) | Electrical switching circuit | |
| JP2002343171A (ja) | スイッチの接点腐食防止装置 | |
| JP3572844B2 (ja) | 入力インタフェース回路及び入力インタフェース回路を用いた制御システム | |
| CA2180387A1 (en) | Method and arrangement for operating electric lamps in response to anomalous states | |
| JPH11234893A (ja) | 分離可能な電力接点を有する接点回路ブレーカ型装置用の制御装置 | |
| CN115831666A (zh) | 继电器的控制方法、控制装置、电子设备及存储介质 | |
| JP2000215772A (ja) | インタ―ロック回路 | |
| JPH0677125U (ja) | 電磁開閉器の制御装置 | |
| US6094013A (en) | Circuit arrangement for limiting the current at make for a transformer | |
| JP2000152498A (ja) | 突入電流防止回路及び直流作動装置 | |
| JPH02133808A (ja) | 突入電流防止回路 | |
| JPH08153439A (ja) | 負荷制御装置 | |
| JP2006042478A (ja) | 配線用保護装置 | |
| JPH0353950B2 (ja) | ||
| CN114257159B (zh) | 电力转换系统、断开覆写电路和方法 | |
| JP2878606B2 (ja) | Ｄ／ａ変換回路 | |
| JPH06245362A (ja) | 回路遮断器 | |
| JP3132589B2 (ja) | 開閉装置 | |
| JP2002158573A (ja) | 負荷駆動装置及び負荷回路の駆動方法 | |
| JP2994380B1 (ja) | 直流電源回路 | |
| JP2559639Y2 (ja) | 電源供給制御装置 | |
| CN116569295A (zh) | 机电开关装置的具有至少一个触点对的开关触点的开关状态的识别方法以及用于识别开关状态的电路配置 | |
| JPH0611493Y2 (ja) | 開閉装置のヒ−タ断線検出装置 | |
| SU1228265A1 (ru) | Релейный триггер | |
| JP2001160345A (ja) | ヒーター駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |