JP3569825B2 - スピーカの駆動装置 - Google Patents
スピーカの駆動装置 Download PDFInfo
- Publication number
- JP3569825B2 JP3569825B2 JP36067892A JP36067892A JP3569825B2 JP 3569825 B2 JP3569825 B2 JP 3569825B2 JP 36067892 A JP36067892 A JP 36067892A JP 36067892 A JP36067892 A JP 36067892A JP 3569825 B2 JP3569825 B2 JP 3569825B2
- Authority
- JP
- Japan
- Prior art keywords
- speaker
- loudspeaker
- carrier
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
- Circuit For Audible Band Transducer (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はスピーカを入力情報に従い忠実に駆動する装置に関する。
【０００２】
【従来の技術】
入力信号を高周波変調しスピーカを駆動する装置として、第１図に示すようなパルス巾変調増巾器が知られている。
【０００３】
第２図に示すアナログ入力信号Ｖｉｎに従い搬送波をパルス巾変調し、変調された信号に従いＴ１，Ｔ２を交互にオン、オフすればスピーカとインピーダンスＺＬおよびＺＨを含む負荷回路に出力Ｖｏｕｔを与える。ＺＬおよびＺＨを介して得た出力信号ＶＳＰをスピーカに与える。
【０００４】
搬送波周波数ｆＭをアナログ入力信号に含まれる最高周波数の２倍以上に選ぶことで帯域巾を確保する。そして、スピーカが再生し得る帯域外の信号をスピーカに与えるとスピーカで生ずる損失が増加するので駆動装置の出力端子とスピーカ間には、搬送波を遮断するローパスフィルタＺＬを直列またはハイカットフィルタＺＨを並列に接続する。その結果、スピーカには増巾器のアナログ入力信号Ｖｉｎに比例したアナログ信号ＶＳＰが与えられる。
【０００５】
出力素子Ｔ１，Ｔ２は単にオン、またはオフを繰り返すスイッチとして働くので、アナログ信号で直接スピーカを駆動する装置の出力段に比較すればＴ１，Ｔ２で発生する損失は格段に少なく、駆動装置の省電力化と小形化に有効である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記スピーカの駆動装置は、出力がアナログ式のスピーカ駆動装置に比べ、装置としての電力効率は向上するが、搬送波を遮断するフィルタネットワークを介してスピーカをアナログ信号で駆動するため、アナログ入力信号をパルス巾変調、復調する過程で歪み成分が付加される。その結果、パルス巾変調方式のスピーカ駆動装置から、アナログ信号で直接スピーカを駆動する装置の出力信号と同等以上の忠実な出力信号を得ることはできない。
【０００７】
スピーカは入力電圧に比例した音圧を発生する電気音響変換装置であるが、有限の質量を有する振動板を持つスピーカ、例えばダイナミックスピーカでは振動板の質量や振動板の支持方法等、構造に起因し入力信号に対する時間的遅れや第３図に示すような非直線性を有する。
【０００８】
第３図において領域Ｂの入力に対しスピーカの振幅ＬＳＰは直線的に変化する。過大な入力、即ちＣの領域では主に振動板の支持方法による制約でスピーカの振幅は入力に比例しない。また入力が小さく、振動板の質量と支持方法により振動を開始しうる限界値ＶＩＮ（ｔｈ）以下、即ちＡの領域では入力に応答しない。
【０００９】
本発明の目的は、有限の質量を有する振動板を持つスピーカを広範囲な入力に対し忠実に応答させることを可能とするスピーカの駆動装置を提供することにある。
【００１０】
【課題を解決するための手段】
この発明は半導体素子への直流バイアスやテープレコーダ等、磁気式記録装置の磁気交流バイアスが当該素子または当該装置の非直線性を改善することに着目し、スピーカに交流バイアスを適用した。非直線性を解決するためにＶＩＮ（ｔｈ）以上の大きさの高周波を搬送波として用い、その搬送波をアナログ入力信号で変調し直接スピーカに与える手段を具える。
【００１１】
さらに、バイアス量、即ち搬送波が大き過ぎるとスピーカ内での損失が増加し、スピーカへの許容入力を制約する。そこで搬送波の大きさを可変、調整することを可能にする制御回路を具える。
【００１２】
さらに、入力信号が極端に大きい場合、出力素子のスイッチ動作の安定性を増すために、入力信号を抑制する手段を具える。
【００１３】
さらに、ステレオシステム等、当該装置を多数個、内蔵し同時に動作させる装置において出力素子のスイッチ動作の安定性を増すために、当該装置の搬送波を互いに同期させて制御する手段を具える。
【００１４】
【作用】
スピーカには最小入力時でさえ振動板を動かすことが可能なＶＩＮ（ｔｈ）以上の入力が搬送波として印加されているから、スピーカの構造に起因するＶＩＮ（ｔｈ）以下の非直線性は大幅に改善される。
【００１５】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
第１の実施例
第４図は本発明の第１の実施例で、アナログ入力信号からパルス巾変調信号を得るために例えばテキサスインスツルメンツ社ＴＬ４９４等の集積回路を用い、パワーＭＯＳＦＥＴをフルブリッジに構成し出力回路とした。アナログ入力信号からパルス巾変調信号を得る過程は本発明の主要部分ではないので詳細な説明は省略する。
【００１６】
ＴＬ４９４に限らず同様な機能を持つ集積回路に共通して、発振周波数は抵抗ＲＴとコンデンサＣＴで決まる。パルス巾、即ち変調度はデッドタイムコンパレータＤＣまたはＰＷＭコンパレータＰＣでそれぞれ独立に制御できるが、第４図では前者のデッドタイムコンパレータで制御する例を示す。
【００１７】
Ｔ１とＴ４を同時に搬送波の周波数でオンまたはオフ、反対にＴ２とＴ３を搬送波の周波数で同時にオフまたはオンさせ、スピーカＳＰの両端にパルス巾変調された出力を印加する。出力端Ｔ１とＴ２の接続点およびＴ２とＴ３の接続点とＳＰとの間には搬送波を遮断するフィルタを挿入しないので、電源電圧ＶＳおよび搬送波の周波数ｆとＳＰのインダクタンスＬで決定される搬送波がバイアスとして常にＳＰに与えられる。
【００１８】
ＳＰと並列に接続された抵抗ＲＨとコンデンサＣＨは搬送波よりも高い周波数成分による無線放送等への雑音障害を防止するためであり、搬送波を遮断あるいは減衰させることを目的としない。図５に入力信号が無い時ＳＰに流れる電流波形ｉＳＰ（０）、入力信号が有る時ＳＰに流れる電流波形ｉＳＰ（１）、および入力信号Ｖｉｎを示す。
【００１９】
第２の実施例
図６に第２の実施例の要部を示す。即ち、スピーカに与える搬送波電流を所定の大きさに制御する手段である。スピーカに流れる搬送波電流の検出素子として抵抗、電流、トランス、ホールセンサ等をスピーカと直列にＡまたはＡ′、あるいはスイッチ素子の一端、Ｂ，Ｂ′，Ｃ，Ｃ′，Ｄ，Ｄ′，Ｅ，Ｅ′の内少なくとも１ケ所に接続する。
【００２０】
例えば、位置Ａに電流トランスの１次巻線をスピーカと直列に接続し、２次巻線出力を演算増巾器１で電圧に変換し、その結果を例えばダイオード等の整流素子を介し直流出力ｉＳＰ（ＤＣ）を得る。本発明は装置にｉＳＰ（ＤＣ）、即ちＳＰに与える搬送波の大きさを表示する計測器ＶＭおよび図４の抵抗ＲＴを可変抵抗器ＶＲＴとし、当該可変抵抗器ＶＲＴと結合するダイヤルを外部に設ける。当該ダイヤルによって搬送波周波数を装置の外部から可変し、ＳＰに与える搬送波の大きさを調節する。
【００２１】
本発明に付随する他の実施例を図７に示す。可変抵抗器をトランジスタＴ５で置き換える。直流出力ｉＳＰ（ＤＣ）を比較器３の一端に入力し、他の入力端の基準設定値ＶＲＥＦと比較し、その結果をトランジスタＴ５のゲートに与え、ＳＰに与えた搬送波に応答してＴ５の導通状態を変動させ、ＳＰに与える搬送波の大きさを基準設定値に調節する。
【００２２】
第３の実施例
図８に示す第３の実施例では出力素子Ｔ６，Ｔ７，Ｔ８，Ｔ９に同じ極性のトランジスタを用いる。Ｔ６，Ｔ８を動作させるために補助電源が必要になるが、最も簡便な補助電源回路にダイオードＤ１，コンデンサＣ１によるブートストラップ回路がある。Ｔ７に対してＤ２，Ｃ２がブートストラップ回路による補助電源となる。
【００２３】
ブートストラップ回路は動作上Ｔ６，Ｔ８の搬送波のデューティ比、即ち変調度を１００％にすることが許されない制約がある。本発明によるダイオードＤ３，Ｄ４，Ｄ５，Ｄ６からなるリミッタ回路が過大な入力信号が与えられることを防止し当該装置の動作を安定にする。
【００２４】
第４の実施例
第１，第２，第３の実施例の装置を同一のケースに多数個内蔵し、同時に動作させる時、各装置の搬送波の違いがビートを発生させ、動作を不安定にすることがある。第１のスピーカ駆動装置において図４に示すパルス巾変調集積回路のＲＴ１，ＣＴ１端子にＲＴ，ＣＴをそれぞれ接続する。図９に示すように第２のスピーカ駆動装置のパルス巾変調集積回路の端子ＲＴ２は当該集積回路の基準電圧端子ＶＲＥＦ２接続し、端子ＣＴ２はＣＴと接続し同期させ、当該装置の動作を安定にする。
【００２５】
【発明の効果】
以上のように、本発明によれば、有限の質量を有する振動板を持つスピーカの非直線性を高周波変調された入力を与えることで広範囲な入力に対し忠実に応答させ、変調の搬送波の大きさと周波数を調節する手段と入力の大きさを制限する手段とによってスピーカの駆動装置の安定な動作が確保できる。
【図面の簡単な説明】
【図１】スピーカの駆動装置の回路図である。
【図２】信号波形図である。
【図３】スピーカの振巾−入力特性図である。
【図４】本発明第１の実施例の回路図である。
【図５】変調波形図である。
【図６】本発明第２の実施例の回路図である。
【図７】本発明第２に付随する他の実施例の回路図である。
【図８】本発明第３の実施例の回路図である。
【図９】本発明第４の実施例の回路図である。
【符号の説明】
ＨＭ 変調回路
ＨＭＩＣ 変調用集積回路
１ 演算増巾器
２ 比較器
Ｄ１〜Ｄ６ ダイオード
Ｔ１〜Ｔ９ トランジスタ
ＺＬ ローパスフィルタ
ＺＨ ハイカットフィルタ
ＳＰ スピーカ
ＤＣ デッドタイムコンパレータ
ＰＣ ＰＷＭコンパレータ
ＲＴ，ＲＨ 抵抗
ＣＴ，ＣＨ，Ｃ１，Ｃ２コンデンサ
ＶＲＴ 可変抵抗器
ＶＭ 計測器
【産業上の利用分野】
本発明はスピーカを入力情報に従い忠実に駆動する装置に関する。
【０００２】
【従来の技術】
入力信号を高周波変調しスピーカを駆動する装置として、第１図に示すようなパルス巾変調増巾器が知られている。
【０００３】
第２図に示すアナログ入力信号Ｖｉｎに従い搬送波をパルス巾変調し、変調された信号に従いＴ１，Ｔ２を交互にオン、オフすればスピーカとインピーダンスＺＬおよびＺＨを含む負荷回路に出力Ｖｏｕｔを与える。ＺＬおよびＺＨを介して得た出力信号ＶＳＰをスピーカに与える。
【０００４】
搬送波周波数ｆＭをアナログ入力信号に含まれる最高周波数の２倍以上に選ぶことで帯域巾を確保する。そして、スピーカが再生し得る帯域外の信号をスピーカに与えるとスピーカで生ずる損失が増加するので駆動装置の出力端子とスピーカ間には、搬送波を遮断するローパスフィルタＺＬを直列またはハイカットフィルタＺＨを並列に接続する。その結果、スピーカには増巾器のアナログ入力信号Ｖｉｎに比例したアナログ信号ＶＳＰが与えられる。
【０００５】
出力素子Ｔ１，Ｔ２は単にオン、またはオフを繰り返すスイッチとして働くので、アナログ信号で直接スピーカを駆動する装置の出力段に比較すればＴ１，Ｔ２で発生する損失は格段に少なく、駆動装置の省電力化と小形化に有効である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記スピーカの駆動装置は、出力がアナログ式のスピーカ駆動装置に比べ、装置としての電力効率は向上するが、搬送波を遮断するフィルタネットワークを介してスピーカをアナログ信号で駆動するため、アナログ入力信号をパルス巾変調、復調する過程で歪み成分が付加される。その結果、パルス巾変調方式のスピーカ駆動装置から、アナログ信号で直接スピーカを駆動する装置の出力信号と同等以上の忠実な出力信号を得ることはできない。
【０００７】
スピーカは入力電圧に比例した音圧を発生する電気音響変換装置であるが、有限の質量を有する振動板を持つスピーカ、例えばダイナミックスピーカでは振動板の質量や振動板の支持方法等、構造に起因し入力信号に対する時間的遅れや第３図に示すような非直線性を有する。
【０００８】
第３図において領域Ｂの入力に対しスピーカの振幅ＬＳＰは直線的に変化する。過大な入力、即ちＣの領域では主に振動板の支持方法による制約でスピーカの振幅は入力に比例しない。また入力が小さく、振動板の質量と支持方法により振動を開始しうる限界値ＶＩＮ（ｔｈ）以下、即ちＡの領域では入力に応答しない。
【０００９】
本発明の目的は、有限の質量を有する振動板を持つスピーカを広範囲な入力に対し忠実に応答させることを可能とするスピーカの駆動装置を提供することにある。
【００１０】
【課題を解決するための手段】
この発明は半導体素子への直流バイアスやテープレコーダ等、磁気式記録装置の磁気交流バイアスが当該素子または当該装置の非直線性を改善することに着目し、スピーカに交流バイアスを適用した。非直線性を解決するためにＶＩＮ（ｔｈ）以上の大きさの高周波を搬送波として用い、その搬送波をアナログ入力信号で変調し直接スピーカに与える手段を具える。
【００１１】
さらに、バイアス量、即ち搬送波が大き過ぎるとスピーカ内での損失が増加し、スピーカへの許容入力を制約する。そこで搬送波の大きさを可変、調整することを可能にする制御回路を具える。
【００１２】
さらに、入力信号が極端に大きい場合、出力素子のスイッチ動作の安定性を増すために、入力信号を抑制する手段を具える。
【００１３】
さらに、ステレオシステム等、当該装置を多数個、内蔵し同時に動作させる装置において出力素子のスイッチ動作の安定性を増すために、当該装置の搬送波を互いに同期させて制御する手段を具える。
【００１４】
【作用】
スピーカには最小入力時でさえ振動板を動かすことが可能なＶＩＮ（ｔｈ）以上の入力が搬送波として印加されているから、スピーカの構造に起因するＶＩＮ（ｔｈ）以下の非直線性は大幅に改善される。
【００１５】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
第１の実施例
第４図は本発明の第１の実施例で、アナログ入力信号からパルス巾変調信号を得るために例えばテキサスインスツルメンツ社ＴＬ４９４等の集積回路を用い、パワーＭＯＳＦＥＴをフルブリッジに構成し出力回路とした。アナログ入力信号からパルス巾変調信号を得る過程は本発明の主要部分ではないので詳細な説明は省略する。
【００１６】
ＴＬ４９４に限らず同様な機能を持つ集積回路に共通して、発振周波数は抵抗ＲＴとコンデンサＣＴで決まる。パルス巾、即ち変調度はデッドタイムコンパレータＤＣまたはＰＷＭコンパレータＰＣでそれぞれ独立に制御できるが、第４図では前者のデッドタイムコンパレータで制御する例を示す。
【００１７】
Ｔ１とＴ４を同時に搬送波の周波数でオンまたはオフ、反対にＴ２とＴ３を搬送波の周波数で同時にオフまたはオンさせ、スピーカＳＰの両端にパルス巾変調された出力を印加する。出力端Ｔ１とＴ２の接続点およびＴ２とＴ３の接続点とＳＰとの間には搬送波を遮断するフィルタを挿入しないので、電源電圧ＶＳおよび搬送波の周波数ｆとＳＰのインダクタンスＬで決定される搬送波がバイアスとして常にＳＰに与えられる。
【００１８】
ＳＰと並列に接続された抵抗ＲＨとコンデンサＣＨは搬送波よりも高い周波数成分による無線放送等への雑音障害を防止するためであり、搬送波を遮断あるいは減衰させることを目的としない。図５に入力信号が無い時ＳＰに流れる電流波形ｉＳＰ（０）、入力信号が有る時ＳＰに流れる電流波形ｉＳＰ（１）、および入力信号Ｖｉｎを示す。
【００１９】
第２の実施例
図６に第２の実施例の要部を示す。即ち、スピーカに与える搬送波電流を所定の大きさに制御する手段である。スピーカに流れる搬送波電流の検出素子として抵抗、電流、トランス、ホールセンサ等をスピーカと直列にＡまたはＡ′、あるいはスイッチ素子の一端、Ｂ，Ｂ′，Ｃ，Ｃ′，Ｄ，Ｄ′，Ｅ，Ｅ′の内少なくとも１ケ所に接続する。
【００２０】
例えば、位置Ａに電流トランスの１次巻線をスピーカと直列に接続し、２次巻線出力を演算増巾器１で電圧に変換し、その結果を例えばダイオード等の整流素子を介し直流出力ｉＳＰ（ＤＣ）を得る。本発明は装置にｉＳＰ（ＤＣ）、即ちＳＰに与える搬送波の大きさを表示する計測器ＶＭおよび図４の抵抗ＲＴを可変抵抗器ＶＲＴとし、当該可変抵抗器ＶＲＴと結合するダイヤルを外部に設ける。当該ダイヤルによって搬送波周波数を装置の外部から可変し、ＳＰに与える搬送波の大きさを調節する。
【００２１】
本発明に付随する他の実施例を図７に示す。可変抵抗器をトランジスタＴ５で置き換える。直流出力ｉＳＰ（ＤＣ）を比較器３の一端に入力し、他の入力端の基準設定値ＶＲＥＦと比較し、その結果をトランジスタＴ５のゲートに与え、ＳＰに与えた搬送波に応答してＴ５の導通状態を変動させ、ＳＰに与える搬送波の大きさを基準設定値に調節する。
【００２２】
第３の実施例
図８に示す第３の実施例では出力素子Ｔ６，Ｔ７，Ｔ８，Ｔ９に同じ極性のトランジスタを用いる。Ｔ６，Ｔ８を動作させるために補助電源が必要になるが、最も簡便な補助電源回路にダイオードＤ１，コンデンサＣ１によるブートストラップ回路がある。Ｔ７に対してＤ２，Ｃ２がブートストラップ回路による補助電源となる。
【００２３】
ブートストラップ回路は動作上Ｔ６，Ｔ８の搬送波のデューティ比、即ち変調度を１００％にすることが許されない制約がある。本発明によるダイオードＤ３，Ｄ４，Ｄ５，Ｄ６からなるリミッタ回路が過大な入力信号が与えられることを防止し当該装置の動作を安定にする。
【００２４】
第４の実施例
第１，第２，第３の実施例の装置を同一のケースに多数個内蔵し、同時に動作させる時、各装置の搬送波の違いがビートを発生させ、動作を不安定にすることがある。第１のスピーカ駆動装置において図４に示すパルス巾変調集積回路のＲＴ１，ＣＴ１端子にＲＴ，ＣＴをそれぞれ接続する。図９に示すように第２のスピーカ駆動装置のパルス巾変調集積回路の端子ＲＴ２は当該集積回路の基準電圧端子ＶＲＥＦ２接続し、端子ＣＴ２はＣＴと接続し同期させ、当該装置の動作を安定にする。
【００２５】
【発明の効果】
以上のように、本発明によれば、有限の質量を有する振動板を持つスピーカの非直線性を高周波変調された入力を与えることで広範囲な入力に対し忠実に応答させ、変調の搬送波の大きさと周波数を調節する手段と入力の大きさを制限する手段とによってスピーカの駆動装置の安定な動作が確保できる。
【図面の簡単な説明】
【図１】スピーカの駆動装置の回路図である。
【図２】信号波形図である。
【図３】スピーカの振巾−入力特性図である。
【図４】本発明第１の実施例の回路図である。
【図５】変調波形図である。
【図６】本発明第２の実施例の回路図である。
【図７】本発明第２に付随する他の実施例の回路図である。
【図８】本発明第３の実施例の回路図である。
【図９】本発明第４の実施例の回路図である。
【符号の説明】
ＨＭ 変調回路
ＨＭＩＣ 変調用集積回路
１ 演算増巾器
２ 比較器
Ｄ１〜Ｄ６ ダイオード
Ｔ１〜Ｔ９ トランジスタ
ＺＬ ローパスフィルタ
ＺＨ ハイカットフィルタ
ＳＰ スピーカ
ＤＣ デッドタイムコンパレータ
ＰＣ ＰＷＭコンパレータ
ＲＴ，ＲＨ 抵抗
ＣＴ，ＣＨ，Ｃ１，Ｃ２コンデンサ
ＶＲＴ 可変抵抗器
ＶＭ 計測器
Claims (4)
- アナログ信号を高周波パルス幅変調する手段と、有限の質量を有する振動板と一つのボイスコイルとを持つ動電形スピーカ（以下、単にスピーカと記す）と、入力信号を前記高周波パルス幅変調する手段によってパルス幅変調した信号を直接前記スピーカに供給する手段とを具え、スピーカに搬送波をバイアスとして与えることを特徴とするスピーカの駆動装置
- 請求項１に記載の装置において、前記スピーカに与える搬送波を所定の大きさに制御する手段を具えたことを特徴とするスピーカの駆動装置
- 請求項２に記載の装置において、過大な入力信号を抑制する手段を具えたことを特徴とするスピーカの駆動装置
- 請求項２に記載の装置を多数個内蔵し同時に動作させる装置において、前記スピーカに与える搬送波の周波数を等しく制御する手段を具えたことを特徴とするスピーカの駆動装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36067892A JP3569825B2 (ja) | 1992-12-14 | 1992-12-14 | スピーカの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36067892A JP3569825B2 (ja) | 1992-12-14 | 1992-12-14 | スピーカの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06181597A JPH06181597A (ja) | 1994-06-28 |
| JP3569825B2 true JP3569825B2 (ja) | 2004-09-29 |
Family
ID=18470446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36067892A Expired - Lifetime JP3569825B2 (ja) | 1992-12-14 | 1992-12-14 | スピーカの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3569825B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6447213B2 (ja) * | 2015-02-16 | 2019-01-09 | オンキヨー株式会社 | 信号受信装置、及び、スピーカー装置 |
-
1992
- 1992-12-14 JP JP36067892A patent/JP3569825B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06181597A (ja) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221216B2 (en) | Self-oscillating switching amplifier | |
| US7319763B2 (en) | Power amplification for parametric loudspeakers | |
| JP2735480B2 (ja) | モード切換電源 | |
| US6127885A (en) | Class D amplifiers including transition zone modulation | |
| JP3133286U (ja) | トラッキング電源 | |
| KR100760024B1 (ko) | 소프트 시작/정지 기능을 갖는 게이트 제어회로 | |
| US6922101B2 (en) | Phase shift modulation class D amplifier | |
| CN1175821A (zh) | 静噪起动d类放大器 | |
| US6476674B2 (en) | Method and apparatus for error correction of amplifier | |
| US6970023B2 (en) | Modulated transistor gate driver with planar pulse transformer | |
| US20050078848A1 (en) | Power amplifier and method for split voice coil transducer or speaker | |
| US7161421B2 (en) | Volume control in class D amplifier using variable supply voltage | |
| JP3569825B2 (ja) | スピーカの駆動装置 | |
| US7253684B2 (en) | Method and apparatus for reducing ripple in Class D amplifiers | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
| JP2004128639A (ja) | Ｄ級増幅器 | |
| JPS62144411A (ja) | 電力増幅回路 | |
| JP2001309651A (ja) | 圧電素子駆動回路 | |
| JP3020827B2 (ja) | 電力増幅回路 | |
| FI114355B (fi) | Vastavirtatehomuunin | |
| JPS6016178A (ja) | 電源回路 | |
| JPH03270693A (ja) | ステツピングモータの駆動回路 | |
| JPH0546723B2 (ja) | ||
| JP2001237649A (ja) | 増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |