JP2001237649A - 増幅装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 高品質かつ高効率な増巾装置を提供する。 【解決手段】 本装置はスイッチング電源部２、第１増
巾部４、第２増巾部５及び入力フィルタ部３から成る。
第１増巾部４は入力フィルタ部３からの入力と、クロッ
ク形成部１５からのクロックを制御手段１３に入力し
て、スイッチング手段９を制御して、この出力をフィル
タ１０を通して基準電位として第２増巾部５の電源１６
の駆動に使用する。基準電位は同時に減衰手段１１を通
して比較手段１２に入り、入力との比較において電源１
３のフロート制御を行なうことになる。このような状況
下で第２増巾部５は入力をフィルタ１８を通して主増巾
手段１７により、増巾する。この時の供給電力はスイッ
チング手段９によりスイッチされる電源手段１６の出力
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、歪の少ない高品質
であり、かつ、電力効率が高効率である増幅装置に関す
る。

【０００２】

【従来の技術】従来より、オーディオ、ＡＶ機器等に用
いられる増幅装置は、歪の少ない高品質を維持しなが
ら、電力効率が高効率であるものが要求されている。図
８（ａ）は、従来より用いられている増幅装置１０１を
説明するブロック図である。従来の増幅装置１０１は、
Ｂ級もしくはＣ級増幅器１１７と、Ａ級増幅器１０４
と、高電圧電源部１１６と、低電圧電源部１０８とを備
えている。Ｂ級もしくはＣ級増幅器１１７は、高効率な
増幅器であり、高電圧電源部１１６および増幅装置外部
の信号源に接続されている。Ｂ級もしくはＣ級増幅器１
１７は、高電圧電源部１１６からの直流電圧＋Ｖｈ、−
Ｖｈ、信号源からの交流信号ｅｓにより大振幅動作を行
う。Ｂ級もしくはＣ級増幅器１１７の出力は低電圧電源
部１０８に入力され、低電圧電源部１０８を動作させ
る。Ａ級増幅器１０４は、高品質な（すなわち、歪が少
ない）増幅器であり、低電圧電源部１０８および増幅装
置外部の信号源に接続されている。Ａ級増幅器１０４
は、Ｂ級もしくはＣ級増幅器１１７からの出力によって
駆動される浮動電源となる低電圧電源部１０８を直流電
源とし、信号源から入力される信号を増幅し、出力端子
に接続されている負荷に出力する。図８（ｂ）はＢ級も
しくはＣ級増幅器の出力Ｖｂ、低電圧電源部からの出力
Ｖｂ＋ＶｌおよびＶｂ−Ｖｌ、Ａ級増幅器の出力Ｖｏを
示す波形図である。

【０００３】上記のような従来の増幅装置１０１におい
ては、低電圧電源部１０８はＶｂを基準電位として駆動
しているので、Ｖｌを低く設定することができる。ま
た、Ｂ級もしくはＣ級増幅器１１７とＡ級増幅器１０４
との利得を概略等しくすることにより、図８（ｂ）のよ
うに、Ｂ級もしくはＣ級増幅器１１７の出力Ｖｂおよび
Ａ級増幅器１０４の出力Ｖｏは概略等しくなる。したが
って、低電圧電源＋Ｖｌ、−Ｖｌは、Ｂ級もしくはＣ級
増幅器１１７の出力Ｖｂの歪成分以上の大きさであれば
Ａ級増幅器を十分に動作できるので、Ｖｌの値が低いも
のを使用することができる。したがって、Ａ級動作であ
りながら、Ａ級増幅器より高い電力効率を得ることがで
きる。

【０００４】

【発明が解決しようとする課題】しかし、このような増
幅装置においても、電力効率は７０〜８０パーセント程
度であり不十分である。さらに、同じ最大出力を有する
Ｂ級増幅器もしくはＡＢ級増幅器と比べても、電力効率
が十分には得られないという問題がある。

【０００５】本発明は上記従来の課題を解決するために
なされたものであり、その目的とするところは、歪の少
ない高品質であり、かつ、電力効率がきわめて高効率で
ある増幅装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明における増幅装置
は、トランスとスイッチング電源とを有するスイッチン
グ電源部と、信号源から印加される交流信号の所定の周
波数帯域のみを通過させる入力信号フィルタ部と、該ト
ランスからのスイッチングパルスを両波整流する第１お
よび第２の電源手段と、該第１の電源手段の出力をスイ
ッチング制御するスイッチング手段と、該スイッチング
手段の出力を所定の周波数帯域のみ通過させる第１のフ
ィルタ手段と、該第１のフィルタ手段の出力を減衰させ
る減衰手段と、該減衰手段からの信号と該入力信号フィ
ルタ部からの信号とを比較する比較手段と、該第２の電
源手段の出力によりクロックを形成するクロック形成手
段と、該比較手段からの信号と該クロック形成手段から
のクロックとに基づき該スイッチング手段を制御する制
御手段とを有する第１増幅部と、基準電位が該第１増幅
部の出力によって駆動され、該トランスからのスイッチ
ングパルスを両波整流および平滑する浮動電源となる第
３の電源手段と、該入力信号フィルタ部からの信号の所
定の周波数帯域のみを通過させる第２のフィルタ手段
と、該第３の電源手段を用いて該第２のフィルタ手段か
らの信号を増幅する主増幅手段とを有する第２増幅部と
を備える。

【０００７】好ましい実施形態においては、上記第１の
フィルタ手段の高域遮断特性と上記第２のフィルタ手段
の高域遮断特性とは概略等しい。

【０００８】好ましい実施形態においては、上記減衰手
段の減衰率の逆数と上記主増幅手段の利得とは概略等し
い。

【０００９】好ましい実施形態においては、上記制御手
段は、上記比較手段からの信号と上記クロック形成手段
からのクロックとに基づいて上記スイッチング手段をＰ
ＷＭ制御する。

【００１０】好ましい実施形態においては、上記制御手
段は、上記比較手段からの信号と上記クロック形成手段
からのクロックとに基づいて上記スイッチング手段をＰ
ＤＭ制御する。

【００１１】好ましい実施形態においては、上記制御手
段はトランスを有し、上記比較手段からの信号と上記ク
ロック形成手段からのクロックとに基づいた信号により
該トランスを介して上記スイッチング手段を制御する。

【００１２】以下、本発明の増幅装置の作用について説
明する。本発明の増幅装置によれば、Ａ級もしくはＡＢ
級増幅器を用いた第２増幅部の基準電位として、スイッ
チング手段によるスイッチングを用いた第１増幅部の出
力を使用しているので、歪の少ない高品質を維持しなが
ら、電力効率が９０％程度というきわめて高い効率を得
ることができる。さらに、スイッチングパルスに同期し
たクロックによりスイッチング手段をスイッチング制御
しているので、スイッチングロスおよびノイズを低減す
ることができる。

【００１３】さらに、第１のフィルタ手段の高域遮断特
性と第２のフィルタ手段の高域遮断特性とを概略等しく
することにより、電力効率の低下を防止することができ
る。第１のフィルタ手段を設けることにより、浮動電源
の高域側では主増幅手段の出力に対して位相の遅れが生
じる。位相の遅れた浮動電源を用いて主増幅手段を動作
させるには、第３の電源手段の電源電圧を高くする必要
が有り、電力効率の低下を生じさせる。しかし、第１の
フィルタ手段と高域遮断特性が概略等しい第２のフィル
タ手段を設けることにより、主増幅手段の出力について
も、高域で位相を同程度遅らすことができるからであ
る。

【００１４】さらに、減衰手段の減衰率の逆数と増幅手
段の利得とを概略等しくすることにより、第１増幅部か
らの出力と主増幅手段からの出力とを概略等しくするこ
とができる。したがって、主増幅手段からの出力と概略
等しい第１増幅部からの出力を基準電位として第３の電
源手段を駆動させるので、第３の電源手段の電源電圧を
低く設定することができる。したがって、きわめて高い
電力効率を得ることができる。

【００１５】さらに、制御手段をトランスを有する構造
にすることにより、スイッチング手段のスイッチング素
子を駆動させる電源を削除することができる。

【００１６】

【発明の実施の形態】以下、本発明の好ましい実施の形
態について具体的に説明するが、本発明はこれらの実施
形態には限定されない。

【００１７】図１は本発明の好ましい実施形態による増
幅装置を説明するブロック図である。本発明の増幅装置
１は、スイッチング電源部２、入力信号フィルタ部３、
第１増幅部４および第２増幅部５を備えている。

【００１８】スイッチング電源部２は、トランス６およ
びスイッチング電源７を有している。スイッチング電源
７は、スイッチング素子（図示せず）および直流電源
（図示せず）を有しており、スイッチング素子をオンオ
フ制御することにより、スイッチングパルスをトランス
６の１次巻線に伝送する。スイッチング素子には、任意
の適切なものが採用され得る。例えば、スイッチング素
子にはＭＯＳ電界効果トランジスタ等が用いられる。ト
ランス６は、１次巻線にはスイッチング電源７が接続さ
れており、スイッチング電源７からのスイッチングパル
スを２次巻線から出力する。

【００１９】入力信号フィルタ部３は、入力された信号
の所定周波数帯域のみを通過させる。代表的には、入力
信号フィルタ部３にはローパスフィルタが用いられる。
入力信号フィルタ部３は、増幅装置外部に設けられた信
号源に接続されている。入力信号フィルタ部３は、信号
源からの信号の周波数帯域をスイッチング手段９のスイ
ッチング周波数帯域よりも、低くするために設けられて
いる（詳細は後述する）。入力信号フィルタ部３からの
信号は、後述する比較手段および第２のフィルタ手段に
入力される。

【００２０】第１増幅部４は、第１の電源手段８、スイ
ッチング手段９、第１のフィルタ手段１０、減衰手段１
１、比較手段１２、制御手段１３、第２の電源手段１４
およびクロック形成手段１５を有している。

【００２１】第１の電源手段８は、スイッチング電源部
２に接続されており、スイッチング電源部２からスイッ
チングパルスが入力される。第１の電源手段８は、スイ
ッチング電源部２から入力されたスイッチングパルスを
両波整流して、スイッチング手段９に出力する。

【００２２】スイッチング手段９は、代表的には、正の
信号を出力するスイッチング素子および負の信号を出力
するスイッチング素子を有している。スイッチング素子
としては、代表的には、ＭＯＳＦＥＴが用いられる。ス
イッチング手段９は、制御手段１３により、正負いずれ
かのスイッチング素子をスイッチング電源部２からのス
イッチングパルスに同期してスイッチング制御され、第
１の電源手段８から入力された信号を出力する。スイッ
チング手段９をスイッチング電源部２からのスイッチン
グパルスに同期させてスイッチング制御することによ
り、スイッチングロスおよびスイッチングノイズを低減
することができる。スイッチング手段９のスイッチング
制御としては、例えば、ＰＤＭ（パルス密度変調）もし
くはＰＷＭ（パルス幅変調）が用いられる。図２（ａ）
は、スイッチング手段９の出力ＶＡ（ＰＤＭ波形）およ
び後述する第１のフィルタ手段１０の出力ＶＢを示す波
形図である。図２（ｂ）は、後述する第３の電源手段か
らの出力ＶＢ＋ＶＬおよびＶＢ−ＶＬ、ならびに後述す
る主増幅手段１７の出力ＶＯを示す波形図である。

【００２３】スイッチング手段９から出力された信号Ｖ
Ａは、第１のフィルタ手段１０に入力される。代表的に
は、第１のフィルタ手段１０には、ローパスフィルタが
用いられる。スイッチング手段９から出力された信号
は、高周波数成分を含んでおり、パルス波形を有してい
る。したがって、第１のフィルタ手段１０を設けること
により、スイッチング手段９から出力された信号ＶＡか
ら高周波数成分を除去し、信号源からの信号と概略等し
いアナログ信号にすることができる。つまり、第１のフ
ィルタ手段１０からの出力信号は、図２（ａ）のＶＢに
示すような信号源からの信号と概略等しいアナログ波形
になる。第１のフィルタ手段１０からの出力ＶＢは、後
述する第３の電源手段および減衰手段１１に入力され
る。

【００２４】減衰手段１１は、第１のフィルタ手段１０
の出力ＶＢに対して所定の減衰を行う。好ましい実施形
態においては、減衰手段１１の減衰率の逆数は、後述す
る主増幅手段１７の利得と概略等しい（詳細は後述す
る）。減衰手段１１で減衰された信号は、比較手段１２
に入力される。

【００２５】比較手段１２においては、一方の入力端子
に減衰手段１１からの信号が入力され、他方の入力端子
に入力信号フィルタ部３からの信号が入力される。比較
手段１２はコンパレーターが使用されるのが一般的であ
るが、オペアンプを用いても構成することができる。比
較手段１２は、入力された２つの信号の比較を行い、比
較した信号を制御手段１３に出力する。

【００２６】制御手段１３は、比較手段１２からの信号
が入力される。制御手段１３は入力された比較手段１２
からの信号に基づいて、スイッチング手段９を制御す
る。したがって、制御手段１３は、第１増幅部４が信号
源からの信号を正確に再現した波形で増幅できるよう、
スイッチング手段９を制御することができる。

【００２７】さらに、制御手段１３には、スイッチング
電源部２のスイッチングパルスに同期したクロックがク
ロック形成手段１５から入力される。制御手段１３は、
入力されるクロックに基づいてスイッチング手段９をス
イッチング制御する。したがって、スイッチング手段９
はスイッチング電源部２のスイッチングパルスと同期し
てスイッチングすることができる。

【００２８】例えば、制御手段１３はＤフリップフロッ
プ等を有している。Dフリップフロップには比較手段１
２からの信号がデータとして入力され、スイッチング電
源部２のスイッチングパルスに同期したクロックでラッ
チされる。こうして、制御手段１３は、スイッチング電
源部２のスイッチングパルスに同期した制御信号を出力
することができる。

【００２９】制御手段１３は、以上のようにしてスイッ
チング手段９を制御するが、スイッチング手段９のスイ
ッチング周波数が信号源からの信号の周波数より十分に
高くなければ、第１増幅部４の出力波形が信号源からの
信号に比例したアナログ波形を部分的にしか再現できな
い。しかし、入力信号フィルタ部３を設けることにより
信号源からの信号をスイッチング手段９のスイッチング
周波数より低くしているので、第１増幅部４は、信号源
からの信号に比例したアナログ波形を再現し増幅した信
号を出力することができる。

【００３０】第２の電源手段１４は、スイッチング電源
部２に接続されている。第２の電源手段１４は、スイッ
チング電源部２からのスイッチングパルスを両波整流
し、クロック形成手段１５へ伝送する。

【００３１】クロック形成手段１５は、第２の電源手段
１４からの出力信号に基づき、スイッチング電源部２の
スイッチングパルスに同期したクロックを形成する。ク
ロックは、例えば、スイッチングパルスの立ち上り部分
もしくは立ち下り部分を用いたクロックが用いられる。
クロック形成手段１５で形成されたクロックは制御手段
１３に伝送される。

【００３２】以上のように、第１増幅部においては、制
御手段１３によりスイッチング手段９をスイッチング制
御し信号を増幅して出力する。スイッチング手段９の出
力は第１のフィルタ手段１０で高周波成分が除去され、
第１増幅部の出力として出力される。第１増幅部４の出
力は、第３の電源手段の基準電位として用いられる。し
たがって、第３の電源手段の電源電圧は低く設定するこ
とができる。

【００３３】第２増幅部５は、第３の電源手段１６、主
増幅手段１７および第２のフィルタ手段１８を有してい
る。

【００３４】第３の電源手段１６は、スイッチング電源
部２に接続されている。第３の電源手段１６は、スイッ
チング電源部２からのスイッチングパルスを両波整流
し、さらに、平滑して出力する。さらに、第３の電源手
段１６は、第１増幅部４からの信号で駆動される浮動電
源となる。つまり、第３の電源手段１６の出力は、図２
（ｂ）に示すように、スイッチング電源部２からの信号
を両波整流および平滑した信号＋ＶＬおよび−ＶＬに第
１増幅部４からの信号ＶＢを付加した波形ＶＢ＋ＶＬ、
ＶＢ−ＶＬとなる。第３の電源手段１６からの出力信号
は、主増幅手段１７に入力される。

【００３５】主増幅手段１７は、所定の利得を有する増
幅器であり、代表的には高品質なＡ級増幅器もしくはＡ
Ｂ級増幅器が用いられる。主増幅手段１７には、第３の
電源手段１６からの信号が入力され、さらに、入力信号
フィルタ部３から第２のフィルタ手段１８を介して信号
が入力されている。主増幅手段１７に入力された信号は
増幅され、負荷へ出力される（図２（ｂ）ＶＯ参照）。

【００３６】好ましくは、主増幅手段１７の利得は減衰
手段１１の減衰率の逆数と概略等しい。主増幅手段１７
の利得と減衰手段１１の減衰率の逆数とを概略等しくす
ることにより、図２（ｂ）に示すように第１のフィルタ
手段１０の出力ＶＢを主増幅手段１７の出力ＶＯと概略
等しくすることができるからである。ＶＢとＶＯとの波
形が大きく異なれば、主増幅手段１７を動作させＶＯを
出力するためには、ＶＬの値を大きく設定しなければな
らない。したがって、ＶＢをＶＯに概略等しくすること
により、第３の電源手段１６の電圧ＶＬの値を低く設定
することができるので、電力効率を高効率にすることが
できる。

【００３７】第２のフィルタ手段１８としては、代表的
には、ローパスフィルタが用いられる。第２のフィルタ
手段１８は、入力信号フィルタ部３からの信号の所定帯
域成分のみを通過させて、主増幅手段１７に伝送する。

【００３８】好ましい実施形態においては、第２のフィ
ルタ手段１８は、第１のフィルタ手段１０と高域遮断特
性が概略等しい。第１増幅部４の出力は、第１のフィル
タ手段１０の高域遮断特性のために、高域側において位
相が遅れることになる。したがって、高域側で位相の遅
れた浮動電源を用いて、主増幅手段１７を動作させるた
めには、第３の電源手段の電圧ＶＬを大きくする必要が
あり電力効率が悪化する。つまり、主増幅手段１７の出
力ＶＯと第１のフィルタ手段の出力ＶＢとは同位相であ
ることが好ましい。本実施形態によれば、第１のフィル
タ手段１０と高域遮断特性が概略等しい第２のフィルタ
手段１８を主増幅手段１７の入力側に設けることによ
り、主増幅手段１７の出力ＶＯについても高域側で位相
を遅らすことができ、電力効率の悪化を防止することが
できる。

【００３９】以上のように、本発明の増幅装置は、制御
手段によりスイッチング手段を制御して第１の電源手段
からの信号を出力し、当該出力に対して第１のフィルタ
手段により高周波成分を除去し、その出力が第２増幅部
の浮動電源を駆動する第１増幅部を備えている。したが
って、本発明の増幅装置によれば、第３の電源手段の電
源電圧はきわめて低くできるので、歪の少ない高品質な
Ａ級もしくはＡＢ級動作でありながら、電力効率が９０
％程度というきわめて高い電力効率を得ることができ
る。

【００４０】以下、本発明の好ましい実施形態による具
体的な回路構成について図３〜図７を参照にして具体的
に説明する。本発明は、これらの回路構成に限定される
ものではない。

【００４１】図３は、本発明の好ましい実施形態による
増幅装置の具体的な回路構成を示す回路図である。図４
は本発明の好ましい実施形態による増幅装置の各部分に
おける出力信号を示す波形図である。スイッチング電源
部２は高周波トランス６を有しており、高周波トランス
の１次巻線側については省略する。スイッチング電源部
２は、図４（ａ）に示すスイッチングパルスを出力す
る。

【００４２】入力信号フィルタ部３は、抵抗Ｒ１、コン
デンサＣ１から構成されているローパスフィルタであ
る。抵抗Ｒ１は増幅装置外部に設けられた信号源に直列
に接続されており、コンデンサＣ１は一端が抵抗Ｒ１に
接続され、他端は接地されている。入力信号フィルタ部
３は、信号源からの信号の所定周波数帯域のみを通過さ
せ、図４（ｄ）に示す信号Ｖ１を出力する。

【００４３】次に、第１増幅部４について説明する。第
１の電源手段８は両波整流回路１９およびゲート駆動用
電源２０を有している。両波整流回路１９は高周波トラ
ンス６に接続されており、高周波トランス６からの信号
を両波整流し、出力する。両波整流回路１９は図４
（ｂ）に示す信号を出力する。ゲート駆動用電源２０は
ダイオードＤ１、コイルＬ１およびコンデンサＣ２から
構成されている正側部分と、ダイオードＤ２、コイルＬ
２およびコンデンサＣ３から構成されている負側部分と
を有している。正側部分では、ダイオードＤ１のアノー
ド側が高周波トランス６の２次巻線Ｘに、カソード側は
コイルＬ１を介して制御手段１３に接続されている。コ
ンデンサＣ２は一端がコイルＬ１の出力側に接続され、
他端は接地されている。負側部分においては、ダイオー
ドＤ２のアノード側が高周波トランスに接続されている
こと以外は正側と同様である。ゲート駆動用電源２０は
高周波トランス６からの信号を整流し、平滑して出力す
る。ゲート駆動用電源２０は後述するＭＯＳ電界効果ト
ランジスタＱ１、Ｑ２のゲートを駆動させるために備え
られている。

【００４４】スイッチング手段９はＭＯＳＦＥＴである
トランジスタＱ１およびＱ２から構成されており、Ｑ１
のソースおよびＱ２のドレインは第１のフィルタ手段１
０に接続されている。また、Ｑ１およびＱ２のゲートに
は制御手段１３が接続され、Ｑ１のドレインおよびＱ２
のソースには両波整流回路１９の出力側が接続されてい
る。制御手段からの信号（図４（ｅ）、（ｆ）参照）に
より、Ｑ１およびＱ２がスイッチング制御され、両波整
流回路１９からの信号をＱ１もしくはＱ２から出力す
る。本回路構成においては、スイッチング手段１０によ
るＰＷＭを用いている。スイッチング手段９の出力は、
第１のフィルタ手段１０に入力される。

【００４５】第１のフィルタ手段１０は、コイルＬ３、
抵抗Ｒ２およびコンデンサＣ４から構成されているロー
パスフィルタである。コイルＬ３および抵抗Ｒ２は並列
に接続され、コイルＬ３および抵抗Ｒ２の一方の接続点
はトランジスタＱ１のソースおよびＱ２のドレインに、
他方の接続点ＢはコンデンサＣ４を介して接地されると
共に、高周波トランスの２次巻線Ｘの中点に接続され接
地されている。コイルＬ３、抵抗Ｒ２およびコンデンサ
Ｃ４の値は、第２のフィルタ手段と特性が概略等しくな
るように設定されている。

【００４６】減衰手段１１は、抵抗Ｒ３および抵抗Ｒ４
から構成されている。抵抗Ｒ３の一端は第１のフィルタ
手段のＢ点に接続され、他端は抵抗Ｒ４を介して接地さ
れている。減衰手段１１の減衰率はＲ４／（Ｒ３＋Ｒ
４）である。減衰手段１１は、図４（ｄ）に示す信号Ｖ
２を出力する。

【００４７】比較手段１２は、コンパレーター２１から
構成されている。コンパレーター２１の反転入力端子に
は減衰手段１１が、非反転入力端子には入力信号フィル
タ部３が接続されている。コンパレーター２１の非反転
入力端子には図４（ｄ）に示す信号Ｖ１が入力信号フィ
ルタ部３から入力され、反転入力端子には信号Ｖ２が減
衰手段１１から入力される。コンパレーター２１は信号
Ｖ１およびＶ２の振幅値を比較することにより正もしく
は負の信号を出力する。

【００４８】制御手段１３は、Ｄフリップフロップ（以
下、Ｄ−ＦＦとする）２２、トランジスタＱ３〜Ｑ１０
を有している。Ｄ−ＦＦ２２のＤ入力端子にはコンパレ
ーター２１の出力端子が接続されており、ＣＫ入力端子
にはクロック形成手段１５が接続されている。Ｄ−ＦＦ
２２は、図４（ｄ）の信号Ｖ１、Ｖ２に基づく比較手段
１２からの出力を、図４（ｃ）のクロックの立ち上りで
ラッチする。Ｄ−ＦＦ２２のＱ出力端子からは図４
（ｅ）に示す波形の信号が、Ｑ’出力端子からは図４
（ｆ）に示す波形の信号がそれぞれ出力される。Ｄ−Ｆ
Ｆ２２のＱ出力端子は、抵抗Ｒ５を介してトランジスタ
Ｑ３のベースに接続されている。トランジスタＱ３のエ
ミッタは接地されると共に、抵抗Ｒ６を介して抵抗Ｒ５
とトランジスタＱ３のベースとの間に接続されている。
トランジスタＱ３のコレクタは抵抗Ｒ７を介してトラン
ジスタＱ４のベースに接続されている。トランジスタＱ
４のエミッタは正側のゲート駆動用電源２０に接続さ
れ、Ｑ４のベースは抵抗Ｒ８を介して正側のゲート駆動
用電源２０に接続されている。トランジスタＱ４のコレ
クタはトランジスタＱ５およびＱ６のベースに接続され
ると共に、抵抗Ｒ９を介して負側のゲート駆動用電源２
０に接続されている。トランジスタＱ５およびＱ６のエ
ミッタは抵抗Ｒ１０を介してトランジスタＱ１のゲート
に接続されている。トランジスタＱ５のコレクタは正側
のゲート駆動用電源２０に、Ｑ６のコレクタはトランジ
スタＱ１のソースおよび第２のフィルタ手段１０に接続
されている。トランジスタＱ３、Ｑ４はレベルシフト用
トランジスタである。つまり、エミッタをアースに接続
したＱ３からエミッタをゲート駆動用電源２０に接続し
たＱ４に段階的にスイッチングする。Ｑ５およびＱ６は
プッシュプルを構成しておりＱ５、Ｑ６からの信号によ
りＱ１をオンオフ制御する。Ｑ１のゲートには、図４
（ｅ）の波形の信号が入力されることになる。同様に、
Ｑ２のゲートには、図４（ｆ）の波形の信号が入力され
る。したがって、Ｑ１側に入力される信号（図４
（ｅ））がハイになると、Ｑ１がオンして、両波整流回
路１９からＱ１を介して第１のフィルタ手段１０に信号
が伝送される。また、Ｑ２側に入力される信号（図４
（ｆ））がハイになる（Ｑ１側に入力される信号はロー
になる）と、両波整流回路１９からＱ２を介して第１の
フィルタ手段１０に信号が伝送される。さらに、抵抗Ｒ
１０とトランジスタＱ１との間からは、ツェナーダイオ
ードＤ３、Ｄ４が接続されている。ツェナーダイオード
Ｄ３のカソードはトランジスタＱ１のゲートに、ツェナ
ーダイオードＤ４のカソードはトランジスタＱ１のソー
スに接続されている。ツェナーダイオードＤ３、Ｄ４は
トランジスタＱ１の保護用であり、トランジスタＱ１の
ゲートに過電圧が印加されてＱ１が破損するのを防止す
るために備えられている。Ｑ’出力端子は、Ｑ出力端子
側と同様に、トランジスタＱ７〜Ｑ１０、抵抗Ｒ１１〜
Ｒ１６、ツェナーダイオードＤ５、Ｄ６を介してトラン
ジスタＱ２に接続される。

【００４９】第２の電源手段１４は、ダイオードＤ７お
よびＤ８から構成されており、両波整流回路を形成して
いる。ダイオードＤ７およびＤ８のアノードは高周波ト
ランス６の２次巻線Ｙに接続され、カソード側はクロッ
ク形成手段１５の抵抗Ｒ１７に接続されている。第２の
電源手段１４は、スイッチング電源部２からの信号を両
波整流し、図４（ｂ）に示す波形の信号を出力する。

【００５０】クロック形成手段１５は、インバータ２
３、抵抗Ｒ１７、Ｒ１８から構成されている。インバー
タ２３の入力側は抵抗Ｒ１７を介してダイオードＤ７、
Ｄ８のカソード側に接続されると共に、抵抗Ｒ１８を介
して接地および高周波トランス６の２次巻線Ｙの中点に
接続され、接地されている。インバータ２３の出力側は
Ｄ−ＦＦ２２のＣＫ入力端子に接続されている。インバ
ータ２３は、入力された信号を反転し、図４（ｃ）に示
すようなスイッチング電源部２からのスイッチングパル
スの立ち下り部分を用いたクロックを形成する。クロッ
ク形成手段１５において形成されたクロックは、Ｄ−Ｆ
Ｆ２２のＣＫ入力端子に入力されラッチに用いられる。

【００５１】次に、第２増幅部５について説明する。第
３の電源手段１６は、両波整流回路２４、コイルＬ４、
Ｌ５およびコンデンサＣ５、Ｃ６から構成されている。
両波整流回路２４は、入力側に高周波トランス６の２次
巻線が接続され、出力側にコイルＬ４、Ｌ５が接続され
ている。コイルＬ４およびＬ５の他端は主増幅手段１７
のパワーアンプ２５に接続されている。コンデンサＣ５
およびＣ６の一端はＥ点でそれぞれ接続され、他端はコ
イルＬ４およびＬ５の出力側にそれぞれ接続されてい
る。また、Ｅ点は高周波トランス６の２次巻線Ｚの中点
および第１増幅部のＢ点と接続されている。高周波トラ
ンス６からの信号は両波整流回路２４で両波整流され、
コイルＬ４、コンデンサＣ５およびコイルＬ５、コンデ
ンサＣ６により平滑される。Ｅ点はＢ点からの信号で駆
動されるので、第３の電源手段１６からは第１増幅部４
の出力信号に、トランスからのスイッチングパルスを両
波整流および平滑した直流電圧が重畳された電圧が出力
される浮動電源となる。

【００５２】主増幅手段１７は、パワーアンプ２５、抵
抗Ｒ１９、Ｒ２０から構成されている。パワーアンプ２
５の反転入力端子は抵抗Ｒ１９を介して接地されると共
に、抵抗Ｒ２０を介して出力側に接続されている。パワ
ーアンプ２５の非反転入力端子には、第２のフィルタ手
段１８のオペアンプ２６の出力端子が接続されている。
主増幅手段１７の利得は、（Ｒ１９＋Ｒ２０）／Ｒ１９
である。好ましくは、主増幅手段１７の利得が減衰手段
の減衰率の逆数と等しくなるように、Ｒ３＝Ｒ２０、Ｒ
４＝Ｒ１９である。

【００５３】第２のフィルタ手段１８は、オペアンプ２
６、抵抗Ｒ２１、Ｒ２２、コンデンサＣ７、Ｃ８から構
成されているローパスフィルタである。オペアンプ２６
の非反転入力端子はコンデンサＣ７を介して接地される
と共に、抵抗Ｒ２１、Ｒ２２を介して入力信号フィルタ
部３が接続されている。オペアンプ２６の反転入力端子
は、出力側に接続されると共に、コンデンサＣ８を介し
て、抵抗Ｒ２１およびＲ２２の接続点に接続されてい
る。好ましくは、第２のフィルタ手段の特性と第１のフ
ィルタ手段の特性とが概略等しくなるように、抵抗Ｒ２
１、Ｒ２２，コンデンサＣ７，Ｃ８の値、オペアンプ２
６の利得は選択されている。第２のフィルタ手段１８か
らの信号は、パワーアンプ２５の非反転入力端子に入力
される。主増幅手段１７は、オペアンプ２６からの信号
を増幅して、出力する。

【００５４】次に制御手段１３の別の回路構成について
説明する。図５は本発明の別の回路構成による制御手段
１３を示す回路図である。本回路構成による制御手段１
３は、Ｄフリップフロップ（以下、Ｄ−ＦＦとする）２
７、アンド回路２８，２９、トランジスタＱ１１〜Ｑ１
４およびトランス３０，３１を有している。Ｄ−ＦＦ２
７のＤ入力端子はコンパレーター２１の出力端子が接続
され、ＣＫ入力端子は、クロック形成手段１５のインバ
ータ２３が接続されている。Ｄ−ＦＦ２７のＱ出力端子
はアンド回路２８の一方の入力端子に接続されている。
アンド回路２８の他方の入力端子はインバータ２５の入
力側に接続されている。アンド回路２８の出力端子はト
ランジスタＱ１１およびＱ１２のベースに接続されてい
る。トランジスタＱ１１およびトランジスタＱ１２のエ
ミッタはコンデンサＣ９を介してトランス３０の一次巻
線に接続されている。トランジスタＱ１２のコレクタは
接地されると共に、トランス３０の１次巻線に接続され
ている。ダイオードＤ９はアノード側がトランジスタＱ
１２のコレクタ側に、カソード側がトランジスタＱ１
１、Ｑ１２のエミッタ側に接続されている。コンデンサ
Ｃ９は直流成分をカットするため、ダイオードＤ９はス
イッチＯＦＦ時の慣性電流を吸収するために設けられて
いる。トランス３０の２次巻線は抵抗Ｒ１０およびツェ
ナーダイオードＤ３、Ｄ４を介してスイッチング手段９
に接続されている。Ｄ−ＦＦ２７のＱ’出力端子は、Ｑ
端子側と同様にアンド回路２９、トランジスタＱ１３，
Ｑ１４，ダイオードＤ１０，コンデンサＣ１０、トラン
ス３１および抵抗Ｒ１６を介してスイッチング手段に接
続されている。

【００５５】図６は、本回路構成の制御手段の動作を説
明するための各部分における出力信号波形図である。Ｄ
−ＦＦ２７のＤ入力端子には図６（ｄ）に示すＶ１１お
よびＶ１２の差に基づいた信号が、ＣＫ入力端子には図
６（ｃ）に示す信号が入力される。Ｄ−ＦＦ２７のＱ出
力端子からは図６（ｅ）に示す信号が、Ｑ’出力端子か
らは図６（ｆ）に示す信号がそれぞれ出力される。アン
ド回路２８には、Ｑ出力端子からの信号Ｖ１１およびス
イッチングパルスを両波整流した信号（図６（ｂ）参
照）が入力される。アンド回路は、入力された信号の論
理積である信号（図６（ｇ）参照）を出力する。アンド
回路２８からの信号はプッシュプルを構成しているトラ
ンジスタＱ１１、Ｑ１２を介して、トランス３０の１次
巻線に入力される。こうして、トランス３０の２次巻線
からの信号によりトランジスタＱ１をオンオフ制御す
る。Ｄ−ＦＦ２７のＱ’出力端子側も同様であり、トラ
ンス３１の１次巻線に入力される信号の波形は図６
（ｈ）になる。本実施形態においては、図６（ｇ）、
（ｈ）のような波形の信号を用いて、第１の電源手段８
からの信号をトランジスタＱ１、Ｑ２によりスイッチン
グ出力する。したがって、本回路構成においては、トラ
ンジスタＱ１、Ｑ２はＰＤＭすることになる。さらに、
本回路構成においては、トランジスタＱ１，Ｑ２のゲー
ト駆動用電源として、トランス３０、３１を用いてい
る。したがって、トランジスタＱ１、Ｑ２のゲートを駆
動するためのゲート駆動用電源を省くことができる。

【００５６】次に、第１のフィルタ手段の別の回路構成
について説明する。図７（ａ）は本発明の別の回路構成
による第１のフィルタ手段１０を示す回路図である。本
回路構成による第１のフィルタ手段１０は、ダイオード
Ｄ１１、Ｄ１２、コイルＬ６，Ｌ７およびコンデンサＣ
１１から構成されている。ダイオードＤ１１のカソード
側およびコイルＬ６の一端はトランジスタＱ１のソース
に接続されている。ダイオードＤ１１のアノード側およ
びコイルＬ６の他端はダイオードＤ１２のカソード側お
よびコイルＬ７の一端にそれぞれ接続されると共に、コ
ンデンサＣ１１を介して接地されている。ダイオードＤ
１２のアノード側およびコイルＬ７の他端はトランジス
タＱ２のドレインに接続されている。本回路構成による
第１のフィルタ手段１３は、図７（ｂ）に示す信号Ｖ７
を出力する特性を有している。本回路構成の第１のフィ
ルタ手段に制御手段からの信号ＶＣ、ＶＣ’（ＰＤＭ波
形）が入力されると、第１のフィルタ手段は信号ＶＤを
出力する。

【００５７】以上、本発明の好ましい実施形態による具
体的な回路構成について説明したが、本発明はこれらの
回路構成に限定されるものではない。例えば、本実施形
態では、スイッチング手段にＮｃｈＭＯＳＦＥＴを使用
しているが、ＮｃｈおよびＰｃｈのコンプリメンタリＭ
ＯＳ、バイポーラトランジスタ等を使用することもでき
る。

【００５８】

【発明の効果】本発明の増幅装置は、Ａ級もしくはＡＢ
級増幅器を用いた第２増幅部の基準電位として、スイッ
チング手段によるスイッチングを用いた第１増幅部の出
力を使用しているので、歪の少ない高品質を維持しなが
ら、電力効率が９０％程度というきわめて高い効率を得
ることができる。さらに、第１のフィルタ手段と第２の
フィルタ手段との高域遮断特性を概略等しくすることに
より、主増幅手段の出力についても、浮動電源の高域側
での位相の遅れと同程度位相を遅らすことができるの
で、電力効率の低下を防止できる。さらに、減衰手段の
減衰率の逆数と増幅手段の利得とを概略等しくすること
により、第３の電源手段の電源電圧を低く設定できるの
で、きわめて高い電力効率を得ることができる。さら
に、制御手段にトランスを設けることにより、ゲート駆
動用電源を省くことができる。

【図面の簡単な説明】

【図１】本発明の好ましい実施形態による増幅装置を説
明するブロック図である。

【図２】（ａ）は、スイッチング手段の出力ＶＡおよび
第１のフィルタ手段の出力ＶＢを示す波形図である。
（ｂ）は、第３の電源手段からの出力ＶＢ＋ＶＬおよび
ＶＢ−ＶＬ、ならびに主増幅手段の出力ＶＯを示す波形
図である。

【図３】本発明の好ましい実施形態による増幅装置の具
体的な回路構成を示す回路図である。

【図４】本発明の好ましい実施形態による増幅装置の各
部分における出力信号を示す波形図である。

【図５】本発明の好ましい実施形態による制御手段の別
の回路構成を示す回路図である。

【図６】図５に示す制御手段を有する増幅装置の各部分
における出力信号を示す波形図である。

【図７】（ａ）は本発明の好ましい実施形態による第１
のフィルタ手段の別の回路構成を示す回路図である。
（ｂ）は（ａ）に示す第１のフィルタ手段の特性を示す
波形図である。

【図８】（ａ）は、従来より用いられている増幅装置を
説明するブロック図である。（ｂ）はＢ級もしくはＣ級
増幅器の出力Ｖｂ、低電圧電源部からの出力Ｖｂ＋Ｖｌ
およびＶｂ−Ｖｌ、Ａ級増幅器の出力Ｖｏを示す波形図
である。

【符号の説明】

１ 増幅装置 ２ スイッチング電源部 ３ 入力信号フィルタ部 ４ 第１増幅部 ５ 第２増幅部 ６ トランス ７ スイッチング電源 ８ 第１の電源手段 ９ スイッチング手段 １０ 第１のフィルタ手段 １１ 減衰手段 １２ 比較手段 １３ 制御手段 １４ 第２の電源手段 １５ クロック形成手段 １６ 第３の電源手段 １７ 主増幅手段 １８ 第２のフィルタ手段

フロントページの続き (72)発明者 工藤 洋一 大阪府寝屋川市日新町２番１号 オンキヨ ー株式会社内 Ｆターム(参考） 5J090 AA01 AA41 AA62 AA63 CA21 CA26 CA36 CA92 FA09 GN01 HA08 HA10 HA18 HA19 HA20 HA25 HA29 HA33 HA36 KA01 KA04 KA17 KA23 KA33 KA36 KA41 KA42 KA48 KA51 MA22 SA05 TA01 TA06 5J091 AA01 AA41 AA62 AA63 CA21 CA26 CA36 CA92 FA09 HA08 HA10 HA18 HA19 HA20 HA25 HA29 HA33 HA36 KA01 KA04 KA17 KA23 KA33 KA36 KA41 KA42 KA48 KA51 MA22 SA05 TA01 TA06 UW03 5J092 AA01 AA41 AA62 AA63 CA21 CA26 CA36 CA92 FA09 GR02 GR03 HA08 HA10 HA18 HA19 HA20 HA25 HA29 HA33 HA36 KA01 KA04 KA17 KA23 KA33 KA36 KA41 KA42 KA48 KA51 MA22 SA05 TA01 TA06

Claims (6)

【特許請求の範囲】
1. 【請求項１】トランスとスイッチング電源とを有するス
   イッチング電源部と；信号源から印加される交流信号の
   所定の周波数帯域のみを通過させる入力信号フィルタ部
   と；該トランスからのスイッチングパルスを両波整流す
   る第１および第２の電源手段と、該第１の電源手段の出
   力をスイッチング制御するスイッチング手段と、該スイ
   ッチング手段の出力を所定の周波数帯域のみ通過させる
   第１のフィルタ手段と、該第１のフィルタ手段の出力を
   減衰させる減衰手段と、該減衰手段からの信号と該入力
   信号フィルタ部からの信号とを比較する比較手段と、該
   第２の電源手段の出力によりクロックを形成するクロッ
   ク形成手段と、該比較手段からの信号と該クロック形成
   手段からのクロックとに基づき該スイッチング手段を制
   御する制御手段とを有する第１増幅部と；基準電位が該
   第１増幅部の出力によって駆動され、該トランスからの
   スイッチングパルスを両波整流および平滑する浮動電源
   となる第３の電源手段と、該入力信号フィルタ部からの
   信号の所定の周波数帯域のみを通過させる第２のフィル
   タ手段と、該第３の電源手段を用いて該第２のフィルタ
   手段からの信号を増幅する主増幅手段とを有する第２増
   幅部とを備える、増幅装置。
2. 【請求項２】前記第１のフィルタ手段の高域遮断特性と
   前記第２のフィルタ手段の高域遮断特性とが概略等し
   い、請求項１に記載の増幅装置。
3. 【請求項３】前記減衰手段の減衰率の逆数と前記主増幅
   手段の利得とが概略等しい、請求項１または２に記載の
   増幅装置。
4. 【請求項４】前記制御手段が、前記比較手段からの信号
   と前記クロック形成手段からのクロックとに基づいて前
   記スイッチング手段をＰＷＭ制御する、請求項１〜３の
   いずれかに記載の増幅装置。
5. 【請求項５】前記制御手段が、前記比較手段からの信号
   と前記クロック形成手段からのクロックとに基づいて前
   記スイッチング手段をＰＤＭ制御する、請求項１〜３の
   いずれかに記載の増幅装置。
6. 【請求項６】前記制御手段がトランスを有し、前記比較
   手段からの信号と前記クロック形成手段からのクロック
   とに基づいた信号により該トランスを介して前記スイッ
   チング手段を制御する、請求項１〜５のいずれかに記載
   の増幅装置。