JP3566848B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3566848B2 JP3566848B2 JP35986497A JP35986497A JP3566848B2 JP 3566848 B2 JP3566848 B2 JP 3566848B2 JP 35986497 A JP35986497 A JP 35986497A JP 35986497 A JP35986497 A JP 35986497A JP 3566848 B2 JP3566848 B2 JP 3566848B2
- Authority
- JP
- Japan
- Prior art keywords
- marking
- semiconductor device
- wiring pattern
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、マーキングを有する半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
半導体装置が完成した後に商品番号、ロット番号等を外部から認識するために、該半導体装置にはマーキングが形成される。従来、ウェハ上にトランジスタ等の素子を内蔵する半導体デバイスを形成して半導体チップに分割し、該分割された半導体チップ上に配線パターンを形成した後に、インク印刷法、又はレーザー照射法を使用してマーキングを形成していた。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来のマーキングによれば、半導体装置が完成した後に、半導体装置のそれぞれに対してインク印刷やレーザー照射を実行するマーキング専用の工程を必要とするので、製造工数が増大するという問題があった。また、インク印刷機やレーザー照射装置のようなマーキング専用の設備を必要とするので、設備コストが増大した。
【0004】
本発明は、上記従来の問題に鑑み、マーキング専用の工程や装置を必要とせずに、マーキングが形成された半導体装置及びその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明の第1の半導体装置は、第1の面及び第2の面を有する半導体チップと、第1の面上に形成され金属層からなる配線パターンと、第2の面上に形成され該金属層と同一の材料からなるマーキングと、前記第2の面上に前記マーキングを覆うようにして形成された透明樹脂層とを備えている。
【0006】
これにより、マーキングが配線パターンと同一の材料から構成されているので、インク印刷機等のマーキング専用の設備を使用しなくても、マーキングを有する半導体装置が得られる。したがって、設備コストと製造工数とを削減できる。また、第2の面を保護するための透明樹脂層を通してマーキングを認識できるので、外部からマーキングを認識でき、かつ、信頼性の高い半導体装置が得られる。
【0011】
本発明の第1の半導体装置の製造方法は、第1の面及び第2の面を有する半導体装置の製造方法として、第1の面上に金属層からなる配線パターンを形成する工程と、第2の面上に該金属層と同一の材料からなるマーキングを形成する工程とを設け、前記配線パターンを形成する工程と前記マーキングを形成する工程とを連続して実行する方法である。
【0012】
この方法によれば、インク印刷機等のマーキング専用の設備を使用しなくても、配線パターンと同一の材料を使用してマーキングを形成できるので、設備コストと製造工数とを削減できる。
【0013】
前記配線パターンを形成する工程と前記マーキングを形成する工程とを同時に実行することができる。
【0014】
本発明の第2の半導体装置の製造方法は、第1の面及び第2の面を有し、該第1の面上に複数個のチップ領域を有するウェハ状の半導体装置の製造方法として、各チップ領域の上に金属層からなる配線パターンを形成する工程と、該配線パターンを形成する工程に連続して第2の面のうち各チップ領域に対向する領域の上にマーキングを形成する工程とを設けたものである。
【0015】
この方法によれば、半導体装置が完成した後に別途マーキングを設ける工程に代えて、ウェハ状の半導体装置が有する各チップに対して、配線パターン形成に連続した工程によってマーキングを形成できる。
【0016】
本発明の第3の半導体装置の製造方法は、第1の面及び第2の面を有し、該第1の面上に複数個のチップ領域を有するウェハ状の半導体装置の製造方法として、各チップ領域の上に金属層からなる配線パターンを形成すると同時に第2の面のうち各チップ領域に対向する領域の上にマーキングを形成する工程を設けたものである。
【0017】
この方法によれば、半導体装置が完成した後に別途マーキングを設ける工程に代えて、ウェハ状の半導体装置が有する各チップに対して配線パターン形成と同時にマーキングを形成できる。したがって、製造工程が大幅に簡素化される。
【0018】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置について、図面を参照して説明する。図1(a),(b)は、本実施形態に係る半導体装置を表面と裏面とからそれぞれ見た斜視図である。図1(a)において、半導体チップ10はその表面に低弾性率層20を有する半導体素子である。低弾性率層20は、低弾性率と絶縁性とを有する材料からなり、半導体チップ10の表面におけるパッド30以外の部分を被覆するための絶縁層である。パッド30は、低弾性率層20が有する開口部に配置された電極である。金属配線31は、半導体チップ10と低弾性率層20との上にわたって形成され、パッド30とランド32とを接続するためのパターンである。ランド32は、低弾性率層20の上に形成され、半導体チップ10の外部に対して信号を入出力するための外部電極端子である。パッド30と金属配線31とランド32とは、併せて配線パターン33を構成する。金属ボール40は、ランド32の上へ形成された突起状電極である。ソルダーレジスト50は、半導体チップ10の表面においてランド32以外の部分を被覆するための保護膜である。図1(a)は、わかりやすくするためにソルダーレジスト50の一部を除去した状態を示す。図1(b)において、マーキング60は、半導体チップ10の裏面へ形成された薄膜金属からなり、該半導体チップ10が完成した後に商品番号、ロット番号等を外部から認識するための標識である。
【0019】
本実施形態に係る半導体装置の製造方法を、図2(a)〜(e)を参照して説明する。図2(a)〜(e)は、本実施形態に係る半導体装置の製造方法を示す工程フロー図である。
【0020】
まず、図2(a)に示すように、半導体チップ10に形成されたチップ電極11とパッシベーション膜12との上に、感光性を有する絶縁材料21を塗布して乾燥する。
【0021】
次に、図2(b)に示すように、乾燥された絶縁材料21に対して露光と現像とを順次行って、チップ電極11の部分が開口した低弾性率層20を形成する。この場合において、例えば露光で平行光ではなく散乱光を使用して、開口部における低弾性率層20の断面形状を、チップ電極11に対して垂直ではなくテーパー状にして形成する。絶縁材料21としては、例えば低弾性率ポリイミド、エポキシ等のような低弾性率と絶縁性とを有するポリマーであればよい。
【0022】
次に、図2(c)に示すように、半導体チップ10の表面と裏面とのそれぞれにおいて、真空蒸着法、スパッタリング法、CVD法又は無電解めっき法によって例えばTi/Cuからなる金属薄膜層を形成した後に、該金属薄膜層に対してパターニングを行う。このことによって、半導体チップ10の表面においてはパッド30と金属配線31とランド32とからなる所定の配線パターン33を、裏面においてはマーキング60を順次形成する。配線パターン33は、パッド30の数、つまりピン数と半導体チップ10の面積とを考慮して決められている。パターニングは、以下のようにして行う。金属薄膜層の上に感光性レジストを塗布して、露光によって所定のパターン部以外のレジストを硬化させた後に、該パターン部のレジストを除去する。電解めっきを使用して、前記パターン部に例えばCuからなる大きい膜厚を有する金属層を形成し、その後、レジストを溶融して除去する。その後にエッチング液に浸漬して、金属薄膜層を溶かし、かつ大きい膜厚を有する金属層を残すことによって、所定の配線パターン33を形成する。同様に、裏面に金属層からなるマーキング60を形成する。なお、表面の全面に金属膜を堆積させ、その上にレジストを塗布し、フォトリソグラフィー技術を使用して所定のパターン部の上にエッチングマスク用レジストを形成し、このレジストをマスクとして金属層をエッチングすることにより、配線パターンを形成してもよい。
【0023】
次に、図2(d)に示すように、低弾性率層20の上に感光性ソルダーレジストを塗布した後に、フォトリソグラフィー技術を使用して、ランド32の部分のみが露出するようにしてソルダーレジスト50を形成する。このソルダーレジスト50によって、配線パターン33のうちランド32以外の部分であるパッド30と金属配線31とが、溶融したハンダから保護される。
【0024】
次に、図2(e)に示すように、ハンダ、それぞれハンダめっきされた銅、ニッケル等からなる金属ボール40をランド32の上に載置して、金属ボール40とランド32とを溶融接合する。以上の工程によって、本実施形態に係る半導体装置を得ることができる。
【0025】
なお、本実施形態の説明においては、低弾性率層20を形成するために、感光性を有する絶縁材料21を塗布した。これに限らず、予めフィルム状に形成された、感光性を有する絶縁材料を使用してもよい。この場合には、フィルム状の絶縁材料を半導体チップ10の上に貼り合わせた後に露光、現像して、半導体チップ10のチップ電極11を露出させる。
【0026】
更に、感光性のない絶縁材料も使用できる。この場合には、レーザーやプラズマ等の機械的加工、又はエッチング等の化学的加工によって、半導体チップ10のチップ電極11を露出させる。
【0027】
また、それぞれ同一の材料からなる、表面における所定の配線パターン33と裏面におけるマーキング60とを、同時にパターニングして形成してもよい。
【0028】
また、裏面に形成したマーキング60を覆うようにして、裏面を保護するための透明樹脂を形成することもできる。
【0029】
なお、金属薄膜層してTi/Cuを使用したが、これに代えてCr、W、Cu、Ni等を使用してもよい。
【0030】
以上説明したように、本実施形態によれば、半導体チップ10の表面に金属層からなる配線パターン33を形成した後に、又は該形成と同時に、半導体チップ10の裏面に同一の金属層からなるマーキング60を形成する。したがって、従来使用していたインク印刷機やレーザー照射装置のようなマーキング専用の設備を必要とせず、配線パターン33と同一の材料を使用してマーキング60を形成できる。また、半導体チップ10を製造する工程においてマーキング60を形成するので、半導体装置が完成した後のマーキング形成が不要になって工程を削減できる。
【0031】
(第2の実施形態)
本発明の第2の実施形態に係る半導体装置について、図3を参照して説明する。本実施形態は、半導体チップ10の裏面を保護するための樹脂層70の上に、半導体チップ10の表面に形成された配線パターンと同一の材料からなるマーキング60を形成したものである。樹脂層70は、半導体チップ10の裏面に形成され、ポリイミド等からなる絶縁層である。マーキング60は、樹脂層70の上に形成された、表面の配線パターンと同一の材料からなり、該半導体チップ10が完成した後に商品番号、ロット番号等を外部から認識するための標識である。マーキング60は、第1の実施形態と同様の方法によって形成される。本実施形態によれば、裏面が保護されたことによって高信頼性を有し、マーキング専用の設備を必要とせずに裏面にマーキングが形成された半導体装置を実現できる。
【0032】
(第3の実施形態)
本発明の第3の実施形態に係る半導体装置について、図4(a),(b)を参照して説明する。図4(a),(b)は、本実施形態に係る半導体装置を表面と裏面とからそれぞれ見た斜視図である。図4(a),(b)において、低弾性率層20は、半導体チップ10の表面において、中央部を盛り上げるようにして平坦に形成された絶縁層である。配線パターン33は、半導体チップ10の表面と低弾性率層20の上とにわたって形成された金属層からなり、半導体チップ10のチップ電極11と接続された配線である。ランド32は、配線パターン33のうちの、低弾性率層20の上に存在する部分である。半導体チップ10の表面におけるランド32以外の領域は、図示されていないソルダーレジストによって覆われる。マーキング60は、半導体チップ10の裏面に形成され、配線パターン33と同一の材料からなり、該半導体チップ10が完成した後に商品番号、ロット番号等を外部から認識するための標識である。配線パターン33とマーキング60とは、第1の実施形態と同様にして形成される。なお、本実施形態においては、配線パターン33が微細ではないので、配線パターン33とマーキング60とをインク印刷法によっても形成できる。
【0033】
本実施形態によれば、中央部を盛り上げるようにして平坦に形成された低弾性率層20の上にランド32が形成された半導体装置において、半導体チップ10の裏面に該ランド32と同一の金属層からなるマーキング60を形成する。したがって、従来使用していたインク印刷機やレーザー照射装置のようなマーキング専用の設備を必要とせずに、ランド32と同一の材料からなるマーキング60が裏面に形成された半導体装置を実現できる。
【0034】
(その他の実施形態)
なお、以上の各実施形態の代わりに、1枚のウェハが有する複数の半導体チップに対して、表面に配線パターンを一括して形成した後に、または該形成と同時に裏面にマーキングを一括して形成してもよい。このことによって、1枚のウェハが有する複数の半導体チップに対してマーキングを形成する工数を大幅に削減できる。この場合においては、配線パターンとマーキングとを、めっき、フォトリソグラフィー、インキ印刷のいずれを使用して形成してもよい。また、マーキングとして、商品番号、ロット番号の他に、商品名、ピン番号、1番ピン表示マーク、位置合わせマーク、ロゴタイプ、メーカー名、生産国名等を形成することもできる。また、マーキングが形成される場所は半導体装置の裏面であればよく、マーキングの色も特に限定されない。
【0035】
【発明の効果】
本発明によれば、配線パターンと同一の材料からマーキングを構成することによって、マーキング専用の装置及び工程を必要とせずに、マーキングが形成された半導体装置が実現される。したがって、設備コストと製造工数とを削減できる。
【図面の簡単な説明】
【図1】(a),(b)は、本発明の第1の実施形態に係る半導体装置を表面と裏面とからそれぞれ見た斜視図であり、特に(a)はソルダーレジストの一部を除去した状態を示す斜視図である。
【図2】(a)〜(e)は、図1の半導体装置の製造方法を示す工程フロー図である。
【図3】本発明の第2の実施形態に係る半導体装置を裏面から見た斜視図である。
【図4】(a),(b)は、本発明の第3の実施形態に係る半導体装置を表面と裏面とからそれぞれ見た斜視図である。
【符号の説明】
10 半導体チップ
11 チップ電極
12 パッシベーション膜
20 低弾性率層
21 絶縁材料
30 パッド
31 金属配線
32 ランド(外部電極端子)
33 配線パターン
40 金属ボール(突起状電極)
50 ソルダーレジスト(保護膜)
60 マーキング
70 樹脂層
Claims (5)
- 第1の面及び第2の面を有する半導体チップと、
前記第1の面上に形成され金属層からなる配線パターンと、
前記第2の面上に形成され前記金属層と同一の材料からなるマーキングと、
前記第2の面上に前記マーキングを覆うようにして形成された透明樹脂層と
を備えたことを特徴とする半導体装置。 - 第1の面及び第2の面を有する半導体装置の製造方法であって、
前記第1の面上に金属層からなる配線パターンを形成する工程と、
前記第2の面上に前記金属層と同一の材料からなるマーキングを形成する工程とを備え、
前記配線パターンを形成する工程と前記マーキングを形成する工程とを連続して実行することを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記配線パターンを形成する工程と前記マーキングを形成する工程とを同時に実行することを特徴とする半導体装置の製造方法。 - 第1の面及び第2の面を有し、該第1の面上に複数個のチップ領域を有するウェハ状の半導体装置の製造方法であって、
前記各チップ領域の上に金属層からなる配線パターンを形成する工程と、
前記配線パターンを形成する工程に連続して、前記第2の面のうち前記各チップ領域に対向する領域の上にマーキングを形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 第1の面及び第2の面を有し、該第1の面上に複数個のチップ領域を有するウェハ状の半導体装置の製造方法であって、
前記各チップ領域の上に金属層からなる配線パターンを形成すると同時に前記第2の面のうち前記各チップ領域に対向する領域の上にマーキングを形成する工程を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35986497A JP3566848B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35986497A JP3566848B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191599A JPH11191599A (ja) | 1999-07-13 |
JP3566848B2 true JP3566848B2 (ja) | 2004-09-15 |
Family
ID=18466695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35986497A Expired - Fee Related JP3566848B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3566848B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
-
1997
- 1997-12-26 JP JP35986497A patent/JP3566848B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11191599A (ja) | 1999-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6514847B1 (en) | Method for making a semiconductor device | |
US7582972B2 (en) | Semiconductor device and fabrication method thereof | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
US7944064B2 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
JP2002094082A (ja) | 光素子及びその製造方法並びに電子機器 | |
US8269354B2 (en) | Semiconductor package substrate structure and manufacturing method thereof | |
JP4761662B2 (ja) | 回路装置の製造方法 | |
KR20030008531A (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
US7250329B2 (en) | Method of fabricating a built-in chip type substrate | |
JP3566848B2 (ja) | 半導体装置及びその製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
US6734554B2 (en) | Semiconductor wafer with bumps of uniform height | |
US10178768B2 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
JP3378880B2 (ja) | 半導体装置及びその製造方法 | |
JP3916348B2 (ja) | 半導体装置及びその製造方法 | |
US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
JP3877691B2 (ja) | 半導体装置 | |
JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
JP3526529B2 (ja) | 半導体装置の製造方法 | |
JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
JP4507473B2 (ja) | リードフレームの製造方法 | |
US8143173B2 (en) | Method for manufacturing semiconductor device | |
KR20050109653A (ko) | 빌드업 기술을 이용한 반도체 실장기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040611 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |