JP3563141B2 - Solid phase diffusion method of Zn and method of manufacturing LED - Google Patents

Solid phase diffusion method of Zn and method of manufacturing LED Download PDF

Info

Publication number
JP3563141B2
JP3563141B2 JP1346695A JP1346695A JP3563141B2 JP 3563141 B2 JP3563141 B2 JP 3563141B2 JP 1346695 A JP1346695 A JP 1346695A JP 1346695 A JP1346695 A JP 1346695A JP 3563141 B2 JP3563141 B2 JP 3563141B2
Authority
JP
Japan
Prior art keywords
film
diffusion
substrate
zno
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1346695A
Other languages
Japanese (ja)
Other versions
JPH08203841A (en
Inventor
光彦 荻原
幸夫 中村
真澄 谷中
真澄 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1346695A priority Critical patent/JP3563141B2/en
Publication of JPH08203841A publication Critical patent/JPH08203841A/en
Application granted granted Critical
Publication of JP3563141B2 publication Critical patent/JP3563141B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【産業上の利用分野】
この出願に係る発明は、半導体に対するZnの固相拡散方法に関する。
【0002】
【従来の技術】
従来のZnの固相拡散方法の一例として、III−V化合物半導体へのZn固相拡散方法の例が、文献:「特開昭62−98721号公報」に開示されている。
【0003】
この文献に記載の固相拡散方法によれば、先ず、N型のIII−V族化合物半導体の基板上に、Znがドープされた酸化物、例えばZnO・SiO 混合膜をスパッタ法を用いて膜付けする。次に、ZnO・SiO 膜をアニーリングキャップ膜で被覆してアニールする。アニールにより、ZnO・SiO 膜を拡散源として、基板の表面の境面を損なうことなく基板へZnを固相拡散する。
【0004】
【発明が解決しようとする課題】
しかしながら、上記文献に開示のZnの拡散方法では、基板中のZnの拡散濃度を充分に高くすることができない。一般に、シート抵抗が低く、接合深さが1μm以下の浅い拡散領域を有する発光強度の強いLEDを形成するためには、Znの拡散濃度を1020個/cm−3以上にする必要がある。しかし、上記文献に開示の方法では、この濃度に達することが極めて困難である。例えば、ZnO:SiO =1:1のmol比のターゲットを使用してスパッタリング法により成膜した拡散源を用いた場合、基板中のZnの拡散濃度は1020個/cm−3に達しない。
【0005】
一方、基板上に直に、拡散源としてのZnO膜を設ければ、拡散濃度を高くすることはできる。しかし、ZnO膜と基板とが反応してしまうため、基板の基板の表面が粗となり境面が得られない。その結果、基板の表面に電極を形成しても接触抵抗が高くなってしまう。
【0006】
このため、基板の表面が境面を損うことなく、拡散後に電極との接触抵抗が低く、Znの表面濃度が1020cm−3に達するような高濃度のZn拡散を行うことができる、固相拡散方法の実現が望まれていた。
【0007】
【課題を解決するための手段】
<第1の発明>
この出願に係る第1の発明のZnの拡散方法によれば、n型化合物半導体の基板上に、予めZnをドープしたZnドープドSiO 膜、ZnO膜およびアニーリングキャップ膜を順次に積層した積層構造体を形成する工程と、積層構造体に熱処理を行うことにより、ZnドープドSiO 膜およびZnO膜を拡散源として、基板に、Znを固相拡散させる工程とを含み、ZnドープドSiO 膜の膜厚を100〜500Åとすることを特徴とする。
【0008】
また、第1の発明のZnの固相拡散方法によれば、n型化合物半導体の基板上に、予めZnをドープしたZnドープドSiO 膜、ZnO膜およびアニーリングキャップ膜を順次に積層した積層構造体を形成する工程と、積層構造体に熱処理を行うことにより、ZnドープドSiO 膜およびZnO膜を拡散源として、基板に、Znを固相拡散させる工程とを含み、ZnドープドSiO 膜のZnとSiとのモル比を、0.1≦Zn/(Zn+Si)≦0.5の範囲とすることを特徴とする。
【0010】
上述した拡散方法においては、n型化合物半導体基板として、n型GaAs1-XX エピタキシャル基板(但しXは組成比を表し、0≦X≦0.4)を用いると良い。
【0011】
<第2の発明>
また、この出願に係る第2の発明のLEDの製造方法によれば、n型化合物半導体の基板上に、順次に積層された、予めZnをドープし、かつ膜厚を100〜500ÅとしたZnドープドSiO 膜およびZnO膜からなる拡散源を形成する工程と、拡散源上に、アニーリングキャップ膜を形成する工程と、アニーリングキャップ膜を形成した基板を熱処理して、拡散源から基板へZnを拡散させることにより、拡散領域を形成する工程と、拡散源および拡散源上のアニーリングキャップ膜を除去する工程と、基板のn型の部分に電気的に接続された第1主電極と、拡散領域に電気的に接続された第2主電極とを形成する工程とを含むことを特徴とする。
また、LEDの製造方法は、n型化合物半導体の基板上に、順次に積層された、予めZnをドープしたZnドープドSiO 膜であって、ZnとSiとのモル比を、0.1≦Zn/(Zn+Si)≦0.5の範囲とするZnドープドSiO 膜およびZnO膜からなる拡散源を形成する工程と、拡散源上に、アニーリングキャップ膜を形成する工程と、アニーリングキャップ膜を形成した基板を熱処理して、拡散源から基板へZnを拡散させることにより、拡散領域を形成する工程と、拡散源および拡散源上のアニーリングキャップ膜を除去する工程と、基板のn型の部分に電気的に接続された第1主電極と、拡散領域に電気的に接続された第2主電極とを形成する工程とを含むことを特徴とする。
【0012】
上述した、第2の発明のLEDの製造方法において、基板として、n型GaAs1-XX エピタキシャル基板(但しXは組成比を表し、0≦X≦0.4)を用いると良い。
【0013】
尚、第1および第2の発明において、基板とは、例えば通常の基板上に成長させたエピタキシャル層を初めとする、Znを拡散することができる下地となるものを含む。
【0014】
【作用】
この出願に係る第1の発明のZnの拡散方法によれば、n型化合物半導体の基板上に、順次に積層した、Znドープドオキサイド膜、Zn酸化膜を拡散源としてZnの固相拡散を行う。その結果、基板の表面へのダメージを抑制して、且つ、基板へ高濃度のZnの固相拡散を行うことができる。
【0015】
また、この出願に係る第2の発明のLEDの製造方法によれば、基板上に、順次に積層した、Znドープドオキサイド膜、Zn酸化膜を拡散源としてZnの固相拡散を行う。その結果、基板の表面へのダメージを抑制して、且つ、基板への高濃度のZnの固相拡散を行うことができる。その結果、拡散領域の結合深さが例えば1μm程度と浅くとも、拡散領域のシート抵抗が低い発光層を形成することができる。このため、電極付近直下の領域への電流集中を抑制でき、拡散領域の上面での発光強度を均一にすることができる。
【0016】
【実施例】
以下、図面を参照して、この出願に係る第1の発明のZnの固相拡散方法およびLEDの製造方法の一例について、それぞれ図面を参照して説明する。尚、参照する図面は、これらの発明が理解できる程度に各構成成分の大きさ、形状および配置関係を概略的に示してあるにすぎない。従って、これらの発明は図示例にのみ限定されるものではない。
【0017】
<第1実施例>
第1実施例では、第1の発明のZnの固相拡散方法の一例について説明する。図1は、第1実施例のZnの固相拡散方法の説明に供する図である。
【0018】
第1実施例では、n型GaAs0.80.2 エピタキシャル基板(以下、単にGaAsP基板、基板とも称する)10上に、スパッタリング法を用いて、ZnがドープされたSiO 膜(以下、ZnO・SiO 膜とも称する)12を形成する。このZnO・SiO 膜12に含まれるZnとSiとのモル比は、Zn/(Zn+Si)=0.3である。尚、ZnとSiとのモル比は、0.1≦Zn/(Zn+Si)≦0.5であることが望ましい。このモル比を0.1以上としたのは、Znのモル比を極端に低くすると、ZnO・SiO 膜12がSiO バリア膜として主に働くことにより、Znの拡散を抑制しすぎてしまうからであり、その結果、高濃度拡散を行うことが困難となるためである。また、このモル比を0.5以下としたのは、Znのモル比を極端に高くすると、このZnO・SiO 膜12が実質的にZnO膜として振舞って基板の表面と反応してしまい、その結果、基板の表面の境面を損ねてしまうためである。
【0019】
また、この出願に係る発明者の行った実験結果によれば、このZnO・SiO 膜12の膜厚が、100〜500Åの膜厚の場合に、Znの拡散濃度が上昇する。従って、このZnO・SiO 膜12の膜厚は100〜500Åが望ましい。
【0020】
この実施例では、ZnO・SiO 膜の膜厚を150Åとする。
【0021】
次に、このZnO・SiO 膜12の上に、Znの酸化物膜としてのZnO膜を形成する。このZnO膜14は、その膜厚が200Å以上あれば、実質的に無限の拡散源としてZnの固相拡散を行うことができる。この実施例ではZnO膜の膜厚を1500Åとする。
【0022】
次に、このZnO膜上に、アニーリングキャップ膜16として厚さ1000ÅのSiN膜を形成して拡散源を被覆する。このアニーリングキャップ膜を形成した状態での積層構造体の断面を図1に示す。
【0023】
次に、この積層構造体に熱処理(アニーリング)を行うことにより、ZnO・SiO膜12およびZnO膜14を拡散源20として、基板10に、Znを固相拡散させる。
【0024】
アニーリングにあたっては、750℃以下の温度で行うことが望ましい。750℃より高い温度でアニールすると、拡散源の膜にクラックやピンホールの発生が著しくなり、拡散源の膜のダメージが大きくなる。また、高温でアニールすると、拡散源の膜と基板の表面との反応が起こって、拡散源の膜を除去した後に、境面の表面を得ることが困難となるためである。このため、アニーリングの温度は、より望ましくは600〜700℃程度が良い。この実施例では、700℃の温度で60分間アニーリングを行って、結合深さが約1.5μmのZnの拡散領域を形成した。
【0025】
尚、n型GaAs1−X エピタキシャル基板のPの組成比Xは、0≦X≦0.4であることが望ましい。これは、組成比Xが0.4よりも大きくなると間接半導体となるためである。また、組成比Xが0、即ち、n型GaAsエピタキシャル基板であっても良い。
【0026】
次に、図2のグラフに、第1実施例で得られた拡散領域の、Zn濃度プロフィールを2次イオン質量分析法(SIMS)によって分析した結果を示す。尚、SIMSによる分析にあたっては、5.5kVでセシウム(Ce)を用いた。
【0027】
図2のグラフの横軸は、基板の化合物半導体の表面からの深さ(μm)を表しており、縦軸は、Zn濃度(個/cm−3)を対数で表している。そして、グラフ中の曲線Iは、第1実施例で得られた拡散領域のZn濃度プロフィールを示している。曲線Iに示すように、この実施例では、表面からの深さが1.5μm付近までのZn濃度は1020個/cm−3以上を達成している。
【0028】
また、図2のグラフには、比較例として、従来周知の方法でZnを拡散して得られた拡散領域のZn濃度プロフィールのSIMSによる分析結果も、曲線IIとして重ねて示しある。比較例においては、基板上に、厚さ1500ÅのZnO・SiO 膜および厚さ1000ÅのSiN膜を順次に積層し、750℃の温度で30分間加熱処理を行ってZnを拡散させている。曲線IIに示すように、比較例では、基板の表面付近においてもZn濃度は高々5×1019個/cm−3を越えない程度であり、1020個/cm−3には達しない。
【0029】
この点、第1実施例では、1020個/cm−3以上の高濃度のZnの固相拡散を容易に再現性良く実現することができる。また、基板の化合物半導体基板の表面と、拡散源を構成するZnO・SiO 膜との反応が弱いため、拡散源を除去した後に境面を得ることができる。
【0030】
<第2実施例>
第2実施例では、第2の発明のLEDの製造方法の一例について説明する。
図3の(A)〜(C)は、第2実施例のLEDの製造方法の説明に供する前半の断面工程図である。図4の(A)および(B)は、図3の(C)に続く、後半の断面工程図である。
【0031】
第2実施例のLEDの製造方法によれば、先ず、n型GaAs0.80.2 エピタキシャル基板(以下、単にGaAsP基板、基板とも称する)30上に、開口部32aを有する、Al の拡散マスクパターン32を形成する(図3の(A))。
【0032】
次に、拡散マスクパターン32を設けた基板上全面に、P型のZnであるZnがドープされたSiO 膜(以下、ZnO・SiO 膜と称する)34およびZnO膜36をスパッタリング法を用いて順次に積層して、ZnO・SiO 膜34およびZnO膜36からなる拡散源40を形成する。ここでは、ZnO・SiO 膜34の膜厚を150Åとし、ZnO膜36の膜厚を1500Åとする。次に、この拡散源40上に、SiNからなるアニーリングキャップ膜38を形成して拡散源40を被覆する(図3の(B))。
【0033】
次に、このアニーリングキャップ膜38を形成した基板を熱処理する。この熱処理により、拡散源40から基板30へ開口部32aを介してZnを選択的に拡散させて、拡散領域42を形成する(図3の(C))。
【0034】
次に、この拡散源およびこの拡散源上のアニーリングキャップ膜を除去する。この実施例では、基板上に、ZnO・SiO 膜を設けてあるため、基板の表面と拡散源との反応を抑制することができる。その結果、拡散源を除去することにより、開口部32aに露出した拡散領域の表面44は境面となる(図4の(A))。
【0035】
次に、開口部32aに露出した拡散領域の表面44の一部に電気的に接続されたP側電極としてAl電極48を形成する。次に、基板の裏面を研磨した後、基板の底面にN側電極としてAu合金電極46を形成する。このLEDでは、この露出した拡散領域の表面44が発光面44となる(図4の(B))。
【0036】
次に、図5のグラフに、第2実施例で製造したLEDに1.6V程度の電圧を印加して発光させたときの発光面の発光強度分布を示す。グラフの横軸は、LEDの発光面の電極からの距離を表し、縦軸は、LEDの発光強度(任意単位)を表している。そして、図5のグラフ中の曲線III は、この実施例で製造したLEDの発光強度分布を示している。曲線III に示すように、この実施例で製造したLEDは、発光面全体にわたって、幅100μm程度の範囲で均一な発光強度となっている。
【0037】
また、図5のグラフには、比較例のLEDの発光強度分布を曲線IVとして重ねて示す。この比較例のLEDは、拡散領域の形成にあたり、従来周知の気相拡散法を用い、750℃の温度で、1時間熱処理を行って接合深さ約1.5μmの拡散領域を形成している。曲線IVに示す比較例では、Al電極の直近の発光強度のみが強く、Al電極から遠ざかるにつれて発光強度は急激に減少している。このように、従来の気相拡散によるLEDでは、特に、拡散領域の結合の深さXj が1.5μm以下の浅い場合に、発光強度の面内分布の不均一が顕著となる。
【0038】
この点、第2実施例のLEDでは、拡散領域の結合深さが浅くとも、Znの拡散濃度が高くなっている。このため、浅い結合深さであっても、電極付近直下の領域に電流が集中せずにLEDの発光面内での発光強度を均一にすることができる。その結果、電極から離れても発光強度がほとんど減少しないので、高い光量のLEDを得ることができる。また、結合深さが浅いと、発光層におけるZnのサイド拡散を抑制することができ、高密度のLEDアレイが作成可能というメリットもある。
【0039】
<第3実施例>
第3実施例では、第2の発明のLEDの製造方法の一例について説明する。
図6の(A)〜(C)は、第3実施例のLEDの製造方法の説明に供する前半の断面工程図である。図7の(A)および(B)は、図6の(C)に続く、後半の断面工程図である。
【0040】
第3実施例のLEDの製造方法によれば、先ず、n型GaAsPエピタキシャル基板(以下、単にGaAsP基板、基板とも称する)50上全面に、P型のZnであるZnがドープされたSiO 膜(以下、ZnO・SiO 膜と称する)54およびZnO膜56をスパッタリング法を用いて順次にスパッタリング法を用いて積層して、ZnO・SiO 膜54およびZnO膜56からなる拡散源(図示せず)を形成する。この実施例では、ZnO・SiO 膜54の膜厚を150Åとし、ZnO膜56の膜厚を1500Åとする。次に、フォトリソグラフィーおよびエッチングを行って、島状の拡散源パターン60を画成する(図6の(A))。
【0041】
次に、拡散源パターン60を画成した基板状全面に、SiNからなるアニーリングキャップ膜58を形成する(図6の(B))。
【0042】
次に、このアニーリングキャップ膜58を形成した基板を熱処理する。この熱処理により、拡散源パターン60から基板50へZnを選択的に拡散させて、拡散領域62を形成する(図6の(C))。
【0043】
次に、拡散源パターン60上に開口部64aを具えたレジストパターン64を形成する(図7の(A))。
【0044】
次に、バッファードフッ酸を用いてレジストパターンを介してエッチングを行って、開口部64aに露出したアニーリングキャップ膜58部分および拡散源パターン60を除去して、拡散領域62の表面を露出させる。この表面は、第2実施例で得られた表面44と同様に境面となる。
【0045】
次に、開口部64aに露出した拡散領域の表面64の一部に電気的に接続されたP側電極としてAl電極68を形成する。次に、基板の裏面を研磨した後、N側電極としてAu合金電極66を形成する。このようにして、LEDを得ることができる(図7の(B))。
【0046】
第3実施例のLEDは、第2実施例のLEDと同様に、拡散領域の結合深さが浅くとも、Znの拡散濃度が高くなっている。このため、浅い結合深さであってもLEDの発光面内での発光強度を均一にすることができる。その結果、電極から離れても発光強度がほとんど減少しないので、高い光量のLEDを得ることができる。また、結合深さが浅いと、発光層におけるZnのサイド拡散を抑制することができる。このため、高密度のLEDアレイが作成可能となる。
【0047】
上述した各実施例では、この出願に係る各発明を特定の材料を使用し、特定の条件で形成した例について説明したが、これらの発明は多くの変更および変形を行うことができる。例えば、上述した各実施例では、拡散源となる膜をスパッタ法を用いて形成したが、これらの発明では、拡散源となる膜をスパッタ法以外の方法、例えばCVD法を用いて形成することも考え得る。
【0048】
また、上述した各実施例では、アニーリングキャップ膜として、SiN膜を形成したが、これらの発明では、アニーリングキャップ膜として、例えば、Al 膜、SiO 膜、SiON膜またはAlN膜を形成しても良い。
【0049】
また、上述した各実施例では、Znドープド酸化膜として、SiO にZnをドープしたものを用いたが、これらの発明では、例えばAl にZnをドープしたものをZnドープド酸化膜として用いても良い。
【0050】
また、上述した各実施例では、基板や基板としてGaAsP基板を用いたが、これらの発明では、GaAs、GaAlAsInPといった化合物半導体を材料として用いることも考えられる。
【0051】
【発明の効果】
この出願に係る第1の発明のZnの拡散方法によれば、n型化合物半導体の基板上に、順次に積層した、Znドープドオキサイド膜、Zn酸化膜を拡散源としてZnの固相拡散を行う。その結果、基板の表面と拡散源との反応を抑制して、且つ、基板へ高濃度のZnの固相拡散を行うことができる。
【0052】
また、この出願に係る第2の発明のLEDの製造方法によれば、n型化合物半導体の基板上に、順次に積層した、Znドープドオキサイド膜、Zn酸化膜を拡散源としてZnの固相拡散を行う。その結果、基板の表面と拡散源との反応を抑制して、且つ、基板への高濃度のZnの固相拡散を行うことができる。その結果、拡散領域の結合深さが浅くとも、Zn濃度が高く、シート抵抗の低い拡散領域を形成することができる。このため、拡散領域の上面での発光強度が均一なLEDを作成することができる。
【図面の簡単な説明】
【図1】第1実施例のZnの固相拡散方法の説明に供する断面図である。
【図2】第1実施例において得られた拡散領域の、Zn濃度プロフィールの分析結果を示すグラフである。
【図3】(A)〜(C)は、第2実施例のLEDの製造方法の説明に供する前半の断面工程図である。
【図4】(A)および(B)は、図3の(C)に続く後半の断面工程図である。
【図5】第2実施例で製造したLEDの平面図および発光強度分布のグラフである。
【図6】(A)〜(C)は、第3実施例のLEDの製造方法の説明に供する前半の断面工程図である。
【図7】(A)および(B)は、図6の(C)に続く後半の断面工程図である。
【符号の説明】
10:GaAsP基板
12:ZnO・SiO
14:ZnO膜
16:アニーリングキャップ膜(SiN膜)
20:拡散源
30:n型GaAsP基板
32:マスクパターン
32a:開口部
34:ZnO・SiO
36:ZnO膜
38:アニーリングキャップ膜(SiN膜)
40:拡散源
42:拡散領域
44:表面
46:Au合金電極
48:Al電極
50:基板
54:ZnO・SiO
56:ZnO膜
58:アニーリングキャップ膜(SiN膜)
60:拡散源パターン
62:拡散領域
64:レジストパターン
64a:開口部
66:Au合金電極
68:Al電極
[0001]
[Industrial applications]
The invention according to this application relates to a method for solid-phase diffusion of Zn into a semiconductor.
[0002]
[Prior art]
As an example of a conventional solid phase diffusion method of Zn, an example of a solid phase diffusion method of Zn into a III-V compound semiconductor is disclosed in a document: Japanese Patent Application Laid-Open No. 62-98721.
[0003]
According to the solid-phase diffusion method described in this document, first, an oxide doped with Zn, for example, a ZnO.SiO 2 mixed film is formed on a substrate of an N-type III-V compound semiconductor by sputtering. Apply film. Next, the ZnO.SiO 2 film is covered with an annealing cap film and annealed. By annealing, Zn is solid-phase diffused into the substrate using the ZnO.SiO 2 film as a diffusion source without damaging the boundary surface of the substrate.
[0004]
[Problems to be solved by the invention]
However, according to the Zn diffusion method disclosed in the above document, the Zn diffusion concentration in the substrate cannot be sufficiently increased. Generally, in order to form an LED having a low sheet resistance and a high light emission intensity having a shallow diffusion region having a junction depth of 1 μm or less, the Zn diffusion concentration needs to be 10 20 / cm −3 or more. However, it is extremely difficult to reach this concentration by the method disclosed in the above document. For example, when a diffusion source formed by a sputtering method using a target having a molar ratio of ZnO: SiO 2 = 1: 1 is used, the diffusion concentration of Zn in the substrate does not reach 10 20 / cm −3 . .
[0005]
On the other hand, if a ZnO film as a diffusion source is provided directly on the substrate, the diffusion concentration can be increased. However, since the ZnO film reacts with the substrate, the surface of the substrate becomes rough and a boundary surface cannot be obtained. As a result, even if an electrode is formed on the surface of the substrate, the contact resistance increases.
[0006]
For this reason, it is possible to perform high-concentration Zn diffusion such that the contact resistance with the electrode after diffusion is low and the Zn surface concentration reaches 10 20 cm −3 without the surface of the substrate damaging the boundary surface. It has been desired to realize a solid-phase diffusion method.
[0007]
[Means for Solving the Problems]
<First invention>
According to the Zn diffusion method of the first invention according to this application, Zn-doped SiO 2 doped with Zn in advance is formed on an n-type compound semiconductor substrate. Film, forming a layered structure by sequentially stacking a ZnO film and annealing cap film, by performing heat treatment to the product layer structure, Zn doped SiO 2 As a diffusion source film and the ZnO film, the substrate, and a step of solid-phase diffusing Zn, Zn-doped SiO 2 The thickness of the film is set to 100 to 500 ° .
[0008]
Further, according to the solid phase diffusion method for Zn of the first invention, Zn-doped SiO 2 doped with Zn in advance is formed on a substrate of an n-type compound semiconductor. Forming a laminated structure in which a film, a ZnO film, and an annealing cap film are sequentially laminated, and performing a heat treatment on the laminated structure to obtain a Zn-doped SiO 2 film. As a diffusion source film and the ZnO film, the substrate, and a step of solid-phase diffusing Zn, Zn-doped SiO 2 The film is characterized in that the molar ratio between Zn and Si in the film is in the range of 0.1 ≦ Zn / (Zn + Si) ≦ 0.5.
[0010]
In the above-described diffusion method, it is preferable to use an n-type GaAs 1-X P X epitaxial substrate (where X represents a composition ratio and 0 ≦ X ≦ 0.4) as the n-type compound semiconductor substrate.
[0011]
<Second invention>
Further, according to the LED manufacturing method of the second invention according to the present application, Zn is doped in advance on a substrate of an n-type compound semiconductor, doped with Zn, and has a thickness of 100 to 500 °. Doped SiO 2 Spreading and forming a diffusion source consisting of film and the ZnO film, on expansion Chigen, forming annealing cap film, by heat-treating the substrate formed with A kneel cap film, a Zn diffusion source into the substrate by the steps of forming a diffusion region, and the diffusion source and the step of removing the annealing cap film on the diffusion source, a first main electrode electrically connected to the n-type portion of the substrate, the diffusion region Forming a second main electrode which is electrically connected to the second main electrode.
Further, the method of manufacturing the LED is such that Zn-doped SiO 2 doped with Zn in advance is sequentially laminated on an n-type compound semiconductor substrate. A Zn-doped SiO 2 film having a molar ratio between Zn and Si in the range of 0.1 ≦ Zn / (Zn + Si) ≦ 0.5 Forming a diffusion source composed of a film and a ZnO film; forming an annealing cap film on the diffusion source; and heat-treating the substrate on which the annealing cap film is formed to diffuse Zn from the diffusion source to the substrate. Forming a diffusion region, removing a diffusion source and an annealing cap film on the diffusion source, a first main electrode electrically connected to the n-type portion of the substrate, and electrically connecting to the diffusion region. Forming a second main electrode connected to the second main electrode.
[0012]
In the above-described LED manufacturing method according to the second aspect of the invention, it is preferable to use an n-type GaAs 1-X P X epitaxial substrate (where X represents a composition ratio and 0 ≦ X ≦ 0.4) as the substrate.
[0013]
In the first and second aspects of the present invention, the term "substrate" includes, for example, an epitaxial layer grown on a normal substrate and a substrate that can diffuse Zn.
[0014]
[Action]
According to the method for diffusing Zn of the first invention according to this application, the solid-phase diffusion of Zn using a Zn-doped oxide film and a Zn oxide film, which are sequentially laminated on an n-type compound semiconductor substrate, as a diffusion source. Do. As a result, it is possible to suppress damage to the surface of the substrate and to perform solid-phase diffusion of high-concentration Zn onto the substrate.
[0015]
Further, according to the LED manufacturing method of the second invention according to the present application, solid-phase diffusion of Zn is performed using a Zn-doped oxide film and a Zn oxide film sequentially stacked on a substrate as a diffusion source. As a result, it is possible to suppress the damage to the surface of the substrate and to perform high-concentration solid-phase diffusion of Zn to the substrate. As a result, a light emitting layer having a low sheet resistance in the diffusion region can be formed even if the coupling depth of the diffusion region is as small as about 1 μm. For this reason, it is possible to suppress current concentration in a region immediately below the vicinity of the electrode, and to make light emission intensity uniform on the upper surface of the diffusion region.
[0016]
【Example】
Hereinafter, an example of a solid phase diffusion method of Zn and a method of manufacturing an LED according to the first invention of the present application will be described with reference to the drawings. It should be noted that the drawings referred to merely schematically show the size, shape, and arrangement of each component so that these inventions can be understood. Therefore, these inventions are not limited only to the illustrated examples.
[0017]
<First embodiment>
In the first embodiment, an example of the solid phase diffusion method for Zn of the first invention will be described. FIG. 1 is a diagram for explaining a solid phase diffusion method of Zn according to the first embodiment.
[0018]
In the first embodiment, a Zn-doped SiO 2 film (hereinafter, referred to as a “GaAsP substrate”) 10 is formed on a n-type GaAs 0.8 P 0.2 epitaxial substrate (hereinafter, simply referred to as a “GaAsP substrate”) by a sputtering method. A ZnO.SiO 2 film 12 is also formed. The molar ratio between Zn and Si contained in the ZnO.SiO 2 film 12 is Zn / (Zn + Si) = 0.3. The molar ratio between Zn and Si is preferably 0.1 ≦ Zn / (Zn + Si) ≦ 0.5. The reason that the molar ratio is set to 0.1 or more is that if the molar ratio of Zn is extremely low, the ZnO · SiO 2 film 12 mainly functions as a SiO 2 barrier film, so that the diffusion of Zn is excessively suppressed. This is because, as a result, it is difficult to perform high concentration diffusion. The reason for setting the molar ratio to 0.5 or less is that if the molar ratio of Zn is extremely high, the ZnO · SiO 2 film 12 substantially acts as a ZnO film and reacts with the surface of the substrate. As a result, the boundary surface of the substrate is damaged.
[0019]
According to the results of experiments conducted by the inventor of the present application, when the thickness of the ZnO · SiO 2 film 12 is 100 to 500 °, the diffusion concentration of Zn increases. Therefore, the thickness of the ZnO.SiO 2 film 12 is desirably 100 to 500 °.
[0020]
In this embodiment, the thickness of the ZnO.SiO 2 film is set to 150 °.
[0021]
Next, a ZnO film as a Zn oxide film is formed on the ZnO · SiO 2 film 12. If the thickness of this ZnO film 14 is 200 ° or more, solid phase diffusion of Zn can be performed as a substantially infinite diffusion source. In this embodiment, the thickness of the ZnO film is 1500 °.
[0022]
Next, a 1000-nm-thick SiN film is formed as an annealing cap film 16 on the ZnO film to cover the diffusion source. FIG. 1 shows a cross section of the laminated structure in a state where the annealing cap film is formed.
[0023]
Next, heat treatment (annealing) is performed on the laminated structure, so that Zn is solid-phase diffused into the substrate 10 using the ZnO · SiO film 12 and the ZnO film 14 as the diffusion source 20.
[0024]
The annealing is desirably performed at a temperature of 750 ° C. or less. When annealing is performed at a temperature higher than 750 ° C., cracks and pinholes are significantly generated in the film of the diffusion source, and the damage of the film of the diffusion source is increased. Also, when annealing is performed at a high temperature, a reaction between the film of the diffusion source and the surface of the substrate occurs, which makes it difficult to obtain a boundary surface after removing the film of the diffusion source. Therefore, the annealing temperature is more desirably about 600 to 700 ° C. In this example, annealing was performed at a temperature of 700 ° C. for 60 minutes to form a Zn diffusion region having a bond depth of about 1.5 μm.
[0025]
It is desirable that the composition ratio X of P in the n-type GaAs 1-X P X epitaxial substrate is 0 ≦ X ≦ 0.4. This is because when the composition ratio X is larger than 0.4, it becomes an indirect semiconductor. Further, the composition ratio X may be 0, that is, an n-type GaAs epitaxial substrate.
[0026]
Next, the graph of FIG. 2 shows the result of analyzing the Zn concentration profile of the diffusion region obtained in the first example by secondary ion mass spectrometry (SIMS). In SIMS analysis, cesium (Ce) was used at 5.5 kV.
[0027]
The horizontal axis of the graph in FIG. 2 represents the depth (μm) from the surface of the compound semiconductor on the substrate, and the vertical axis represents the Zn concentration (number / cm −3 ) in logarithm. A curve I in the graph indicates a Zn concentration profile of the diffusion region obtained in the first embodiment. As shown by the curve I, in this example, the Zn concentration at a depth from the surface to around 1.5 μm achieves 10 20 / cm −3 or more.
[0028]
Further, in the graph of FIG. 2, as a comparative example, the result of SIMS analysis of the Zn concentration profile of the diffusion region obtained by diffusing Zn by a conventionally known method is also shown as a curve II. In the comparative example, a ZnO · SiO 2 film having a thickness of 1500 ° and a SiN film having a thickness of 1000 ° are sequentially laminated on a substrate, and a heat treatment is performed at a temperature of 750 ° C. for 30 minutes to diffuse Zn. As shown in the curve II, in the comparative example, even in the vicinity of the surface of the substrate, the Zn concentration does not exceed 5 × 10 19 / cm −3 at most, and does not reach 10 20 / cm −3 .
[0029]
In this regard, in the first embodiment, solid-phase diffusion of Zn at a high concentration of 10 20 / cm −3 or more can be easily realized with good reproducibility. Further, since the reaction between the surface of the compound semiconductor substrate of the substrate and the ZnO.SiO 2 film constituting the diffusion source is weak, a boundary surface can be obtained after removing the diffusion source.
[0030]
<Second embodiment>
In the second embodiment, an example of the method for manufacturing the LED of the second invention will be described.
3A to 3C are first-half cross-sectional process diagrams for describing the method of manufacturing the LED of the second embodiment. 4A and 4B are cross-sectional process diagrams of the latter half following FIG. 3C.
[0031]
According to the LED manufacturing method of the second embodiment, first, Al 2 having an opening 32 a on an n-type GaAs 0.8 P 0.2 epitaxial substrate (hereinafter, also simply referred to as a GaAsP substrate) 30. An O 3 diffusion mask pattern 32 is formed (FIG. 3A).
[0032]
Next, a SiO 2 film (hereinafter, referred to as a ZnO · SiO 2 film) 34 and a ZnO film 36 doped with Zn, which is P-type Zn, are formed on the entire surface of the substrate on which the diffusion mask pattern 32 is provided by a sputtering method. To form a diffusion source 40 composed of a ZnO.SiO 2 film 34 and a ZnO film 36. Here, the thickness of the ZnO · SiO 2 film 34 is set to 150 °, and the thickness of the ZnO film 36 is set to 1500 °. Next, an annealing cap film 38 made of SiN is formed on the diffusion source 40 to cover the diffusion source 40 (FIG. 3B).
[0033]
Next, the substrate on which the annealing cap film 38 is formed is heat-treated. By this heat treatment, Zn is selectively diffused from the diffusion source 40 to the substrate 30 through the opening 32a to form a diffusion region 42 (FIG. 3C).
[0034]
Next, the diffusion source and the annealing cap film on the diffusion source are removed. In this embodiment, since the ZnO.SiO 2 film is provided on the substrate, the reaction between the surface of the substrate and the diffusion source can be suppressed. As a result, by removing the diffusion source, the surface 44 of the diffusion region exposed to the opening 32a becomes a boundary surface (FIG. 4A).
[0035]
Next, an Al electrode 48 is formed as a P-side electrode electrically connected to a part of the surface 44 of the diffusion region exposed to the opening 32a. Next, after polishing the back surface of the substrate, an Au alloy electrode 46 is formed on the bottom surface of the substrate as an N-side electrode. In this LED, the surface 44 of the exposed diffusion region becomes the light emitting surface 44 (FIG. 4B).
[0036]
Next, the graph of FIG. 5 shows the luminous intensity distribution of the luminous surface when the LED manufactured in the second embodiment is caused to emit light by applying a voltage of about 1.6 V. The horizontal axis of the graph represents the distance of the light emitting surface of the LED from the electrode, and the vertical axis represents the light emission intensity (arbitrary unit) of the LED. A curve III in the graph of FIG. 5 shows a light emission intensity distribution of the LED manufactured in this example. As shown by the curve III, the LED manufactured in this example has a uniform light emission intensity over the entire light emitting surface in a range of about 100 μm in width.
[0037]
Further, the graph of FIG. 5 shows the light emission intensity distribution of the LED of the comparative example as a curve IV. In the LED of this comparative example, a diffusion region having a junction depth of about 1.5 μm was formed by performing a heat treatment at a temperature of 750 ° C. for 1 hour at a temperature of 750 ° C. in forming a diffusion region by using a conventionally known vapor phase diffusion method. . In the comparative example shown by the curve IV, only the emission intensity immediately near the Al electrode is strong, and the emission intensity sharply decreases as the distance from the Al electrode increases. As described above, in the conventional LED using the gas phase diffusion, the unevenness of the in-plane distribution of the emission intensity becomes remarkable particularly when the coupling depth Xj of the diffusion region is as small as 1.5 μm or less.
[0038]
In this regard, in the LED of the second embodiment, the diffusion concentration of Zn is high even if the coupling depth of the diffusion region is small. For this reason, even if the coupling depth is shallow, current is not concentrated in a region immediately below the vicinity of the electrode, and the light emission intensity in the light emitting surface of the LED can be made uniform. As a result, the light emission intensity hardly decreases even when the LED is separated from the electrode, so that an LED with a high light amount can be obtained. Further, when the coupling depth is small, there is an advantage that the side diffusion of Zn in the light emitting layer can be suppressed, and a high-density LED array can be formed.
[0039]
<Third embodiment>
Third Embodiment In a third embodiment, an example of the method for manufacturing the LED of the second invention will be described.
6A to 6C are first-half cross-sectional process drawings for describing the method of manufacturing the LED of the third embodiment. FIGS. 7A and 7B are cross-sectional process drawings of the latter half following FIG. 6C.
[0040]
According to the LED manufacturing method of the third embodiment, first, a p-type Zn-doped SiO 2 film is formed on the entire surface of an n-type GaAsP epitaxial substrate (hereinafter, also simply referred to as a GaAsP substrate) 50. (Hereinafter referred to as a ZnO.SiO 2 film) 54 and a ZnO film 56 are sequentially stacked by a sputtering method using a sputtering method to form a diffusion source (shown in FIG. 1) composed of the ZnO.SiO 2 film 54 and the ZnO film 56. ) Are formed. In this embodiment, the thickness of the ZnO · SiO 2 film 54 is set to 150 °, and the thickness of the ZnO film 56 is set to 1500 °. Next, photolithography and etching are performed to define an island-shaped diffusion source pattern 60 (FIG. 6A).
[0041]
Next, an annealing cap film 58 made of SiN is formed on the entire surface of the substrate on which the diffusion source pattern 60 is defined (FIG. 6B).
[0042]
Next, the substrate on which the annealing cap film 58 is formed is heat-treated. By this heat treatment, Zn is selectively diffused from the diffusion source pattern 60 to the substrate 50 to form a diffusion region 62 (FIG. 6C).
[0043]
Next, a resist pattern 64 having an opening 64a is formed on the diffusion source pattern 60 (FIG. 7A).
[0044]
Next, etching is performed through the resist pattern using buffered hydrofluoric acid to remove the portion of the annealing cap film 58 exposed in the opening 64a and the diffusion source pattern 60, thereby exposing the surface of the diffusion region 62. This surface becomes a boundary surface similarly to the surface 44 obtained in the second embodiment.
[0045]
Next, an Al electrode 68 is formed as a P-side electrode electrically connected to a part of the surface 64 of the diffusion region exposed to the opening 64a. Next, after polishing the back surface of the substrate, an Au alloy electrode 66 is formed as an N-side electrode. Thus, an LED can be obtained (FIG. 7B).
[0046]
Like the LED of the second embodiment, the LED of the third embodiment has a high Zn diffusion concentration even when the diffusion region has a small coupling depth. For this reason, the light emission intensity within the light emitting surface of the LED can be made uniform even at a shallow coupling depth. As a result, the light emission intensity hardly decreases even when the LED is separated from the electrode, so that an LED with a high light amount can be obtained. When the coupling depth is small, the side diffusion of Zn in the light emitting layer can be suppressed. Therefore, a high-density LED array can be created.
[0047]
In each of the embodiments described above, examples in which each invention according to this application is formed using specific materials and under specific conditions have been described. However, these inventions can be subjected to many changes and modifications. For example, in each of the above-described embodiments, the film serving as the diffusion source is formed by using the sputtering method. However, in these inventions, the film serving as the diffusion source is formed by using a method other than the sputtering method, for example, the CVD method. Can also be considered.
[0048]
In each of the embodiments described above, the SiN film is formed as the annealing cap film. However, in these inventions, for example, an Al 2 O 3 film, a SiO 2 film, a SiON film, or an AlN film is formed as the annealing cap film. You may.
[0049]
In the embodiments described above, as a Zn doped oxide film, was used doped with Zn to SiO 2, of these aspects, for example doped with Zn in for Al 2 O 3 Zn doped oxide film May be used.
[0050]
In each of the embodiments described above, a GaAsP substrate is used as a substrate or a substrate. However, in these inventions, a compound semiconductor such as GaAs or GaAlAsInP may be used as a material.
[0051]
【The invention's effect】
According to the method for diffusing Zn of the first invention according to this application, the solid-phase diffusion of Zn using a Zn-doped oxide film and a Zn oxide film, which are sequentially laminated on an n-type compound semiconductor substrate, as a diffusion source. Do. As a result, it is possible to suppress the reaction between the surface of the substrate and the diffusion source and perform solid-phase diffusion of high-concentration Zn to the substrate.
[0052]
Further, according to the LED manufacturing method of the second invention of the present application, a Zn-doped oxide film and a Zn oxide film are sequentially stacked on an n-type compound semiconductor substrate, and the Zn solid phase is used as a diffusion source. Perform diffusion. As a result, it is possible to suppress the reaction between the surface of the substrate and the diffusion source, and perform high-concentration solid-phase diffusion of Zn to the substrate. As a result, a diffusion region having a high Zn concentration and a low sheet resistance can be formed even when the coupling depth of the diffusion region is small. Therefore, it is possible to produce an LED having a uniform light emission intensity on the upper surface of the diffusion region.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a solid phase diffusion method of Zn according to a first embodiment.
FIG. 2 is a graph showing an analysis result of a Zn concentration profile of a diffusion region obtained in a first example.
FIGS. 3A to 3C are first-half cross-sectional process drawings for explaining the method of manufacturing the LED of the second embodiment;
4 (A) and (B) are cross-sectional process drawings in the latter half following FIG. 3 (C).
FIG. 5 is a plan view and a graph of light emission intensity distribution of the LED manufactured in the second embodiment.
FIGS. 6A to 6C are first-half cross-sectional process drawings for describing the method of manufacturing the LED of the third embodiment.
7 (A) and (B) are cross-sectional process drawings in the latter half following FIG. 6 (C).
[Explanation of symbols]
10: GaAsP substrate 12: ZnO · SiO 2 film 14: ZnO film 16: annealing cap film (SiN film)
20: diffusion source 30: n-type GaAsP substrate 32: mask pattern 32a: opening 34: ZnO.SiO 2 film 36: ZnO film 38: annealing cap film (SiN film)
40: diffusion source 42: diffusion region 44: surface 46: Au alloy electrode 48: Al electrode 50: substrate 54: ZnO.SiO 2 film 56: ZnO film 58: annealing cap film (SiN film)
60: diffusion source pattern 62: diffusion region 64: resist pattern 64a: opening 66: Au alloy electrode 68: Al electrode

Claims (6)

n型化合物半導体の基板上に、予めZnをドープしたZnドープドSiO 膜、ZnO膜およびアニーリングキャップ膜を順次に積層した積層構造体を形成する工程と、
該積層構造体に熱処理を行うことにより、前記ZnドープドSiO 2 および前記ZnO膜を拡散源として、前記基板に、前記Znを固相拡散させる工程とを含み、
前記ZnドープドSiO 2 膜の膜厚を100〜500Åとすることを特徴とするZnの固相拡散方法。
Zn-doped SiO 2 doped with Zn in advance on an n-type compound semiconductor substrate Forming a laminated structure in which a film, a ZnO film, and an annealing cap film are sequentially laminated;
By subjecting the laminated structure to a heat treatment, the Zn-doped SiO 2 As film and diffusion source said ZnO layer, said substrate, said Zn saw including a step of solid-phase diffusion,
The Zn-doped SiO 2 A solid phase diffusion method for Zn, wherein the thickness of the film is 100 to 500 ° .
n型化合物半導体の基板上に、予めZnをドープしたZnドープドSiO 2 膜、ZnO膜およびアニーリングキャップ膜を順次に積層した積層構造体を形成する工程と、
該積層構造体に熱処理を行うことにより、前記ZnドープドSiO 2 膜および前記ZnO膜を拡散源として、前記基板に、前記Znを固相拡散させる工程とを含み、
前記ZnドープドSiO2 膜のZnとSiとのモル比を、
0.1≦Zn/(Zn+Si)≦0.5の範囲とする
ことを特徴とするZnの固相拡散方法。
Zn-doped SiO 2 doped with Zn in advance on an n-type compound semiconductor substrate Forming a laminated structure in which a film, a ZnO film, and an annealing cap film are sequentially laminated;
By subjecting the laminated structure to a heat treatment, the Zn-doped SiO 2 Using the film and the ZnO film as diffusion sources, solid-phase diffusing the Zn into the substrate.
The molar ratio between Zn and Si of the Zn doped SiO 2 film,
A solid phase diffusion method for Zn, wherein the range is 0.1 ≦ Zn / (Zn + Si) ≦ 0.5.
請求項1又は2に記載のZnの固相拡散方法において、
前記n型化合物半導体基板として、n型GaAs1-XX エピタキシャル基板(但しXは組成比を表し、0≦X≦0.4)を用いる
ことを特徴とするZnの固相拡散方法。
The method for solid-phase diffusion of Zn according to claim 1 or 2 ,
A solid phase diffusion method for Zn, wherein an n-type GaAs 1-X P X epitaxial substrate (where X represents a composition ratio and 0 ≦ X ≦ 0.4) is used as the n-type compound semiconductor substrate.
n型化合物半導体の基板上に、順次に積層された、予めZnをドープし、かつ膜厚を100〜500ÅとしたZnドープドSiO およびZnO膜からなる拡散源を形成する工程と、
該拡散源上に、アニーリングキャップ膜を形成する工程と、
該アニーリングキャップ膜を形成した基板を熱処理して、前記拡散源から前記基板へZnを拡散させことにより、拡散領域を形成する工程と、
該拡散源および該拡散源上のアニーリングキャップ膜を除去する工程と、
前記基板のn型の部分に電気的に接続された第1主電極と、前記拡散領域に電気的に接続された第2主電極とを形成する工程と
を含むことを特徴とするLEDの製造方法。
Zn-doped SiO 2 sequentially deposited on an n-type compound semiconductor substrate , doped with Zn in advance and having a thickness of 100 to 500 ° Forming a diffusion source comprising a film and a ZnO film ;
Forming an annealing cap film on the diffusion source;
And heat-treating the substrate formed with the said annealing cap film, by from said diffusion source Ru is diffused Zn into the substrate, forming a diffusion region,
Removing the diffusion source and an annealing cap film on the diffusion source;
Forming a first main electrode electrically connected to the n-type portion of the substrate and a second main electrode electrically connected to the diffusion region. Method.
n型化合物半導体の基板上に、順次に積層された、予めZnをドープしたZnドープドSiO 膜であって、ZnとSiとのモル比を、0.1≦Zn/(Zn+Si)≦0.5の範囲とする前記ZnドープドSiO およびZnO膜からなる拡散源を形成する工程と、
該拡散源上に、アニーリングキャップ膜を形成する工程と、
該アニーリングキャップ膜を形成した基板を熱処理して、前記拡散源から前記基板へZnを拡散させことにより、拡散領域を形成する工程と、
該拡散源および該拡散源上のアニーリングキャップ膜を除去する工程と、
前記基板のn型の部分に電気的に接続された第1主電極と、前記拡散領域に電気的に接続された第2主電極とを形成する工程と
を含むことを特徴とするLEDの製造方法。
Zn-doped SiO 2 doped in advance with Zn , which is sequentially laminated on an n-type compound semiconductor substrate A Zn-doped SiO 2 film, wherein the molar ratio between Zn and Si is in the range of 0.1 ≦ Zn / (Zn + Si) ≦ 0.5. Forming a diffusion source comprising a film and a ZnO film ;
Forming an annealing cap film on the diffusion source;
And heat-treating the substrate formed with the said annealing cap film, by from said diffusion source Ru is diffused Zn into the substrate, forming a diffusion region,
Removing the diffusion source and an annealing cap film on the diffusion source;
Forming a first main electrode electrically connected to the n-type portion of the substrate and a second main electrode electrically connected to the diffusion region. Method.
請求項4又は5に記載のLEDの製造方法において、
前記基板として、n型GaAs1-XX エピタキシャル基板(但しXは組成比を表し、0≦X≦0.4)を用いる
ことを特徴とするZnの固相拡散方法。
The method for manufacturing an LED according to claim 4 or 5 ,
As the substrate, n-type GaAs 1-X P X epitaxial substrate (where X represents a composition ratio, 0 ≦ X ≦ 0.4) solid phase diffusion method Zn, which comprises using a.
JP1346695A 1995-01-31 1995-01-31 Solid phase diffusion method of Zn and method of manufacturing LED Expired - Lifetime JP3563141B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1346695A JP3563141B2 (en) 1995-01-31 1995-01-31 Solid phase diffusion method of Zn and method of manufacturing LED

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1346695A JP3563141B2 (en) 1995-01-31 1995-01-31 Solid phase diffusion method of Zn and method of manufacturing LED

Publications (2)

Publication Number Publication Date
JPH08203841A JPH08203841A (en) 1996-08-09
JP3563141B2 true JP3563141B2 (en) 2004-09-08

Family

ID=11833925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1346695A Expired - Lifetime JP3563141B2 (en) 1995-01-31 1995-01-31 Solid phase diffusion method of Zn and method of manufacturing LED

Country Status (1)

Country Link
JP (1) JP3563141B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821567A (en) * 1995-12-13 1998-10-13 Oki Electric Industry Co., Ltd. High-resolution light-sensing and light-emitting diode array
JP3268731B2 (en) * 1996-10-09 2002-03-25 沖電気工業株式会社 Photoelectric conversion element
KR20030033228A (en) * 2001-10-19 2003-05-01 (주)블루트론 P-type Zinc Oxide Film and Compound semiconductor using the same and Method for producing the same
WO2014113032A1 (en) * 2013-01-21 2014-07-24 Hewlett-Packard Development Company, L.P. Thin film stack
WO2014116208A1 (en) * 2013-01-23 2014-07-31 Hewlett-Packard Development Company, L.P. Thin film stack

Also Published As

Publication number Publication date
JPH08203841A (en) 1996-08-09

Similar Documents

Publication Publication Date Title
JP3157690B2 (en) Method for manufacturing pn junction element
US6573114B1 (en) Optical semiconductor device
US20020000558A1 (en) Gallium nitride based light emitting element
JP2003174197A (en) Light emitting element and method of manufacturing the same
TW201036218A (en) Semiconductor light emitting diode and method of producing same
JP3268731B2 (en) Photoelectric conversion element
JPH11177134A (en) Manufacture of semiconductor element, semiconductor, manufacture of light emitting element, and light emitting element
JP3563141B2 (en) Solid phase diffusion method of Zn and method of manufacturing LED
USRE43426E1 (en) Fabrication method of transparent electrode on visible light-emitting diode
JP2003524901A (en) Semiconductor structural element for emitting electromagnetic radiation and method of manufacturing the same
WO2007007634A1 (en) Electrode structure, semiconductor device and methods for manufacturing those
JPH06232450A (en) Gallium nitride compound semiconductor and forming method of electrode thereof
JP3507716B2 (en) Method for manufacturing semiconductor light emitting device
JPH11150302A (en) Nitride semiconductor light-emitting element
JP3630881B2 (en) Method for manufacturing group 3 nitride semiconductor light emitting device
US6063644A (en) Light-emitting element and array with etched surface, and fabrication method thereof
JPH05315643A (en) Light-emitting diode array and manufacture thereof
KR100576847B1 (en) Gallium nitride based semiconductor light emitting diode and method of producing the same
JPS6161479A (en) Manufacture of light emitting element
KR101101954B1 (en) Vertical structured group n-type nitride-based semiconductors having electrode structures with diffusion barrier, and light emitting diodes comprising said semiconductors
JPH0757619A (en) Electron emission element
JP3384700B2 (en) Gallium nitride based compound semiconductor light emitting device and method of manufacturing the same
JP3624781B2 (en) Group III nitride compound semiconductor device
JP2000195811A (en) Solid phase diffusion method and semiconductor device manufacturing method using the method
JPH08330634A (en) Light-emitting diode and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040602

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

EXPY Cancellation because of completion of term