JP3561981B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP3561981B2 JP3561981B2 JP26307294A JP26307294A JP3561981B2 JP 3561981 B2 JP3561981 B2 JP 3561981B2 JP 26307294 A JP26307294 A JP 26307294A JP 26307294 A JP26307294 A JP 26307294A JP 3561981 B2 JP3561981 B2 JP 3561981B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- output
- supplied
- clock
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、例えば、Ｙ、Ｃｒ、Ｃｂからなるコンポーネントビデオ信号をディジタル信号処理する場合に用いられる周波数１３．５ＭＨｚのクロックを使って、ビデオ信号の垂直ブランキング期間に各種付加データを付加するデータ処理装置に関する。
【０００２】
【従来の技術】
近年、ビデオ信号の垂直ブランキング期間を利用して、キャプション信号やビデオＩＤ信号等、各種のデータを伝送することが行われている。これら垂直ブランキング期間に重畳して送られる信号は、通常、水平周波数やカラーサブキャリア周波数と整数比の関係にあるクロックが用いられている。例えば、ビデオＩＤでは、クロック周波数がｆｓｃ／８（ｆｓｃ：カラーサブキャリア周波数）に設定されている。また、クローズドキャプションでは、クロック周波数が３２ｆＨ（ｆＨ：水平周波数）に設定されている。
【０００３】
一方、ディジタルビデオ信号を圧縮して磁気テープに記録するディジタルＶＴＲが開発されている。このようなディジタルＶＴＲでは、輝度信号Ｙと、色差信号Ｃｒ、Ｃｂとからなるコンポーネントビデオ信号でディジタル信号処理が行われている。コンポーネントビデオ信号のサンプリング周波数としては、例えば、１３．５ＭＨｚが用いられている。
【０００４】
【発明が解決しようとする課題】
上述のように、ディジタルビデオ信号の信号処理系では、周波数１３．５ＭＨｚのクロックが用いられている。これ対して、垂直ブランキング期間に重畳して送られる付加データは、水平周波数やカラーサブキャリア周波数と整数比の関係のものが用いられている。このため、ディジタルＶＴＲでは、垂直ブランキング期間に重畳する付加データを処理することが困難である。
【０００５】
したがって、この発明の目的は、コンポーネントディジタルビデオ信号を処理するための周波数１３．５ＭＨｚのクロックで、ビデオ信号の垂直ブランキング期間に付加データを付加できるようにしたデータ処理装置を提供することにある。
【０００６】
【発明が解決しようとする課題】
この発明は、コンポーネントディジタルビデオ信号を処理するクロックをカウントし、複数種類の付加データのそれぞれの伝送クロックと等価なクロックを形成するクロック形成手段と、付加データを取り込んでおく記憶手段とを有し、記憶手段に付加データを蓄えておき、クロック形成手段からの付加データの種類に応じたクロックと等価なクロックで、記憶手段に蓄えられた付加データを読み出し、ビデオ信号の垂直ブランキング期間に付加データを付加するようにしたデータ処理装置である。
【０００７】
【作用】
周波数１３．５ＭＨｚのクロックをカウントして、ビデオＩＤやクローズドキャプションのクロックを形成することで、ビデオＩＤやクローズドキャプションのようなビデオ信号の垂直ブランキング期間に付加するデータを、周波数１３．５ＭＨｚのコンポーネントビデオ信号のサンプリング周波数のクロックを使って発生させることができる。
【０００８】
【実施例】
この発明の一実施例について、以下の順序で説明する。
ａ．ビデオＩＤの信号を形成する場合の実施例
ｂ．クローズドキャプションの信号を形成する場合の実施例
ｃ．ＷＳＳ信号を形成する場合の実施例
ｄ．ディジタルＶＴＲでの適用例
【０００９】
ａ．ビデオＩＤの信号を形成する場合の実施例
図１は、この発明の一実施例を示すものである。この実施例では、コンポーネントビデオ信号をディジタル処理するのに用いられる周波数１３．５ＭＨｚのクロックを使って、ビデオＩＤの信号が形成される。
【００１０】
図１において、１はカウンタ、２は「２９」検出デコーダ、３は「１４」検出デコーダ、４はＪＫフリップフロップである。カウンタ１、「２９」検出デコーダ２、「１４」検出デコーダ３、フリップフロップ４は、周波数１３．５ＭＨｚのコンポーネントビデオ信号のクロックをカウントして、ビデオＩＤのクロックを形成するものである。
【００１１】
すなわち、図２に示すように、ビデオＩＤのクロック周波数はｆｓｃ／８であり、その周期は
１／（３．５８ＭＨｚ／８）＝２．２３５μｓ
である。これに対して、１３．５ＭＨｚのクロックの周期は、
１／１３．５＝０．０７４０７μｓ
ある。このことから、
２．２３５／０．０７４０７≒３０
であり、１３．５ＭＨｚのクロックの３０クロック分がビデオＩＤのクロックの１周期に相当する。
【００１２】
図１において、カウンタ１のクロック入力端子には、端子６から周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ１のイネーブル信号入力端子には、ＡＮＤゲート７の出力が供給される。ＡＮＤゲート７の一方の入力端子には、端子８から開始タイミングで「Ｈ」レベルとなる信号ＥＮが供給される。ＡＮＤゲート７の他方の入力端には、フリップフロップ１３の出力が供給される。カウンタ１のクリア端子には、端子９から読み出し時に「Ｈ」レベルとなる信号が供給される。カウンタ１のデータ入力端子には、「０」が供給される。
【００１３】
カウンタ１の出力が「２９」検出デコーダ２及び「１４」検出デコーダ３に供給される。「２９」検出デコーダ２の出力がＪＫフリップフロップ４のＫ入力端子に供給されると共に、インバータ５を介して、カウンタ１のロード端子に供給される。「１４」検出デコーダ３の出力がフリップフロップ４のＪ入力端子に供給される。
【００１４】
端子６からの周波数１３．５ＭＨｚのクロックＣＫがカウンタ１でカウントされ、このカウント値が「１４」になると、フリップフロップ４がセットされる。そして、このカウント値が「２９」になると、フリップフロップ４がリセットされると共に、カウンタ１のカウント値が「０」に戻る。それから、カウント値が「１４」になると、フリップフロップ４がセットされ、カウント値が「２９」になると、フリップフロップ４がリセットされると共に、カウント値が「０」に戻る。以下、同様の動作が繰り返される。その結果、フリップフロップ４からは、１３．５ＭＨｚのクロックの３０クロック分の周期のクロック、即ち周波数ｆｓｃ／８のビデオＩＤのクロックと等価なクロックが得られる。このフリップフロップ４の出力は、データの読み出しクロックＲＣＫとして用いられる。また、フリップフロップ４の反転出力は、カウンタ１１のクロック入力端子に供給される。カウンタ１１のクリア端子には、端子９からの信号が供給される。
【００１５】
カウンタ１１の出力が「２２」検出デコーダ１２に供給される。「２２」検出デコーダ１２の出力がＤフリップフロップ１３のＤ入力端子に供給される。フリップフロップ１３のクロック入力端子には、フリップフロップ４の反転出力が供給される。フリップフロップ１３のクリア端子には、端子９からの信号が供給される。フリップフロップ１３の反転出力がＡＮＤゲート７の他方の入力端子に供給される。
【００１６】
カウンタ１１、「２２」検出デコーダ１２、フリップフロップ１３は、ビデオＩＤの出力期間（図２でＴ１で示す期間）を設定するものである。カウンタ１１により、反転された読み出しクロックＲＣＫが計数される。「２２」検出デコーダ１２のカウント値が「２２」になると、フリップフロップ１３がセットされる。このフリップフロップ１３の反転出力により、ＡＮＤゲート７の出力が「０」になり、カウンタ１が停止される。
【００１７】
２０−１〜２０−２０は、２０ビットのビデオＩＤのデータを蓄えるためのＤフリップフロップである。２１−１〜２１−３は、ビデオＩＤのデータの最初のリファレンス信号のパターンを発生させるためのＤフリップフロップである。
【００１８】
フリップフロップ２０−１〜２０−２０が縦続接続される。フリップフロップ２０−１〜２０−２０の縦続接続には、ＡＮＤゲート２３を介して、データ入力端子２２からのデータが供給される。フリップフロップ２０−１〜２０−２０のクロック入力端子には、スイッチ回路２４の出力が供給される。スイッチ回路２４の一方の入力端子２４Ａには、端子２５から書き込みクロックＷＣＫが供給される。スイッチ回路２４の他方の入力端２４Ｂには、フリップフロップ４から読み出しクロックＲＣＫが供給される。
【００１９】
フリップフロップ２１−１〜２１−３が縦続接続される。フリップフロップ２１−１〜２１−３の縦続接続には、フリップフロップ２０−１〜２０−２０の縦続接続の出力が供給される。フリップフロップ２１−１、２１−３は「０」にプリセットされ、フリップフロップ２１−２は「１」にプリセットされる。フリップフロップ２１−１〜２１−３には、フリップフロップ４から読み出しクロックＲＣＫが供給される。フリップフロップ２１−１〜２１−３の縦続接続の出力が出力端子２６から出力される。
【００２０】
端子２７には、書き込み時に「Ｈ」となる信号ＷＲが供給される。この端子２７からの信号がＡＮＤゲート２３に供給されると共に、スイッチ制御信号として、スイッチ回路２４に供給される。
【００２１】
この発明の一実施例の動作について説明する。ビデオＩＤの信号は、図２に示すように、リファレンス信号が立ち、これに続いて、２０ビットのデータが続くものである。このビデオＩＤは、２０ライン目と２８３ライン目に挿入されており、アスペクト比の情報等が記録されている。
【００２２】
先ず、端子２７からの信号ＷＲが「Ｈ」とされ、書き込み状態とされる。データ入力端子２２にデータが供給される。このデータは、ＡＮＤゲート２３を介してフリップフロップ２０−１〜２０−２０に供給される。書き込み時には、スイッチ回路２４は端子２４Ａ側に設定される。このため、フリップフロップ２０−１〜２０−２０には、書き込みクロックＷＣＫが与えられる。これにより、フリップフロップ２０−１〜２０−２０に、書き込みクロックＷＣＫでデータが転送され、２０ビットのデータがフリップフロップ２０−１〜２０−２０に蓄えられる。
【００２３】
読み出し時には、前述したように、カウンタ１、「２９」検出デコーダ２、「１４」検出デコーダ３、フリップフロップ４で、１３．５ＭＨｚのクロックをカウントして、読み出しクロックＲＣＫが形成される。そして、読み出し時には、スイッチ回路２４が端子２４Ｂ側に設定される。このため、フリップフロップ４から出力される読み出しクロックＲＣＫがフリップフロップ２０−１〜２０−２０に供給される。この読み出しクロックＲＣＫで、フリップフロップ２１−１〜２１−３、フリップフロップ２０−１〜２０−２０に蓄えられていたデータが読み出しクロックＲＣＫで転送され、出力端子２６から導出される。なお、フリップフロップ２１−１〜２１−３は、最初の「１」「０」のパターンを発生する。その結果、図２に示したようなビデオＩＤのデータを、ビデオ信号の垂直ブランキング期間に挿入できる。
【００２４】
ビデオＩＤのデータ出力期間Ｔ１は、「２２」検出デコーダ１２の出力から検出される。データ出力期間Ｔ１が終了すると、フリップフロップ１３の反転出力がＡＮＤゲート７を介してカウンタ１のイネーブル端子に供給され、カウント動作が停止される。
【００２５】
なお、上述の実施例では、ＮＴＳＣ方式について説明したが、このＰＡＬ方式の場合にも同様に適用できる。ＰＡＬ方式の場合には、１３．５ＭＨｚのクロックの２７クロック分がビデオＩＤのクロックに相当するので、１３．５ＭＨｚのクロックを２７クロック分がカウントして読み出しクロックＲＣＫを作ることができる。
【００２６】
ｂ．クローズドキャプションの信号を形成する場合の実施例
図３は、この発明の第２の実施例を示すものである。この実施例では、コンポーネントビデオ信号をディジタル処理するのに用いられる周波数１３．５ＭＨｚのクロックを使って、クローズドキャプションの信号が形成される。
【００２７】
図３において、カウンタ３１、「２６」検出デコーダ３２、「１３」検出デコーダ３３、ＪＫフリップフロップ３４は、周波数１３．５ＭＨｚのクロックをカウントして、クローズドキャプションのクロックを形成するものである。
【００２８】
カウンタ３１のクロック入力端子には、端子３６から周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ３１のイネーブル信号入力端子には、ＡＮＤゲート３７の出力が供給される。ＡＮＤゲート３７の一方の入力端子には、端子３８から、開始タイミングで「Ｈ」レベルとなる信号ＥＮが供給される。ＡＮＤゲート３７の他方の入力端には、フリップフロップ４８の出力が供給される。カウンタ３１のクリア端子には、端子３９から読み出し時に「Ｈ」レベルとなる信号ＲＤが供給される。カウンタ３１のデータ入力端子には、「０」が供給される。
【００２９】
カウンタ３１の出力が「２６」検出デコーダ３２及び「１３」検出デコーダ３３に供給される。「２６」検出デコーダ３２の出力がフリップフロップ３４のＫ入力端子に供給されると共に、インバータ３５を介して、カウンタ３１のロード端子に供給される。「１３」検出デコーダ３３の出力がフリップフロップ３４のＪ入力端子に供給される。フリップフロップ３４のクリア端子は、端子３９からの信号が供給される。
【００３０】
端子３６からの周波数１３．５ＭＨｚのクロックＣＫがカウンタ３１でカウントされ、このカウント値が「１３」になると、フリップフロップ３４がセットされる。そして、このカウント値が「２６」になると、フリップフロップ３４がリセットされると共に、カウント値が「０」に戻る。以下、同様の動作が繰り返される。その結果、フリップフロップ３４からは、周波数１３．５ＭＨｚのクロックの２７クロック分の周期のクロックが得られる。このフリップフロップ３４の出力は、読み出しクロックＲＣＫとして用いられると共に、固定パターンを発生するのに用いられる。
【００３１】
フリップフロップ３４の出力は、フリップフロップ４４のクロック入力端子に供給される共に、ＡＮＤゲート４７の一方の入力端に供給される。ＡＮＤゲート４７の出力がスイッチ回路５６の端子５６Ａに供給される。フリップフロップ３４の反転出力は、カウンタ４１のクロック入力端子に供給されると共に、ＡＮＤゲート４６の一方の入力端に供給される。ＡＮＤゲート４６の出力が読み出しクロックＲＣＫとして導出される。
【００３２】
カウンタ４１のクリア端子には、端子３９からの信号が供給される。カウンタ４１の出力が「２５」検出デコーダ４２に供給されると共に、「６」検出デコーダ４３に供給される。「２５」検出デコーダ４２の出力がＪＫフリップフロップ４４のＫ入力端子に供給される。「６」検出デコーダ４３の出力がフリップフロップ４４のＪ入力端子に供給される。フリップフロップ４４のクリア端子には、端子３９からの信号が供給される。フリップフロップ４４の出力がＡＮＤゲート４６の他方の入力端に供給されると共に、フリップフロップ４５に供給される。
【００３３】
フリップフロップ４５のクリア端子には、端子３９からの信号が供給される。フリップフロップ４５の反転出力がフリップフロップ４８のクロック入力端子に供給されると共に、ＡＮＤゲート４７の他方の入力端に供給される。
【００３４】
カウンタ４１、「２５」検出デコーダ４２、「６」検出デコーダ４３、フリップフロップ４４、フリップフロップ４５は、固定パターンの出力期間（図４における期間Ｔ１１）とデータ出力期間（図４における期間Ｔ１２）とを設定し、固定パターンの出力期間には、固定パターンが出力されるようにするものである。フリップフロップ４８は、クローズドキャプション信号の出力期間（図４における期間Ｔ１３）を設定するものである。
【００３５】
フリップフロップ５０−１〜５０−１６が縦続接続される。フリップフロップ５０−１〜５０−１６は、クローズドキャプションのデータを蓄えるのである。フリップフロップ５０−１〜５０−１６の縦続接続には、データ入力端子５２からのデータが供給される。フリップフロップ５０−１〜５０−１６のクロック入力端子には、スイッチ回路５４の出力が供給される。スイッチ回路５４の一方の入力端子５４Ａには、端子５５から書き込みクロックＷＣＫが供給される。スイッチ回路５４の他方の入力端子５４Ｂには、ＡＮＤゲート４６から、読み出しクロックＲＣＫが供給される。スイッチ回路５４は、端子５８からの信号ＷＲにより切り替えられる。
【００３６】
フリップフロップ５１−１〜５１−３が縦続接続される。フリップフロップ５１−１〜５１−３は、固定パターンとデータとの間の信号（図４における期間Ｔ１５での信号）を形成するためのものである。フリップフロップ５１−１〜５１−３の縦続接続には、フリップフロップ５０−１〜５０−１６の縦続接続の出力が供給される。フリップフロップ５１−１は「１」にプリセットされ、フリップフロップ５１−１、５１−２は「０」にプリセットされる。フリップフロップ５１−１〜５１−３には、ＡＮＤゲート４６からの読み出しクロックＲＣＫが供給される。フリップフロップ５１−１〜５１−３の縦続接続の出力がスイッチ回路５６の端子５６Ｂに供給される。スイッチ回路５６の出力が出力端子５７から出力される。
【００３７】
この実施例の動作について説明する。クローズドキャプションの信号は、図４に示すように、所定パターンの信号があり、これに１６ビット分のデータが続くものである。このクローズドキャプションの信号は、ＮＴＳＣ方式の２１ライン目と２８４ライン目に挿入されている。キャプション信号のクロックの周期は、周波数１３．５ＭＨｚのクロックの２７クロック分に相当する。
【００３８】
先ず、スイッチ回路５４が端子５４Ａ側に設定され、書き込み状態に設定される。端子５２からのデータは、フリップフロップ５０−１〜５０−１６に供給される。書き込み時には、スイッチ回路５４は端子５４Ａ側に設定されるため、フリップフロップ５０−１〜５０−１６には、書き込みクロックＷＣＫが与えられる。これにより、フリップフロップ５０−１〜５０−１６に、書き込みクロックＷＣＫでデータが転送され、１６ビットのデータがフリップフロップ５０−１〜５０−１６に蓄えられる。
【００３９】
２１ライン目と２８４ライン目の垂直ブランキング期間に、このフリップフロップ５０−１〜５０−１６に蓄えられた１６ビットのデータが読み出される。
【００４０】
図５は、読み出し時の各部の出力を示すものである。周波数１３．５ＭＨｚのクロックの２７クロック分がクローズドキャプションのクロックの１周期に相当する。カウンタ３１、「２６」検出デコーダ３２、「１３」検出デコーダ３３、フリップフロップ３４で、１３．５ＭＨｚのクロックがカウントされ、図５Ｂに示すようなクロックが形成される。
【００４１】
このフリップフロップ３４の出力（図５Ｂ）は、カウンタ４１でカウントされる。カウンタ４１のカウント値が「６」になるまでは、図５Ｄに示すように、フリップフロップ４４の反転出力は「Ｌ」レベルであり、図５Ｃに示すようにフリップフロップ４５の反転出力は「Ｈ」レベルである。カウンタ４１のカウント値が「６」になると、図５Ｄに示すようにフリップフロップ４４がセットされ、図５Ｃに示すようにフリップフロップ４５の反転出力が「Ｌ」レベルになる。カウンタ４１のカウント値が「２５」になると、フリップフロップ４４の出力が「Ｌ」レベルになり、フリップフロップ４５の反転出力が「Ｈ」レベルになる。
【００４２】
フリップフロップ４５の反転出力（図５Ｃ）が「Ｈ」レベルのときには、スイッチ回路５６が端子５６Ａ側に設定されると共に、ＡＮＤゲート４７が開く。このため、図５Ｆに示すように、フリップフロップ３４の出力が固定パターンとして出力端子５７から出力される。カウンタ４１のカウント値が「６」になり、図５Ｃに示すように、フリップフロップ４５の反転出力が「Ｌ」レベルになると、スイッチ回路５６が端子５６Ｂ側に設定されると共にＡＮＤゲート４７が閉じる。このため、図５Ｆに示すように、固定パターンの出力が止められる。
【００４３】
一方、フリップフロップ４４の反転出力（図５Ｄ）が「Ｌ」レベルのときには、ＡＮＤゲート４６は閉じている。このため、図５Ｅに示すように、フリップフロップ３４の出力が読み出しクロックＲＣＫとして出力されない。カウンタ４１のカウント値が「６」になり、図５Ｄに示すように、フリップフロップ４４の出力が「Ｈ」レベルになると、ＡＮＤゲート４６が開く。このため、図５Ｅに示すように、フリップフロップ３４の出力が読み出しクロックＲＣＫとして出力されるようになる。
【００４４】
読み出しクロックＲＣＫは、フリップフロップ５０−１〜５０−１６、フリップフロップ５１−１〜５１−３に供給される。この読み出しクロックＲＣＫで、フリップフロップ５１−１〜５１−３、フリップフロップ５０−１〜５０−１６に蓄えられていたデータが転送される。このデータがスイッチ回路５６を介して、出力端子５７から導出される。その結果、図５Ａに示すようなクローズドキャプションの信号をビデオ信号の垂直ブランキング期間に挿入できる。
【００４５】
クローズドキャプションデータ出力期間は、「２５」検出デコーダ４２の出力から検出される。データ出力期間が終了すると、フリップフロップ４８の反転出力がＡＮＤゲート３７を介してカウンタ３１のイネーブル端子に供給され、カウント動作が停止される。
【００４６】
ｃ．ＷＳＳ信号を形成する場合の実施例
図６は、この発明の第３の実施例を示すものである。この実施例では、コンポーネントビデオ信号をディジタル処理するのに用いられる周波数１３．５ＭＨｚのクロックを使って、ＷＳＳ信号が形成される。
【００４７】
図６において、カウンタ６１は、周波数１３．５ＭＨｚのクロックをカウントして、ＷＳＳ信号の読み出しクロックＲＣＫを形成するものである。カウンタ６１は、４ビットのカウンタである。カウンタ６１のクロック入力端子には、端子７２から周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ６１のイネーブル信号入力端子には、ＡＮＤゲート６３の出力が供給される。ＡＮＤゲート６３の一方の入力端子には、端子６４から開始タイミングで「Ｈ」レベルとなる信号が供給される。ＡＮＤゲート６３の他方の入力端子には、フリップフロップ６９の出力が供給される。カウンタ６１のクリア端子には、端子６５から読み出し時に「Ｈ」レベルとなる信号ＲＤが供給される。カウンタ６１のデータ入力端子には、「８」が供給される。また、この端子６４からの信号は、ロードパルス発生回路６２に供給される。このロードパルス発生回路６２からのロードパルスにより、カウンタ６１に「８」がロードされる。
【００４８】
周波数１３．５ＭＨｚのクロックの１６クロック分が、ＷＳＳ信号のクロックの周期に相当するため、４ビットカウンタ６１の最上位ビットの出力から、ＷＳＳ信号のクロックが得られる。この４ビットカウンタ６１の最上位ビットの出力が読み出しクロックＲＣＫとして導出される。
【００４９】
カウンタ６１の出力がインバータ６６で反転される。この反転読み出しクロック−ＲＣＫがカウンタ６７のクロック入力端子に供給される。カウンタ６７のクリア端子には、端子６５からの信号が供給される。カウンタ６７のデータ入力端子には、「０」が供給される。カウンタ６７の出力が「１５」検出デコーダ６８に供給される。「１５」検出デコーダ６８の出力がフリップフロップ６９に供給される。フリップフロップ６９には、インバータ６６から反転読み出しクロック−ＲＣＫが供給される。フリップフロップ６９の反転出力がＡＮＤゲート６３に供給される。
【００５０】
カウンタ６７は、データ出力期間を決めているものである。データ出力期間が終了すると、フリップフロップ６９の反転出力がＡＮＤゲート６３を介してフリップフロップ６１のイネーブル端子に供給され、カウント動作が停止される。
【００５１】
カウンタ７１、デコーダ８０、８１、フリップフロップ８３は、固定パターンを発生させるために設けられている。カウンタ７１のクロック入力端子には、端子７２からインバータ７３を介して周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ７１のイネーブル信号入力端子には、ＡＮＤゲート７４の出力が供給される。ＡＮＤゲート７４の一方の入力端子には、端子７５からの信号ＥＮが供給される。端子７５からの信号ＥＮは、開始タイミングで「Ｈ」レベルとなる。ＡＮＤゲート７４の他方の入力端には、フリップフロップ８５の反転出力が供給される。カウンタ７１のクリア端子には、端子６５からの信号が供給される。
【００５２】
カウンタ７１の出力がデコーダ８０、デコーダ８１、デコーダ８２に供給される。デコーダ８０は、「１」、「２３」、「３９」、「５５」、「７１」、「８７」、「１０６」、「１３１」を検出するものである。デコーダ８１は、「１５」、「３１」、「４１」、「６３」、「７９」、「９８」、「１１７」を検出するものである。
【００５３】
デコーダ８０の出力がＪＫフリップフロップ８３のＪ入力端子に供給される。このデコーダ８０の出力により、フリップフロップ８３がセットされる。デコーダ８１の出力がフリップフロップ８３のＫ入力端子に供給される。このデコーダ８１の出力により、フリップフロップ８３がリセットされる。フリップフロップ８３の出力から、固定パターンが得られる。この固定パターンは、スイッチ回路９８の端子９８Ａに供給される。
【００５４】
デコーダ８２は、「１４４」を検出するものである。このデコータ８２は、固定パターンの出力期間を設定するものである。デコーダ８２の出力がＯＲゲート８４の一方の入力端子に供給される。ＯＲゲート８４の出力がＤフリップフロップ８５のデータ入力端子に供給される。フリップフロップ８５の出力がＯＲゲート８４の他方の入力端子に供給される。フリップフロップ８５の反転出力がＡＮＤゲート７４の他方の入力端子に供給される。
【００５５】
カウンタ７１の出力が「１４４」に達すると、デコーダ８２の出力が「Ｈ」レベルになり、フリップフロップ８５の反転出力が「Ｌ」レベルになる。このため、カウンタ７１のカウント動作が停止される。このフリップフロップ８５の出力から、固定パターンの出力期間を示す信号が得られる。
【００５６】
１５段のシフトレジスタ９１は、ＷＳＳのデータを蓄えるのである。シフトレジスタ９１には、データ入力端子９２からのデータが供給される。シフトレジスタ９１のクロック入力端子には、スイッチ回路９４の出力が供給される。スイッチ回路９４の一方の入力端子９４Ａには、端子９５から書き込みクロックＷＣＫが供給される。スイッチ回路９４の他方の入力端９４Ｂには、カウンタ６１から読み出しクロックＲＣＫが供給される。スイッチ回路９４は、端子９６からの信号ＷＲにより切り替えられる。
【００５７】
シフトレジスタ９１の出力が反転回路９７に供給される。反転回路９７には、インバータ６６から、反転読み出しクロック−ＲＣＫが供給される。反転回路９７は、シフトレジスタ９１からのデータが「１」のときに読み出しクロックＲＣＫを出力し、データが「０」のときに反転読み出しクロック−ＲＣＫを出力する。
【００５８】
反転回路９７の出力がスイッチ回路９８の端子９８Ｂに供給される。スイッチ回路９８は、フリップフロップ９９からのスイッチ制御信号により、設定される。フリップフロップ９９には、フリップフロップ８５から、固定パターンの出力期間とデータの出力期間とを設定するための信号が与えられる。
【００５９】
スイッチ回路９８の出力がＡＮＤゲート１００の一方の入力端子に供給される。ＡＮＤゲート１００の他方の入力端子には、フリップフロップ６９の出力が供給される。フリップフロップ１００の出力がフリップフロップ１０１を介して、出力端子１０２から出力される。
【００６０】
この発明の一実施例の動作について説明する。ＷＳＳの信号は、ＰＡＬ ＰＬＵＳ識別データで、ＰＡＬ方式のビデオ信号の２３ライン目の垂直ブランキング期間の前半に設けられる。このＷＳＳの信号は、図７に示すように、所定パターンの信号があり、これに１４ビットのデータが続く。図８Ａに示すような「Ｈ」から「Ｌ」になるのが「１」のデータで、図８Ｂに示すような「Ｌ」から「Ｈ」になるのが「０」のデータである。
【００６１】
データ入力端子９２にデータが供給される。このデータは、シフトレジスタ９１に供給される。書き込み時には、スイッチ回路９４は端子９４Ａ側に設定される。このため、シフトレジスタ９１には、書き込みクロックＷＣＫでデータが転送され、このデータがシフトレジスタ９１に蓄えられる。
【００６２】
２３ライン目の垂直ブランキング期間では、先ず、カウンタ７１、デコーダ８０、８１、フリップフロップ８３により発生された固定パターンがスイッチ回路９８に供給される。スイッチ９８の出力がＡＮＤゲート１００、フリップフロップ１０１を介して、出力端子１０２から出力される。
【００６３】
固定パターンの出力期間が終了すると、スイッチ回路９８が端子９８Ｂ側に切り替えられる。そして、シフトレジスタ９１に蓄えられた２０ビットのデータが読み出される。
【００６４】
１３．５ＭＨｚのクロックの１６クロック分がＷＳＳのクロックの周期に相当する。前述したように、カウンタ６１の出力の最上位ビットから、読み出しクロックＲＣＫが形成される。読み出し時には、スイッチ回路９４が端子９４Ｂ側に設定される。このため、カウンタ６１からの読み出しクロックＲＣＫがシフトレジスタ９１に供給される。この読み出しクロックＲＣＫで、シフトレジスタ９１に蓄えられていたデータが転送される。
【００６５】
シフトレジスタ９１からのデータは、反転回路９７を介されて、スイッチ回路９８に供給される。スイッチ９８の出力がＡＮＤゲート１００、フリップフロップ１０１を介して、出力端子１０２から出力される。その結果、図７に示したようなＷＳＳの信号を、ビデオ信号の垂直ブランキング期間に挿入できる。
【００６６】
ｄ．ディジタルＶＴＲでの適用例
図９は、この発明が適用できるディジタルＶＴＲの構成を示すものである。このディジタルＶＴＲでは、サンプリング周波数１３．５ＭＨｚでディジタルコンポジットビデオ信号が処理されている。
【００６７】
図９において、２０１は、ライン入力とカメラ入力とで切り替えられるスイッチ回路である。スイッチ回路２０１は、カメラ入力時には端子２０１Ａ側に設定され、ライン入力時にはスイッチ回路２０１は端子２０１Ｂ側に設定される。２０２は、記録時と再生時とで切り替えられるスイッチ回路である。スイッチ回路２０２は、記録時には端子２０２Ａ側に設定され、再生時には端子２０２Ｂ側に設定される。
【００６８】
記録時から説明する。カメラで撮影した信号を記録する場合には、スイッチ回路２０１が端子２０１Ａ側に設定され、カメラ部２０３からのビデオ信号がスイッチ回路２０１から出力される。
【００６９】
ライン入力された信号を記録する場合には、スイッチ回路２０１が入力端子２０１Ｂ側に設定され、入力端子２０４からのビデオ信号がＡ／Ｄコンバータ２０５でディジタル化され、スイッチ回路２０１から出力される。また、入力端子２０４からのビデオ信号中の垂直ブランキング期間に付加データが重畳されている場合、この付加データが垂直ブランキング情報検出回路２０６で検出され、この付加データがコントローラ２０７に供給される。
【００７０】
スイッチ回路２０１の出力がアスペクト比設定回路２０８を介して圧縮・伸長回路２０９に供給されると共に、スイッチ回路２０２の端子２０２Ａに供給される。アスペクト比設定回路２０８は、コントローラ２０７からの指令により、アスペクト比を設定するものである。アスペクト比は、垂直ブランキング期間にビデオＩＤのデータが存在する場合には、このビデオＩＤのデータを用いて設定できる。また、ユーザスイッチ２１０からの指令により、アスペクト比を設定することができる。
【００７１】
スイッチ回路２０２の出力は、Ｄ／Ａコンバータ２１３でアナログ信号に戻され、出力端子２１４から出力される。この出力端子２１４からの信号により、記録信号をモニタすることができる。
【００７２】
圧縮・伸長回路２０９は、ＤＣＴを用いて、ビデオ信号を圧縮、伸長するものである。ビデオ圧縮・伸長回路２０９圧縮されたビデオ信号は、ＡＵＸデータ及びサブコード埋め込み・検出回路２１１に供給される。ＡＵＸデータ及びサブコード埋め込み・検出回路２１１は、ＡＵＸ領域やサブコード領域に、ビデオ信号の垂直ブランキング期間の付加データを記録する。圧縮されたビデオ信号に、ＡＵＸデータ及びサブコード埋め込み・検出回路２１１でＡＵＸデータやサブコードが付加され、このビデオ信号が記録再生回路２１２により、磁気テープに記録される。
【００７３】
次に、再生時について説明する。再生時には、スイッチ回路２０２が端子２０２Ｂ側に設定される。記録再生回路２１２から再生された信号は、ＡＵＸデータ及びサブコード埋め込み・検出回路２１１に供給され、それから、圧縮・伸長回路２０９に供給される。
【００７４】
ＡＵＸデータ及びサブコード埋め込み・検出回路２１１で、ＡＵＸデータ及びサブコードデータが検出される。このＡＵＸデータ及びサブコードデータがコントローラ２０７に供給される。コントローラ２０７は、ＡＵＸデータ及びサブコードデータから、垂直ブランキング期間に重畳するデータを検出する。この垂直ブランキング期間に重畳するデータは、データ発生回路２１５に供給される。
【００７５】
データ発生回路２１５は、前述したように、周波数１３．５ＭＨｚのクロックをカウントして、ビデオＩＤやクローズドキャプションの信号を発生するものである。このデータ発生回路２１５で発生されたビデオＩＤやクローズドキャプションの信号は、データ付加回路２１６に供給される。
【００７６】
圧縮・伸長回路２０９は、再生圧縮ビデオ信号を伸長する。圧縮・伸長回路２０９の出力は、スイッチ回路２０２の端子２０２Ｂに供給される。再生時には、スイッチ回路２０２は端子２０２Ｂ側に設定されているので、圧縮・伸長回路２０９からのビデオ信号は、スイッチ回路２０２を介して、データ付加回路２１６に供給される。垂直ブランキング期間に付加データを重畳する場合には、データ付加回路２１６で、データ発生回路２１５からの付加データが付加される。データ付加回路２１６の出力がＤ／Ａコンバータ２１３に供給される。Ｄ／Ａコンバータ２１３の出力が出力端子２１４から出力される。
【００７７】
【発明の効果】
この発明によれば、周波数１３．５ＭＨｚのコンポーネントビデオ信号のサンプリング周波数のクロックをカウントして、ビデオＩＤやクローズドキャプションのクロックを形成することで、ビデオＩＤやクローズドキャプションのようなビデオ信号の垂直ブランキング期間に付加するデータを、周波数１３．５ＭＨｚのコンポーネントビデオ信号のサンプリング周波数のクロックを使って発生させることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例のブロック図である。
【図２】ビデオＩＤ信号の説明に用いる波形図である。
【図３】この発明の第２の実施例のブロック図である。
【図４】クローズドキャプション信号の説明に用いる波形図である。
【図５】この発明の第２の実施例の説明に用いるタイミング図である。
【図６】この発明の第３の実施例のブロック図である。
【図７】ＷＳＳ信号の説明に用いる波形図である。
【図８】ＷＳＳ信号の説明に用いる波形図である。
【図９】この発明が適用できるディジタルＶＴＲの一例のブロック図である。
【符号の説明】
１ １１ カウンタ
２，３ デコーダ
２０−１〜２０−２ フリップフロップ
【産業上の利用分野】
この発明は、例えば、Ｙ、Ｃｒ、Ｃｂからなるコンポーネントビデオ信号をディジタル信号処理する場合に用いられる周波数１３．５ＭＨｚのクロックを使って、ビデオ信号の垂直ブランキング期間に各種付加データを付加するデータ処理装置に関する。
【０００２】
【従来の技術】
近年、ビデオ信号の垂直ブランキング期間を利用して、キャプション信号やビデオＩＤ信号等、各種のデータを伝送することが行われている。これら垂直ブランキング期間に重畳して送られる信号は、通常、水平周波数やカラーサブキャリア周波数と整数比の関係にあるクロックが用いられている。例えば、ビデオＩＤでは、クロック周波数がｆｓｃ／８（ｆｓｃ：カラーサブキャリア周波数）に設定されている。また、クローズドキャプションでは、クロック周波数が３２ｆＨ（ｆＨ：水平周波数）に設定されている。
【０００３】
一方、ディジタルビデオ信号を圧縮して磁気テープに記録するディジタルＶＴＲが開発されている。このようなディジタルＶＴＲでは、輝度信号Ｙと、色差信号Ｃｒ、Ｃｂとからなるコンポーネントビデオ信号でディジタル信号処理が行われている。コンポーネントビデオ信号のサンプリング周波数としては、例えば、１３．５ＭＨｚが用いられている。
【０００４】
【発明が解決しようとする課題】
上述のように、ディジタルビデオ信号の信号処理系では、周波数１３．５ＭＨｚのクロックが用いられている。これ対して、垂直ブランキング期間に重畳して送られる付加データは、水平周波数やカラーサブキャリア周波数と整数比の関係のものが用いられている。このため、ディジタルＶＴＲでは、垂直ブランキング期間に重畳する付加データを処理することが困難である。
【０００５】
したがって、この発明の目的は、コンポーネントディジタルビデオ信号を処理するための周波数１３．５ＭＨｚのクロックで、ビデオ信号の垂直ブランキング期間に付加データを付加できるようにしたデータ処理装置を提供することにある。
【０００６】
【発明が解決しようとする課題】
この発明は、コンポーネントディジタルビデオ信号を処理するクロックをカウントし、複数種類の付加データのそれぞれの伝送クロックと等価なクロックを形成するクロック形成手段と、付加データを取り込んでおく記憶手段とを有し、記憶手段に付加データを蓄えておき、クロック形成手段からの付加データの種類に応じたクロックと等価なクロックで、記憶手段に蓄えられた付加データを読み出し、ビデオ信号の垂直ブランキング期間に付加データを付加するようにしたデータ処理装置である。
【０００７】
【作用】
周波数１３．５ＭＨｚのクロックをカウントして、ビデオＩＤやクローズドキャプションのクロックを形成することで、ビデオＩＤやクローズドキャプションのようなビデオ信号の垂直ブランキング期間に付加するデータを、周波数１３．５ＭＨｚのコンポーネントビデオ信号のサンプリング周波数のクロックを使って発生させることができる。
【０００８】
【実施例】
この発明の一実施例について、以下の順序で説明する。
ａ．ビデオＩＤの信号を形成する場合の実施例
ｂ．クローズドキャプションの信号を形成する場合の実施例
ｃ．ＷＳＳ信号を形成する場合の実施例
ｄ．ディジタルＶＴＲでの適用例
【０００９】
ａ．ビデオＩＤの信号を形成する場合の実施例
図１は、この発明の一実施例を示すものである。この実施例では、コンポーネントビデオ信号をディジタル処理するのに用いられる周波数１３．５ＭＨｚのクロックを使って、ビデオＩＤの信号が形成される。
【００１０】
図１において、１はカウンタ、２は「２９」検出デコーダ、３は「１４」検出デコーダ、４はＪＫフリップフロップである。カウンタ１、「２９」検出デコーダ２、「１４」検出デコーダ３、フリップフロップ４は、周波数１３．５ＭＨｚのコンポーネントビデオ信号のクロックをカウントして、ビデオＩＤのクロックを形成するものである。
【００１１】
すなわち、図２に示すように、ビデオＩＤのクロック周波数はｆｓｃ／８であり、その周期は
１／（３．５８ＭＨｚ／８）＝２．２３５μｓ
である。これに対して、１３．５ＭＨｚのクロックの周期は、
１／１３．５＝０．０７４０７μｓ
ある。このことから、
２．２３５／０．０７４０７≒３０
であり、１３．５ＭＨｚのクロックの３０クロック分がビデオＩＤのクロックの１周期に相当する。
【００１２】
図１において、カウンタ１のクロック入力端子には、端子６から周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ１のイネーブル信号入力端子には、ＡＮＤゲート７の出力が供給される。ＡＮＤゲート７の一方の入力端子には、端子８から開始タイミングで「Ｈ」レベルとなる信号ＥＮが供給される。ＡＮＤゲート７の他方の入力端には、フリップフロップ１３の出力が供給される。カウンタ１のクリア端子には、端子９から読み出し時に「Ｈ」レベルとなる信号が供給される。カウンタ１のデータ入力端子には、「０」が供給される。
【００１３】
カウンタ１の出力が「２９」検出デコーダ２及び「１４」検出デコーダ３に供給される。「２９」検出デコーダ２の出力がＪＫフリップフロップ４のＫ入力端子に供給されると共に、インバータ５を介して、カウンタ１のロード端子に供給される。「１４」検出デコーダ３の出力がフリップフロップ４のＪ入力端子に供給される。
【００１４】
端子６からの周波数１３．５ＭＨｚのクロックＣＫがカウンタ１でカウントされ、このカウント値が「１４」になると、フリップフロップ４がセットされる。そして、このカウント値が「２９」になると、フリップフロップ４がリセットされると共に、カウンタ１のカウント値が「０」に戻る。それから、カウント値が「１４」になると、フリップフロップ４がセットされ、カウント値が「２９」になると、フリップフロップ４がリセットされると共に、カウント値が「０」に戻る。以下、同様の動作が繰り返される。その結果、フリップフロップ４からは、１３．５ＭＨｚのクロックの３０クロック分の周期のクロック、即ち周波数ｆｓｃ／８のビデオＩＤのクロックと等価なクロックが得られる。このフリップフロップ４の出力は、データの読み出しクロックＲＣＫとして用いられる。また、フリップフロップ４の反転出力は、カウンタ１１のクロック入力端子に供給される。カウンタ１１のクリア端子には、端子９からの信号が供給される。
【００１５】
カウンタ１１の出力が「２２」検出デコーダ１２に供給される。「２２」検出デコーダ１２の出力がＤフリップフロップ１３のＤ入力端子に供給される。フリップフロップ１３のクロック入力端子には、フリップフロップ４の反転出力が供給される。フリップフロップ１３のクリア端子には、端子９からの信号が供給される。フリップフロップ１３の反転出力がＡＮＤゲート７の他方の入力端子に供給される。
【００１６】
カウンタ１１、「２２」検出デコーダ１２、フリップフロップ１３は、ビデオＩＤの出力期間（図２でＴ１で示す期間）を設定するものである。カウンタ１１により、反転された読み出しクロックＲＣＫが計数される。「２２」検出デコーダ１２のカウント値が「２２」になると、フリップフロップ１３がセットされる。このフリップフロップ１３の反転出力により、ＡＮＤゲート７の出力が「０」になり、カウンタ１が停止される。
【００１７】
２０−１〜２０−２０は、２０ビットのビデオＩＤのデータを蓄えるためのＤフリップフロップである。２１−１〜２１−３は、ビデオＩＤのデータの最初のリファレンス信号のパターンを発生させるためのＤフリップフロップである。
【００１８】
フリップフロップ２０−１〜２０−２０が縦続接続される。フリップフロップ２０−１〜２０−２０の縦続接続には、ＡＮＤゲート２３を介して、データ入力端子２２からのデータが供給される。フリップフロップ２０−１〜２０−２０のクロック入力端子には、スイッチ回路２４の出力が供給される。スイッチ回路２４の一方の入力端子２４Ａには、端子２５から書き込みクロックＷＣＫが供給される。スイッチ回路２４の他方の入力端２４Ｂには、フリップフロップ４から読み出しクロックＲＣＫが供給される。
【００１９】
フリップフロップ２１−１〜２１−３が縦続接続される。フリップフロップ２１−１〜２１−３の縦続接続には、フリップフロップ２０−１〜２０−２０の縦続接続の出力が供給される。フリップフロップ２１−１、２１−３は「０」にプリセットされ、フリップフロップ２１−２は「１」にプリセットされる。フリップフロップ２１−１〜２１−３には、フリップフロップ４から読み出しクロックＲＣＫが供給される。フリップフロップ２１−１〜２１−３の縦続接続の出力が出力端子２６から出力される。
【００２０】
端子２７には、書き込み時に「Ｈ」となる信号ＷＲが供給される。この端子２７からの信号がＡＮＤゲート２３に供給されると共に、スイッチ制御信号として、スイッチ回路２４に供給される。
【００２１】
この発明の一実施例の動作について説明する。ビデオＩＤの信号は、図２に示すように、リファレンス信号が立ち、これに続いて、２０ビットのデータが続くものである。このビデオＩＤは、２０ライン目と２８３ライン目に挿入されており、アスペクト比の情報等が記録されている。
【００２２】
先ず、端子２７からの信号ＷＲが「Ｈ」とされ、書き込み状態とされる。データ入力端子２２にデータが供給される。このデータは、ＡＮＤゲート２３を介してフリップフロップ２０−１〜２０−２０に供給される。書き込み時には、スイッチ回路２４は端子２４Ａ側に設定される。このため、フリップフロップ２０−１〜２０−２０には、書き込みクロックＷＣＫが与えられる。これにより、フリップフロップ２０−１〜２０−２０に、書き込みクロックＷＣＫでデータが転送され、２０ビットのデータがフリップフロップ２０−１〜２０−２０に蓄えられる。
【００２３】
読み出し時には、前述したように、カウンタ１、「２９」検出デコーダ２、「１４」検出デコーダ３、フリップフロップ４で、１３．５ＭＨｚのクロックをカウントして、読み出しクロックＲＣＫが形成される。そして、読み出し時には、スイッチ回路２４が端子２４Ｂ側に設定される。このため、フリップフロップ４から出力される読み出しクロックＲＣＫがフリップフロップ２０−１〜２０−２０に供給される。この読み出しクロックＲＣＫで、フリップフロップ２１−１〜２１−３、フリップフロップ２０−１〜２０−２０に蓄えられていたデータが読み出しクロックＲＣＫで転送され、出力端子２６から導出される。なお、フリップフロップ２１−１〜２１−３は、最初の「１」「０」のパターンを発生する。その結果、図２に示したようなビデオＩＤのデータを、ビデオ信号の垂直ブランキング期間に挿入できる。
【００２４】
ビデオＩＤのデータ出力期間Ｔ１は、「２２」検出デコーダ１２の出力から検出される。データ出力期間Ｔ１が終了すると、フリップフロップ１３の反転出力がＡＮＤゲート７を介してカウンタ１のイネーブル端子に供給され、カウント動作が停止される。
【００２５】
なお、上述の実施例では、ＮＴＳＣ方式について説明したが、このＰＡＬ方式の場合にも同様に適用できる。ＰＡＬ方式の場合には、１３．５ＭＨｚのクロックの２７クロック分がビデオＩＤのクロックに相当するので、１３．５ＭＨｚのクロックを２７クロック分がカウントして読み出しクロックＲＣＫを作ることができる。
【００２６】
ｂ．クローズドキャプションの信号を形成する場合の実施例
図３は、この発明の第２の実施例を示すものである。この実施例では、コンポーネントビデオ信号をディジタル処理するのに用いられる周波数１３．５ＭＨｚのクロックを使って、クローズドキャプションの信号が形成される。
【００２７】
図３において、カウンタ３１、「２６」検出デコーダ３２、「１３」検出デコーダ３３、ＪＫフリップフロップ３４は、周波数１３．５ＭＨｚのクロックをカウントして、クローズドキャプションのクロックを形成するものである。
【００２８】
カウンタ３１のクロック入力端子には、端子３６から周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ３１のイネーブル信号入力端子には、ＡＮＤゲート３７の出力が供給される。ＡＮＤゲート３７の一方の入力端子には、端子３８から、開始タイミングで「Ｈ」レベルとなる信号ＥＮが供給される。ＡＮＤゲート３７の他方の入力端には、フリップフロップ４８の出力が供給される。カウンタ３１のクリア端子には、端子３９から読み出し時に「Ｈ」レベルとなる信号ＲＤが供給される。カウンタ３１のデータ入力端子には、「０」が供給される。
【００２９】
カウンタ３１の出力が「２６」検出デコーダ３２及び「１３」検出デコーダ３３に供給される。「２６」検出デコーダ３２の出力がフリップフロップ３４のＫ入力端子に供給されると共に、インバータ３５を介して、カウンタ３１のロード端子に供給される。「１３」検出デコーダ３３の出力がフリップフロップ３４のＪ入力端子に供給される。フリップフロップ３４のクリア端子は、端子３９からの信号が供給される。
【００３０】
端子３６からの周波数１３．５ＭＨｚのクロックＣＫがカウンタ３１でカウントされ、このカウント値が「１３」になると、フリップフロップ３４がセットされる。そして、このカウント値が「２６」になると、フリップフロップ３４がリセットされると共に、カウント値が「０」に戻る。以下、同様の動作が繰り返される。その結果、フリップフロップ３４からは、周波数１３．５ＭＨｚのクロックの２７クロック分の周期のクロックが得られる。このフリップフロップ３４の出力は、読み出しクロックＲＣＫとして用いられると共に、固定パターンを発生するのに用いられる。
【００３１】
フリップフロップ３４の出力は、フリップフロップ４４のクロック入力端子に供給される共に、ＡＮＤゲート４７の一方の入力端に供給される。ＡＮＤゲート４７の出力がスイッチ回路５６の端子５６Ａに供給される。フリップフロップ３４の反転出力は、カウンタ４１のクロック入力端子に供給されると共に、ＡＮＤゲート４６の一方の入力端に供給される。ＡＮＤゲート４６の出力が読み出しクロックＲＣＫとして導出される。
【００３２】
カウンタ４１のクリア端子には、端子３９からの信号が供給される。カウンタ４１の出力が「２５」検出デコーダ４２に供給されると共に、「６」検出デコーダ４３に供給される。「２５」検出デコーダ４２の出力がＪＫフリップフロップ４４のＫ入力端子に供給される。「６」検出デコーダ４３の出力がフリップフロップ４４のＪ入力端子に供給される。フリップフロップ４４のクリア端子には、端子３９からの信号が供給される。フリップフロップ４４の出力がＡＮＤゲート４６の他方の入力端に供給されると共に、フリップフロップ４５に供給される。
【００３３】
フリップフロップ４５のクリア端子には、端子３９からの信号が供給される。フリップフロップ４５の反転出力がフリップフロップ４８のクロック入力端子に供給されると共に、ＡＮＤゲート４７の他方の入力端に供給される。
【００３４】
カウンタ４１、「２５」検出デコーダ４２、「６」検出デコーダ４３、フリップフロップ４４、フリップフロップ４５は、固定パターンの出力期間（図４における期間Ｔ１１）とデータ出力期間（図４における期間Ｔ１２）とを設定し、固定パターンの出力期間には、固定パターンが出力されるようにするものである。フリップフロップ４８は、クローズドキャプション信号の出力期間（図４における期間Ｔ１３）を設定するものである。
【００３５】
フリップフロップ５０−１〜５０−１６が縦続接続される。フリップフロップ５０−１〜５０−１６は、クローズドキャプションのデータを蓄えるのである。フリップフロップ５０−１〜５０−１６の縦続接続には、データ入力端子５２からのデータが供給される。フリップフロップ５０−１〜５０−１６のクロック入力端子には、スイッチ回路５４の出力が供給される。スイッチ回路５４の一方の入力端子５４Ａには、端子５５から書き込みクロックＷＣＫが供給される。スイッチ回路５４の他方の入力端子５４Ｂには、ＡＮＤゲート４６から、読み出しクロックＲＣＫが供給される。スイッチ回路５４は、端子５８からの信号ＷＲにより切り替えられる。
【００３６】
フリップフロップ５１−１〜５１−３が縦続接続される。フリップフロップ５１−１〜５１−３は、固定パターンとデータとの間の信号（図４における期間Ｔ１５での信号）を形成するためのものである。フリップフロップ５１−１〜５１−３の縦続接続には、フリップフロップ５０−１〜５０−１６の縦続接続の出力が供給される。フリップフロップ５１−１は「１」にプリセットされ、フリップフロップ５１−１、５１−２は「０」にプリセットされる。フリップフロップ５１−１〜５１−３には、ＡＮＤゲート４６からの読み出しクロックＲＣＫが供給される。フリップフロップ５１−１〜５１−３の縦続接続の出力がスイッチ回路５６の端子５６Ｂに供給される。スイッチ回路５６の出力が出力端子５７から出力される。
【００３７】
この実施例の動作について説明する。クローズドキャプションの信号は、図４に示すように、所定パターンの信号があり、これに１６ビット分のデータが続くものである。このクローズドキャプションの信号は、ＮＴＳＣ方式の２１ライン目と２８４ライン目に挿入されている。キャプション信号のクロックの周期は、周波数１３．５ＭＨｚのクロックの２７クロック分に相当する。
【００３８】
先ず、スイッチ回路５４が端子５４Ａ側に設定され、書き込み状態に設定される。端子５２からのデータは、フリップフロップ５０−１〜５０−１６に供給される。書き込み時には、スイッチ回路５４は端子５４Ａ側に設定されるため、フリップフロップ５０−１〜５０−１６には、書き込みクロックＷＣＫが与えられる。これにより、フリップフロップ５０−１〜５０−１６に、書き込みクロックＷＣＫでデータが転送され、１６ビットのデータがフリップフロップ５０−１〜５０−１６に蓄えられる。
【００３９】
２１ライン目と２８４ライン目の垂直ブランキング期間に、このフリップフロップ５０−１〜５０−１６に蓄えられた１６ビットのデータが読み出される。
【００４０】
図５は、読み出し時の各部の出力を示すものである。周波数１３．５ＭＨｚのクロックの２７クロック分がクローズドキャプションのクロックの１周期に相当する。カウンタ３１、「２６」検出デコーダ３２、「１３」検出デコーダ３３、フリップフロップ３４で、１３．５ＭＨｚのクロックがカウントされ、図５Ｂに示すようなクロックが形成される。
【００４１】
このフリップフロップ３４の出力（図５Ｂ）は、カウンタ４１でカウントされる。カウンタ４１のカウント値が「６」になるまでは、図５Ｄに示すように、フリップフロップ４４の反転出力は「Ｌ」レベルであり、図５Ｃに示すようにフリップフロップ４５の反転出力は「Ｈ」レベルである。カウンタ４１のカウント値が「６」になると、図５Ｄに示すようにフリップフロップ４４がセットされ、図５Ｃに示すようにフリップフロップ４５の反転出力が「Ｌ」レベルになる。カウンタ４１のカウント値が「２５」になると、フリップフロップ４４の出力が「Ｌ」レベルになり、フリップフロップ４５の反転出力が「Ｈ」レベルになる。
【００４２】
フリップフロップ４５の反転出力（図５Ｃ）が「Ｈ」レベルのときには、スイッチ回路５６が端子５６Ａ側に設定されると共に、ＡＮＤゲート４７が開く。このため、図５Ｆに示すように、フリップフロップ３４の出力が固定パターンとして出力端子５７から出力される。カウンタ４１のカウント値が「６」になり、図５Ｃに示すように、フリップフロップ４５の反転出力が「Ｌ」レベルになると、スイッチ回路５６が端子５６Ｂ側に設定されると共にＡＮＤゲート４７が閉じる。このため、図５Ｆに示すように、固定パターンの出力が止められる。
【００４３】
一方、フリップフロップ４４の反転出力（図５Ｄ）が「Ｌ」レベルのときには、ＡＮＤゲート４６は閉じている。このため、図５Ｅに示すように、フリップフロップ３４の出力が読み出しクロックＲＣＫとして出力されない。カウンタ４１のカウント値が「６」になり、図５Ｄに示すように、フリップフロップ４４の出力が「Ｈ」レベルになると、ＡＮＤゲート４６が開く。このため、図５Ｅに示すように、フリップフロップ３４の出力が読み出しクロックＲＣＫとして出力されるようになる。
【００４４】
読み出しクロックＲＣＫは、フリップフロップ５０−１〜５０−１６、フリップフロップ５１−１〜５１−３に供給される。この読み出しクロックＲＣＫで、フリップフロップ５１−１〜５１−３、フリップフロップ５０−１〜５０−１６に蓄えられていたデータが転送される。このデータがスイッチ回路５６を介して、出力端子５７から導出される。その結果、図５Ａに示すようなクローズドキャプションの信号をビデオ信号の垂直ブランキング期間に挿入できる。
【００４５】
クローズドキャプションデータ出力期間は、「２５」検出デコーダ４２の出力から検出される。データ出力期間が終了すると、フリップフロップ４８の反転出力がＡＮＤゲート３７を介してカウンタ３１のイネーブル端子に供給され、カウント動作が停止される。
【００４６】
ｃ．ＷＳＳ信号を形成する場合の実施例
図６は、この発明の第３の実施例を示すものである。この実施例では、コンポーネントビデオ信号をディジタル処理するのに用いられる周波数１３．５ＭＨｚのクロックを使って、ＷＳＳ信号が形成される。
【００４７】
図６において、カウンタ６１は、周波数１３．５ＭＨｚのクロックをカウントして、ＷＳＳ信号の読み出しクロックＲＣＫを形成するものである。カウンタ６１は、４ビットのカウンタである。カウンタ６１のクロック入力端子には、端子７２から周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ６１のイネーブル信号入力端子には、ＡＮＤゲート６３の出力が供給される。ＡＮＤゲート６３の一方の入力端子には、端子６４から開始タイミングで「Ｈ」レベルとなる信号が供給される。ＡＮＤゲート６３の他方の入力端子には、フリップフロップ６９の出力が供給される。カウンタ６１のクリア端子には、端子６５から読み出し時に「Ｈ」レベルとなる信号ＲＤが供給される。カウンタ６１のデータ入力端子には、「８」が供給される。また、この端子６４からの信号は、ロードパルス発生回路６２に供給される。このロードパルス発生回路６２からのロードパルスにより、カウンタ６１に「８」がロードされる。
【００４８】
周波数１３．５ＭＨｚのクロックの１６クロック分が、ＷＳＳ信号のクロックの周期に相当するため、４ビットカウンタ６１の最上位ビットの出力から、ＷＳＳ信号のクロックが得られる。この４ビットカウンタ６１の最上位ビットの出力が読み出しクロックＲＣＫとして導出される。
【００４９】
カウンタ６１の出力がインバータ６６で反転される。この反転読み出しクロック−ＲＣＫがカウンタ６７のクロック入力端子に供給される。カウンタ６７のクリア端子には、端子６５からの信号が供給される。カウンタ６７のデータ入力端子には、「０」が供給される。カウンタ６７の出力が「１５」検出デコーダ６８に供給される。「１５」検出デコーダ６８の出力がフリップフロップ６９に供給される。フリップフロップ６９には、インバータ６６から反転読み出しクロック−ＲＣＫが供給される。フリップフロップ６９の反転出力がＡＮＤゲート６３に供給される。
【００５０】
カウンタ６７は、データ出力期間を決めているものである。データ出力期間が終了すると、フリップフロップ６９の反転出力がＡＮＤゲート６３を介してフリップフロップ６１のイネーブル端子に供給され、カウント動作が停止される。
【００５１】
カウンタ７１、デコーダ８０、８１、フリップフロップ８３は、固定パターンを発生させるために設けられている。カウンタ７１のクロック入力端子には、端子７２からインバータ７３を介して周波数１３．５ＭＨｚのクロックＣＫが供給される。カウンタ７１のイネーブル信号入力端子には、ＡＮＤゲート７４の出力が供給される。ＡＮＤゲート７４の一方の入力端子には、端子７５からの信号ＥＮが供給される。端子７５からの信号ＥＮは、開始タイミングで「Ｈ」レベルとなる。ＡＮＤゲート７４の他方の入力端には、フリップフロップ８５の反転出力が供給される。カウンタ７１のクリア端子には、端子６５からの信号が供給される。
【００５２】
カウンタ７１の出力がデコーダ８０、デコーダ８１、デコーダ８２に供給される。デコーダ８０は、「１」、「２３」、「３９」、「５５」、「７１」、「８７」、「１０６」、「１３１」を検出するものである。デコーダ８１は、「１５」、「３１」、「４１」、「６３」、「７９」、「９８」、「１１７」を検出するものである。
【００５３】
デコーダ８０の出力がＪＫフリップフロップ８３のＪ入力端子に供給される。このデコーダ８０の出力により、フリップフロップ８３がセットされる。デコーダ８１の出力がフリップフロップ８３のＫ入力端子に供給される。このデコーダ８１の出力により、フリップフロップ８３がリセットされる。フリップフロップ８３の出力から、固定パターンが得られる。この固定パターンは、スイッチ回路９８の端子９８Ａに供給される。
【００５４】
デコーダ８２は、「１４４」を検出するものである。このデコータ８２は、固定パターンの出力期間を設定するものである。デコーダ８２の出力がＯＲゲート８４の一方の入力端子に供給される。ＯＲゲート８４の出力がＤフリップフロップ８５のデータ入力端子に供給される。フリップフロップ８５の出力がＯＲゲート８４の他方の入力端子に供給される。フリップフロップ８５の反転出力がＡＮＤゲート７４の他方の入力端子に供給される。
【００５５】
カウンタ７１の出力が「１４４」に達すると、デコーダ８２の出力が「Ｈ」レベルになり、フリップフロップ８５の反転出力が「Ｌ」レベルになる。このため、カウンタ７１のカウント動作が停止される。このフリップフロップ８５の出力から、固定パターンの出力期間を示す信号が得られる。
【００５６】
１５段のシフトレジスタ９１は、ＷＳＳのデータを蓄えるのである。シフトレジスタ９１には、データ入力端子９２からのデータが供給される。シフトレジスタ９１のクロック入力端子には、スイッチ回路９４の出力が供給される。スイッチ回路９４の一方の入力端子９４Ａには、端子９５から書き込みクロックＷＣＫが供給される。スイッチ回路９４の他方の入力端９４Ｂには、カウンタ６１から読み出しクロックＲＣＫが供給される。スイッチ回路９４は、端子９６からの信号ＷＲにより切り替えられる。
【００５７】
シフトレジスタ９１の出力が反転回路９７に供給される。反転回路９７には、インバータ６６から、反転読み出しクロック−ＲＣＫが供給される。反転回路９７は、シフトレジスタ９１からのデータが「１」のときに読み出しクロックＲＣＫを出力し、データが「０」のときに反転読み出しクロック−ＲＣＫを出力する。
【００５８】
反転回路９７の出力がスイッチ回路９８の端子９８Ｂに供給される。スイッチ回路９８は、フリップフロップ９９からのスイッチ制御信号により、設定される。フリップフロップ９９には、フリップフロップ８５から、固定パターンの出力期間とデータの出力期間とを設定するための信号が与えられる。
【００５９】
スイッチ回路９８の出力がＡＮＤゲート１００の一方の入力端子に供給される。ＡＮＤゲート１００の他方の入力端子には、フリップフロップ６９の出力が供給される。フリップフロップ１００の出力がフリップフロップ１０１を介して、出力端子１０２から出力される。
【００６０】
この発明の一実施例の動作について説明する。ＷＳＳの信号は、ＰＡＬ ＰＬＵＳ識別データで、ＰＡＬ方式のビデオ信号の２３ライン目の垂直ブランキング期間の前半に設けられる。このＷＳＳの信号は、図７に示すように、所定パターンの信号があり、これに１４ビットのデータが続く。図８Ａに示すような「Ｈ」から「Ｌ」になるのが「１」のデータで、図８Ｂに示すような「Ｌ」から「Ｈ」になるのが「０」のデータである。
【００６１】
データ入力端子９２にデータが供給される。このデータは、シフトレジスタ９１に供給される。書き込み時には、スイッチ回路９４は端子９４Ａ側に設定される。このため、シフトレジスタ９１には、書き込みクロックＷＣＫでデータが転送され、このデータがシフトレジスタ９１に蓄えられる。
【００６２】
２３ライン目の垂直ブランキング期間では、先ず、カウンタ７１、デコーダ８０、８１、フリップフロップ８３により発生された固定パターンがスイッチ回路９８に供給される。スイッチ９８の出力がＡＮＤゲート１００、フリップフロップ１０１を介して、出力端子１０２から出力される。
【００６３】
固定パターンの出力期間が終了すると、スイッチ回路９８が端子９８Ｂ側に切り替えられる。そして、シフトレジスタ９１に蓄えられた２０ビットのデータが読み出される。
【００６４】
１３．５ＭＨｚのクロックの１６クロック分がＷＳＳのクロックの周期に相当する。前述したように、カウンタ６１の出力の最上位ビットから、読み出しクロックＲＣＫが形成される。読み出し時には、スイッチ回路９４が端子９４Ｂ側に設定される。このため、カウンタ６１からの読み出しクロックＲＣＫがシフトレジスタ９１に供給される。この読み出しクロックＲＣＫで、シフトレジスタ９１に蓄えられていたデータが転送される。
【００６５】
シフトレジスタ９１からのデータは、反転回路９７を介されて、スイッチ回路９８に供給される。スイッチ９８の出力がＡＮＤゲート１００、フリップフロップ１０１を介して、出力端子１０２から出力される。その結果、図７に示したようなＷＳＳの信号を、ビデオ信号の垂直ブランキング期間に挿入できる。
【００６６】
ｄ．ディジタルＶＴＲでの適用例
図９は、この発明が適用できるディジタルＶＴＲの構成を示すものである。このディジタルＶＴＲでは、サンプリング周波数１３．５ＭＨｚでディジタルコンポジットビデオ信号が処理されている。
【００６７】
図９において、２０１は、ライン入力とカメラ入力とで切り替えられるスイッチ回路である。スイッチ回路２０１は、カメラ入力時には端子２０１Ａ側に設定され、ライン入力時にはスイッチ回路２０１は端子２０１Ｂ側に設定される。２０２は、記録時と再生時とで切り替えられるスイッチ回路である。スイッチ回路２０２は、記録時には端子２０２Ａ側に設定され、再生時には端子２０２Ｂ側に設定される。
【００６８】
記録時から説明する。カメラで撮影した信号を記録する場合には、スイッチ回路２０１が端子２０１Ａ側に設定され、カメラ部２０３からのビデオ信号がスイッチ回路２０１から出力される。
【００６９】
ライン入力された信号を記録する場合には、スイッチ回路２０１が入力端子２０１Ｂ側に設定され、入力端子２０４からのビデオ信号がＡ／Ｄコンバータ２０５でディジタル化され、スイッチ回路２０１から出力される。また、入力端子２０４からのビデオ信号中の垂直ブランキング期間に付加データが重畳されている場合、この付加データが垂直ブランキング情報検出回路２０６で検出され、この付加データがコントローラ２０７に供給される。
【００７０】
スイッチ回路２０１の出力がアスペクト比設定回路２０８を介して圧縮・伸長回路２０９に供給されると共に、スイッチ回路２０２の端子２０２Ａに供給される。アスペクト比設定回路２０８は、コントローラ２０７からの指令により、アスペクト比を設定するものである。アスペクト比は、垂直ブランキング期間にビデオＩＤのデータが存在する場合には、このビデオＩＤのデータを用いて設定できる。また、ユーザスイッチ２１０からの指令により、アスペクト比を設定することができる。
【００７１】
スイッチ回路２０２の出力は、Ｄ／Ａコンバータ２１３でアナログ信号に戻され、出力端子２１４から出力される。この出力端子２１４からの信号により、記録信号をモニタすることができる。
【００７２】
圧縮・伸長回路２０９は、ＤＣＴを用いて、ビデオ信号を圧縮、伸長するものである。ビデオ圧縮・伸長回路２０９圧縮されたビデオ信号は、ＡＵＸデータ及びサブコード埋め込み・検出回路２１１に供給される。ＡＵＸデータ及びサブコード埋め込み・検出回路２１１は、ＡＵＸ領域やサブコード領域に、ビデオ信号の垂直ブランキング期間の付加データを記録する。圧縮されたビデオ信号に、ＡＵＸデータ及びサブコード埋め込み・検出回路２１１でＡＵＸデータやサブコードが付加され、このビデオ信号が記録再生回路２１２により、磁気テープに記録される。
【００７３】
次に、再生時について説明する。再生時には、スイッチ回路２０２が端子２０２Ｂ側に設定される。記録再生回路２１２から再生された信号は、ＡＵＸデータ及びサブコード埋め込み・検出回路２１１に供給され、それから、圧縮・伸長回路２０９に供給される。
【００７４】
ＡＵＸデータ及びサブコード埋め込み・検出回路２１１で、ＡＵＸデータ及びサブコードデータが検出される。このＡＵＸデータ及びサブコードデータがコントローラ２０７に供給される。コントローラ２０７は、ＡＵＸデータ及びサブコードデータから、垂直ブランキング期間に重畳するデータを検出する。この垂直ブランキング期間に重畳するデータは、データ発生回路２１５に供給される。
【００７５】
データ発生回路２１５は、前述したように、周波数１３．５ＭＨｚのクロックをカウントして、ビデオＩＤやクローズドキャプションの信号を発生するものである。このデータ発生回路２１５で発生されたビデオＩＤやクローズドキャプションの信号は、データ付加回路２１６に供給される。
【００７６】
圧縮・伸長回路２０９は、再生圧縮ビデオ信号を伸長する。圧縮・伸長回路２０９の出力は、スイッチ回路２０２の端子２０２Ｂに供給される。再生時には、スイッチ回路２０２は端子２０２Ｂ側に設定されているので、圧縮・伸長回路２０９からのビデオ信号は、スイッチ回路２０２を介して、データ付加回路２１６に供給される。垂直ブランキング期間に付加データを重畳する場合には、データ付加回路２１６で、データ発生回路２１５からの付加データが付加される。データ付加回路２１６の出力がＤ／Ａコンバータ２１３に供給される。Ｄ／Ａコンバータ２１３の出力が出力端子２１４から出力される。
【００７７】
【発明の効果】
この発明によれば、周波数１３．５ＭＨｚのコンポーネントビデオ信号のサンプリング周波数のクロックをカウントして、ビデオＩＤやクローズドキャプションのクロックを形成することで、ビデオＩＤやクローズドキャプションのようなビデオ信号の垂直ブランキング期間に付加するデータを、周波数１３．５ＭＨｚのコンポーネントビデオ信号のサンプリング周波数のクロックを使って発生させることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例のブロック図である。
【図２】ビデオＩＤ信号の説明に用いる波形図である。
【図３】この発明の第２の実施例のブロック図である。
【図４】クローズドキャプション信号の説明に用いる波形図である。
【図５】この発明の第２の実施例の説明に用いるタイミング図である。
【図６】この発明の第３の実施例のブロック図である。
【図７】ＷＳＳ信号の説明に用いる波形図である。
【図８】ＷＳＳ信号の説明に用いる波形図である。
【図９】この発明が適用できるディジタルＶＴＲの一例のブロック図である。
【符号の説明】
１ １１ カウンタ
２，３ デコーダ
２０−１〜２０−２ フリップフロップ
Claims (2)
- コンポーネントディジタルビデオ信号を処理するクロックをカウントし、複数種類の付加データのそれぞれの伝送クロックと等価なクロックを形成するクロック形成手段と、
上記付加データを取り込んでおく記憶手段とを有し、
上記記憶手段に上記付加データを蓄えておき、上記クロック形成手段からの上記付加データの種類に応じたクロックと等価なクロックで、上記記憶手段に蓄えられた付加データを読み出し、ビデオ信号の垂直ブランキング期間に上記付加データを付加するようにしたデータ処理装置。 - 更に、上記コンポーネントディジタルビデオ信号処理に用いるクロックをカウントして上記複数種類の付加データに特有の所定パターンを生成するパターン形成手段を備えるようにした請求項１記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26307294A JP3561981B2 (ja) | 1994-10-03 | 1994-10-03 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26307294A JP3561981B2 (ja) | 1994-10-03 | 1994-10-03 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102923A JPH08102923A (ja) | 1996-04-16 |
| JP3561981B2 true JP3561981B2 (ja) | 2004-09-08 |
Family
ID=17384454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26307294A Expired - Fee Related JP3561981B2 (ja) | 1994-10-03 | 1994-10-03 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561981B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021251013A1 (ja) * | 2020-06-10 | 2021-12-16 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、受信装置及び送受信システム |
-
1994
- 1994-10-03 JP JP26307294A patent/JP3561981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08102923A (ja) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE36338E (en) | Electronic still camera for recording and regenerating image data and sound data | |
| US4543616A (en) | Video recording and display equipment | |
| US5392069A (en) | Image processing apparatus which can process a plurality of kinds of images having different aspect ratios | |
| JP3548245B2 (ja) | 情報記録再生装置、情報再生装置、及び情報再生方法 | |
| JP3561981B2 (ja) | データ処理装置 | |
| JP2633705B2 (ja) | ノイズリダクション装置 | |
| EP0283320B1 (en) | Recording/reproducing apparatus for digital composite video signal with means for synchronising colour subcarrier phase | |
| JPH0251983A (ja) | 静止画像記録装置 | |
| US4376954A (en) | Slow down processor for video disc mastering having color phase error detector/corrector | |
| JPS62109482A (ja) | アフタ−レコ−デイング装置 | |
| JP3127621B2 (ja) | 映像信号再生装置 | |
| JP2002033997A (ja) | タイムラプス記録再生装置 | |
| JPH02301276A (ja) | ビデオテープレコーダの暗号記録用録画および再生装置 | |
| JP2826897B2 (ja) | 動き補償回路 | |
| JP2786481B2 (ja) | ディジタル信号の信号処理装置 | |
| JP2565218B2 (ja) | 磁気記録再生装置 | |
| JPH0678271A (ja) | テープ・インデックス機能付磁気記録再生装置 | |
| JP2606617B2 (ja) | 時間軸の伸長回路 | |
| KR0176171B1 (ko) | 감시용 디지탈 영상 시스템의 기록 및 재생 방법 | |
| JPS6248887A (ja) | 画像情報信号伝送方法及び装置 | |
| JP3424855B2 (ja) | 録画装置 | |
| JPH07312741A (ja) | 録画装置 | |
| JPS6053388A (ja) | 画像信号記録再生装置 | |
| JPS6242684A (ja) | 静止画像記録装置 | |
| JPH0211077A (ja) | 静止画再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |