JP3561923B2 - ディジタル信号処理装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、ディジタルオーディオ信号等をビット圧縮した圧縮データの記録及び／又は再生もしくは伝送及び／又は受信するディジタル信号処理装置に関し、特に、入力信号に適応して、処理回路の一部、及び／又は全体を休止するディジタル信号処理装置に関するものである。
【０００２】
【従来の技術】
本件出願人は、先に、入力されたディジタルオーディオ信号をビット圧縮し、所定のデータ量を記録単位としてバースト的に記録するような技術を、例えば特願平２−２２１３６４号、特願平２−２２１３６５号、特願平２−２２２８２１号、特願平２−２２２８２３号の各明細書及び図面等において提案している。
【０００３】
この技術は、記録媒体として光磁気デイスクを用い、いわゆるＣＤ−Ｉ（ＣＤ−インタラクティブ）やＣＤ−ＲＯＭ ＸＡのオーディオデータフォーマットに規定されているＡＤ（適応差分）ＰＣＭオーデイオデータを記録再生するものであり、このＡＤＰＣＭデータの例えば３２セクタ分とインターリーブ処理のためのリンキング用の数セクタとを記録単位として、光磁気デイスクにバースト的に記録している。
【０００４】
この光磁気ディスクを用いた記録再生装置におけるＡＤＰＣＭオーディオには幾つかのモードが選択可能になっており、例えば通常のＣＤ（コンパクトディスク）の再生時間に比較して、２倍の圧縮率でサンプリング周波数が３７．８ｋＨｚのレベルＡ、４倍の圧縮率でサンプリング周波数が３７．８ｋＨｚのレベルＢ、８倍の圧縮率でサンプリング周波数が１８．９ｋＨｚのレベルＣが規定されている。すなわち、例えば上記レベルＢの場合には、ディジタルオーディオデータが略々１／４に圧縮され、このレベルＢのモードで記録されたディスクの再生時間（プレイタイム）は、標準的なＣＤフォーマット（ＣＤ−ＤＡフォーマット）の場合の４倍となる。これは、より小型のディスクで標準１２ｃｍと同じ程度の記録再生時間が得られることから、装置の小型化が図れることになる。
【０００５】
ただし、ディスクの回転速度は標準的なＣＤと同じであるため、例えば上記レベルＢの場合、所定時間当たりその４倍の再生時間分の圧縮データが得られることになる。このため、例えばセクタやクラスタ等の時間単位で同じ圧縮データを重複して４回読み出すようにし、そのうちの１回分の圧縮データのみをオーディオ再生にまわすようにしている。具体的には、スパイラル状の記録トラックを走査（トラッキング）する際に、１回転毎に元のトラック位置に戻るようなトラックジャンプを行って、同じトラックを４回ずつ繰り返しトラッキングするような形態で再生動作を進めることになる。これは、例えば４回の重複読み取りの内、少なくとも１回だけ正常な圧縮データが得られればよいことになり、外乱等によるエラーに強く、特に携帯用小型機器に適用して好ましいものである。
【０００６】
また、本出願人は、特開平３年５２３３２号公報及び特開平３年２６３９２６号公報等において、入力信号の大きな振幅変化に適応して圧縮過程の処理ブロックを可変とすることで、処理系の時間的分解能ならびに応答性を改善する技術を開示している。
【０００７】
この技術は、処理系の時間分解能と周波数分解能という互いに相反する特性を入力信号の性質に応じて変化させることによって、入力信号への適応性を高め、聴感上の良質な音質を得るものである。数多く知られる高能率圧縮法のうち、直交変換を用いる、いわゆるトランスフォームコーディングにおいては、振幅変化の激しい信号が入力された場合に生じるプリエコーに対して、特に有効な手法である。
【０００８】
ここで、プリエコーとは、直交変換ブロック中に大きな振幅変化が生じた状態で圧縮、伸張を行った場合、その直交変換ブロック内に時間的に均一な量子化ノイズが発生し、元の信号の振幅の小さい部分において先の量子化ノイズが聴感上問題となる現象を示している。
【０００９】
【発明が解決しようとする課題】
ところで、上述のような技術を用いてディジタル信号処理装置を構成した場合、先に述べたように、より小型の記録媒体を使用して従来と同等の記録再生時間を確保できるため、携帯用小型機器に適用して好ましいものとなる。しかし、記録される信号の質をさらに良好にするために様々な技術を応用してデータ圧縮を行うと、上記ディジタル信号処理装置の回路規模は増大する傾向を示す。特に、携帯用機器においては、回路規模の増大よって消費電力が増加するため、主電源である電池が大型化することになり、一層、装置全体の大きさや重量が増加することになる。
【００１０】
本発明はこのような実情に鑑みてなされたものであり、入力信号に適応して、処理回路の一部、及び／又は全体を休止させたり、動作速度を低下させることによって、装置の消費電力を低減するディジタル信号処理装置を提供するものである。
【００１１】
【課題を解決するための手段】
本発明に係るディジタル信号処理装置は、ディジタル信号を情報圧縮して記録又は圧縮されたデータを伸張して再生するディジタル信号処理装置において、ディジタル信号の圧縮又は伸張処理を行う処理回路において実際の圧縮又は伸張処理を行った後、余裕時間が発生した場合に、当該処理回路の一部又は全体を休止することによって、装置の消費電力を低減する。
【００１２】
また、本発明のディジタル信号処理装置において、入力信号に適応して圧縮処理を行う際に、この圧縮処理に必要な時間を算出し、余裕時間が無くなるように処理回路の一部又は全体の動作速度を低下させることや、入力信号に適応して圧縮処理の一部又は全体を省略及び／又は簡易化することによって、装置の消費電力を低減する。この入力信号がゼロ、或いは一定の振幅以下の場合に、圧縮処理の一部又は全体を中止し、ゼロコード又は特定パターンを出力する。
【００１３】
さらに、本発明のディジタル信号処理装置は、上記処理回路における処理の余裕時間に、当該処理回路の一部又は全体を休止することや、入力信号に適応して圧縮処理を行う際に、この圧縮処理に必要な時間を算出し、余裕時間が無くなるように処理回路の一部又は全体の動作速度を低下させることや、入力信号に適応して圧縮処理の一部又は全体を省略及び／又は簡易化することを合わせ持つことによって、装置の消費電力を低減するようにしてもよい。
【００１４】
ここで、上述のような本発明のディジタル信号処理装置の消費電力を低減する各機能を合わせる割合を、固定或いは入力信号に適応した割合で併用、或いは単独で使用する。また、上記ディジタル信号処理装置の主電源は電池で構成されており、その電池の種類、負荷特性、残容量に応じて上記消費電力を低減する各機能を選択又は選択して併用する。
【００１５】
なお、本発明のディジタル信号処理装置は、上記入力信号に適応して圧縮／伸長の処理ブロックの長さを可変とすると共に、処理ブロックの入力信号の変化及びその他の処理ブロックの入力信号の変化、及び／又はパワー、或いはエネルギ又はピーク情報を基に、当該処理ブロックの長さを決定する機能や、処理ブロックの入力信号の変化及び時間的に処理ブロックの最大より長い時間幅の入力信号により得られる入力信号の変化情報を基に、当該処理ブロックの長さを可変とする機能を持つ。また、上記２つの機能を合わせもち、上記処理ブロックの長さを決定する要素の決定に関与する割合を固定或いは入力信号に適応した割合で併用、あるいは単独で使用する。
【００１６】
さらに、上記入力信号はオーディオ信号であり、高域程、少なくとも大部分の量子化雑音の発生をコントロールする量子化雑音発生コントロールブロックの周波数幅を広くしてゆき、時間軸信号から周波数軸上の複数の帯域への分割を行い、当該分割に直交変換を用いること、及び／又は周波数軸上の複数帯域から時間軸信号への変換を行い、当該変換に逆直交変換を用いること、及び上記直交変換のサイズの可変と共に直交変換時に使用する窓関数の形状も変化させ、上記時間軸信号から周波数軸上の複数の帯域への分割する際に、最初に複数の帯域に分割し、分割された帯域毎に複数のサンプルからなるブロックを形成し、各帯域のブロック毎に直交変換を行い係数データを得、及び／又は、周波数軸上の複数帯域から時間軸信号への変換を行う際に、各帯域のブロック毎に逆直交変換を行い、各逆直交変換出力を合成して時間軸上合成信号を得る。
【００１７】
そのうえ、直交変換前の時間軸信号から周波数軸上の複数の帯域への分割における分割周波数幅及び／又は逆直交変換後の周波数軸上の複数の帯域から時間軸信号への合成における複数の帯域からの合成周波数幅を、略高域程広くし、前記分割周波数幅及び／又は前記合成周波数幅を最低域の連続した２帯域で同一とし、略信号通過帯域以上の帯域の信号成分に圧縮符号のメイン情報及び／又はサブ情報を割り当てない。
【００１８】
ここで、前記複数の帯域への分割及び／又は前記複数の帯域から成る時間軸上の信号への変換にＱＭＦフィルタを用い、直交変換として変更離散コサイン変換を用いる。
【００１９】
上述のような方法を併用し、上記入力信号の性質、及び／又は応用例に応じて選択するとより効果的である。その際、上記ディジタル信号処理装置の主電源の電池の種類、負荷特性、残容量等を加味して、消費電力の低減法を選択、及び／又は併用するとさらに良好な結果が得られる。
【００２０】
【作用】
本発明に係るディジタル信号処理装置は、入力信号に適応した圧縮を行う際に、最小限の回路動作で行うことが可能となり、装置の消費電力を低減することが可能となる。また、装置の主電源に電池を使用した場合、より長い時間の装置の動作が可能となる。
【００２１】
【実施例】
以下、本発明の実施例について図面を参照しながら説明する。
先ず、図１には、本発明のディジタル信号処理装置の一実施例の概略構成を示す。
【００２２】
この図１のディジタル信号処理装置の光磁気ディスク記録再生装置には、スピンドルモータ５１により回転駆動される光磁気ディスク１が用いられる。光磁気デイスク１に対するデータの記録時には、例えば光学ヘッド５３によりレーザ光を照射した状態で記録データに応じた変調磁界を磁気ヘッド５４により印加することによって、いわゆる磁界変調記録を行い、光磁気ディスク１の記録トラックに沿ってデータを記録する。また再生時には、光磁気ディススク１の記録トラックを光学ヘッド５３によりレーザ光でトレースして磁気光学的に再生を行う。
【００２３】
光学ヘッド５３は、例えば、レーザダイオード等のレーザ光源、コリメータレンズ、対物レンズ、偏光ビームスプリッタ、シリンドリカルレンズ等の光学部品及び所定パターンの受光部を有するフォトデイテクタ等から構成されている。この光学ヘッド５３は、光磁気ディスク１を介して上記磁気ヘッド５４と対向する位置に設けられている。光磁気ディスク１にデータを記録するときには、後述する記録系のヘッド駆動回路６６により磁気ヘッド５４を駆動して記録データに応じた変調磁界を印加すると共に、光学ヘッド５３により光磁気ディスク１の目的トラックにレーザ光を照射することによって、磁界変調方式により熱磁気記録を行う。また、この光学ヘッド５３は、目的トラックに照射したレーザ光の反射光を検出し、例えばいわゆる非点収差法によりフォーカスエラーを検出し、例えばいわゆるプッシュプル法によりトラッキングエラーを検出する。光磁気ディスク１からデータを再生するとき、光学ヘッド５３は上記フォーカスエラーやトラッキングエラーを検出すると同時に、レーザ光の目的トラックからの反射光の偏光角（カー回転角）の違いを検出して再生信号を生成する。
【００２４】
光学ヘッド５３の出力は、ＲＦ回路５５に供給される。このＲＦ回路５５は、光学ヘッド５３の出力から上記フォーカスエラー信号やトラッキングエラー信号を抽出してサーボ制御回路５６に供給すると共に、再生信号を２値化して後述する再生系のデコーダ７１に供給する。
【００２５】
サーボ制御回路５６は、例えばフォーカスサーボ制御回路やトラッキングサーボ制御回路、スピンドルモータサーボ制御回路、スレッドサーボ制御回路等から構成される。上記フォーカスサーボ制御回路は、上記フォーカスエラー信号がゼロになるように、光学ヘッド５３の光学系のフォーカス制御を行う。また、上記トラッキングサーボ制御回路は、上記トラッキングエラー信号がゼロになるように光学ヘッド５３の光学系のトラッキング制御を行う。さらに上記スピンドルモータサーボ制御回路は、光磁気ディスク１を所定の回転速度（例えば一定線速度）で回転駆動するようにスピンドルモータ５１を制御する。また、上記スレッドサーボ制御回路は、システムコントローラ５７により指定される光磁気ディスク１の目的トラック位置に光学ヘッド５３及び磁気ヘッド５４を移動させる。このような各種制御動作を行うサーボ制御回路５６は、該サーボ制御回路５６により制御される各部の動作状態を示す情報をシステムコントローラ５７に送る。
【００２６】
システムコントローラ５７にはキー入力操作部５８や表示部５９が接続されている。このシステムコントローラ５７は、キー入力操作部５８による操作入力情報により指定される動作モードで記録系及び再生系の制御を行う。またシステムコントローラ７は、光磁気デイスク１の記録トラックからヘッダータイムやサブコードのＱデータ等により再生されるセクタ単位のアドレス情報に基づいて、光学ヘッド５３及び磁気ヘッド５４がトレースしている上記記録トラック上の記録位置や再生位置を管理する。さらにシステムコントローラ５７は、データ圧縮率と上記記録トラック上の再生位置情報とに基づいて表示部５９に再生時間を表示させる制御を行う。
【００２７】
この再生時間表示は、光磁気ディスク１の記録トラックからいわゆるヘッダータイムやいわゆるサブコードＱデータ等により再生されるセクタ単位のアドレス情報（絶対時間情報）に対し、データ圧縮率の逆数（例えば１／４圧縮のときには４）を乗算することにより、実際の時間情報を求め、これを表示部５９に表示させるものである。なお、記録時においても、例えば光磁気ディスク等の記録トラックに予め絶対時間情報が記録されている（プリフォーマットされている）場合に、このプリフォーマットされた絶対時間情報を読み取ってデータ圧縮率の逆数を乗算することにより、現在位置を実際の記録時間で表示させることも可能である。
【００２８】
次に、この光磁気ディスク記録再生装置の記録系において、入力端子６０からのアナログオーディオ入力信号ＡＩＮがローパスフィルタ６１を介してＡ／Ｄ変換器６２に供給され、このＡ／Ｄ変換器６２は上記アナログオーディオ入力信号ＡＩＮを量子化する。Ａ／Ｄ変換器６２から得られたディジタルオーディオ信号は、ＡＴＣ（Ａｄａｐｔｉｖｅ Ｔｒａｎｓｆｏｒｍ Ｃｏｄｉｎｇ）ＰＣＭエンコーダ６３に供給される。また、入力端子６７からのディジタルオーディオ入力信号ＤＩＮがディジタル入力インターフェース回路６８を介してＡＴＣエンコーダ６３に供給される。ＡＴＣエンコーダ６３は、上記入力信号ＡＩＮを上記Ａ／Ｄ変換器６２により量子化した所定転送速度のディジタルオーディオＰＣＭデータについて、ビット圧縮（データ圧縮）処理を行う。ここではその圧縮率を４倍として説明するが、本実施例はこの倍率には依存しない構成となっており、任意に選択することは可能である。
【００２９】
次に、メモリ６４は、データの書き込み及び読み出しがシステムコントローラ５７により制御され、ＡＴＣエンコーダ６３から供給されるＡＴＣデータを一時的に記憶しておき、必要に応じてディスク上に記録するためのバッファメモリとして用いられている。すなわち、例えばＡＴＣエンコーダ６３から供給される圧縮オーディオデータは、そのデータ転送速度が、標準的なＣＤ−ＤＡフォーマットのデータ転送速度（７５セクタ／秒）の１／４、すなわち１８．７５セクタ／秒に低減されており、この圧縮データがメモリ６４に連続的に書き込まれる。この圧縮データ（ＡＴＣデータ）は、前述したように４セクタにつき１セクタの記録を行えば足りるが、このような４セクタおきの記録は事実上不可能に近いため、後述するようなセクタ連続の記録を行うようにしている。この記録は、休止期間を介して、所定の複数セクタ（例えば３２セクタ＋数セクタ）から成るクラスタを記録単位として、標準的なＣＤ−ＤＡフォーマットと同じデータ転送速度（７５セクタ／秒）でバースト的に行われる。
【００３０】
すなわちメモリ６４においては、上記ビツト圧縮レートに応じた１８．７５（＝７５／４）セクタ／秒の低い転送速度で連続的に書き込まれたＡＴＣオーディオデータが、記録データとして上記７５セクタ／秒の転送速度でバースト的に読み出される。この読み出されて記録されるデータについて、記録休止期間を含む全体的なデータ転送速度は、上記１８．７５セクタ／秒の低い速度となっているが、バースト的に行われる記録動作の時間内での瞬時的なデータ転送速度は上記標準的な７５セクタ／秒となっている。従って、デイスク回転速度が標準的なＣＤ−ＤＡフォーマットと同じ速度（一定線速度）のとき、該ＣＤ−ＤＡフォーマットと同じ記録密度、記憶パターンの記録が行われることになる。
【００３１】
メモリ６４から上記７５セクタ／秒の（瞬時的な）転送速度でバースト的に読み出されたＡＴＣオーディオデータすなわち記録データは、エンコーダ６５に供給される。ここで、メモリ６４からエンコーダ６５に供給されるデータ列において、１回の記録で連続記録される単位は、複数セクタ（例えば３２セクタ）から成るクラスタ及び該クラスタの前後位置に配されたクラスタ接続用の数セクタとしている。このクラスタ接続用セクタは、エンコーダ６５でのインターリーブ長より長く設定しており、インターリーブされても他のクラスタのデータに影響を与えないようにしている。
【００３２】
エンコーダ６５は、メモリ６４から上述したようにバースト的に供給される記録データについて、エラー訂正のための符号化処理（パリティ付加及びインターリーブ処理）やＥＦＭ符号化処理などを施す。このエンコーダ６５による符号化処理の施された記録データが磁気ヘッド駆動回路６６に供給される。この磁気ヘッド駆動回路６６は、磁気ヘッド５４が接続されており、上記記録データに応じた変調磁界を光磁気ディスク１に印加するように磁気ヘッド５４を駆動する。
【００３３】
また、システムコントローラ５７は、メモリ６４に対する上述の如きメモリ制御を行うとともに、このメモリ制御によりメモリ６４からバースト的に読み出される上記記録データを光磁気ディスク１の記録トラックに連続的に記録するように記録位置の制御を行う。この記録位置の制御は、システムコントローラ５７によりメモリ６４からバースト的に読み出される上記記録データの記録位置を管理して、光磁気ディスク１の記録トラック上の記録位置を指定する制御信号をサーボ制御回路５６に供給することによって行われる。
【００３４】
次に、この光磁気ディスク記録再生装置の再生系について説明する。
この再生系は、上述の記録系により光磁気ディスク１の記録トラック上に連続的に記録された記録データを再生するためのものであり、上記光学ヘッド５３によって光磁気ディスク１の記録トラックをレーザ光でトレースすることにより得られる再生出力がＲＦ回路５５により２値化されて供給されるデコーダ７１を備えている。この時、光磁気ディスク１のみではなく、いわゆるコンパクトディスク（ＣＤ：Ｃｏｍｐａｃｔ Ｄｉｓｃ）と同じ再生専用光ディスクの読み出しも行うことができる。
【００３５】
デコーダ７１は、上述の記録系におけるエンコーダ６５に対応するものであって、ＲＦ回路５５により２値化された再生出力について、エラー訂正のための上述の如き復号化処理やＥＦＭ復号化処理などの処理を行いＡＴＣオーディオデータを、正規の転送速度よりも早い７５セクタ／秒の転送速度で再生する。このデコーダ７１により得られる再生データは、メモリ７２に供給される。
【００３６】
メモリ７２は、データの書き込み及び読み出しがシステムコントローラ５７により制御され、デコーダ７１から７５セクタ／秒の転送速度で供給される再生データがその７５セクタ／秒の転送速度でバースト的に書き込まれる。また、このメモリ７２は、上記７５セクタ／秒の転送速度でバースト的に書き込まれた上記再生データが正規の転送速度１８．７５セクタ／秒で連続的に読み出される。
【００３７】
システムコントローラ５７は、再生データをメモリ７２に７５セクタ／秒の転送速度で書き込むとともに、メモリ７２から上記再生データを上記１８．７５セクタ／秒の転送速度で連続的に読み出すようなメモリ制御を行う。また、システムコントローラ５７は、メモリ７２に対する上述の如きメモリ制御を行うとともに、このメモリ制御によりメモリ７２からバースト的に書き込まれる上記再生データを光磁気ディスク１の記録トラックから連続的に再生するように再生位置の制御を行う。この再生位置の制御は、システムコントローラ５７によりメモリ７２からバースト的に読み出される上記再生データの再生位置を管理して、光磁気ディスク１もしくは光ディスク１の記録トラック上の再生位置を指定する制御信号をサーボ制御回路５６に供給することによって行われる。
【００３８】
メモリ７２から１８．７５セクタ／秒の転送速度で連続的に読み出された再生データとして得られるＡＴＣオーディオデータは、ＡＴＣデコーダ７３に供給される。このＡＴＣデコーダ７３は、ＡＴＣオーディオデータを４倍にデータ伸張（ビット伸張）することで１６ビツトのディジタルオーディオデータを再生する。このＡＴＣデコーダ７３からのディジタルオーディオデータは、Ｄ／Ａ変換器７４に供給される。
【００３９】
Ｄ／Ａ変換器７４は、ＡＴＣデコーダ７３から供給されるディジタルオーディオデータをアナログ信号に変換して、アナログオーディオ出力信号ＡＯＵＴ を形成する。このＤ／Ａ変換器７４により得られるアナログオーディオ信号ＡＯＵＴ は、ローパスフィルタ７５を介して出力端子７６から出力される。
【００４０】
次に、このディジタル信号処理装置の電源系について説明する。
電源制御回路３では、上述したそれぞれの回路において必要な電圧を発生し、安定させると共に、電池２の電圧の監視を行う。また、この電池２が、例えばニッケルカドミュウム電池のような充電可能な２次電池の場合には、この電池２を充電する際に外部電源端子４から入力される電流の管理も行う。システムコントローラ５７は電源制御回路３からの情報を基に、電池残量の表示や容量不足の警告、あるいは電池交換時期の表示等を表示部５９に表示する。さらに、電池残量あるいは電池２の種類に応じて、後述するパワーダウン検出回路における低消費電力モードの選択も行う。
【００４１】
次に本実施例のディジタル信号処理装置に用いられる高能率圧縮符号化について詳述する。すなわち、オーディオＰＣＭ信号等の入力ディジタル信号を、帯域分割符号化（ＳＢＣ）、適応変換符号化（ＡＴＣ）及び適応ビット割当ての各技術を用いて高能率符号化する技術について、図２以降を参照しながら説明する。
【００４２】
図２に示す具体的な高能率符号化装置では、入力ディジタル信号を複数の周波数帯域に分割すると共に、最低域の隣接した２帯域の帯域幅は同じで、より高い周波数帯域では高い周波数帯域ほどバンド幅を広く選定し、各周波数帯域毎に直交変換を行って得られた周波数軸のスペクトルデータを、低域では、後述する人間の聴覚特性を考慮したいわゆる臨界帯域幅（クリティカルバンド）毎に、中高域ではブロックフローティング効率を考慮して臨界帯域幅を細分化した帯域毎に、適応的にビット割当して符号化している。通常、このブロックが量子化雑音発生ブロックとなる。さらに、本発明実施例においては、直交変換の前に入力信号に応じて適応的にブロックサイズ（ブロック長）を変化させると共に、該ブロック単位でフローティング処理を行っている。
【００４３】
即ち、図２において、入力端子１０には例えばサンプリング周波数が４４．１ｋＨｚの時、０〜２２ｋＨｚのオーディオＰＣＭ信号が供給されている。この入力信号は、例えばいわゆるＱＭＦフィルタ等の帯域分割フィルタ１１により０〜１１ｋＨｚ帯域と１１ｋＨｚ〜２２ｋＨｚ帯域とに分割され、０〜１１ｋＨｚ帯域の信号は同じくいわゆるＱＭＦフィルタ等の帯域分割フィルタ１２により０〜５．５ｋＨｚ帯域と５．５ｋＨｚ〜１１ｋＨｚ帯域とに分割される。帯域分割フィルタ１１からの１１ｋＨｚ〜２２ｋＨｚ帯域の信号は直交変換回路の一例であるＭＤＣＴ回路１３に送られ、帯域分割フィルタ１２からの５．５ｋＨｚ〜１１ｋＨｚ帯域の信号はＭＤＣＴ回路１４に送られ、帯域分割フィルタ１２からの０〜５．５ｋＨｚ帯域の信号はＭＤＣＴ回路１５に送られることにより、それぞれＭＤＣＴ処理される。また、各帯域分割フィルタ１１、１２からのそれぞれの出力は、各帯域毎のパワーダウン検出回路３１、３２、３３へ接続されている。
【００４４】
ここで上述した入力ディジタル信号を複数の周波数帯域に分割する手法としては、例えばＱＭＦフィルタがあり、１９７６ Ｒ．Ｅ．Ｃｒｏｃｈｉｅｒｅ Ｄｉｇｉｔａｌ Ｃｏｄｉｎｇ ｏｆ Ｓｐｅｅｃｈ ｉｎ Ｓｕｂｂａｎｄｓ Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ． Ｊ． Ｖｏｌ．５５，Ｎｏ．８ １９７６に述べられている。また、ＩＣＡＳＳＰ ８３，Ｂｏｓｔｏｎ Ｐｏｌｙｐｈａｓｅ Ｑｕａｄｒａｔｕｒｅ Ｆｉｌｔｅｒｓ−Ａ Ｎｅｗ Ｓｕｂｂａｎｄ ＣｏｄｉｎｇＴｅｃｈｎｉｑｕｅ Ｊｏｓｅｐｈ Ｈ． Ｒｏｔｈｗｅｉｌｅｒ には、等バンド幅のフィルタ分割手法が述べられている。ここで、上述した直交変換としては、例えば入力オーディオ信号を所定単位時間（フレーム）でブロック化し、当該ブロック毎に高速フーリエ変換（ＦＦＴ）、コサイン変換（ＤＣＴ）、モディファイドＤＣＴ変換（ＭＤＣＴ）等を行うことで時間軸を周波数軸に変換するような直交変換がある。ＭＤＣＴについてはＩＣＡＳＳＰ １９８７ Ｓｕｂｂａｎｄ／Ｔｒａｎｓｆｏｒｍ Ｃｏｄｉｎｇ Ｕｓｉｎｇ Ｆｉｌｔｅｒ Ｂａｎｋ Ｄｅｓｉｇｎｓ Ｂａｓｅｄ ｏｎ Ｔｉｍｅ Ｄｏｍａｉｎ Ａｌｉａｓｉｎｇ Ｃａｎｃｅｌｌａｔｉｏｎ Ｊ．Ｐ．Ｐｒｉｎｃｅｎ Ａ．Ｂ．Ｂｒａｄｌｅｙ Ｕｎｉｖ．ｏｆ Ｓｕｒｒｅｙ Ｒｏｙａｌ Ｍｅｌｂｏｕｒｎｅ Ｉｎｓｔ． ｏｆ Ｔｅｃｈ． に述べられている。
【００４５】
次に、標準的な入力信号に対する各ＭＤＣＴ回路１３、１４、１５に供給する各帯域毎のブロックについての具体例を図３に示す。この図３の具体例において、図２中の各帯域分割フィルタ１１、１２からの３つのフィルタ出力信号は、各帯域毎に独立に各々複数の直交変換ブロックサイズを持ち、信号の時間特性及び周波数分布等により時間分解能を切り換えられるようにしている。この信号が時間的に準定常的である場合には、直交変換ブロックサイズを図３の（ａ）のロングモードに示すように１１．６ｍＳと大きくし、信号が非定常的である場合にはこの直交変換ブロックサイズを更に２分割、４分割、・・・とする。例えば、直交変換ブロックサイズを図３の（ｂ）のショートモードに示すように均等に４分割して２．９ｍｓとすることや、図３の（ｃ）のミドルモードＡ及び（ｄ）のミドルモードＢに示すように一部を２分割して５．８ｍｓとし、残りの一部を４分割して２．９ｍｓとすることにより、複雑な信号に適応させることができる。また、信号処理装置の規模に応じて、さらに複雑な直交変換ブロックサイズの分割を行うことで、より効果的に直交変換を行うことが可能である。この直交変換ブロックサイズは、図２中の各ブロックサイズ決定回路１９、２０、２１で決定されて各ＭＤＣＴ回路１３、１４、１５に送られると共に、ブロックサイズ情報として出力端子２８、２９、３０より出力される。
【００４６】
次に、具体的なブロックサイズ決定回路を図４に示す。例えば図２中のブロックサイズ決定回路１９を図４において具体的に示した場合、図２中の帯域分割フィルタ１１からの出力信号のうちの１１ｋＨｚ〜２２ｋＨｚ帯域の出力信号は、図４の入力端子３０１を介してパワー算出回路３０４に送られ、図２中の帯域分割フィルタ１２からの出力信号のうちの５．５ｋＨｚ〜１１ｋＨｚ帯域の出力信号は図４の入力端子３０２を介してパワー算出回路３０５に送られ、０〜５．５ｋＨｚ帯域の出力信号は図４の入力端子３０３を介してパワー算出回路３０６に送られる。ここで、図２中の各ブロックサイズ決定回路１９、２０、２１を図４において具体的に示した場合、各入力端子３０１、３０２、３０３への入力信号の周波数帯域が各ブロックサイズ決定回路１９、２０、２１において異なるのみで、各ブロックサイズ決定回路の動作は同様になる。また、各ブロックサイズ決定回路１９、２０、２１におけるそれぞれの入力端子３０１、３０２、３０３はマトリクス構成となっており、具体的にはブロックサイズ決定回路２０の入力端子３０１には図２の帯域分割フィルタ１２の５．５ｋＨｚ〜１１ｋＨｚ帯域からの出力信号が送られ、入力端子３０２には図２の帯域分割フィルタ１２の０〜５．５ｋＨｚ帯域からの出力信号が送られる。ブロックサイズ決定回路２１についても、同様である。
【００４７】
各パワー算出回路３０４、３０５、３０６では入力された時間波形を一定時間、積分することによって各周波数帯域のパワーを求めている。この際、積分する時間幅は上述の直交変換ブロックサイズのうち、最小時間ブロック以下である必要がある。また、上述の算出法以外の算出法により、例えば直交変換ブロックサイズの最小時間幅内の最大振幅の絶対値あるいは振幅の平均値を代表パワーとして用いることもある。パワー算出回路３０４からの出力信号は変化分抽出回路３０８及びパワー比較回路３０９に、パワー算出回路３０５、３０６からの出力信号はパワー比較回路３０９にそれぞれ送られる。変化分抽出回路３０８ではパワー算出回路３０４より送られたパワーの微係数を求め、このパワーの微係数をパワーの変化情報として、メモリ３０７及びブロックサイズ１次決定回路３１０へ送る。メモリ３０７では、変化分抽出回路３０８より送られたパワーの変化情報を上述の直交変換ブロックサイズの最大時間以上蓄積する。これは、時間的に隣接する直交変換ブロックが直交変換の際のウィンドウ処理により互いに影響を与え合うため、時間的に隣接する１つ前のブロックのパワー変化情報をブロックサイズ１次決定回路３１０において必要とするためである。
【００４８】
ブロックサイズ１次決定回路３１０では変化分抽出回路３０８より送られたブロックのパワー変化情報と、メモリ３０７より送られた時間的に隣接するブロックの１つ前のブロックのパワー変化情報とに基づいて、周波数帯域内のパワーの時間的変位から周波数帯域の直交変換ブロックサイズを決定する。この際、一定以上の変位が認められた場合には、より時間的に短い直交変換ブロックサイズを選択するわけであるが、その変位点は固定であっても効果は得られる。さらに、周波数に比例した値、すなわち周波数が高い場合には大きな変位によって時間的に短いブロックサイズに決定され、周波数が低い場合には周波数が高い場合と比較して小さな変位で時間的に短いブロックサイズに決定されるほうが、より効果的である。この直交変換ブロックサイズの値はなめらかに変化することが望ましいが、複数段階の階段状の変化であっても構わない。以上のように決定された直交変換ブロックサイズはブロックサイズ修正回路３１１へ伝送される。
【００４９】
一方、パワー比較回路３０９において、各パワー算出回路３０４、３０５、３０６より送られた各周波数帯域のパワー情報を同時刻及び時間軸上でマスキング効果の発生する時間幅で比較を行い、パワー算出回路３０４の出力周波数帯域に及ぼす他の周波数帯域の影響を求め、ブロックサイズ修正回路３１１へ送る。ブロックサイズ修正回路３１１では、パワー比較回路３０９より送られたマスキング情報及び各ディレイ３１２、３１３、３１４から送られた過去のブロックサイズ情報に基づいて、ブロックサイズ１次決定回路３１０より送られたブロックサイズをより時間的に長いブロックサイズを選択するように修正をかけ、ディレイ３１２及びウィンドウ形状決定回路３１７へ出力している。ブロックサイズ修正回路３１１における作用は、周波数帯域においてプリエコーが問題となる場合でも、他の周波数帯域、特に周波数帯域より低い帯域において大きな振幅を持つ信号が存在した場合、そのマスキング効果により、プリエコーが聴感上問題とならない、あるいは問題が軽減される場合があるという特性を利用している。
【００５０】
なお、上記マスキングとは、人間の聴覚上の特性により、ある信号によって他の信号が遮蔽されて聞こえなくなる現象を示すものであり、このマスキング効果には、時間軸上のオーディオ信号による時間軸マスキング効果と、周波数軸上の信号による同時刻マスキング効果とがある。これらのマスキング効果により、マスキングされる部分にノイズがあったとしてもこのノイズは聞こえないことになる。このため、実際のオーディオ信号ではこのマスキングされる範囲内のノイズは許容可能なノイズとされる。
【００５１】
次に、ディレイ群３１２、３１３、３１４では過去の直交変換ブロックサイズを順に記録しておき、各タップ、すなわち各ディレイ３１２、３１３、３１４からの出力信号によりブロックサイズ修正回路３１１へ出力している。同時に、ディレイ３１２からの出力信号は出力端子３１５へ、ディレイ３１２、３１３からの出力信号はウィンドウ形状決定回路３１７へ送られている。このディレイ群３１２、３１３、３１４からの出力信号は、ブロックサイズ修正回路３１１において、より長い時間幅でのブロックサイズの変化を該当ブロックのブロックサイズとして決定する際に役立てており、例えば、過去において、頻繁に時間的に短いブロックサイズが選択されている場合には時間的に短いブロックサイズの選択を増やし、時間的に短いブロックサイズの選択がされていない場合には時間的に長いブロックサイズの選択を増やす等の判断を可能としている。なお、ウィンドウ決定回路３１７及び出力端子３１５に必要な各ディレイ３１２、３１３を除いたそのディレイ群のタップ数は、装置の実際の構成及び規模等により増減させる場合もある。
【００５２】
ウィンドウ形状決定回路３１７では、ブロックサイズ修正回路３１１からの出力、すなわち該当ブロックの時間的に隣接する１つ後のブロックサイズと、ディレイ３１２からの出力、すなわち該当ブロックのブロックサイズと、ディレイ３１３からの出力、すなわち該当ブロックの時間的隣接する１つ前のブロックサイズとに基づいて、図２の各ＭＤＣＴ回路１３、１４、１５で用いられるウィンドウの形状を決定し、出力端子３１６へ出力する。図４の出力端子３１５からのブロックサイズ情報と、出力端子３１７からのウィンドウ形状情報とは、図２のブロックサイズ決定回路１９、２０、２１からの出力として各部へ出力される。
【００５３】
ここで、ウィンドウ形状決定回路３１７において決定されるウィンドウの形状について説明する。図５は時間的に隣接する直交変換ブロックの時間的長さの変化と直交変換時に用いるウィンドウ形状との関係を示す図であり、図５の（ａ）は上記直交変換ブロックのサイズがロングモードのみである場合を示し、図５の（ｂ）は上記直交変換ブロックのサイズがロングモードとミドルモードＡとである場合を示し、図５の（ｃ）は上記直交変換ブロックのサイズがロングモードとショートモードとである場合を示す。図５の（ａ）から（ｃ）の図中実線及び破線で示す隣接するブロックとウィンドウの形状との関係に示されるように、直交変換に使用されるウィンドウは時間的に隣接するブロックとブロックとの間で重複する部分がある。本実施例では、隣接するブロックの中心まで重複する形状を用いているため、隣接するブロックの直交変換サイズによりウィンドウの形状が変化する。
【００５４】
図６には詳細な上記ウィンドウの形状を示す。図６においてウィンドウ関数ｆ（ｎ）、ｇ（ｎ＋Ｎ）は
ｆ（ｎ）×ｆ（Ｌ−１−ｎ）＝ｇ（ｎ）×ｇ（Ｌ−１−ｎ）・・・（１）
ｆ（ｎ）×ｆ（ｎ）＋ｇ（ｎ）×ｇ（ｎ）＝１・・・・・・・・・（２）
（０≦ｎ≦Ｌ−１）
の（１）式及び（２）式を満たす関数として与えられる。
【００５５】
この（１）式におけるＬは変換ブロック長であり、この変換ブロック長には、隣接する変換ブロック長が同一である場合にはそのまま用いられ、隣接する変換ブロック長が異なる場合には、より短いほうの変換ブロック長が用いられる。より長い変換ブロック長をＫとすると、ウィンドウが重複しない領域においては、ｆ（ｎ）＝ｇ（ｎ）＝１の場合には、
Ｋ≦ｎ≦３Ｋ／２−Ｌ／２・・・・・（３）
ｆ（ｎ）＝ｇ（ｎ）＝０の場合には、
３Ｋ／２＋Ｌ≦ｎ≦２Ｋ・・・・・・（４）
として与えられる。このように、ウィンドウの重複部分をできる限り長く取ることにより、直交変換の際のスペクトルの周波数分解能を良好なものとしている。上述の説明から明らかなように、直交変換に用いられるウィンドウの形状は時間的に連続する３ブロック分の直交変換ブロックサイズが確定した後に決定される。従って、図４の入力端子３０１、３０２、３０３から入力される信号のブロックと出力端子３１５、３１７から出力される信号のブロックとには、１ブロック分の差異が生じる。
【００５６】
ここで、図４中のパワー算出回路３０５、３０６及びパワー比較回路３０９を省略しても図２中のブロックサイズ決定回路１９、２０、２１を構成することは可能である。さらに、ウィンドウの形状を直交変換ブロックサイズで時間的に最小のブロックサイズに固定することによって、そのウィンドウの形状の種類を１種類とし、図４中のディレイ群３１２、３１３、３１４、ブロックサイズ修正回路３１１及びウィンドウ形状決定回路３１７を省略して構成することも可能である。上述のような省略により遅延の少ない構成となり、特に、処理時間の遅延を好まない応用例においては有効に作用する。
【００５７】
なお、本実施例では、上記プリエコーのマスキング状態を考慮するために、直交変換前の帯域分割をそのまま利用しているが、より多くの帯域に分割したり、独立した直交変換を用いてマスキングの計算を行うことにより、さらに良好な結果が得られる。さらには、上述のより長い時間を観察することによって得られる入力信号の周期的時間変化を、図４中のディレイ群３１２、３１３、３１４、すなわち過去のブロックの直交変換ブロックサイズを記憶することによって実現しているが、入力波形の特徴抽出に、圧縮過程とは別の直交変換を施したデータ、もしくは、より細かい周波数帯に分割したデータ等を用いることにより、さらに良好な結果が得られる。
【００５８】
再び、図２において、各ＭＤＣＴ回路１３、１４、１５でＭＤＣＴ処理されて得られた周波数軸上のスペクトルデータ、もしくはＭＤＣＴ係数データは、低域はいわゆる臨界帯域（クリティカルバンド）毎にまとめられて、中高域はブロックフローティングの有効性を考慮して臨界帯域幅を細分化して、適応ビット割当符号化回路２２、２３、２４及びビット配分算出回路１８に送られている。このクリティカルバンドとは、人間の聴覚特性を考慮して分割された周波数帯域であり、ある純音の周波数近傍の同じ強さの狭帯域バンドノイズによって当該純音がマスクされるときのそのノイズの持つ帯域のことである。このクリティカルバンドは、高域ほど帯域幅が広くなっており、上記０〜２２ｋＨｚの全周波数帯域は例えば２５のクリティカルバンドに分割されている。
【００５９】
ビット配分算出回路１８は、上記クリティカルバンド及びブロックフローティングを考慮して分割されたスペクトルデータに基づき、いわゆるマスキング効果等を考慮してクリティカルバンド及びブロックフローティングを考慮した各分割帯域毎のマスキング量を求め、さらに、このマスキング量とクリティカルバンド及びブロックフローティングを考慮した各分割帯域毎のエネルギあるいはピーク値等に基づいて、各帯域毎に割当ビット数を求め、この情報を適応ビット割当符号化回路２２、２３、２４へ送る。適応ビット割当符号化回路２２、２３、２４では、各帯域毎に割り当てられたビット数に応じて各スペクトルデータ（あるいはＭＤＣＴ係数データ）を量子化するようにしている。このようにして符号化されたデータは、出力端子２５、２６、２７を介して取り出される。
【００６０】
次に、図７は上記ビット配分算出回路１８の一具体例の概略構成を示すブロック回路図である。この図７において、入力端子７０１には、上記各ＭＤＣＴ回路１３、１４、１５からの周波数軸上のスペクトルデータが供給されている。
【００６１】
この周波数軸上の入力データは、帯域毎のエネルギ算出回路７０２に送られて、上記マスキング量とクリティカルバンド及びブロックフローティングを考慮した各分割帯域のエネルギが、例えば当該バンド内での各振幅値の総和を計算すること等により求められる。この各バンド毎のエネルギの代わりに、振幅値のピーク値、平均値等が用いられることもある。このエネルギ算出回路７０２からの出力として、例えば各バンドの総和値のスペクトルを図８の図中ＳＢとして示している。ただし、この図８では、図示を簡略化するため、上記マスキング量とクリティカルバンド及びブロックフローティングを考慮した分割帯域数を１２バンド（Ｂ１ 〜Ｂ１２）で表現している。
【００６２】
ここで、上記スペクトルＳＢのいわゆるマスキングにおける影響を考慮するために、該スペクトルＳＢに所定の重み付け関数を掛けて加算するような畳込み（コンボリユーション）処理を施す。このため、上記帯域毎のエネルギ算出回路７０２の出力すなわち該スペクトルＳＢの各値は、畳込みフィルタ回路７０３に送られる。該畳込みフィルタ回路７０３は、例えば、入力データを順次遅延させる複数の遅延素子と、これら遅延素子からの出力にフィルタ係数（重み付け関数）を乗算する複数の乗算器（例えば各バンドに対応する２５個の乗算器）と、各乗算器出力の総和をとる総和加算器とから構成されるものである。この畳込み処理により、図８の図中点線で示す部分の総和がとられる。
【００６３】
ここで、上記畳込みフィルタ回路７０３の各乗算器の乗算係数（フィルタ係数）の一具体例を示すと、任意のバンドに対応する乗算器Ｍの係数を１とするとき、乗算器Ｍ−１で係数０．１５を、乗算器Ｍ−２で係数０．００１９を、乗算器Ｍ−３で係数０．０００００８６を、乗算器Ｍ＋１で係数０．４を、乗算器Ｍ＋２で係数０．０６を、乗算器Ｍ＋３で係数０．００７を各遅延素子の出力に乗算することにより、上記スペクトルＳＢの畳込み処理が行われる。ただし、Ｍは１〜２５の任意の整数である。
【００６４】
次に、上記畳込みフィルタ回路７０３の出力は引算器７０４に送られる。該引算器７０４は、上記畳込んだ領域での後述する許容可能なノイズレベルに対応するレベルαを求めるものである。なお、当該許容可能なノイズレベル（許容ノイズレベル）に対応するレベルαは、後述するように、逆コンボリューション処理を行うことによって、クリティカルバンドの各バンド毎の許容ノイズレベルとなるようなレベルである。ここで、上記引算器７０４には、上記レベルαを求めるための許容関数（マスキングレベルを表現する関数）が供給される。この許容関数を増減させることで上記レベルαの制御を行っている。当該許容関数は、次に説明するような（ｎ−ａｉ）関数発生回路７０５から供給されているものである。
【００６５】
すなわち、許容ノイズレベルに対応するレベルαは、クリティカルバンドのバンドの低域から順に与えられる番号をｉとすると、次の（５）式で求めることができる。
α＝Ｓ−（ｎ−ａｉ） ・・・（５）
この（５）式において、ｎ，ａは定数でａ＞０、Ｓは畳込み処理されたバークスペクトルの強度であり、（５）式中（ｎ−ａｉ）が許容関数となる。本実施例では、ｎ＝３８、ａ＝１としており、この時の音質劣化はなく、良好な符号化が行えた。
【００６６】
このようにして、上記レベルαが求められ、このデータは、割算器７０６に伝送される。当該割算器７０６では、上記畳込みされた領域での上記レベルαを逆コンボリューションするためのものである。したがって、この逆コンボリューション処理を行うことにより、上記レベルαからマスキングスペクトルが得られるようになる。すなわち、このマスキングスペクトルが許容ノイズスペクトルとなる。なお、上記逆コンボリユーション処理は、複雑な演算を必要とするが、本実施例では簡略化した割算器７０６を用いて逆コンボリューションを行っている。
【００６７】
次に、上記マスキングスペクトルは、合成回路７０７を介して減算器７０８に伝送される。ここで、当該減算器７０８には、上記帯域毎のエネルギ検出回路７０２からの出力、すなわち前述したスペクトルＳＢが、遅延回路７０９を介して供給されている。したがって、この減算器７０８で上記マスキングスペクトルとスペクトルＳＢとの減算演算が行われることで、図９示すように、上記スペクトルＳＢは、該マスキングスペクトルＭＳのレベルで示すレベル以下がマスキングされることになる。
【００６８】
当該減算器７０８からの出力は、許容雑音補正回路７１０を介し、出力端子７１１を介して取り出され、例えば割当てビット数情報が予め記憶されたＲＯＭ等（図示せず）に送られる。このＲＯＭ等は、上記減算回路７０８から許容雑音補正回路７１０を介して得られた出力（上記各バンドのエネルギと上記ノイズレベル設定手段の出力との差分のレベル）に応じ、各バンド毎の割当ビット数情報を出力する。この割当ビット数情報が図２中の各適応ビット割当符号化回路２２、２３、２４に送られることで、図２中の各ＭＤＣＴ回路１３、１４、１５からの周波数軸上の各スペクトルデータがそれぞれのバンド毎に割り当てられたビット数で量子化されるわけである。
【００６９】
すなわち要約すれば、図２中の適応ビット割当符号化回路２２、２３、２４では、上記マスキング量とクリティカルバンド及びブロックフローティングを考慮した各分割帯域のエネルギと上記ノイズレベル設定手段の出力との差分のレベルに応じて割当てられたビット数で上記各バンド毎のスペクトルデータを量子化することになる。なお、遅延回路７０９は上記合成回路７０７以前の各回路での遅延量を考慮してエネルギ検出回路７０２からのスペクトルＳＢを遅延させるために設けられている。
【００７０】
ところで、上述した合成回路７０７での合成の際には、最小可聴カーブ発生回路７１２から供給される図１０に示すような人間の聴覚特性であるいわゆる最小可聴カーブＲＣを示すデータと、上記マスキングスペクトルＭＳとを合成することができる。この最小可聴カーブにおいて、雑音絶対レベルがこの最小可聴カーブ以下ならば該雑音は聞こえないことになる。この最小可聴カーブは、コーディングが同じであっても例えば再生時の再生ボリユームの違いで異なるものとなり、現実的なディジタルシステムでは、例えば１６ビットダイナミックレンジへの音楽のはいり方にはさほど違いがないので、例えば４ｋＨｚ付近の最も耳に聞こえやすい周波数帯域の量子化雑音が聞こえないとすれば、他の周波数帯域ではこの最小可聴カーブのレベル以下の量子化雑音は聞こえないと考えられる。
【００７１】
したがって、このように例えばシステムの持つワードレングスの４ｋＨｚ付近の雑音が聞こえない使い方をすると仮定し、この最小可聴カーブＲＣとマスキングスペクトルＭＳとを共に合成することで許容ノイズレベルを得るようにすると、この場合の許容ノイズレベルは、図１０中の斜線で示す部分までとすることができるようになる。なお、本実施例では、上記最小可聴カーブの４ｋＨｚのレベルを、例えば２０ビット相当の最低レベルに合わせている。また、この図１０は、信号スペクトルＳＳも同時に示している。
【００７２】
また、上記許容雑音補正回路７１０では、補正情報出力回路７１３から送られてくる例えば等ラウドネスカーブの情報に基づいて、上記減算器７０８からの出力における許容雑音レベルを補正している。ここで、等ラウドネスカーブとは、人間の聴覚特性に関する特性曲線であり、例えば１ｋＨｚの純音と同じ大きさに聞こえる各周波数での音の音圧を求めて曲線で結んだもので、ラウドネスの等感度曲線とも呼ばれる。またこの等ラウドネス曲線は、図１０に示した最小可聴カーブＲＣと略同じ曲線を描くものである。この等ラウドネス曲線においては、例えば４ｋＨｚ付近では１ｋＨｚのところより音圧が８〜１０ｄＢ下がっても１ｋＨｚと同じ大きさに聞こえ、逆に、５０Ｈｚ付近では１ｋＨｚでの音圧よりも約１５ｄＢ高くないと同じ大きさに聞こえない。このため、上記最小可聴カーブのレベルを越えた雑音（許容ノイズレベル）は、該等ラウドネス曲線に応じたカーブで与えられる周波数特性を持つようにするのが良いことがわかる。このようなことから、上記等ラウドネス曲線を考慮して上記許容ノイズレベルを補正することは、人間の聴覚特性に適合していることがわかる。
【００７３】
ここで、補正情報出力回路７１３として、上記適応ビット割当符号化回路２２、２３、２４での量子化の際の出力情報量（データ量）の検出出力と、最終符号化データのビットレート目標値との間の誤差の情報に基づいて、上記許容ノイズレベルを補正するようにしてもよい。これは、全てのビット割当単位ブロックに対して予め一時的な適応ビット割当を行って得られた総ビット数が、最終的な符号化出力データのビットレートによって定まる一定のビット数（目標値）に対して誤差を持つことがあり、その誤差分を０とするように再度ビット割当をするものである。すなわち、当該目標値よりも総割当ビット数が少ないときには、差のビット数を各単位ブロックに割り振って付加するようにし、目標値よりも総割当ビット数が多いときには、差のビット数を各単位ブロックに割り振って削るようにするわけである。
【００７４】
このようなことを行うため、上記総割当ビット数の上記目標値からの誤差を検出し、この誤差データに応じて補正情報出力回路７１３が各割当ビット数を補正するための補正データを出力する。ここで、上記誤差データがビット数不足を示す場合は、上記単位ブロック当たり多くのビット数が使われることで上記データ量が上記目標値よりも多くなっている場合を考えることができる。また、上記誤差データが、ビット数余りを示すデータとなる場合は、上記単位ブロック当たり少ないビット数で済み、上記データ量が上記目標値よりも少なくなっている場合を考えることができる。したがって、上記補正情報出力回路７１３からは、この誤差データに応じて、上記減算器７０８からの出力における許容ノイズレベルを、例えば上記等ラウドネス曲線の情報データに基づいて補正させるための上記補正値のデータが出力されるようになる。上述のような補正値が、上記許容雑音補正回路７１０に伝送されることで、上記減算器７０８からの許容ノイズレベルが補正されるようになる。以上説明したようなシステムでは、メイン情報として直交変換出力スペクトルをサブ情報により処理したデータと、サブ情報としてブロックフローティングの状態を示すスケールファクタ及び語長を示すワードレングスが得られ、エンコーダからデコーダに送られる。
【００７５】
一方、図２中の帯域分割フィルタ１１、１２からの出力である０〜５．５ｋＨｚ帯域の時間軸上の信号はパワーダウン検出回路３３へ、５．５ｋＨｚ〜１１ｋＨｚ帯域の信号はパワーダウン回路３２へ、１１ｋＨｚ〜２２ｋＨｚ帯域の信号はパワーダウン検出回路３１へそれぞれ入力されている。さらに、入力端子３４を介した直交変換ブロックに同期した信号、すなわち実施例においては周期１１．６ｍｓのパルス信号及び入力端子３５を介した図１中のシステムコントローラ５７からのパワーダウンモードのための制御信号が、各パワーダウン検出回路３１、３２、３３に入力されている。パワーダウン検出回路３１、３２、３３では、圧縮の過程において必要とされる圧縮処理時間を上記帯域の入力信号から予め算出し、この圧縮処理に許される最大時間より充分に早く圧縮処理が終了する場合には、各処理回路、すなわちＭＤＣＴ回路１３、１４、１５と、ブロック決定回路１９、２０、２１と、適応ビット割当符号化回路２２、２３、２４等とに、上記パワーダウンモードに合致するパワーダウン信号を出力する。
【００７６】
上記各処理回路では、上記圧縮処理を行う間に当該パワーダウン信号が入力されており、上記圧縮処理を行った後にパワーダウンモードモードへ移行する。例えば、入力信号の値が０の場合、すべての処理結果の値は０となることから、実際の処理をせずに各処理回路では強制的に０を出力して、パワーダウンモードへ移行する。この後、パワーダウン決定回路３１、３２、３３では、入力端子３４からのブロック同期信号によって次の信号処理を検出し、各処理回路のパワーダウンモードの解除信号を出力する。
【００７７】
図１１は図２におけるパワーダウン検出回路３１、３２、３３の詳細なブロック図であり、図１２は図１１における各回路の動作及び入出力波形の時間的タイミングを示したタイミングチャートを示す図である。処理時間算出回路２０４では、入力端子２０１からの信号を用いて信号処理時間を算出する。この算出された信号処理時間が信号処理に許される最大時間より充分に早い場合には、入力端子２０３を介してパワーダウン決定回路２０６に伝送されているパワーダウン制御信号が、パワーダウン出力制御回路２０７に送られる。このパワーダウン出力制御回路２０７では、上記パワーダウン制御信号とタイマ回路２０５からのパワーダウン解除信号とにより、各処理回路へ送るパワーダウン信号を生成し、出力端子２０８より各処理回路へ出力する。
【００７８】
入力端子２０１には、図２中の帯域分割フィルタ１１、１２からの出力、すなわち各帯域に分割された時間軸上の波形が入力され、処理時間算出回路２０４へ伝送されている。また、入力端子２０２には、図２中の入力端子３４から図１２の（ａ）に示すブロック同期信号が入力され、タイマ回路２０５へ伝送される。処理時間算出回路２０４では、入力端子２０１からの時間軸上の波形を用いて圧縮に必要とする圧縮処理時間の算出を行い、パワーダウン決定回路２０６へ伝送する。
【００７９】
ここで、図１２の（ｃ）に示す処理時間算出回路２０４からの算出された圧縮処理時間である算出処理時間Ｔｂと、処理ブロックの時間長Ｔ、すなわち本実施例では１１．６ｍｓとを比較して、消費電力を低減することができる場合の条件を求める。上記ブロック同期信号に基づいて各処理ブロック毎にパワーダウンモードを解除するためのパワーダウン解除信号をＴａ、圧縮処理後の余裕時間をＴｃとすると、消費電力を低減することができる場合の上記処理時間の関係は以下のようになる。
【００８０】
Ｔａ−Ｔｂ＝Ｔｃ＞０ ・・・・・・（６）
【００８１】
上記パワーダウン決定回路２０６には、図１中のシステムコントローラ５７が決定したパワーダウンモードに合致したパワーダウン制御信号が、入力端子２０３を介して伝送されており、（６）式に示す条件が成立する場合には、上記パワーダウン制御信号がパワーダウン決定回路２０６からパワーダウン出力制御回路２０７へ出力される。
【００８２】
本実施例における圧縮処理では、直交変換、適応ビット割当及び符号化が行われるが、入力信号によっては、全ての処理が必要な訳ではない。例えば、入力信号が０の場合はすべての処理を省略することが可能であり、また、入力信号のエネルギが小さい場合には、上記直交変換と符号化は必要であるが、適応ビット割当は圧縮率に応じて省略することが可能となる。さらに、入力信号が極めて小さい場合には、圧縮処理を中止して、特定パターンのコード又はゼロコードの一方、もしくは両方を圧縮結果として出力しても実質的な弊害は少ない。上述のような圧縮処理の一部、もしくは全体を省略することにより、各処理回路毎にパワーダウンモードの設定及び制御を行うことができる。
【００８３】
上記パワーダウンモードには、所定の動作を通常速度で処理した後、図１２の（ｅ）に示すように圧縮処理後の余裕時間Ｔｃの間に回路機能を停止する間欠動作モードと、図１２の（ｆ）に示すように処理回路の動作速度を低下させる低速処理モード、及び特定パターンのコードを出力する出力コード置換モードがある。これらのパワーダウンモード内のどのモードを用いるかの決定は、図１中のシステムコントローラ５７が電源制御回路３からの情報に基づいて行うが、装置及び入力信号の性質等に応じて、常に固定した動作モードを用いても問題はない。また、処理時間算出回路２０４及びパワーダウン決定回路２０６において、入力信号に適応したパワーダウンモードを選択すれば、より良好な結果が得られる。
【００８４】
タイマ回路２０５では、入力端子２０２から入力されたブロック同期信号をトリガにして次の処理ブロックの開始のための図１２の（ｂ）に示すパワーダウン解除信号Ｔａを生成し、パワーダウン出力制御回路２０７へ送る。このパワーダウン解除信号Ｔａは、各処理回路においてパワーダウン信号が発生されてからパワーダウンモード状態にある時間であり、各処理回路がパワーダウンモードから通常の動作モードに移行するための時間分だけ処理ブロック時間長Ｔより短くなっている。ここで、それぞれの処理回路について、独立してこのパワーダウン解除信号Ｔａを生成するように回路を構成すれば、より効果的である。
【００８５】
パワーダウン出力制御回路２０７では、パワーダウン決定回路２０６より送られたパワーダウンモード情報とタイマ回路２０５より送られたパワーダウン解除信号Ｔａとによって、図１２の（ｄ）に示すような各処理回路へ送るパワーダウン信号を生成し、出力端子２０８より出力する。このパワーダウン信号の時間は、パワーダウン解除信号Ｔａからパワーダウン検出回路による遅延時間Ｔｄを減じた時間、すなわちパワーダウン信号出力時間Ｔｅとなる。また、間欠動作モードでの処理休止時間及び出力コード置換モードでの置換期間Ｔｆは、パワーダウン解除信号Ｔａから算出処理時間Ｔｂを減じた値となる。一方、低速処理期間Ｔｇは、上記パワーダウン信号出力時間Ｔｅと同じ時間となる。
【００８６】
図２中のパワーダウン検出回路３１、３２、３３は各周波数帯域毎に独立して作用するため、例えば、１ｋＨｚの正弦波入力のような特定の帯域のみの入力の際や、無音部分が多く含まれる入力信号、例えば会話等の音声信号の入力の際には、特に有効に作用する。本実施例では、上述したような間欠動作モードと低速処理モードの２つのモード状態によるパワーダウンモードを設定しているが、この２つのモード状態を併用、あるいは切り替えて実施しても良好な結果が得られる。この場合、電源の特性に合わせた制御方法、すなわち、短時間の大電流負荷に強い電源の場合には間欠動作モードにおいて、また、一定電流の負荷に強い電源の場合には低速処理モードにおいてパワーダウンモードを用いれば、より効果的である。さらに、電池の電荷の残量に応じて、上述した２つのモード状態を選択、もしくは併用することによっても効果が増大する。
【００８７】
また、図２中に示す高能率符号化装置全体をＤｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ（ＤＳＰ）を用いて構成することにより、より実用的になる。図１３は高能率符号化装置をＤＳＰで構成した場合の概略構成を示すブロック図である。図２中に示す高能率符号化装置を図１３に示すＤＳＰで実現する場合、図２中の入力端子１０、３５からの入力信号と、出力端子２５、２６、２７、２８、２９、３０からの出力信号とは、図１３におけるデータ入出力端子１２２を介してデータＩ／Ｏコントローラ１３０に伝送され、当該データＩ／Ｏコントローラ１３０はデーターバスＡ、Ｂを介してデータメモリ１３５と信号の授受を行う。また、図２中の入力端子３４からのブロック同期信号は、図１３中の割り込み入力端子１２５より、割り込み処理信号としてプログラム割り込みコントローラ１３３に入力され、この割り込み処理信号は、データバスＡ、Ｂを介してデータＩ／Ｏコントローラ１３０、プログラムデコードコントローラ１３１、プログラムアドレスコントローラ１３２、データＡＬＵ１３４、データメモリ１３５、プログラムメモリ１３６に送受信される。
【００８８】
当該ＤＳＰのメインクロック信号は、クロック信号発生器１２８により生成されて入出力端子１２４から送受信される。また、上記データ信号は、外部データバス切換回路１２７による切り換えによって入出力端子１２３より入出力され、アドレス発生回路１２９より発生されるアドレス信号は、アドレスバスＡ、Ｂを介してデータメモリ１３５、プログラムメモリ１３６に伝送され、アドレスバス切換回路１２６による切り換えによって入出力端子１２１より入出力される。
【００８９】
このＤＳＰを用いてパワーダウンモードへの移行及び解除を行う場合、図１１におけるパワーダウン決定回路２０６によるパワーダウンモードへの移行の制御もプログラムメモリ１３６内のプログラムで制御するため、ＤＳＰ自体がこのプログラムによりパワーダウンモードへと移行した後、割り込み入力端子１２５から入力されるブロック同期信号の立ち上がりでパワーダウンモードを解除することになる。
【００９０】
図１４は図１におけるＡＴＣデコーダ７３、すなわち上述のように高能率符号化された信号を再び複合化するための復号化回路の概略構成を示している。各帯域の量子化されたＭＤＣＴ係数である図２中の出力端子２５、２６、２７からの出力信号は入力端子１５２、１５４、１５６を介して復号回路１４６、１４７、１４８に伝送され、図２中の出力端子２８、２９、３０からの出力信号である使用されたブロックサイズ情報等のサブ情報のデータは入力端子１５３、１５５、１５７を介して復号回路１４６、１４７、１４８及びＩＭＤＣＴ１４３、１４４、１４５に伝送される。この復号回路１４６、１４７、１４８では、適応ビット割当情報を用いてビット割当が解除され、ＩＭＤＣＴ回路１４３、１４４、１４５では上記復号回路１４６、１４７、１４８からの出力と上記サブ情報のデータによりＭＤＣＴ処理とは逆の処理（ＩＭＤＣＴ処理）を行い、周波数軸上の信号が時間軸上の信号に変換される。上記ＩＭＤＣＴ回路１４３からの部分帯域の時間軸上の信号は、前記帯域分割フィルタ１１と逆の処理を行う帯域合成フィルタ（ＩＱＭＦ）回路１４１に送られる。また、上記ＩＭＤＣＴ回路１４４、１４５からの部分帯域の時間軸上の信号は、前記帯域分割フィルタ１２と逆の処理を行う帯域合成フィルタ（ＩＱＭＦ）回路１４２に送られた後、上記帯域合成フィルタ回路１４１に送られる。上記帯域合成フィルタ回路１４１において、各帯域に分割された信号が全帯域信号に合成されてディジタルオーディオ信号が得られ、このオーディオ信号は出力端子１４０より出力される。
【００９１】
なお、本発明は上記実施例のみに限定されるものではなく、例えば、上記の記録再生媒体（光磁気ディスク１）と信号圧縮装置あるいは伸張装置とは一体化されている必要はなく、その間をデータ転送用回線等で結ぶ事も可能である。さらに、例えば、オーディオＰＣＭ信号のみならず、ディジタル音声（スピーチ）信号やディジタルビデオ信号等の信号処理装置にも適用可能である。
【００９２】
また、上述した最小可聴カーブの合成処理を行わない構成としてもよい。この場合には、図７の最小可聴カーブ発生回路７１２、合成回路７０７が不要となり、上記引算器７０４からの出力は、割算器７０６で逆コンボリューションされた後、直ちに減算器７０８に伝送されることになる。
【００９３】
さらに、ビット配分手法は多種多様であり、最も簡単には固定のビット配分もしくは信号の各帯域エネルギーによる簡単なビット配分もしくは固定分と可変分を組み合わせたビット配分など使うことができる。
【００９４】
【発明の効果】
以上の説明からも明らかなように、本発明のディジタル信号処理装置によれば、ディジタル信号の圧縮又は伸長処理を行う処理回路における処理の余裕時間に、当該処理回路の一部又は全体を休止することや、入力信号に適応して圧縮処理を行う際に、処理に必要な時間を算出し、余裕時間が無くなるように処理回路の一部又は全体の動作速度を低下させることや、入力信号に適応して、圧縮処理の一部又は全体を省略及び／又は簡易化することにより、ディジタル信号処理装置の消費電力を低減することができる。これにより、信号処理装置に搭載する電源を小型で軽量で安価にすることができるため、信号処理装置全体を小型で安価にすることができる。また、当該ディジタル信号処理装置を電池により動作させる場合には、従来の信号処理装置より長時間動作が可能な信号処理装置として安価に構成することが出来る。
【図面の簡単な説明】
【図１】本発明に係るディジタル信号処理装置の概略構成を示すブロック回路図である。
【図２】本実施例のビットレート圧縮符号化に使用可能な高能率圧縮符号化エンコーダの一具体例を示すブロック回路図である。
【図３】ビット圧縮の際の直交変換ブロックの構造を表す図である。
【図４】直交変換ブロックサイズ決定回路の概略構成を示すブロック回路図である。
【図５】時間的に隣接する直交変換ブロックの時間的長さの変化と直交変換時に用いるウィンドウ形状との関係を示す図である。
【図６】直交変換時に用いるウィンドウの形状を具体的に示す図である。
【図７】ビット配分演算回路の機能を具体化するブロック回路図である。
【図８】各臨界帯域及びブロックフローティングを考慮して分割された帯域のスペクトルを示す図である。
【図９】マスキングスペクトルを示す図である。
【図１０】最小可聴カーブ、マスキングスペクトルを合成した図である。
【図１１】パワーダウン検出回路の機能を具体化するブロック回路図である。
【図１２】パワーダウン検出回路による各信号のタイミングを示す図である。
【図１３】本実施例の高能率圧縮符号化装置をＤＳＰを用いて構成した場合の概略構成を示す図である。
【図１４】本実施例のビットレート圧縮符号化に使用可能な高能率圧縮符号化デコーダの一具体例を示すブロック回路図である。
【符号の説明】
１・・・・・・・・・・・・光磁気ディスク
２・・・・・・・・・・・・電池
３・・・・・・・・・・・・電源制御回路
１１、１２・・・・・・・・帯域分割フィルタ（ＱＭＦ）
１３、１４、１５・・・・・直交変換回路（ＭＤＣＴ）
１８・・・・・・・・・・・ビット配分算出回路
１９、２０、２１・・・・・ブロックサイズ決定回路
２２、２３、２４・・・・・適応ビット割当符号化回路
３１、３２、３３・・・・・パワーダウン検出回路
５３・・・・・・・・・・・光学ヘッド
５４・・・・・・・・・・・磁気ヘッド
５６・・・・・・・・・・・サーボ制御回路
５７・・・・・・・・・・・システムコントローラ
６１、７５・・・・・・・・ＬＰＦ
６２、８３・・・・・・・・Ａ／Ｄ変換器
６３・・・・・・・・・・・ＡＴＣエンコーダ
６４、７２、８５・・・・・メモリ
６５・・・・・・・・・・・エンコーダ
６６・・・・・・・・・・・磁気ヘッド駆動回路
７１・・・・・・・・・・・デコーダ
７３・・・・・・・・・・・ＡＴＣデコーダ
７４・・・・・・・・・・・Ｄ／Ａ変換器
１４６、１４７、１４８・・復号化回路
１４１、１４２・・・・・・帯域合成フィルタ（ＩＱＭＦ）
１４３、１４４、１４５・・逆直交変換回路（ＩＭＤＣＴ）
２０４・・・・・・・・・・処理時間算出回路
２０５・・・・・・・・・・タイマ回路
２０６・・・・・・・・・・パワーダウン決定回路
２０７・・・・・・・・・・パワーダウン出力制御回路
３０４、３０５、３０６・・パワー算出回路
３０７・・・・・・・・・・メモリ
３０８・・・・・・・・・・変化分抽出回路
３０９・・・・・・・・・・パワー比較回路
３１０・・・・・・・・・・ブロックサイズ１次決定回路
３１１・・・・・・・・・・ブロックサイズ修正回路
３１２、３１３、３１４・・ディレイ回路
３１７・・・・・・・・・・ウィンドウ形状決定回路
７０２・・・・・・・・・・帯域毎のエネルギ算出回路
７０３・・・・・・・・・・畳込みフィルタ回路
７０７・・・・・・・・・・合成回路
７０８・・・・・・・・・・減算器
７１０・・・・・・・・・・許容雑音補正回路
７１２・・・・・・・・・・最小可聴カーブ発生回路
７１３・・・・・・・・・・補正情報出力回路

Claims (8)

1. ディジタル信号を情報圧縮して記録又は圧縮されたデータを伸張して再生するディジタル信号処理装置において、
   ディジタル信号の圧縮又は伸張処理を行う処理回路において実際の圧縮又は伸張処理を行った後、余裕時間が発生した場合に、当該処理回路の一部又は全体を休止することによって、装置の消費電力を低減することを特徴とするディジタル信号処理装置。
2. 実際の圧縮又は伸張処理を行う前に、予め処理時間及び／又は余裕時間を算出し、その余裕時間に処理回路の一部又は全体を休止することによって、装置の消費電力を低減することを特徴とする請求項１記載のディジタル信号処理装置。
3. ディジタル信号を情報圧縮して記録するディジタル信号処理装置において、
   入力信号に適応して圧縮処理を行う際に、この圧縮処理に必要な時間を算出し、余裕時間が無くなるように処理回路の一部又は全体の動作速度を低下させることを特徴とするディジタル信号処理装置。
4. 請求項１、２、３記載のディジタル信号処理装置の機能を合わせもち、
   消費電力を低減する各機能を合わせる割合を、固定或いは入力信号に適応した割合で併用、或いは単独で使用する
   ことを特徴とするディジタル信号処理装置。
5. 装置の主電源が電池で構成されており、その電池の種類、負荷特性、残容量に応じて上記消費電力を低減する各機能を選択又は選択して併用することを特徴とする請求項４記載のディジタル信号処理装置。
6. ディジタル信号を情報圧縮して記録するディジタル信号処理装置において、
   ディジタル信号の圧縮を行う処理回路における実際の圧縮又は伸張処理を行った後、余裕時間が発生した場合に、当該処理回路の一部又は全体を休止することによって、当該装置の消費電力を低減する
   ことを特徴とするディジタル信号処理装置。
7. 入力信号に適応して圧縮の処理ブロックの長さを可変とすると共に、処理ブロックの入力信号の変化及びその他の処理ブロックの入力信号の変化、及び／又はパワー、或いはエネルギ又はピーク情報を基に、当該処理ブロックの長さを決定することを特徴とする請求項６記載のディジタル信号処理装置。
8. 処理ブロックの入力信号の変化及び時間的に処理ブロックの最大より長い時間幅の入力信号により得られる入力信号の変化情報を基に、当該処理ブロックの長さを可変とすることを特徴とする請求項６記載のディジタル信号処理装置。

Images