JP3557385B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3557385B2 JP3557385B2 JP2000199553A JP2000199553A JP3557385B2 JP 3557385 B2 JP3557385 B2 JP 3557385B2 JP 2000199553 A JP2000199553 A JP 2000199553A JP 2000199553 A JP2000199553 A JP 2000199553A JP 3557385 B2 JP3557385 B2 JP 3557385B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- primary winding
- transformer
- output
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する分野】
本発明はスイッチング電源装置の高効率化、小型経済化に関するものである。
【0002】
【従来技術】
MOSFETを用いた同期整流型スイッチング電源装置において、高効率化を実現しようとする時に問題となるのはMOSFETのソース、ドレイン間の電圧が高いものほどオン抵抗が大きく電力損失が大きいため電源の効率が低下するという問題がある。また同期整流回路を構成するMOSFETを一次側スイッチのオフ期間の全期間にわたり駆動することが出来ずこの期間のスイッチング損失が発生することである。
【0003】
本出願人は先に係わる問題を改善したスイッチング電源装置を考案した。(特開平11−262263号)図5はこの回路例を示す。図5においてVINは、入力電源であり2a,2bは入力端子、L1はチョークコイル、Q1,Q2はスイッチ素子(MOSFET)、C1,C2はコンデンサ、T,N1およびNa,Nbは出力トランスとその一次巻き線および二次巻き線部分、Q3,Q4は同期整流MOSFET、L2、Coutはそれぞれ出力フィルタを構成するチョークコイルおよびコンデンサ、16a,16bは出力端子、18は制御回路である。
【0004】
この回路の動作は、一次側スイッチ素子Q1、Q2が交互にオン、オフ(一方のスイッチ素子がオンの時他方のスイッチ素子がオフ)し、出力トランスTを介して同期整流MOSFETQ3,Q4にゲート信号を与え、チョークコイルL2を介して負荷17に給電する。又出力端子の電圧を検出し制御回路18を通して一次側スイッチ素子Q1,Q2のオンオフ比を変えることにより出力電圧Voutの定電圧制御をおこなう。
【0005】
因みに上記回路は昇圧チョッパ回路として入力電源VINからコンデンサC1,C2との直列回路に電力を送り、同時にハーフブリッジ回路の動作によりコンデンサC1,C2の直
列回路から負荷に電力を供給する。
【0006】
この従来回路は同期整流MOSFETQ3,Q4を短いオフ期間を除いて常に駆動することが可能なため、同期整流MOSFETとして耐圧が低くオン抵抗の小さいものが使用でき出力フィルタも小さくできるので高効率のスイッチング電源装置を提供できる。
【0007】
【発明が解決しようとする課題】
本発明は入力部のチョークコイルを不要にし、且つ高効率、小型経済化を図ったスイッチング電源装置を提供するものである。
【0008】
【課題を達成する為の手段】
上記の課題を達成するための本発明のスイッチング電源装置は、直流電圧を受ける入力端子と、第一の一次巻き線N1、第二の一次巻き線N3及び二次巻き線を有する出力トランスTと、該入力端子間に接続される該第二の一次巻き線N3と第一のスイッチ素子Q1との直列回路と、該スイッチ素子Q1の端子間に接続される該出力トランスの該第一の一次巻き線N1とコンデンサC1との直列回路と、該出力トランスの該第一の一次N1の端子間に接続されるスイッチ素子Q2とコンデンサC2の直列回路と、同期整流MOSFETで構成され該出力トランスの該二次巻き線に接続される整流回路と、該整流回路に接続されるフィルタ回路と、出力端子と、該出力端子の出力電圧を検出して該第一のスイッチ素子Q1と第二のスイッチ素子Q2を交互にオン、オフ制御する制御回路を有することを特徴とする。
【0009】
【実施の態様】
図1は本発明の一実施例回路図で従来例と同一符号は同等部分を示す。本発明は従来例と対比して明確なように入力チョークコイルL1を省き出力トランスTに第二の一次巻き線N3を設け、該一次巻き線N1,N3の励磁インダクタンスを利用するようにしたものである。
【0010】
図1においてVINは入力電源であり、2a,2bは入力端子であり、Q1とQ2はそれぞれ第一と第二のスイッチ素子であり、C1とC2はそれぞれ第一と第二のコンデンサであり、TとNSとNCとNaとNbは、それぞれトランスとその第一の一次巻き線部分、第二の一次巻き線部分、第一の二次巻き線部分、第二の二次巻き線部分であり、Q3とQ4は、それぞれ第一の同期整流MOSFET、第二の同期整流MOSFETであり、LとCoutはそれぞれ出力フィルタを構成しているチョークコイ
ルと第三のコンデンサであり、16a,16bは出力端子であり、17は負荷であり、18は制御回路である。
【0011】
次に、図1の回路動作を、その各部の電圧と電流の波形である図2を用いて説明する。図2においてT31はスイッチ素子の動作周期、Ton31は第一のスイッチ素子Q1がオンの期間、Ton32は第二のスイッチ素子がオンの期間、Toff31とToff32は第一と第二のスイッチ素子の両方がオフの期間であるが、このToff31とToff32スイッチ素子Q1とQ2とが同時にオンして第一と第二のコンデンサC1とC2の直列回路が短絡するのを防ぐための期間であり、スイッチ素子Q1とQ2のスイッチング時の遅れ時間などを考慮して、必要最小限の値で良い。また、Vgs(Q1)とVgs(Q2)は、それぞれスイッチ素子Q1とQ2のゲート駆動電圧波形である。
これらの波形からわかるように、第一のスイッチ素子Q1と第二のスイッチ素子Q2は、Toff31とToff32の短い期間を除いて、一方がオンの期間に他方はオフし、他方がオンの期間に一方はオフするように制御し、動作周期T31に対する一方のスイッチ素子のオン期間の比率(デューティサイクル)を変化させることによって、出力電圧Voutの定電圧制御を行う。
【0012】
次に図2において、I(N3)とV(N3)はトランスTの第二の一次巻き線N3を流れる電流と、その端子間電圧であり、I(N1)とV(N1)はトランスTの第一の一次巻き線N1を流れる電流と、その端子間電圧であり、I(Q1)とI(Q2)はそれぞ
れ第一と第二のスイッチ素子Q1とQ2を流れる電流であり、Vds(Q3)とVds(Q4)はそれぞれ第一と第二の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であり、V(R)はR点の電圧であり、I(L)は出力フィルタのチョークコイルLを流れる電流である。
【0013】
次に、図2の各部の電圧電流波形について説明をする。まず、第一のスイッチ素子Q1がオンの期間(Ton31)には、トランスTの第二の一次巻き線N3には、I(N3)で示すような電流が入力電源VINから第一のスイッチ素子Q1に向かって流れている。この電流の傾きは、入力電源VINの電圧をVa、トランスTの第二の一次巻き線N3のインダタンスをLN3とすると、Va/(LN3と、出力フィルタのチョークコイルLのインダクタンス値の一次側換算値との並列した値)の値を持つ。一方トランスTの第一の一次巻き線N1には、I(N1)で示すような電流が、第一のコンデンサC1から、第一のスイッチ素子Q1に向かって流れている。(この期間に流れる電流の向きをプラスとする。)これらトランスTの第一の一次巻き線N1と第二の一次巻き線N3をそれぞれ流れる電流の合計値は、出力フィルタのチョークコイルLを流れる電流を、トランスTの巻き数比でトランスの一次側に換算した値に、トランスTの第一の一次巻き線N1と第二の一次巻き線N3それぞれの励磁電流を加えたものである。そこで第一のスイッチ素子Q1には、トランスTの第一の一次巻き線N1を流れる電流と、第二の一次巻き線N3を流れる電流の和が流れる。これは、図2のI(Q1)に示すような電流波形になる。
【0014】
次に、第二のスイッチ素子Q2がオンの期間(Ton32)には、トランスTの第二の一次巻き線N3にI(N3)で示すような電流が入力電源VINから第二のスイッチ素子Q2に向かって流れている。この電流の傾きは入力電源VINの電圧をVa、トランスTの第二の一次巻き線N3のインダタンスをLN3、第一と第二のコンデンサC1とC2との直列回路の持つ電圧をVbとすると、(Va−Vb)/(LN3と、出力フィルタのチョークコイルLのインダクタンス値の一次側換算値との並列した値)の値を持つ。また、この時に、トランスTの第二の一次巻き線N3を流れる電流は、第二のスイッチ素子Q2を通り、第二のコンデンサC2、第一のコンデンサC1入力電源VINを通って、トランスTの第二の一次巻き線N3に戻る経路で流れる。一方、この第二のスイッチ素子Q2がオンの期間(Ton32)には、トランスTの第一の一次巻き線N1に、I(N1)で示すような電流が流れている。これは、第二のコンデンサC2から、第二のスイッチ素子Q2を通り、トランスTの第一の一次巻き線N1を通って、第二のコンデンサC2に戻る経路で
流れている。このトランスTの第一の一次巻き線N1を流れる電流の値は、第一のスイッチ素子Q1がオンの期間(Ton31)と同じように、出力フィルタのチョークコイルLを流れる電流を、トランスTの巻き数比でトランスの一次側に換算した電流に、トランスTの第一の一次巻き線N1と第二の一次巻き線N3それぞれの励磁電流を加えたものである。
そこで、第二のスイッチ素子Q2がオンの期間には、トランスTの第二の一次巻き線N3を流れる電流I(N3)は、第二のスイッチ素子Q2のソースからドレイン端子に向かって流れ、
トランスTの第一の一次巻き線N1を流れる電流I(N1)は、前記のI(N3)と逆向きに、第二のスイッチ素子Q2のドレイン端子からソース端子に向かって流れるので、第二のスイッチ素子Q2には、前記のトランスTの第二の一次巻き線N3を流れる電流I(N3)と、トランスTの第一の一次巻き線N1を流れる電流I(N1)の差の電流が流れる。これは、図2のI(Q2)に示すような電流波形となる。
【0015】
次に、図2のV(N1)はトランスTの第一の一次巻き線N1の端子間電圧を示しているが、この波形の、Ton31の期間の電圧は、第一のスイッチ素子Q1がオンしているので第一のコンデンサC1の端子間電圧に相当し、Ton32の期間の電圧は第二のスイッチ素子Q2がオンしているので第二のコンデンサC2の端子間電圧に相当する。Vds(Q3)とVds(Q4)は、それぞれ図2の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であり、これらの電圧は、それぞれ他方の同期整流MOSFETのゲート駆動電圧となっている。また、V(R)はR点の電圧波形であり、I(L)は出力フィルタのチョークコイルLを流れる電流波形である。また、これらのVds(Q3)とVds(Q4)の波形は、それぞれTon31の期間とTon32の期間のトランスTの第一の一次巻き線N1の端子間電圧V(N1)と、第二の一次巻き線N3の端子間電圧V(N3)を、トランスTの第一の一次巻き線N1、および第二の一次巻き線N3と第一の二次巻き線部分Na(または第二の二次巻き線部分Nb)の巻き数比で変換した電圧であり、R点の電圧V(R)は、前記Vds(Q3)とVds(Q4)の電圧波形を加えた波形である。
【0016】
V(R)の波形の中で、Voutは出力端子(16a、16b)での出力電圧を示しており、このR点の電圧V(R)と出力電圧Voutが、出力フィルタのチョークコイルLの端子間に印加されて、I(L)に示すようなリプル電流が流れ、そのリプル電流値と、出力フィルタの第三のコンデンサCoutの等価直列抵抗との積で、およそ決定される値のリプル電圧が、出力電圧に発生する。
【0017】
以上の説明から明らかなように、図1の実施例は、図2のVds(Q3)とVds(Q4)で示すところの、同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧が、Ton31とTon32の短い期間を除いて、常にどちらか一方に発生しているので、同期整流MOSFETを駆動できない期間が長くなってしまうという問題が無い。また、Vds(Q3)とVds(Q4)の波形からもわかるように、同期整流MOSFET、Q3とQ4に印加される電圧波形は矩形波であるために、その電圧は異常に上昇することが無く、低耐圧でオン抵抗の小さい同期整流MOSFETを使うことができる。
【0018】
次に、図3は、図1のデューティサイクル(主スイッチQ1の動作周期に対するオン期間の比率)に対する出力電圧の特性について説明する。図1において、入力電源VINの電圧を
Va、第一と第二のスイッチ素子、Q1とQ2のデューティサイクル(スイッチ素子の動作周期に対するオン期間の比率)をそれぞれD、1−Dとし、第一と第二のコンデンサC1とC2の端子間電圧をそれぞれV(C1)、V(C2)とし、トランスTの第一の一次巻き線N1,第二の一次巻き線N3と第一の二次巻き線部Na(または第二の二次巻き線Nb)との巻き数比をN:1とし、第一と第二の同期整流MOSFET、Q3とQ4のそれぞれのドレイン・ソース間電圧をVds(Q3)、Vds(Q4)とし、出力端子(16a、16b)での出力電圧をVoutとすると、次式が成り立つ。
【0019】
【数1】
(ただし、これ以降の数値解析において、第一と第二のスイッチ素子Q1,Q2および、第一と第二の同期整流MOSFET、Q3とQ4での導通時の電圧降下と、第一と第二のスイッチ素子Q1、Q2がともにオフしているToff31とToff3
2の期間は、非常に小さいものとして無視する。)
【0020】
また、トランスTのコア(磁性体)の動作に関して、第一のスイッチ素子Q1がオンの期間に励磁される量は、第二のスイッチ素子Q2がオンの期間にリセットされる量と等しいので、次式が成り立つ。
【0021】
【数2】
数1と数2から次式が導かれる。
【0022】
【数3】
【0023】
【数4】
【0024】
また、第一と第二の同期整流MOSFET、Q3とQ4の、オフしている時のドレイン・ソース間電圧は、それぞれ第一と第二のコンデンサC1とC2の端子電圧を、トランスTの巻き数比で変換した電圧であるので次式が成り立つ。
【0025】
【数5】
【0026】
【数6】
【0027】
また、出力端子(16a、16b)での出力電圧は、R点の電圧を出力フィルタで平均化した値であり、このR点の電圧は、前記の第一と第二の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であるVds(Q3)とVds(Q4)とを加えた電圧であるので、スイッチング周期をToとすると次式が成り立つ。
【0028】
【数7】
【0029】
数7より、図1の回路においては、出力電圧Voutは、デューティサイクルD(主スイッチQ1の動作周期に対するオン期間の比率)に比例することがわかり、これを図示すると図3のようになる。
【0030】
ここで、図3の出力特性は、比例特性となっているので、入出力が定格の条件でデューティサイクルを0.5に設定することが可能であり、この時、第一と第二の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であるVds(Q3)とVds(Q4)は、数5と数6からもともにVa/Nになることがわかる。そこで、入出力条件の変化に対しても、矩形波のままで、この値を中心として変化するので、従来回路例のように、同期整流MOSFETとして特に耐圧が大きくオン抵抗の大きいも
のを使う必要がない。さらに、Vds(Q3)とVds(Q4)の電圧が同じであるいうことは(実際にはトランスTの巻き数が整数であるので若干ずれる)、R点での電圧V(R)の変化が非常に小さいということであり、Ton31の期間の電圧と、T
on32の期間の電圧が、同じか、または異なっていても、その差が非常に小さいために、その結果として、出力フィルタのチョークコイルLが小さくなり、このチョークコイルLでの電力損失が少なくなって、スイッチング電源の効率を高くすることができる。(実際には入出力条件の変動も見込んで出力フィルタを設計するが、それでもかなり小さくすることができる。)以上の解析結果は、実験によっても、その妥当性が確認されている。
【0031】
また、図2のI(N1)は、トランスTの第一の一次巻き線N1を流れる電流を示しているが、一般的にトランスTは漏れインダクタンスを持っているため、両方のスイッチ素子がオフ
している期間であるToff31とToff32とを妥当に調整することによって、この漏れインダクタンスを流れていた電流が、一方のスイッチ素子がオフした後で、他方のスイッチ素子がオンする前に、この他方のスイッチ素子のドレイン・ソース間の寄生容量を放電させ、いわゆるZVSの動作をさせることができる。その結果、スイッチ素子のドレイン・ソース間の寄生容量に蓄えられたエネルギーを回収することができて、スイッチング電源の効率を上げることができる。
【0032】
以上の説明から明らかなように、図1の回路においては、同期整流MOSFET、Q3とQ4をToff31とToff32の短い期間を除いて、常にどちらか一方を駆動しており(出力フィルタのチョークコイルLを流れる電流が流れる側の同期整流MOSFETを駆動している)、それらのドレイン・ソース間電圧が低いので、耐圧が小さくオン抵抗が小さいものを使用でき、出力フィルタは小さくできるので、そこでの電力損失
も少ない。その結果として高効率のスイッチング電源装置を作ることができる。
【0033】
また、図1の回路図において、第一と第二のスイッチ素子、Q1とQ2は、NチャネルMOSFETを用いているが、これらはどちらか一方、または両方ともPチャネルMOSFETを用いた場合にも、回路動作は全く同じである。また、前記の第一と第
二のスイッチ素子、Q1とQ2は、MOSFETに限定することなく、たとえばIGBTを用いても、回路動作は全く同じである。更に、図1の回路図において、トランスTの二次巻き線NaまたはNbに接続される整流回路は整流素子2個による全波整流回路になっているが、これはこの構成に限定されるものではなく、2個の整流素子のうち1個オフリーホイル用として用いた半波整流回路でも同様の効果が得られるし、また、整流素子4個でブリッジ型に構成した全波整流回路でも同様の効果が得られる。
【0034】
次に、図1の回路図において、第一と第二の同期整流MOSFET、Q3とQ4のドライブ方法について述べる。図1の回路図における第一と第二の同期整流MOSFET、Q3とQ4は、それぞれ他方の同期整流MOSFETのドレイン・ソース
間電圧によってゲート端子を駆動しているが、このゲート端子の駆動方法は、図1に示した方法に限らず、トランスTの巻き線から得られる電圧であれば、同様な効果が得られる。同期整流MOSFETの他の駆動方法の一例を図4に示す。ここで、同期整流MOSFETの駆動方法に関して、図5の回路動作は、図2の回路動作と、まったく等価である。
【0035】
【発明の効果】
以上の説明から明らかなように、本発明回路においては、同期整流MOSFET、Q3とQ4を、Toff31とToff32の短い期間を除いて、常に駆動することが可能であり、同期整流MOSFET、Q3とQ4としては耐圧が小さくオン抵抗が小さいものを使用でき、出力フィルタも小さくすることができる。その結果として高効率のスイッチング電源装置を作ることができる。これは、通信等で出力電圧が低く(たとえば3.3V出力以下)出力電流の大きい高効率なスイッチング電源を作る時に効果が大きい。
【図面の簡単な説明】
【図1】:本発明の一実施例回路図
【図2】:図1の各部電圧電流波形図
【図3】:本発明実施例の出力電圧特性図
【図4】:本発明の実施例に適用する駆動回路の他の実施例
【図5】:従来回路図
【符号の説明】
VIN :入力電源
Q1,Q2:スイッチ素子(MOSFET)
Q3,Q4:同期整流MOSFET
C1,C2:コンデンサ
T :トランス
N1 :第一の一次巻き線
N3 :第二の一次巻き線
L :チョークコイル
18 :制御回路
Claims (1)
- 直流電圧を受ける入力端子2a,2bと、第一の一次巻き線N1、第二の一次巻き線N3及び二次巻き線Na,Nbを有する出力トランスTと、該入力端子間に接続される該一次巻き線N3と、第一のスイッチ素子Q1との直列回路と、
該スイッチ素子Q1の端子間に接続される該一次巻き線N1とコンデンサC1との直列回路と、該一次巻き線N1の端子間に接続される第二のスイッチ素子Q2とコンデンサC2の直列回路と、同期整流MOSFETQ3,Q4で構成され該出力トランスの該二次巻き線に接続される整流回路と、該整流回路に接続されるフィルタ回路と、出力端子と、該出力端子の出力電圧を検出して該第一のスイッチ素子と該第二のスイッチ素子を交
互にオン、オフ制御する制御回路18を有することを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000199553A JP3557385B2 (ja) | 2000-06-30 | 2000-06-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000199553A JP3557385B2 (ja) | 2000-06-30 | 2000-06-30 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002017085A JP2002017085A (ja) | 2002-01-18 |
JP3557385B2 true JP3557385B2 (ja) | 2004-08-25 |
Family
ID=18697545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000199553A Expired - Fee Related JP3557385B2 (ja) | 2000-06-30 | 2000-06-30 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3557385B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109257031B (zh) * | 2018-08-01 | 2021-03-30 | 电子科技大学 | 一种基于多mos管串联的精确幅度高压方波产生电路 |
-
2000
- 2000-06-30 JP JP2000199553A patent/JP3557385B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002017085A (ja) | 2002-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3673075B2 (ja) | スイッチング電源装置 | |
US7596007B2 (en) | Multiphase DC to DC converter | |
US7778048B2 (en) | Switching power supply apparatus | |
US8169796B2 (en) | Isolated switching power supply apparatus | |
US7289338B2 (en) | Input to output isolated DC-DC converter | |
US20080031027A1 (en) | Method and Apparatus for Reducing Body Diode Conduction of Synchronous Rectifiers | |
KR20060083162A (ko) | 다출력형 dc-dc 컨버터 | |
WO2005025043A1 (ja) | 同期整流型dc−dcコンバータ | |
JP4136342B2 (ja) | スイッチング電源装置およびこのスイッチング電源装置に設けるトランス | |
US6252383B1 (en) | Buck and boost power converters with non-pulsating input and output terminal currents | |
JP4689648B2 (ja) | スイッチング電源装置 | |
CN115296547A (zh) | Llc谐振变换器、电源电路及其产生输出电压的方法 | |
EP0954089A2 (en) | Resonance type switching power source | |
JPH07322613A (ja) | 電圧共振コンバータ | |
JP4434011B2 (ja) | 直流変換装置 | |
JP3790256B2 (ja) | スイッチング電源装置の制御方法 | |
JPH07298610A (ja) | スイッチング電源装置 | |
JP3557385B2 (ja) | スイッチング電源装置 | |
JP2003189622A (ja) | スイッチング電源装置 | |
JP2000023455A (ja) | 共振型スイッチング電源 | |
US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
JP2007124759A (ja) | 直流変換装置 | |
JP2003092876A (ja) | スイッチング電源装置 | |
JP6394823B2 (ja) | 電力変換装置 | |
JP2003092885A (ja) | スイッチング電源装置用入力整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |