JP3556643B2 - 光半導体装置、光半導体装置の製造方法 - Google Patents
光半導体装置、光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3556643B2 JP3556643B2 JP2002046378A JP2002046378A JP3556643B2 JP 3556643 B2 JP3556643 B2 JP 3556643B2 JP 2002046378 A JP2002046378 A JP 2002046378A JP 2002046378 A JP2002046378 A JP 2002046378A JP 3556643 B2 JP3556643 B2 JP 3556643B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor device
- semiconductor chip
- semiconductor package
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光半導体チップが配設され、光半導体チップにより光ファイバなどの光学部品への／からの光情報の入出力を行なう光半導体装置および光半導体装置の製造方法に係り、特に、光半導体チップの配設位置精度を向上するのに適する光半導体装置および光半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光半導体チップが配設された光半導体装置の例について図４を参照して説明する。図４は、従来の光半導体装置の模式的な構成の例を示す図である。
【０００３】
図４（ａ）に示すように、この光半導体装置７０は、光半導体チップとして発光ダイオード７３とフォトダイオード７４とが配設されたものである。発光ダイオード７３は光出力を行なうものであり、フォトダイオード７４は光入力を行なうものである。これらの光入出力は、後述する外囲器を介して配設面に対向して位置される光ファイバに対してまたは光ファイバからなされる。
【０００４】
発光ダイオード７３とフォトダイオード７４とは、例えばセラミック製の半導体パッケージ７１に接着層を介して接着され、半導体パッケージ７１側との電気的な接続がボンディングワイヤ７５によりなされる。ボンディングワイヤ７５は、半導体パッケージ７１中の配線を介して外部接続用の導電ピン７６に電気的接続される。なお、符号７２は、光半導体チップ配設面に蓋をするときに受け側となる金属製の枠体である。
【０００５】
図４（ｂ）は、図４（ａ）におけるＦ−Ｆａの矢視図である。また、図４（ｃ）は、図４（ａ）におけるＧ−Ｇａ断面図である。図４（ｃ）に示すように、ボンディングワイヤ７５は、半導体パッケージ７１中の配線（層配線７７と層間接続７８）を介して導電ピン７６に電気的接続される。このような、半導体パッケージ７１中の配線構造は、例えば、多層体の焼成前のセラミック中にあらかじめこのような配線構造を形成しておき、その後焼き固めることにより得られる。
【０００６】
以上のような光半導体装置７０においては、半導体パッケージ７１に対する光半導体チップ（発光ダイオード７３、フォトダイオード７４）の配設位置精度を確保する必要がある。具体的には、図４（ａ）に示すように、例えば、半導体パッケージ７１の上側外形側面の左端部Ｑ１を原点としかつＱ１−Ｑ２方向をｘ方向基準として、発光ダイオード７３は座標（ｘ１、ｙ）の位置に、フォトダイオード７４は座標（ｘ２、ｙ）の位置に、それぞれある程度精度をもって配設される。これは、外囲器を介して接続される光ファイバの光軸との位置合わせをする必要からである。配設位置精度が確保されないと光ファイバーの光軸とずれが生じ実用に供し得ない。
【０００７】
外囲器と光半導体装置７０との関係を図５を参照して説明する。図５は、光半導体装置７０を光コネクタを兼ねる外囲器８１に装着し固定した構成を示す図であり、すでに説明した部位には同一の番号を付してある。
【０００８】
同図（ａ）に示すように、外囲器８１には、光半導体装置７０の光半導体チップ配設面にほぼ垂直に光が入出射するための貫通孔がある。貫通孔の上部および周囲は相補的形状の光コネクタが接続されるための凹部８１ａとなっている。図５（ｂ）は、図５（ａ）の上方からみた平面図である。
【０００９】
図５からわかるように、光半導体装置７０の外形と一定の関係で外囲器８１が配されることになるので、必然的に、光半導体装置７０内における光半導体チップの配設位置は所定の座標になければならない。
【００１０】
光半導体装置７０内における光半導体チップの配設を所定位置にしてこれを製造するためには、例えば、図６に示すような方法が採られている。同図は、光半導体装置における光半導体チップの配設方法を説明する図である。
【００１１】
光半導体チップが配設されるべき半導体パッケージ７１をマウンタの基準面９１に載置する。基準面９１に載置された半導体パッケージ７１は、基準面９１に対向する位置に設けられ、基準面９１に焦点を合わせられた撮像カメラ９２により撮像される。撮像カメラ９２により捉えられた像から半導体パッケージ７１の外形上の一点Ｑ１（およびＱ２）の座標を認識する。この座標を基準として、マウンタの例えばアームにより所定位置に光半導体チップを配設する。よって、この配設に接着を伴わせることにより、光半導体装置７０内において光半導体チップを所定位置に固定することができる。
【００１２】
なお、上記で、基準面９１には、導電ピン７６を多数のピン片の形で有するリードフレームがあらかじめ置かれており、撮像カメラ９２で捉えられた像によりこのリードフレームに対する半導体パッケージ７１の位置合わせも同時に行なわれる。したがって、基準面９１は実際にはリードフレームの面と考えることもできる。
【００１３】
【発明が解決しようとする課題】
図６に示したような光半導体チップの配設方法は、撮像カメラ９２が捉える像の品質が問題となる。すなわち、撮像カメラ９２は、基本的には、基準面９１に焦点を合わせこれを見ているものであり、半導体パッケージ７１のＱ１点の像は多少ピントずれで捉えられる。よって、Ｑ１点の座標認識は、精度の点でなお難があり、したがって、このようにして認識されたＱ１点などの座標を基準に光半導体チップが配設されると、その配設位置精度は一定の水準よりよくはならない。
【００１４】
本発明は、上記した事情を考慮してなされたもので、光半導体チップが配設され、光半導体チップにより光ファイバなどの光学部品への／からの光情報の入出力を行なう光半導体装置および光半導体装置の製造方法において、光半導体チップの配設位置精度を向上することが可能な光半導体装置および光半導体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る光半導体装置は、光半導体チップと、前記光半導体チップへの／からの光の入出射方向にほぼ垂直の面を有し、前記垂直の面に前記光半導体チップが配設された半導体パッケージとを具備し、前記半導体パッケージは、前記光半導体チップが配設された面にほぼ垂直方向の外形側面が、前記外形側面同士の形成する辺の付近で前記辺の一部とともに後退していることを特徴とする。
【００１６】
すなわち、光半導体チップが配設された面にほぼ垂直方向の外形側面が、外形側面同士の形成する辺の付近でその辺の一部とともに後退しているので、光半導体チップが配設された面に対向する側から半導体パッケージを見ると、最外形は、後退していない部分になる。後退していない部分は、距離的に底面側により近い部分とすることができるので、底面を基準面に載置した場合に半導体パッケージの外形を精度よく（ピントずれなく）捉えることができる。したがって、光半導体チップの配設位置精度を向上することが可能である。
【００１７】
また、本発明に係る光半導体装置の製造方法は、光半導体チップが配設され得る配設面と前記配設面にほぼ平行な底面とを有し、前記配設面にほぼ垂直方向の外形側面が前記外形側面同士の形成する辺の付近で前記辺の一部とともに後退している光半導体被配設体を、前記底面を下にして基準面に載置するステップと、前記載置された光半導体被配設体の前記配設面を前記配設面に対向する方向から撮像するステップと、前記撮像された光半導体被配設体における前記外形側面同士の形成する前記辺の前記基準面への投影位置を認識するステップと、前記認識された投影位置を基準に光半導体チップを前記載置された光半導体被配設体に配設するステップとを具備することを特徴とする。
【００１８】
すなわち、光半導体チップが配設された面にほぼ垂直方向の外形側面が、外形側面同士の形成する辺の付近でその辺の一部とともに後退している光半導体被配設体を用意し、これを、光半導体チップが配設された面に対向する側から撮像する。ここで、後退していない部分は、距離的に底面側により近い部分とすることができるので、光半導体被配設体の外形を精度よく（ピントずれなく）捉えることができる。したがって、光半導体チップの配設位置精度を向上することが可能である。
【００１９】
【発明の実施の形態】
本発明の実施態様として、前記後退している外形側面に係る前記辺は２箇所である。これにより、基準座標の原点に加え基準軸を精度よく捉えることができる。よって、なお、光半導体チップの配設位置精度を向上することが可能である。
【００２０】
また、本発明の実施態様として、前記光半導体チップは、発光ダイオードおよび／またはフォトダイオードである。発光ダイオードとフォトダイオードとを両方ひとつの半導体パッケージに配設する場合、それらのうち一方のみ半導体パッケージに配設する場合のいずれも本発明は有用なものである。
【００２１】
また、本発明の実施態様として、前記半導体パッケージの前記外形側面は、前記光半導体チップへの／からの光の入出射方向に傾いている。外形側面が光半導体チップへの／からの光の入出射方向に傾いていると、側面の後退している部分を最上面に達して形成する必要がなくなる。すなわち、前記半導体パッケージは、前記半導体パッケージの前記外形側面に囲まれて構成される上面を有し、前記上面は、ほぼ長方形である。このような態様でも、光半導体チップが配設された面に対向する側から半導体パッケージを見たときに、最外形として後退していない部分を捉えることができる。また、側面の後退している部分を最上面に達して形成しないので、半導体パッケージの上面に配設される金属枠体の配置などに制約を課す必要がなくなる。
【００２２】
また、本発明の実施態様として、前記半導体パッケージは、セラミックを有する。本発明は、半導体パッケージとしての材質によらず適用でき、したがって光半導体チップ用のパッケージとして多用されるセラミックにおいて同様である。
【００２３】
以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る光半導体装置の模式的な構成を示す図である。
【００２４】
図１（ａ）に示すように、この光半導体装置１０は、光半導体チップとして発光ダイオード１３とフォトダイオード１４とが配設されたものである。発光ダイオード１３は光出力を行なうものであり、フォトダイオード１４は光入力を行なうものである。これらの光入出力は、外囲器を介して配設面に対向して位置される光ファイバに対してまたは光ファイバからなされる。
【００２５】
発光ダイオード１３とフォトダイオード１４とは、例えばセラミック製の半導体パッケージ１１（光半導体被配設体）に接着層を介して接着され、半導体パッケージ１１側との電気的な接続がボンディングワイヤ１５によりなされる。ボンディングワイヤ１５は、半導体パッケージ１１中の配線を介して外部接続用の導電ピン１６に電気的接続される。なお、符号１２は、光半導体チップ配設面に蓋をするときに受け側となる金属製の枠体である。
【００２６】
ここで、半導体パッケージ１１は、上側外形側面の両端Ｐ１、Ｐ２付近において外形側面の一部が後退して形成されている。図１（ａ）において後退部２１、２２の部分である。
【００２７】
図１（ｂ）は、図１（ａ）におけるＡ−Ａａの矢視図である。この図からわかるように、半導体パッケージ１１には後退部２１が形成されているので、半導体パッケージ１１の外形であるＰ１点は、半導体パッケージ１１の底面に距離的に近いところに存在する。これは、後退部２２に関するＰ２点についても同様である。
【００２８】
図１（ｃ）は、図１（ａ）におけるＢ−Ｂａ断面図である。図１（ｃ）に示すように、ボンディングワイヤ１５は、半導体パッケージ１１中の配線（層配線１７と層間接続１８）を介して導電ピン１６に電気的接続される。このような、半導体パッケージ１１中の配線構造は、例えば、多層体の焼成前のセラミック中にあらかじめこのような配線構造を形成しておき、その後焼き固めることにより得られる。
【００２９】
以上説明の光半導体装置１０は、図１（ａ）に示すように、例えば、半導体パッケージ１１の上側外形側面の左端部Ｐ１を原点としかつＰ１−Ｐ２方向をｘ方向基準として、発光ダイオード１３を座標（ｘ１、ｙ）の位置に、フォトダイオード１４を座標（ｘ２、ｙ）の位置に、それぞれ従前より精度をもって配設させたものである。これを図２を参照して説明する。同図は、図１で説明した光半導体装置１０における光半導体チップ（発光ダイオード１３、フォトダイオード１４）の配設方法を説明する図である。
【００３０】
まず、配設の手順を一通り説明するに、光半導体チップが配設されるべき半導体パッケージ１１をマウンタの基準面９１に載置する。基準面９１に載置された半導体パッケージ１１は、基準面９１に対向する位置に設けられ、基準面９１に焦点を合わせられた撮像カメラ９２により撮像される。撮像カメラ９２により捉えられた像から半導体パッケージ１１の外形上の一点Ｐ１（およびＰ２）の座標を認識する。この座標は、基準面９１へのＰ１点（およびＰ２点）の投影位置である。この座標を基準として、マウンタの例えばアームによりｘ１、ｘ２、ｙで特定される所定位置に光半導体チップを配設する。
【００３１】
ここで、Ｐ１点（およびＰ２点）は、基準面９１に距離的に近いところにあり、基準面９１に焦点が合わせられた撮像カメラ９２による撮像でもピントずれの少ない像が得られる。したがって、Ｐ１点（およびＰ２点）の座標認識の精度が向上し、この精度向上の位置が基準となって光半導体チップ（発光ダイオード１３、フォトダイオード１４）が配設され得るわけである。
【００３２】
なお、上記で、基準面１１に導電ピン１６を多数のピン片の形で有するリードフレームがあらかじめ置いておくと、撮像カメラ９２で捉えられた像によりこのリードフレームに対する半導体パッケージ１１の位置合わせも同時に行なわれ得る。したがって、この場合には、基準面９１はリードフレームの面としてもよい。
【００３３】
また、上記の実施形態では、半導体パッケージ１１の外形側面のうち、外形側面同士の形成する辺の付近で辺の上側一部を含む部分が後退している一例として、図１（ａ）、（ｂ）に示すように、断面がＬ字状の部材の形に後退している例を示したが、後退させる形状はこれに限らない。基準面９１に対向する方向から、基準面９１（または半導体パッケージ１１の底面）との距離が小さく改善されたＰ１点を撮像することができればよいからである。例えば、断面が直角二等辺三角形の角柱状となるよう後退させてもよい。
【００３４】
なお、半導体パッケージ１１の、上記のような種々に後退を伴った形状は、一旦、後退を伴わない形状で形成した後、研磨等の機械的加工、エッチング等の化学的・物理的加工などを用いて得ることができる。または、後退を伴った形状にあらかじめ成形する（特に樹脂の場合）、積層する積層素材の形状をあらかじめ後退した形状を伴ったものにする（特にセラミックの場合）などの方法を用いてもよい。
【００３５】
また、上記の説明では、２箇所の端部Ｐ１、Ｐ２において外形側面同士の形成する辺の付近で辺の一部を含む部分が後退している例を述べたが、１箇所のみの後退の場合でも、少なくとも従前よりは半導体パッケージ１１の位置認識精度は向上する。したがって、その分だけ、光半導体チップ（発光ダイオード１３、フォトダイオード１４）の配設位置精度を改善できる。
【００３６】
次に、本発明の別の実施形態を図３を参照して説明する。図３は、本発明の別の実施形態に係る光半導体装置の模式的な構成を示す図であり、すでに説明した部分と同一のものには同一の番号を付してある。
【００３７】
図３に示すように、この実施形態に係る光半導体装置１０ａは、半導体パッケージ１１ａの外形側面が、フォトダイオード１４への光の入射方向または発光ダイオード１３から光の出射方向に傾いて形成されている。そして、半導体パッケージ１１ａの外形側面のうち、外形側面同士の形成する辺の付近で辺の一部を含む部分が後退していること自体は、図１で説明した形態と同じである。それが図３（ａ）、（ｂ）において後退部３１、３２の部分である。しかし、この形態では、図３（ｂ）に示すように、その後退が半導体パッケージ１１ａの上面には達していない。
【００３８】
これは、半導体パッケージ１１ａの外形側面が、フォトダイオード１４への光の入射方向または発光ダイオード１３から光の出射方向に傾いて形成されていることにより、後退を上面に達して形成しなくても、光半導体チップの配設面に対向する方向から、基準面との距離が小さく改善されたＰ１点（およびＰ２点）を撮像することができるからである。
【００３９】
したがって、基準面との距離が小さく改善されたＰ１点（およびＰ２点）を撮像することによって、図１に示した実施形態と同様の効果を得ることができる。また、外壁の後退を半導体パッケージ１１ａの上面に達して形成する必要がないので、半導体パッケージ１１ａの上面は従来と同様に長方形のままである。よって、半導体パッケージ１１ａの上面に配設される金属の枠体１２の配置などに制約を課す必要がない。
【００４０】
そのほかの事項、例えば、後退させる形状、後退形状の形成方法、後退させる箇所数などについては図１に示した実施形態と同様である。
【００４１】
【発明の効果】
以上詳述したように、本発明によれば、光半導体チップが配設された面にほぼ垂直方向の外形側面が、外形側面同士の形成する辺の付近でその辺の一部とともに後退しているので、光半導体チップが配設された面に対向する側から半導体パッケージを見ると、最外形は、後退していない部分になる。後退していない部分は、距離的に底面側により近い部分とすることができるので、底面を基準面に載置した場合に半導体パッケージの外形を精度よく（ピントずれなく）捉えることができる。したがって、光半導体チップの配設位置精度を向上することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る光半導体装置の模式的な構成を示す図。
【図２】図１で説明した光半導体装置１０における光半導体チップ（発光ダイオード１３、フォトダイオード１４）の配設方法を説明する図。
【図３】本発明の別の実施形態に係る光半導体装置の模式的な構成を示す図。
【図４】従来の光半導体装置の模式的な構成の例を示す図。
【図５】図４における光半導体装置７０を光コネクタを兼ねる外囲器８１に装着し固定した構成を示す図。
【図６】従来の光半導体装置における光半導体チップの配設方法を説明する図。
【符号の説明】
１０、１０ａ…光半導体装置 １１、１１ａ…半導体パッケージ １２…枠体１３…発光ダイオード １４…フォトダイオード １５…ボンディングワイヤ１６…導電ピン １７…配線層 １８…層間接続 ２１、２２、３１、３２…後退部 ９１…基準面 ９２…撮像カメラ
【発明の属する技術分野】
本発明は、光半導体チップが配設され、光半導体チップにより光ファイバなどの光学部品への／からの光情報の入出力を行なう光半導体装置および光半導体装置の製造方法に係り、特に、光半導体チップの配設位置精度を向上するのに適する光半導体装置および光半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光半導体チップが配設された光半導体装置の例について図４を参照して説明する。図４は、従来の光半導体装置の模式的な構成の例を示す図である。
【０００３】
図４（ａ）に示すように、この光半導体装置７０は、光半導体チップとして発光ダイオード７３とフォトダイオード７４とが配設されたものである。発光ダイオード７３は光出力を行なうものであり、フォトダイオード７４は光入力を行なうものである。これらの光入出力は、後述する外囲器を介して配設面に対向して位置される光ファイバに対してまたは光ファイバからなされる。
【０００４】
発光ダイオード７３とフォトダイオード７４とは、例えばセラミック製の半導体パッケージ７１に接着層を介して接着され、半導体パッケージ７１側との電気的な接続がボンディングワイヤ７５によりなされる。ボンディングワイヤ７５は、半導体パッケージ７１中の配線を介して外部接続用の導電ピン７６に電気的接続される。なお、符号７２は、光半導体チップ配設面に蓋をするときに受け側となる金属製の枠体である。
【０００５】
図４（ｂ）は、図４（ａ）におけるＦ−Ｆａの矢視図である。また、図４（ｃ）は、図４（ａ）におけるＧ−Ｇａ断面図である。図４（ｃ）に示すように、ボンディングワイヤ７５は、半導体パッケージ７１中の配線（層配線７７と層間接続７８）を介して導電ピン７６に電気的接続される。このような、半導体パッケージ７１中の配線構造は、例えば、多層体の焼成前のセラミック中にあらかじめこのような配線構造を形成しておき、その後焼き固めることにより得られる。
【０００６】
以上のような光半導体装置７０においては、半導体パッケージ７１に対する光半導体チップ（発光ダイオード７３、フォトダイオード７４）の配設位置精度を確保する必要がある。具体的には、図４（ａ）に示すように、例えば、半導体パッケージ７１の上側外形側面の左端部Ｑ１を原点としかつＱ１−Ｑ２方向をｘ方向基準として、発光ダイオード７３は座標（ｘ１、ｙ）の位置に、フォトダイオード７４は座標（ｘ２、ｙ）の位置に、それぞれある程度精度をもって配設される。これは、外囲器を介して接続される光ファイバの光軸との位置合わせをする必要からである。配設位置精度が確保されないと光ファイバーの光軸とずれが生じ実用に供し得ない。
【０００７】
外囲器と光半導体装置７０との関係を図５を参照して説明する。図５は、光半導体装置７０を光コネクタを兼ねる外囲器８１に装着し固定した構成を示す図であり、すでに説明した部位には同一の番号を付してある。
【０００８】
同図（ａ）に示すように、外囲器８１には、光半導体装置７０の光半導体チップ配設面にほぼ垂直に光が入出射するための貫通孔がある。貫通孔の上部および周囲は相補的形状の光コネクタが接続されるための凹部８１ａとなっている。図５（ｂ）は、図５（ａ）の上方からみた平面図である。
【０００９】
図５からわかるように、光半導体装置７０の外形と一定の関係で外囲器８１が配されることになるので、必然的に、光半導体装置７０内における光半導体チップの配設位置は所定の座標になければならない。
【００１０】
光半導体装置７０内における光半導体チップの配設を所定位置にしてこれを製造するためには、例えば、図６に示すような方法が採られている。同図は、光半導体装置における光半導体チップの配設方法を説明する図である。
【００１１】
光半導体チップが配設されるべき半導体パッケージ７１をマウンタの基準面９１に載置する。基準面９１に載置された半導体パッケージ７１は、基準面９１に対向する位置に設けられ、基準面９１に焦点を合わせられた撮像カメラ９２により撮像される。撮像カメラ９２により捉えられた像から半導体パッケージ７１の外形上の一点Ｑ１（およびＱ２）の座標を認識する。この座標を基準として、マウンタの例えばアームにより所定位置に光半導体チップを配設する。よって、この配設に接着を伴わせることにより、光半導体装置７０内において光半導体チップを所定位置に固定することができる。
【００１２】
なお、上記で、基準面９１には、導電ピン７６を多数のピン片の形で有するリードフレームがあらかじめ置かれており、撮像カメラ９２で捉えられた像によりこのリードフレームに対する半導体パッケージ７１の位置合わせも同時に行なわれる。したがって、基準面９１は実際にはリードフレームの面と考えることもできる。
【００１３】
【発明が解決しようとする課題】
図６に示したような光半導体チップの配設方法は、撮像カメラ９２が捉える像の品質が問題となる。すなわち、撮像カメラ９２は、基本的には、基準面９１に焦点を合わせこれを見ているものであり、半導体パッケージ７１のＱ１点の像は多少ピントずれで捉えられる。よって、Ｑ１点の座標認識は、精度の点でなお難があり、したがって、このようにして認識されたＱ１点などの座標を基準に光半導体チップが配設されると、その配設位置精度は一定の水準よりよくはならない。
【００１４】
本発明は、上記した事情を考慮してなされたもので、光半導体チップが配設され、光半導体チップにより光ファイバなどの光学部品への／からの光情報の入出力を行なう光半導体装置および光半導体装置の製造方法において、光半導体チップの配設位置精度を向上することが可能な光半導体装置および光半導体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る光半導体装置は、光半導体チップと、前記光半導体チップへの／からの光の入出射方向にほぼ垂直の面を有し、前記垂直の面に前記光半導体チップが配設された半導体パッケージとを具備し、前記半導体パッケージは、前記光半導体チップが配設された面にほぼ垂直方向の外形側面が、前記外形側面同士の形成する辺の付近で前記辺の一部とともに後退していることを特徴とする。
【００１６】
すなわち、光半導体チップが配設された面にほぼ垂直方向の外形側面が、外形側面同士の形成する辺の付近でその辺の一部とともに後退しているので、光半導体チップが配設された面に対向する側から半導体パッケージを見ると、最外形は、後退していない部分になる。後退していない部分は、距離的に底面側により近い部分とすることができるので、底面を基準面に載置した場合に半導体パッケージの外形を精度よく（ピントずれなく）捉えることができる。したがって、光半導体チップの配設位置精度を向上することが可能である。
【００１７】
また、本発明に係る光半導体装置の製造方法は、光半導体チップが配設され得る配設面と前記配設面にほぼ平行な底面とを有し、前記配設面にほぼ垂直方向の外形側面が前記外形側面同士の形成する辺の付近で前記辺の一部とともに後退している光半導体被配設体を、前記底面を下にして基準面に載置するステップと、前記載置された光半導体被配設体の前記配設面を前記配設面に対向する方向から撮像するステップと、前記撮像された光半導体被配設体における前記外形側面同士の形成する前記辺の前記基準面への投影位置を認識するステップと、前記認識された投影位置を基準に光半導体チップを前記載置された光半導体被配設体に配設するステップとを具備することを特徴とする。
【００１８】
すなわち、光半導体チップが配設された面にほぼ垂直方向の外形側面が、外形側面同士の形成する辺の付近でその辺の一部とともに後退している光半導体被配設体を用意し、これを、光半導体チップが配設された面に対向する側から撮像する。ここで、後退していない部分は、距離的に底面側により近い部分とすることができるので、光半導体被配設体の外形を精度よく（ピントずれなく）捉えることができる。したがって、光半導体チップの配設位置精度を向上することが可能である。
【００１９】
【発明の実施の形態】
本発明の実施態様として、前記後退している外形側面に係る前記辺は２箇所である。これにより、基準座標の原点に加え基準軸を精度よく捉えることができる。よって、なお、光半導体チップの配設位置精度を向上することが可能である。
【００２０】
また、本発明の実施態様として、前記光半導体チップは、発光ダイオードおよび／またはフォトダイオードである。発光ダイオードとフォトダイオードとを両方ひとつの半導体パッケージに配設する場合、それらのうち一方のみ半導体パッケージに配設する場合のいずれも本発明は有用なものである。
【００２１】
また、本発明の実施態様として、前記半導体パッケージの前記外形側面は、前記光半導体チップへの／からの光の入出射方向に傾いている。外形側面が光半導体チップへの／からの光の入出射方向に傾いていると、側面の後退している部分を最上面に達して形成する必要がなくなる。すなわち、前記半導体パッケージは、前記半導体パッケージの前記外形側面に囲まれて構成される上面を有し、前記上面は、ほぼ長方形である。このような態様でも、光半導体チップが配設された面に対向する側から半導体パッケージを見たときに、最外形として後退していない部分を捉えることができる。また、側面の後退している部分を最上面に達して形成しないので、半導体パッケージの上面に配設される金属枠体の配置などに制約を課す必要がなくなる。
【００２２】
また、本発明の実施態様として、前記半導体パッケージは、セラミックを有する。本発明は、半導体パッケージとしての材質によらず適用でき、したがって光半導体チップ用のパッケージとして多用されるセラミックにおいて同様である。
【００２３】
以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る光半導体装置の模式的な構成を示す図である。
【００２４】
図１（ａ）に示すように、この光半導体装置１０は、光半導体チップとして発光ダイオード１３とフォトダイオード１４とが配設されたものである。発光ダイオード１３は光出力を行なうものであり、フォトダイオード１４は光入力を行なうものである。これらの光入出力は、外囲器を介して配設面に対向して位置される光ファイバに対してまたは光ファイバからなされる。
【００２５】
発光ダイオード１３とフォトダイオード１４とは、例えばセラミック製の半導体パッケージ１１（光半導体被配設体）に接着層を介して接着され、半導体パッケージ１１側との電気的な接続がボンディングワイヤ１５によりなされる。ボンディングワイヤ１５は、半導体パッケージ１１中の配線を介して外部接続用の導電ピン１６に電気的接続される。なお、符号１２は、光半導体チップ配設面に蓋をするときに受け側となる金属製の枠体である。
【００２６】
ここで、半導体パッケージ１１は、上側外形側面の両端Ｐ１、Ｐ２付近において外形側面の一部が後退して形成されている。図１（ａ）において後退部２１、２２の部分である。
【００２７】
図１（ｂ）は、図１（ａ）におけるＡ−Ａａの矢視図である。この図からわかるように、半導体パッケージ１１には後退部２１が形成されているので、半導体パッケージ１１の外形であるＰ１点は、半導体パッケージ１１の底面に距離的に近いところに存在する。これは、後退部２２に関するＰ２点についても同様である。
【００２８】
図１（ｃ）は、図１（ａ）におけるＢ−Ｂａ断面図である。図１（ｃ）に示すように、ボンディングワイヤ１５は、半導体パッケージ１１中の配線（層配線１７と層間接続１８）を介して導電ピン１６に電気的接続される。このような、半導体パッケージ１１中の配線構造は、例えば、多層体の焼成前のセラミック中にあらかじめこのような配線構造を形成しておき、その後焼き固めることにより得られる。
【００２９】
以上説明の光半導体装置１０は、図１（ａ）に示すように、例えば、半導体パッケージ１１の上側外形側面の左端部Ｐ１を原点としかつＰ１−Ｐ２方向をｘ方向基準として、発光ダイオード１３を座標（ｘ１、ｙ）の位置に、フォトダイオード１４を座標（ｘ２、ｙ）の位置に、それぞれ従前より精度をもって配設させたものである。これを図２を参照して説明する。同図は、図１で説明した光半導体装置１０における光半導体チップ（発光ダイオード１３、フォトダイオード１４）の配設方法を説明する図である。
【００３０】
まず、配設の手順を一通り説明するに、光半導体チップが配設されるべき半導体パッケージ１１をマウンタの基準面９１に載置する。基準面９１に載置された半導体パッケージ１１は、基準面９１に対向する位置に設けられ、基準面９１に焦点を合わせられた撮像カメラ９２により撮像される。撮像カメラ９２により捉えられた像から半導体パッケージ１１の外形上の一点Ｐ１（およびＰ２）の座標を認識する。この座標は、基準面９１へのＰ１点（およびＰ２点）の投影位置である。この座標を基準として、マウンタの例えばアームによりｘ１、ｘ２、ｙで特定される所定位置に光半導体チップを配設する。
【００３１】
ここで、Ｐ１点（およびＰ２点）は、基準面９１に距離的に近いところにあり、基準面９１に焦点が合わせられた撮像カメラ９２による撮像でもピントずれの少ない像が得られる。したがって、Ｐ１点（およびＰ２点）の座標認識の精度が向上し、この精度向上の位置が基準となって光半導体チップ（発光ダイオード１３、フォトダイオード１４）が配設され得るわけである。
【００３２】
なお、上記で、基準面１１に導電ピン１６を多数のピン片の形で有するリードフレームがあらかじめ置いておくと、撮像カメラ９２で捉えられた像によりこのリードフレームに対する半導体パッケージ１１の位置合わせも同時に行なわれ得る。したがって、この場合には、基準面９１はリードフレームの面としてもよい。
【００３３】
また、上記の実施形態では、半導体パッケージ１１の外形側面のうち、外形側面同士の形成する辺の付近で辺の上側一部を含む部分が後退している一例として、図１（ａ）、（ｂ）に示すように、断面がＬ字状の部材の形に後退している例を示したが、後退させる形状はこれに限らない。基準面９１に対向する方向から、基準面９１（または半導体パッケージ１１の底面）との距離が小さく改善されたＰ１点を撮像することができればよいからである。例えば、断面が直角二等辺三角形の角柱状となるよう後退させてもよい。
【００３４】
なお、半導体パッケージ１１の、上記のような種々に後退を伴った形状は、一旦、後退を伴わない形状で形成した後、研磨等の機械的加工、エッチング等の化学的・物理的加工などを用いて得ることができる。または、後退を伴った形状にあらかじめ成形する（特に樹脂の場合）、積層する積層素材の形状をあらかじめ後退した形状を伴ったものにする（特にセラミックの場合）などの方法を用いてもよい。
【００３５】
また、上記の説明では、２箇所の端部Ｐ１、Ｐ２において外形側面同士の形成する辺の付近で辺の一部を含む部分が後退している例を述べたが、１箇所のみの後退の場合でも、少なくとも従前よりは半導体パッケージ１１の位置認識精度は向上する。したがって、その分だけ、光半導体チップ（発光ダイオード１３、フォトダイオード１４）の配設位置精度を改善できる。
【００３６】
次に、本発明の別の実施形態を図３を参照して説明する。図３は、本発明の別の実施形態に係る光半導体装置の模式的な構成を示す図であり、すでに説明した部分と同一のものには同一の番号を付してある。
【００３７】
図３に示すように、この実施形態に係る光半導体装置１０ａは、半導体パッケージ１１ａの外形側面が、フォトダイオード１４への光の入射方向または発光ダイオード１３から光の出射方向に傾いて形成されている。そして、半導体パッケージ１１ａの外形側面のうち、外形側面同士の形成する辺の付近で辺の一部を含む部分が後退していること自体は、図１で説明した形態と同じである。それが図３（ａ）、（ｂ）において後退部３１、３２の部分である。しかし、この形態では、図３（ｂ）に示すように、その後退が半導体パッケージ１１ａの上面には達していない。
【００３８】
これは、半導体パッケージ１１ａの外形側面が、フォトダイオード１４への光の入射方向または発光ダイオード１３から光の出射方向に傾いて形成されていることにより、後退を上面に達して形成しなくても、光半導体チップの配設面に対向する方向から、基準面との距離が小さく改善されたＰ１点（およびＰ２点）を撮像することができるからである。
【００３９】
したがって、基準面との距離が小さく改善されたＰ１点（およびＰ２点）を撮像することによって、図１に示した実施形態と同様の効果を得ることができる。また、外壁の後退を半導体パッケージ１１ａの上面に達して形成する必要がないので、半導体パッケージ１１ａの上面は従来と同様に長方形のままである。よって、半導体パッケージ１１ａの上面に配設される金属の枠体１２の配置などに制約を課す必要がない。
【００４０】
そのほかの事項、例えば、後退させる形状、後退形状の形成方法、後退させる箇所数などについては図１に示した実施形態と同様である。
【００４１】
【発明の効果】
以上詳述したように、本発明によれば、光半導体チップが配設された面にほぼ垂直方向の外形側面が、外形側面同士の形成する辺の付近でその辺の一部とともに後退しているので、光半導体チップが配設された面に対向する側から半導体パッケージを見ると、最外形は、後退していない部分になる。後退していない部分は、距離的に底面側により近い部分とすることができるので、底面を基準面に載置した場合に半導体パッケージの外形を精度よく（ピントずれなく）捉えることができる。したがって、光半導体チップの配設位置精度を向上することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る光半導体装置の模式的な構成を示す図。
【図２】図１で説明した光半導体装置１０における光半導体チップ（発光ダイオード１３、フォトダイオード１４）の配設方法を説明する図。
【図３】本発明の別の実施形態に係る光半導体装置の模式的な構成を示す図。
【図４】従来の光半導体装置の模式的な構成の例を示す図。
【図５】図４における光半導体装置７０を光コネクタを兼ねる外囲器８１に装着し固定した構成を示す図。
【図６】従来の光半導体装置における光半導体チップの配設方法を説明する図。
【符号の説明】
１０、１０ａ…光半導体装置 １１、１１ａ…半導体パッケージ １２…枠体１３…発光ダイオード １４…フォトダイオード １５…ボンディングワイヤ１６…導電ピン １７…配線層 １８…層間接続 ２１、２２、３１、３２…後退部 ９１…基準面 ９２…撮像カメラ
Claims (7)
- 光半導体チップと、前記光半導体チップへの／からの光の入出射方向にほぼ垂直の面を有し、前記垂直の面に前記光半導体チップが配設された半導体パッケージとを具備し、
前記半導体パッケージは、前記光半導体チップが配設された面にほぼ垂直方向の外形側面が、前記外形側面同士の形成する辺の付近で前記辺の一部とともに後退している
ことを特徴とする光半導体装置。 - 前記後退している外形側面に係る前記辺は２箇所であることを特徴とする請求項１記載の光半導体装置。
- 前記光半導体チップは、発光ダイオードおよび／またはフォトダイオードであることを特徴とする請求項１記載の光半導体装置。
- 前記半導体パッケージの前記外形側面は、前記光半導体チップへの／からの光の入出射方向に傾いていることを特徴とする請求項１記載の光半導体装置。
- 前記半導体パッケージは、前記半導体パッケージの前記外形側面に囲まれて構成される上面を有し、前記上面は、ほぼ長方形であることを特徴とする請求項４記載の光半導体装置。
- 前記半導体パッケージは、セラミックを有することを特徴とする請求項１記載の光半導体装置。
- 光半導体チップが配設され得る配設面と前記配設面にほぼ平行な底面とを有し、前記配設面にほぼ垂直方向の外形側面が前記外形側面同士の形成する辺の付近で前記辺の一部とともに後退している光半導体被配設体を、前記底面を下にして基準面に載置するステップと、
前記載置された光半導体被配設体の前記配設面を前記配設面に対向する方向から撮像するステップと、
前記撮像された光半導体被配設体における前記外形側面同士の形成する前記辺の前記基準面への投影位置を認識するステップと、
前記認識された投影位置を基準に光半導体チップを前記載置された光半導体被配設体に配設するステップと
を具備することを特徴とする光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046378A JP3556643B2 (ja) | 2002-02-22 | 2002-02-22 | 光半導体装置、光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046378A JP3556643B2 (ja) | 2002-02-22 | 2002-02-22 | 光半導体装置、光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249690A JP2003249690A (ja) | 2003-09-05 |
| JP3556643B2 true JP3556643B2 (ja) | 2004-08-18 |
Family
ID=28659812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002046378A Expired - Fee Related JP3556643B2 (ja) | 2002-02-22 | 2002-02-22 | 光半導体装置、光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556643B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4857709B2 (ja) * | 2005-10-25 | 2012-01-18 | 日亜化学工業株式会社 | 発光装置 |
-
2002
- 2002-02-22 JP JP2002046378A patent/JP3556643B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249690A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7703993B1 (en) | Wafer level optoelectronic package with fiber side insertion | |
| JP5840411B2 (ja) | 光電気混載可撓性プリント配線板及びその受発光素子実装方法 | |
| US20060126313A1 (en) | Electronic component with a housing package | |
| US20050056851A1 (en) | Optoelectronic component and optoelectronic arrangement with an optoelectronic component | |
| JP6204577B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
| TWI695970B (zh) | 光學裝置、電氣裝置及被動光學元件 | |
| US20080017985A1 (en) | Electronic device with a plurality of substrates and method for manufacturing same | |
| US20060024851A1 (en) | Method for producing an optical or electronic module provided with a plastic package | |
| TW201937763A (zh) | 發光晶片封裝結構及封裝方法 | |
| US7766560B2 (en) | Connector module and method of manufacturing the same | |
| US9052479B2 (en) | Optical board, method for manufacturing the same, and optical module | |
| US7265340B2 (en) | Optical device and method for fabricating the same | |
| US11114573B2 (en) | Optoelectronic module assembly and manufacturing method | |
| US7146106B2 (en) | Optic semiconductor module and manufacturing method | |
| CN1599157A (zh) | 具有偏转反射镜和对准柱的光学器件封装件 | |
| US9158067B2 (en) | Optical board, method for manufacturing the same, and optical module structure | |
| JP3556643B2 (ja) | 光半導体装置、光半導体装置の製造方法 | |
| US10680033B2 (en) | Chip packaging method and chip package | |
| US11502042B2 (en) | Processing of one or more carrier bodies and electronic components by multiple alignment | |
| JP2001077424A (ja) | 光半導体装置およびその製造方法 | |
| US7109524B2 (en) | Metal carrier (leadframe) for receiving and contact-connecting electrical and/or optoelectronic components | |
| KR100726504B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| TWI785195B (zh) | 半導體裝置 | |
| US20070202633A1 (en) | Semiconductor package and method for fabricating the same | |
| US20080296520A1 (en) | Optical coupling device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |