JP2003249690A - 光半導体装置、光半導体装置の製造方法 - Google Patents
光半導体装置、光半導体装置の製造方法Info
- Publication number
- JP2003249690A JP2003249690A JP2002046378A JP2002046378A JP2003249690A JP 2003249690 A JP2003249690 A JP 2003249690A JP 2002046378 A JP2002046378 A JP 2002046378A JP 2002046378 A JP2002046378 A JP 2002046378A JP 2003249690 A JP2003249690 A JP 2003249690A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor chip
- semiconductor device
- optical
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 光半導体チップにより光ファイバなどの光学
部品への／からの光情報の入出力を行なう光半導体装置
および光半導体装置の製造方法において、光半導体チッ
プの配設位置精度を向上すること。 【解決手段】 光半導体チップと、光半導体チップへの
／からの光の入出射方向にほぼ垂直の面を有し、垂直の
面に光半導体チップが配設された半導体パッケージとを
具備し、半導体パッケージは、光半導体チップが配設さ
れた面にほぼ垂直方向の外形側面が、外形側面同士の形
成する辺の付近で辺の一部とともに後退している。これ
により、光半導体チップが配設された面に対向する側か
ら半導体パッケージを見ると、最外形として、後退して
いない部分を、距離的に底面側により近い部分とするこ
とができる。よって、底面を基準面に載置した場合に半
導体パッケージの外形を精度よく（ピントずれなく）捉
えることができる。
部品への／からの光情報の入出力を行なう光半導体装置
および光半導体装置の製造方法において、光半導体チッ
プの配設位置精度を向上すること。 【解決手段】 光半導体チップと、光半導体チップへの
／からの光の入出射方向にほぼ垂直の面を有し、垂直の
面に光半導体チップが配設された半導体パッケージとを
具備し、半導体パッケージは、光半導体チップが配設さ
れた面にほぼ垂直方向の外形側面が、外形側面同士の形
成する辺の付近で辺の一部とともに後退している。これ
により、光半導体チップが配設された面に対向する側か
ら半導体パッケージを見ると、最外形として、後退して
いない部分を、距離的に底面側により近い部分とするこ
とができる。よって、底面を基準面に載置した場合に半
導体パッケージの外形を精度よく（ピントずれなく）捉
えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体チップが
配設され、光半導体チップにより光ファイバなどの光学
部品への／からの光情報の入出力を行なう光半導体装置
および光半導体装置の製造方法に係り、特に、光半導体
チップの配設位置精度を向上するのに適する光半導体装
置および光半導体装置の製造方法に関する。
配設され、光半導体チップにより光ファイバなどの光学
部品への／からの光情報の入出力を行なう光半導体装置
および光半導体装置の製造方法に係り、特に、光半導体
チップの配設位置精度を向上するのに適する光半導体装
置および光半導体装置の製造方法に関する。
【０００２】
【従来の技術】光半導体チップが配設された光半導体装
置の例について図４を参照して説明する。図４は、従来
の光半導体装置の模式的な構成の例を示す図である。
置の例について図４を参照して説明する。図４は、従来
の光半導体装置の模式的な構成の例を示す図である。
【０００３】図４（ａ）に示すように、この光半導体装
置７０は、光半導体チップとして発光ダイオード７３と
フォトダイオード７４とが配設されたものである。発光
ダイオード７３は光出力を行なうものであり、フォトダ
イオード７４は光入力を行なうものである。これらの光
入出力は、後述する外囲器を介して配設面に対向して位
置される光ファイバに対してまたは光ファイバからなさ
れる。
置７０は、光半導体チップとして発光ダイオード７３と
フォトダイオード７４とが配設されたものである。発光
ダイオード７３は光出力を行なうものであり、フォトダ
イオード７４は光入力を行なうものである。これらの光
入出力は、後述する外囲器を介して配設面に対向して位
置される光ファイバに対してまたは光ファイバからなさ
れる。
【０００４】発光ダイオード７３とフォトダイオード７
４とは、例えばセラミック製の半導体パッケージ７１に
接着層を介して接着され、半導体パッケージ７１側との
電気的な接続がボンディングワイヤ７５によりなされ
る。ボンディングワイヤ７５は、半導体パッケージ７１
中の配線を介して外部接続用の導電ピン７６に電気的接
続される。なお、符号７２は、光半導体チップ配設面に
蓋をするときに受け側となる金属製の枠体である。
４とは、例えばセラミック製の半導体パッケージ７１に
接着層を介して接着され、半導体パッケージ７１側との
電気的な接続がボンディングワイヤ７５によりなされ
る。ボンディングワイヤ７５は、半導体パッケージ７１
中の配線を介して外部接続用の導電ピン７６に電気的接
続される。なお、符号７２は、光半導体チップ配設面に
蓋をするときに受け側となる金属製の枠体である。
【０００５】図４（ｂ）は、図４（ａ）におけるＦ−Ｆ
ａの矢視図である。また、図４（ｃ）は、図４（ａ）に
おけるＧ−Ｇａ断面図である。図４（ｃ）に示すよう
に、ボンディングワイヤ７５は、半導体パッケージ７１
中の配線（層配線７７と層間接続７８）を介して導電ピ
ン７６に電気的接続される。このような、半導体パッケ
ージ７１中の配線構造は、例えば、多層体の焼成前のセ
ラミック中にあらかじめこのような配線構造を形成して
おき、その後焼き固めることにより得られる。
ａの矢視図である。また、図４（ｃ）は、図４（ａ）に
おけるＧ−Ｇａ断面図である。図４（ｃ）に示すよう
に、ボンディングワイヤ７５は、半導体パッケージ７１
中の配線（層配線７７と層間接続７８）を介して導電ピ
ン７６に電気的接続される。このような、半導体パッケ
ージ７１中の配線構造は、例えば、多層体の焼成前のセ
ラミック中にあらかじめこのような配線構造を形成して
おき、その後焼き固めることにより得られる。
【０００６】以上のような光半導体装置７０において
は、半導体パッケージ７１に対する光半導体チップ（発
光ダイオード７３、フォトダイオード７４）の配設位置
精度を確保する必要がある。具体的には、図４（ａ）に
示すように、例えば、半導体パッケージ７１の上側外形
側面の左端部Ｑ１を原点としかつＱ１−Ｑ２方向をｘ方
向基準として、発光ダイオード７３は座標（ｘ１、ｙ）
の位置に、フォトダイオード７４は座標（ｘ２、ｙ）の
位置に、それぞれある程度精度をもって配設される。こ
れは、外囲器を介して接続される光ファイバの光軸との
位置合わせをする必要からである。配設位置精度が確保
されないと光ファイバーの光軸とずれが生じ実用に供し
得ない。
は、半導体パッケージ７１に対する光半導体チップ（発
光ダイオード７３、フォトダイオード７４）の配設位置
精度を確保する必要がある。具体的には、図４（ａ）に
示すように、例えば、半導体パッケージ７１の上側外形
側面の左端部Ｑ１を原点としかつＱ１−Ｑ２方向をｘ方
向基準として、発光ダイオード７３は座標（ｘ１、ｙ）
の位置に、フォトダイオード７４は座標（ｘ２、ｙ）の
位置に、それぞれある程度精度をもって配設される。こ
れは、外囲器を介して接続される光ファイバの光軸との
位置合わせをする必要からである。配設位置精度が確保
されないと光ファイバーの光軸とずれが生じ実用に供し
得ない。
【０００７】外囲器と光半導体装置７０との関係を図５
を参照して説明する。図５は、光半導体装置７０を光コ
ネクタを兼ねる外囲器８１に装着し固定した構成を示す
図であり、すでに説明した部位には同一の番号を付して
ある。
を参照して説明する。図５は、光半導体装置７０を光コ
ネクタを兼ねる外囲器８１に装着し固定した構成を示す
図であり、すでに説明した部位には同一の番号を付して
ある。
【０００８】同図（ａ）に示すように、外囲器８１に
は、光半導体装置７０の光半導体チップ配設面にほぼ垂
直に光が入出射するための貫通孔がある。貫通孔の上部
および周囲は相補的形状の光コネクタが接続されるため
の凹部８１ａとなっている。図５（ｂ）は、図５（ａ）
の上方からみた平面図である。
は、光半導体装置７０の光半導体チップ配設面にほぼ垂
直に光が入出射するための貫通孔がある。貫通孔の上部
および周囲は相補的形状の光コネクタが接続されるため
の凹部８１ａとなっている。図５（ｂ）は、図５（ａ）
の上方からみた平面図である。
【０００９】図５からわかるように、光半導体装置７０
の外形と一定の関係で外囲器８１が配されることになる
ので、必然的に、光半導体装置７０内における光半導体
チップの配設位置は所定の座標になければならない。
の外形と一定の関係で外囲器８１が配されることになる
ので、必然的に、光半導体装置７０内における光半導体
チップの配設位置は所定の座標になければならない。
【００１０】光半導体装置７０内における光半導体チッ
プの配設を所定位置にしてこれを製造するためには、例
えば、図６に示すような方法が採られている。同図は、
光半導体装置における光半導体チップの配設方法を説明
する図である。
プの配設を所定位置にしてこれを製造するためには、例
えば、図６に示すような方法が採られている。同図は、
光半導体装置における光半導体チップの配設方法を説明
する図である。
【００１１】光半導体チップが配設されるべき半導体パ
ッケージ７１をマウンタの基準面９１に載置する。基準
面９１に載置された半導体パッケージ７１は、基準面９
１に対向する位置に設けられ、基準面９１に焦点を合わ
せられた撮像カメラ９２により撮像される。撮像カメラ
９２により捉えられた像から半導体パッケージ７１の外
形上の一点Ｑ１（およびＱ２）の座標を認識する。この
座標を基準として、マウンタの例えばアームにより所定
位置に光半導体チップを配設する。よって、この配設に
接着を伴わせることにより、光半導体装置７０内におい
て光半導体チップを所定位置に固定することができる。
ッケージ７１をマウンタの基準面９１に載置する。基準
面９１に載置された半導体パッケージ７１は、基準面９
１に対向する位置に設けられ、基準面９１に焦点を合わ
せられた撮像カメラ９２により撮像される。撮像カメラ
９２により捉えられた像から半導体パッケージ７１の外
形上の一点Ｑ１（およびＱ２）の座標を認識する。この
座標を基準として、マウンタの例えばアームにより所定
位置に光半導体チップを配設する。よって、この配設に
接着を伴わせることにより、光半導体装置７０内におい
て光半導体チップを所定位置に固定することができる。
【００１２】なお、上記で、基準面９１には、導電ピン
７６を多数のピン片の形で有するリードフレームがあら
かじめ置かれており、撮像カメラ９２で捉えられた像に
よりこのリードフレームに対する半導体パッケージ７１
の位置合わせも同時に行なわれる。したがって、基準面
９１は実際にはリードフレームの面と考えることもでき
る。
７６を多数のピン片の形で有するリードフレームがあら
かじめ置かれており、撮像カメラ９２で捉えられた像に
よりこのリードフレームに対する半導体パッケージ７１
の位置合わせも同時に行なわれる。したがって、基準面
９１は実際にはリードフレームの面と考えることもでき
る。
【００１３】
【発明が解決しようとする課題】図６に示したような光
半導体チップの配設方法は、撮像カメラ９２が捉える像
の品質が問題となる。すなわち、撮像カメラ９２は、基
本的には、基準面９１に焦点を合わせこれを見ているも
のであり、半導体パッケージ７１のＱ１点の像は多少ピ
ントずれで捉えられる。よって、Ｑ１点の座標認識は、
精度の点でなお難があり、したがって、このようにして
認識されたＱ１点などの座標を基準に光半導体チップが
配設されると、その配設位置精度は一定の水準よりよく
はならない。
半導体チップの配設方法は、撮像カメラ９２が捉える像
の品質が問題となる。すなわち、撮像カメラ９２は、基
本的には、基準面９１に焦点を合わせこれを見ているも
のであり、半導体パッケージ７１のＱ１点の像は多少ピ
ントずれで捉えられる。よって、Ｑ１点の座標認識は、
精度の点でなお難があり、したがって、このようにして
認識されたＱ１点などの座標を基準に光半導体チップが
配設されると、その配設位置精度は一定の水準よりよく
はならない。
【００１４】本発明は、上記した事情を考慮してなされ
たもので、光半導体チップが配設され、光半導体チップ
により光ファイバなどの光学部品への／からの光情報の
入出力を行なう光半導体装置および光半導体装置の製造
方法において、光半導体チップの配設位置精度を向上す
ることが可能な光半導体装置および光半導体装置の製造
方法を提供することを目的とする。
たもので、光半導体チップが配設され、光半導体チップ
により光ファイバなどの光学部品への／からの光情報の
入出力を行なう光半導体装置および光半導体装置の製造
方法において、光半導体チップの配設位置精度を向上す
ることが可能な光半導体装置および光半導体装置の製造
方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る光半導体装置は、光半導体チップと、
前記光半導体チップへの／からの光の入出射方向にほぼ
垂直の面を有し、前記垂直の面に前記光半導体チップが
配設された半導体パッケージとを具備し、前記半導体パ
ッケージは、前記光半導体チップが配設された面にほぼ
垂直方向の外形側面が、前記外形側面同士の形成する辺
の付近で前記辺の一部とともに後退していることを特徴
とする。
め、本発明に係る光半導体装置は、光半導体チップと、
前記光半導体チップへの／からの光の入出射方向にほぼ
垂直の面を有し、前記垂直の面に前記光半導体チップが
配設された半導体パッケージとを具備し、前記半導体パ
ッケージは、前記光半導体チップが配設された面にほぼ
垂直方向の外形側面が、前記外形側面同士の形成する辺
の付近で前記辺の一部とともに後退していることを特徴
とする。
【００１６】すなわち、光半導体チップが配設された面
にほぼ垂直方向の外形側面が、外形側面同士の形成する
辺の付近でその辺の一部とともに後退しているので、光
半導体チップが配設された面に対向する側から半導体パ
ッケージを見ると、最外形は、後退していない部分にな
る。後退していない部分は、距離的に底面側により近い
部分とすることができるので、底面を基準面に載置した
場合に半導体パッケージの外形を精度よく（ピントずれ
なく）捉えることができる。したがって、光半導体チッ
プの配設位置精度を向上することが可能である。
にほぼ垂直方向の外形側面が、外形側面同士の形成する
辺の付近でその辺の一部とともに後退しているので、光
半導体チップが配設された面に対向する側から半導体パ
ッケージを見ると、最外形は、後退していない部分にな
る。後退していない部分は、距離的に底面側により近い
部分とすることができるので、底面を基準面に載置した
場合に半導体パッケージの外形を精度よく（ピントずれ
なく）捉えることができる。したがって、光半導体チッ
プの配設位置精度を向上することが可能である。
【００１７】また、本発明に係る光半導体装置の製造方
法は、光半導体チップが配設され得る配設面と前記配設
面にほぼ平行な底面とを有し、前記配設面にほぼ垂直方
向の外形側面が前記外形側面同士の形成する辺の付近で
前記辺の一部とともに後退している光半導体被配設体
を、前記底面を下にして基準面に載置するステップと、
前記載置された光半導体被配設体の前記配設面を前記配
設面に対向する方向から撮像するステップと、前記撮像
された光半導体被配設体における前記外形側面同士の形
成する前記辺の前記基準面への投影位置を認識するステ
ップと、前記認識された投影位置を基準に光半導体チッ
プを前記載置された光半導体被配設体に配設するステッ
プとを具備することを特徴とする。
法は、光半導体チップが配設され得る配設面と前記配設
面にほぼ平行な底面とを有し、前記配設面にほぼ垂直方
向の外形側面が前記外形側面同士の形成する辺の付近で
前記辺の一部とともに後退している光半導体被配設体
を、前記底面を下にして基準面に載置するステップと、
前記載置された光半導体被配設体の前記配設面を前記配
設面に対向する方向から撮像するステップと、前記撮像
された光半導体被配設体における前記外形側面同士の形
成する前記辺の前記基準面への投影位置を認識するステ
ップと、前記認識された投影位置を基準に光半導体チッ
プを前記載置された光半導体被配設体に配設するステッ
プとを具備することを特徴とする。
【００１８】すなわち、光半導体チップが配設された面
にほぼ垂直方向の外形側面が、外形側面同士の形成する
辺の付近でその辺の一部とともに後退している光半導体
被配設体を用意し、これを、光半導体チップが配設され
た面に対向する側から撮像する。ここで、後退していな
い部分は、距離的に底面側により近い部分とすることが
できるので、光半導体被配設体の外形を精度よく（ピン
トずれなく）捉えることができる。したがって、光半導
体チップの配設位置精度を向上することが可能である。
にほぼ垂直方向の外形側面が、外形側面同士の形成する
辺の付近でその辺の一部とともに後退している光半導体
被配設体を用意し、これを、光半導体チップが配設され
た面に対向する側から撮像する。ここで、後退していな
い部分は、距離的に底面側により近い部分とすることが
できるので、光半導体被配設体の外形を精度よく（ピン
トずれなく）捉えることができる。したがって、光半導
体チップの配設位置精度を向上することが可能である。
【００１９】
【発明の実施の形態】本発明の実施態様として、前記後
退している外形側面に係る前記辺は２箇所である。これ
により、基準座標の原点に加え基準軸を精度よく捉える
ことができる。よって、なお、光半導体チップの配設位
置精度を向上することが可能である。
退している外形側面に係る前記辺は２箇所である。これ
により、基準座標の原点に加え基準軸を精度よく捉える
ことができる。よって、なお、光半導体チップの配設位
置精度を向上することが可能である。
【００２０】また、本発明の実施態様として、前記光半
導体チップは、発光ダイオードおよび／またはフォトダ
イオードである。発光ダイオードとフォトダイオードと
を両方ひとつの半導体パッケージに配設する場合、それ
らのうち一方のみ半導体パッケージに配設する場合のい
ずれも本発明は有用なものである。
導体チップは、発光ダイオードおよび／またはフォトダ
イオードである。発光ダイオードとフォトダイオードと
を両方ひとつの半導体パッケージに配設する場合、それ
らのうち一方のみ半導体パッケージに配設する場合のい
ずれも本発明は有用なものである。
【００２１】また、本発明の実施態様として、前記半導
体パッケージの前記外形側面は、前記光半導体チップへ
の／からの光の入出射方向に傾いている。外形側面が光
半導体チップへの／からの光の入出射方向に傾いている
と、側面の後退している部分を最上面に達して形成する
必要がなくなる。すなわち、前記半導体パッケージは、
前記半導体パッケージの前記外形側面に囲まれて構成さ
れる上面を有し、前記上面は、ほぼ長方形である。この
ような態様でも、光半導体チップが配設された面に対向
する側から半導体パッケージを見たときに、最外形とし
て後退していない部分を捉えることができる。また、側
面の後退している部分を最上面に達して形成しないの
で、半導体パッケージの上面に配設される金属枠体の配
置などに制約を課す必要がなくなる。
体パッケージの前記外形側面は、前記光半導体チップへ
の／からの光の入出射方向に傾いている。外形側面が光
半導体チップへの／からの光の入出射方向に傾いている
と、側面の後退している部分を最上面に達して形成する
必要がなくなる。すなわち、前記半導体パッケージは、
前記半導体パッケージの前記外形側面に囲まれて構成さ
れる上面を有し、前記上面は、ほぼ長方形である。この
ような態様でも、光半導体チップが配設された面に対向
する側から半導体パッケージを見たときに、最外形とし
て後退していない部分を捉えることができる。また、側
面の後退している部分を最上面に達して形成しないの
で、半導体パッケージの上面に配設される金属枠体の配
置などに制約を課す必要がなくなる。
【００２２】また、本発明の実施態様として、前記半導
体パッケージは、セラミックを有する。本発明は、半導
体パッケージとしての材質によらず適用でき、したがっ
て光半導体チップ用のパッケージとして多用されるセラ
ミックにおいて同様である。
体パッケージは、セラミックを有する。本発明は、半導
体パッケージとしての材質によらず適用でき、したがっ
て光半導体チップ用のパッケージとして多用されるセラ
ミックにおいて同様である。
【００２３】以下では本発明の実施形態を図面を参照し
ながら説明する。図１は、本発明の一実施形態に係る光
半導体装置の模式的な構成を示す図である。
ながら説明する。図１は、本発明の一実施形態に係る光
半導体装置の模式的な構成を示す図である。
【００２４】図１（ａ）に示すように、この光半導体装
置１０は、光半導体チップとして発光ダイオード１３と
フォトダイオード１４とが配設されたものである。発光
ダイオード１３は光出力を行なうものであり、フォトダ
イオード１４は光入力を行なうものである。これらの光
入出力は、外囲器を介して配設面に対向して位置される
光ファイバに対してまたは光ファイバからなされる。
置１０は、光半導体チップとして発光ダイオード１３と
フォトダイオード１４とが配設されたものである。発光
ダイオード１３は光出力を行なうものであり、フォトダ
イオード１４は光入力を行なうものである。これらの光
入出力は、外囲器を介して配設面に対向して位置される
光ファイバに対してまたは光ファイバからなされる。
【００２５】発光ダイオード１３とフォトダイオード１
４とは、例えばセラミック製の半導体パッケージ１１
（光半導体被配設体）に接着層を介して接着され、半導
体パッケージ１１側との電気的な接続がボンディングワ
イヤ１５によりなされる。ボンディングワイヤ１５は、
半導体パッケージ１１中の配線を介して外部接続用の導
電ピン１６に電気的接続される。なお、符号１２は、光
半導体チップ配設面に蓋をするときに受け側となる金属
製の枠体である。
４とは、例えばセラミック製の半導体パッケージ１１
（光半導体被配設体）に接着層を介して接着され、半導
体パッケージ１１側との電気的な接続がボンディングワ
イヤ１５によりなされる。ボンディングワイヤ１５は、
半導体パッケージ１１中の配線を介して外部接続用の導
電ピン１６に電気的接続される。なお、符号１２は、光
半導体チップ配設面に蓋をするときに受け側となる金属
製の枠体である。
【００２６】ここで、半導体パッケージ１１は、上側外
形側面の両端Ｐ１、Ｐ２付近において外形側面の一部が
後退して形成されている。図１（ａ）において後退部２
１、２２の部分である。
形側面の両端Ｐ１、Ｐ２付近において外形側面の一部が
後退して形成されている。図１（ａ）において後退部２
１、２２の部分である。
【００２７】図１（ｂ）は、図１（ａ）におけるＡ−Ａ
ａの矢視図である。この図からわかるように、半導体パ
ッケージ１１には後退部２１が形成されているので、半
導体パッケージ１１の外形であるＰ１点は、半導体パッ
ケージ１１の底面に距離的に近いところに存在する。こ
れは、後退部２２に関するＰ２点についても同様であ
る。
ａの矢視図である。この図からわかるように、半導体パ
ッケージ１１には後退部２１が形成されているので、半
導体パッケージ１１の外形であるＰ１点は、半導体パッ
ケージ１１の底面に距離的に近いところに存在する。こ
れは、後退部２２に関するＰ２点についても同様であ
る。
【００２８】図１（ｃ）は、図１（ａ）におけるＢ−Ｂ
ａ断面図である。図１（ｃ）に示すように、ボンディン
グワイヤ１５は、半導体パッケージ１１中の配線（層配
線１７と層間接続１８）を介して導電ピン１６に電気的
接続される。このような、半導体パッケージ１１中の配
線構造は、例えば、多層体の焼成前のセラミック中にあ
らかじめこのような配線構造を形成しておき、その後焼
き固めることにより得られる。
ａ断面図である。図１（ｃ）に示すように、ボンディン
グワイヤ１５は、半導体パッケージ１１中の配線（層配
線１７と層間接続１８）を介して導電ピン１６に電気的
接続される。このような、半導体パッケージ１１中の配
線構造は、例えば、多層体の焼成前のセラミック中にあ
らかじめこのような配線構造を形成しておき、その後焼
き固めることにより得られる。
【００２９】以上説明の光半導体装置１０は、図１
（ａ）に示すように、例えば、半導体パッケージ１１の
上側外形側面の左端部Ｐ１を原点としかつＰ１−Ｐ２方
向をｘ方向基準として、発光ダイオード１３を座標（ｘ
１、ｙ）の位置に、フォトダイオード１４を座標（ｘ
２、ｙ）の位置に、それぞれ従前より精度をもって配設
させたものである。これを図２を参照して説明する。同
図は、図１で説明した光半導体装置１０における光半導
体チップ（発光ダイオード１３、フォトダイオード１
４）の配設方法を説明する図である。
（ａ）に示すように、例えば、半導体パッケージ１１の
上側外形側面の左端部Ｐ１を原点としかつＰ１−Ｐ２方
向をｘ方向基準として、発光ダイオード１３を座標（ｘ
１、ｙ）の位置に、フォトダイオード１４を座標（ｘ
２、ｙ）の位置に、それぞれ従前より精度をもって配設
させたものである。これを図２を参照して説明する。同
図は、図１で説明した光半導体装置１０における光半導
体チップ（発光ダイオード１３、フォトダイオード１
４）の配設方法を説明する図である。
【００３０】まず、配設の手順を一通り説明するに、光
半導体チップが配設されるべき半導体パッケージ１１を
マウンタの基準面９１に載置する。基準面９１に載置さ
れた半導体パッケージ１１は、基準面９１に対向する位
置に設けられ、基準面９１に焦点を合わせられた撮像カ
メラ９２により撮像される。撮像カメラ９２により捉え
られた像から半導体パッケージ１１の外形上の一点Ｐ１
（およびＰ２）の座標を認識する。この座標は、基準面
９１へのＰ１点（およびＰ２点）の投影位置である。こ
の座標を基準として、マウンタの例えばアームによりｘ
１、ｘ２、ｙで特定される所定位置に光半導体チップを
配設する。
半導体チップが配設されるべき半導体パッケージ１１を
マウンタの基準面９１に載置する。基準面９１に載置さ
れた半導体パッケージ１１は、基準面９１に対向する位
置に設けられ、基準面９１に焦点を合わせられた撮像カ
メラ９２により撮像される。撮像カメラ９２により捉え
られた像から半導体パッケージ１１の外形上の一点Ｐ１
（およびＰ２）の座標を認識する。この座標は、基準面
９１へのＰ１点（およびＰ２点）の投影位置である。こ
の座標を基準として、マウンタの例えばアームによりｘ
１、ｘ２、ｙで特定される所定位置に光半導体チップを
配設する。
【００３１】ここで、Ｐ１点（およびＰ２点）は、基準
面９１に距離的に近いところにあり、基準面９１に焦点
が合わせられた撮像カメラ９２による撮像でもピントず
れの少ない像が得られる。したがって、Ｐ１点（および
Ｐ２点）の座標認識の精度が向上し、この精度向上の位
置が基準となって光半導体チップ（発光ダイオード１
３、フォトダイオード１４）が配設され得るわけであ
る。
面９１に距離的に近いところにあり、基準面９１に焦点
が合わせられた撮像カメラ９２による撮像でもピントず
れの少ない像が得られる。したがって、Ｐ１点（および
Ｐ２点）の座標認識の精度が向上し、この精度向上の位
置が基準となって光半導体チップ（発光ダイオード１
３、フォトダイオード１４）が配設され得るわけであ
る。
【００３２】なお、上記で、基準面１１に導電ピン１６
を多数のピン片の形で有するリードフレームがあらかじ
め置いておくと、撮像カメラ９２で捉えられた像により
このリードフレームに対する半導体パッケージ１１の位
置合わせも同時に行なわれ得る。したがって、この場合
には、基準面９１はリードフレームの面としてもよい。
を多数のピン片の形で有するリードフレームがあらかじ
め置いておくと、撮像カメラ９２で捉えられた像により
このリードフレームに対する半導体パッケージ１１の位
置合わせも同時に行なわれ得る。したがって、この場合
には、基準面９１はリードフレームの面としてもよい。
【００３３】また、上記の実施形態では、半導体パッケ
ージ１１の外形側面のうち、外形側面同士の形成する辺
の付近で辺の上側一部を含む部分が後退している一例と
して、図１（ａ）、（ｂ）に示すように、断面がＬ字状
の部材の形に後退している例を示したが、後退させる形
状はこれに限らない。基準面９１に対向する方向から、
基準面９１（または半導体パッケージ１１の底面）との
距離が小さく改善されたＰ１点を撮像することができれ
ばよいからである。例えば、断面が直角二等辺三角形の
角柱状となるよう後退させてもよい。
ージ１１の外形側面のうち、外形側面同士の形成する辺
の付近で辺の上側一部を含む部分が後退している一例と
して、図１（ａ）、（ｂ）に示すように、断面がＬ字状
の部材の形に後退している例を示したが、後退させる形
状はこれに限らない。基準面９１に対向する方向から、
基準面９１（または半導体パッケージ１１の底面）との
距離が小さく改善されたＰ１点を撮像することができれ
ばよいからである。例えば、断面が直角二等辺三角形の
角柱状となるよう後退させてもよい。
【００３４】なお、半導体パッケージ１１の、上記のよ
うな種々に後退を伴った形状は、一旦、後退を伴わない
形状で形成した後、研磨等の機械的加工、エッチング等
の化学的・物理的加工などを用いて得ることができる。
または、後退を伴った形状にあらかじめ成形する（特に
樹脂の場合）、積層する積層素材の形状をあらかじめ後
退した形状を伴ったものにする（特にセラミックの場
合）などの方法を用いてもよい。
うな種々に後退を伴った形状は、一旦、後退を伴わない
形状で形成した後、研磨等の機械的加工、エッチング等
の化学的・物理的加工などを用いて得ることができる。
または、後退を伴った形状にあらかじめ成形する（特に
樹脂の場合）、積層する積層素材の形状をあらかじめ後
退した形状を伴ったものにする（特にセラミックの場
合）などの方法を用いてもよい。
【００３５】また、上記の説明では、２箇所の端部Ｐ
１、Ｐ２において外形側面同士の形成する辺の付近で辺
の一部を含む部分が後退している例を述べたが、１箇所
のみの後退の場合でも、少なくとも従前よりは半導体パ
ッケージ１１の位置認識精度は向上する。したがって、
その分だけ、光半導体チップ（発光ダイオード１３、フ
ォトダイオード１４）の配設位置精度を改善できる。
１、Ｐ２において外形側面同士の形成する辺の付近で辺
の一部を含む部分が後退している例を述べたが、１箇所
のみの後退の場合でも、少なくとも従前よりは半導体パ
ッケージ１１の位置認識精度は向上する。したがって、
その分だけ、光半導体チップ（発光ダイオード１３、フ
ォトダイオード１４）の配設位置精度を改善できる。
【００３６】次に、本発明の別の実施形態を図３を参照
して説明する。図３は、本発明の別の実施形態に係る光
半導体装置の模式的な構成を示す図であり、すでに説明
した部分と同一のものには同一の番号を付してある。
して説明する。図３は、本発明の別の実施形態に係る光
半導体装置の模式的な構成を示す図であり、すでに説明
した部分と同一のものには同一の番号を付してある。
【００３７】図３に示すように、この実施形態に係る光
半導体装置１０ａは、半導体パッケージ１１ａの外形側
面が、フォトダイオード１４への光の入射方向または発
光ダイオード１３から光の出射方向に傾いて形成されて
いる。そして、半導体パッケージ１１ａの外形側面のう
ち、外形側面同士の形成する辺の付近で辺の一部を含む
部分が後退していること自体は、図１で説明した形態と
同じである。それが図３（ａ）、（ｂ）において後退部
３１、３２の部分である。しかし、この形態では、図３
（ｂ）に示すように、その後退が半導体パッケージ１１
ａの上面には達していない。
半導体装置１０ａは、半導体パッケージ１１ａの外形側
面が、フォトダイオード１４への光の入射方向または発
光ダイオード１３から光の出射方向に傾いて形成されて
いる。そして、半導体パッケージ１１ａの外形側面のう
ち、外形側面同士の形成する辺の付近で辺の一部を含む
部分が後退していること自体は、図１で説明した形態と
同じである。それが図３（ａ）、（ｂ）において後退部
３１、３２の部分である。しかし、この形態では、図３
（ｂ）に示すように、その後退が半導体パッケージ１１
ａの上面には達していない。
【００３８】これは、半導体パッケージ１１ａの外形側
面が、フォトダイオード１４への光の入射方向または発
光ダイオード１３から光の出射方向に傾いて形成されて
いることにより、後退を上面に達して形成しなくても、
光半導体チップの配設面に対向する方向から、基準面と
の距離が小さく改善されたＰ１点（およびＰ２点）を撮
像することができるからである。
面が、フォトダイオード１４への光の入射方向または発
光ダイオード１３から光の出射方向に傾いて形成されて
いることにより、後退を上面に達して形成しなくても、
光半導体チップの配設面に対向する方向から、基準面と
の距離が小さく改善されたＰ１点（およびＰ２点）を撮
像することができるからである。
【００３９】したがって、基準面との距離が小さく改善
されたＰ１点（およびＰ２点）を撮像することによっ
て、図１に示した実施形態と同様の効果を得ることがで
きる。また、外壁の後退を半導体パッケージ１１ａの上
面に達して形成する必要がないので、半導体パッケージ
１１ａの上面は従来と同様に長方形のままである。よっ
て、半導体パッケージ１１ａの上面に配設される金属の
枠体１２の配置などに制約を課す必要がない。
されたＰ１点（およびＰ２点）を撮像することによっ
て、図１に示した実施形態と同様の効果を得ることがで
きる。また、外壁の後退を半導体パッケージ１１ａの上
面に達して形成する必要がないので、半導体パッケージ
１１ａの上面は従来と同様に長方形のままである。よっ
て、半導体パッケージ１１ａの上面に配設される金属の
枠体１２の配置などに制約を課す必要がない。
【００４０】そのほかの事項、例えば、後退させる形
状、後退形状の形成方法、後退させる箇所数などについ
ては図１に示した実施形態と同様である。
状、後退形状の形成方法、後退させる箇所数などについ
ては図１に示した実施形態と同様である。
【００４１】
【発明の効果】以上詳述したように、本発明によれば、
光半導体チップが配設された面にほぼ垂直方向の外形側
面が、外形側面同士の形成する辺の付近でその辺の一部
とともに後退しているので、光半導体チップが配設され
た面に対向する側から半導体パッケージを見ると、最外
形は、後退していない部分になる。後退していない部分
は、距離的に底面側により近い部分とすることができる
ので、底面を基準面に載置した場合に半導体パッケージ
の外形を精度よく（ピントずれなく）捉えることができ
る。したがって、光半導体チップの配設位置精度を向上
することが可能である。
光半導体チップが配設された面にほぼ垂直方向の外形側
面が、外形側面同士の形成する辺の付近でその辺の一部
とともに後退しているので、光半導体チップが配設され
た面に対向する側から半導体パッケージを見ると、最外
形は、後退していない部分になる。後退していない部分
は、距離的に底面側により近い部分とすることができる
ので、底面を基準面に載置した場合に半導体パッケージ
の外形を精度よく（ピントずれなく）捉えることができ
る。したがって、光半導体チップの配設位置精度を向上
することが可能である。
【図１】本発明の一実施形態に係る光半導体装置の模式
的な構成を示す図。
的な構成を示す図。
【図２】図１で説明した光半導体装置１０における光半
導体チップ（発光ダイオード１３、フォトダイオード１
４）の配設方法を説明する図。
導体チップ（発光ダイオード１３、フォトダイオード１
４）の配設方法を説明する図。
【図３】本発明の別の実施形態に係る光半導体装置の模
式的な構成を示す図。
式的な構成を示す図。
【図４】従来の光半導体装置の模式的な構成の例を示す
図。
図。
【図５】図４における光半導体装置７０を光コネクタを
兼ねる外囲器８１に装着し固定した構成を示す図。
兼ねる外囲器８１に装着し固定した構成を示す図。
【図６】従来の光半導体装置における光半導体チップの
配設方法を説明する図。
配設方法を説明する図。
１０、１０ａ…光半導体装置 １１、１１ａ…半導体パ
ッケージ １２…枠体 １３…発光ダイオード １４…フォトダイオード １５
…ボンディングワイヤ １６…導電ピン １７…配線層 １８…層間接続 ２
１、２２、３１、３２…後退部 ９１…基準面 ９２…
撮像カメラ
ッケージ １２…枠体 １３…発光ダイオード １４…フォトダイオード １５
…ボンディングワイヤ １６…導電ピン １７…配線層 １８…層間接続 ２
１、２２、３１、３２…後退部 ９１…基準面 ９２…
撮像カメラ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F041 AA38 DA19 DA75
5F088 BA16 BA18 BB01 JA14
Claims (7)
- 【請求項１】 光半導体チップと、前記光半導体チップ
への／からの光の入出射方向にほぼ垂直の面を有し、前
記垂直の面に前記光半導体チップが配設された半導体パ
ッケージとを具備し、 前記半導体パッケージは、前記光半導体チップが配設さ
れた面にほぼ垂直方向の外形側面が、前記外形側面同士
の形成する辺の付近で前記辺の一部とともに後退してい
ることを特徴とする光半導体装置。 - 【請求項２】 前記後退している外形側面に係る前記辺
は２箇所であることを特徴とする請求項１記載の光半導
体装置。 - 【請求項３】 前記光半導体チップは、発光ダイオード
および／またはフォトダイオードであることを特徴とす
る請求項１記載の光半導体装置。 - 【請求項４】 前記半導体パッケージの前記外形側面
は、前記光半導体チップへの／からの光の入出射方向に
傾いていることを特徴とする請求項１記載の光半導体装
置。 - 【請求項５】 前記半導体パッケージは、前記半導体パ
ッケージの前記外形側面に囲まれて構成される上面を有
し、前記上面は、ほぼ長方形であることを特徴とする請
求項４記載の光半導体装置。 - 【請求項６】 前記半導体パッケージは、セラミックを
有することを特徴とする請求項１記載の光半導体装置。 - 【請求項７】 光半導体チップが配設され得る配設面と
前記配設面にほぼ平行な底面とを有し、前記配設面にほ
ぼ垂直方向の外形側面が前記外形側面同士の形成する辺
の付近で前記辺の一部とともに後退している光半導体被
配設体を、前記底面を下にして基準面に載置するステッ
プと、 前記載置された光半導体被配設体の前記配設面を前記配
設面に対向する方向から撮像するステップと、 前記撮像された光半導体被配設体における前記外形側面
同士の形成する前記辺の前記基準面への投影位置を認識
するステップと、 前記認識された投影位置を基準に光半導体チップを前記
載置された光半導体被配設体に配設するステップとを具
備することを特徴とする光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046378A JP3556643B2 (ja) | 2002-02-22 | 2002-02-22 | 光半導体装置、光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002046378A JP3556643B2 (ja) | 2002-02-22 | 2002-02-22 | 光半導体装置、光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249690A true JP2003249690A (ja) | 2003-09-05 |
| JP3556643B2 JP3556643B2 (ja) | 2004-08-18 |
Family
ID=28659812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002046378A Expired - Fee Related JP3556643B2 (ja) | 2002-02-22 | 2002-02-22 | 光半導体装置、光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556643B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123302A (ja) * | 2005-10-25 | 2007-05-17 | Nichia Chem Ind Ltd | 発光装置 |
-
2002
- 2002-02-22 JP JP2002046378A patent/JP3556643B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123302A (ja) * | 2005-10-25 | 2007-05-17 | Nichia Chem Ind Ltd | 発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3556643B2 (ja) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10096644B2 (en) | Optical devices, in particular computational cameras, and methods for manufacturing the same | |
| US8564716B2 (en) | Camera module | |
| JP5814962B2 (ja) | 底部にキャビティを備えるウエハーレベル光学部品とフリップチップ組立を用いた小型フォームファクタモジュール | |
| US7593636B2 (en) | Pin referenced image sensor to reduce tilt in a camera module | |
| US7893514B2 (en) | Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package | |
| JP3582634B2 (ja) | 固体撮像装置 | |
| US9235011B2 (en) | Optical and electrical mixed flexible printed wiring board and method of mounting light receiving/emitting device thereof | |
| US7273765B2 (en) | Solid-state imaging device and method for producing the same | |
| US20080017985A1 (en) | Electronic device with a plurality of substrates and method for manufacturing same | |
| KR101543830B1 (ko) | 광 흡수층을 갖는 이미지 센서 어셈블리용 커버 | |
| WO2018198247A1 (ja) | 内視鏡、撮像モジュール、および、撮像モジュールの製造方法 | |
| US7146106B2 (en) | Optic semiconductor module and manufacturing method | |
| US20130333843A1 (en) | Apparatus for manufacturing camera module | |
| CN113519058A (zh) | 半导体装置 | |
| JP2005292242A (ja) | 撮像装置および撮像装置の製造方法 | |
| JP2006294720A (ja) | カメラモジュール | |
| JP2005093839A (ja) | 電子回路装置の製造方法および電子回路装置 | |
| JP2003249690A (ja) | 光半導体装置、光半導体装置の製造方法 | |
| CN216161128U (zh) | 指纹模组、指纹识别装置及电子设备 | |
| TWI543613B (zh) | 影像感測模組 | |
| KR100726504B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| JP2006005612A (ja) | 撮像モジュール | |
| JP2009302745A (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| US7709913B2 (en) | Image sensor package and packaging method for the same | |
| WO2023276006A1 (ja) | 撮像ユニット、内視鏡、および、撮像ユニットの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |