JP3548225B2 - 画像処理装置及び画像処理方法 - Google Patents
画像処理装置及び画像処理方法 Download PDFInfo
- Publication number
- JP3548225B2 JP3548225B2 JP09248894A JP9248894A JP3548225B2 JP 3548225 B2 JP3548225 B2 JP 3548225B2 JP 09248894 A JP09248894 A JP 09248894A JP 9248894 A JP9248894 A JP 9248894A JP 3548225 B2 JP3548225 B2 JP 3548225B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier signal
- image
- bit
- image processing
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Analysis (AREA)
- Color, Gradation (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は画像処理装置に関し、特に画像データに他の情報を重ね合わせ、出力または伝送する画像処理装置及び画像処理方法に関するものである。
【０００２】
【従来の技術】
画像上に他の情報を直接多重化すると、多重化により付加された情報によって、元の画像の品質が大きく劣化していた。このような問題を解決するために、例えば、特開平４−２９４６８２号に開示されているように人間の視覚特性を利用し、人間の眼には識別しにくい特定のパターンや特定色を用いて情報を多重化することが試みられている。
【０００３】
【発明が解決しようとする課題】
しかしながら上記従来例では、その情報を多重化した画像を出力した記録用紙から付加された情報を安定的に取りだすためには、原画像に非常に大きな変調量を加算しなければならず、いくら視覚的に認識しにくいパターンや色であっても付加される変調量が大きいため画質劣化は避けられないという問題があった。
【０００４】
本発明は上記従来例に鑑みてなされたものであり、画像に他の情報を多重化したときの画質劣化を抑えた画像処理装置及び画像処理方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するために本発明の画像処理装置は以下の様な構成からなる。即ち、画像データに対してｎ×ｍ画素ブロック単位に付加情報を表わすｋビットの情報を多重化可能な画像処理装置であって、前記画像データを入力する第１入力手段と、前記付加情報を入力する第２入力手段と、前記第１入力手段によって入力された画像データをｎ×ｍ画素ブロック単位にブロック化するブロック化手段と、前記第２入力手段によって入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成手段と、画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号を発生する搬送信号発生手段と、前記ビット列生成手段によって生成されるビット列の値に従って、前記搬送信号発生手段によって発生された搬送信号の出力を制御する制御手段と、前記ブロック化手段によってブロック化された画像データに対して、前記制御手段によって制御された搬送信号を、加算する加算手段とを有し、ｋ、ｎ、ｍは夫々自然数であることを特徴とする画像処理装置を備える。
また他の発明によれば、画像データに対してｎ×ｍ画素ブロック単位に付加情報を表わすｋビットの情報を多重化可能な画像処理方法であって、前記画像データを入力する第１入力工程と、前記付加情報を入力する第２入力工程と、前記第１入力工程において入力された画像データをｎ×ｍ画素ブロック単位にブロック化するブロック化工程と、前記第２入力工程において入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成工程と、画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号を発生する搬送信号発生工程と、前記ビット列生成工程において生成されるビット列の値に従って、前記搬送信号発生工程において発生された搬送信号の出力を制御する制御工程と、前記ブロック化工程においてブロック化された画像データに対して、前記制御工程において制御された搬送信号を加算する加算工程とを有し、ｋ、ｎ、ｍは夫々自然数であることを特徴とする画像処理方法を備える。
【０００６】
【作用】
以上の構成により、入力付加情報を表わすビット列の値に従って、画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号の出力を制御し、その制御された搬送信号をｎ×ｍ画素ブロック単位にブロック化された画像データに対して加算する。
【０００７】
【実施例】
以下添付図面を参照して本発明の好適な実施例を詳細に説明する。
【０００８】
［共通装置の説明（図１）］
図１は、本発明の代表的な実施例である画像処理装置の全体構成の概要を示すブロック図である。図１において、１０は画像入力部であり、ＣＣＤセンサを含むイメージスキヤナ等の画像読取装置やホストコンピユータ、ＳＶカメラ、ビデオカメラ等の外部機器のインタフエース等により構成される。画像入力部１０から入力された画像データは、画像処理部１１の入力端子１００と１０７とに供給される。１２はオペレータが画像データの出力先の指定等を行う操作部、１３は出力制御部であり、前者は画像データの出力先の選択、後者は画像データ読み出しの同期信号（画像出力部とともにプリンタエンジン部を構成する出力制御部からのＩＴＯＰ信号などや、例えば、操作部からのマニュアルキー入力により或は画像出力部からの画像出力部（プリンタ解像度）に応じた接続情報）の出力等を行う。１０４は画像処理部１１の出力端子を示している。１４はデイスプレイ等の画像表示部、１５は公衆回線やＬＡＮを介して画像データの送受信を行う通信部、１６は例えば感光体上にレーザビームを照射して潜像を形成し、これを可視画像化するレーザビームプリンタ等の画像出力部である。
【０００９】
なお、画像出力部１６はインクジエツトプリンタ、バブルジェットプリンタ、熱転写プリンタ、或いは、ドツトプリンタ等であっても良い。また、入力端子１００には画像データが、入力端子１０７には入力端子１００から入力される画像データの付加データが入力される。
【００１０】
以下、画像処理部１１に関するいくつかの実施例を説明する。
【００１１】
［第１実施例（図２〜図３）］
図２は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１において、１０２は入力端子１０１よりの入力画像データに所定の画像処理を施す画像信号処理回路、１０３は出力端子１０４への信号を切り替えるスイッチ、１０５は画像信号処理回路１０２よりの画像データの順列を変換するブロック化器、１０６はブロック化器１０５からの入力データと乗算器１０９からの入力データとを加算する加算器、１０８は入力端子１０７よりの付加データ（パラレルデータ）をシリアルデータに変換するパラレルシリアル変換器である。１０９はパラレルシリアル（Ｐ／Ｓ）変換器１０８からのデータと搬送信号発生器１１０からのデータとを乗算する乗算器、１１０は付加データを原画像上での空間スペクトラムとして多重化するための信号を発生する搬送信号発生器である。この信号の詳細は後述する。１１１は加算器１０６からの画像データの順列を元のデータ列であるラスタスキャンに変換するラスタライザである。
【００１２】
次に、以上の構成を備える画像処理部１１の動作を説明する。
【００１３】
（１）付加データを多重化しない場合
画像データは、入力端子１０１から画像信号処理回路１０２に入力される。画像信号処理回路１０２では、画像データをプリンタエンジン（出力制御部１３と画像出力部１６とで構成される）の特性に合わせて色変換等の様々な前処理を行い、スイッチ１０３のａ端子に出力する。また、画像信号処理回路１０２の出力は同時にブロック化器１０５にも出力される。スイッチ１０３は付加データを画像に付加するか否かを制御する働きを持ち、スイッチをａ端子側に接続した場合には画像信号処理回路１０２のデータをプリンタエンジンに出力端子１０４から直接出力する。
【００１４】
プリンタエンジンは、入力された画像データから画像を形成し出力する。このように、画像に付加データを多重化しない時はスイッチ１０３は常にａ端子側に接続されている。
【００１５】
（２）付加データを画像に多重化する場合
上述したように画像信号処理回路１０２の出力は同時にブロック化器１０５にも入力されており、ブロック化器１０５は画像信号処理回路１０２からの画像データの順列を並び変えて所定のサイズのブロックにする。そのブロック化された画像データは、加算器１０６のａ側の入力端子に出力する。
【００１６】
一方、付加データは入力端子１０７からパラレルデータとして入力される。入力されたパラレルデータは、パラレルシリアル変換器１０８によってシリアルデータ列に変換され、乗算器１０９のａ側の入力端子に入力される。乗算器１０９のｂ側の入力端子には搬送信号発生器１１０からの出力信号が入力されており、乗算器１０９はこの２つの信号を乗算し、加算器１０６のｂ側入力端子に出力する。乗算器１０９による乗算により原画像上での空間スペクトラム変換が行われる。
【００１７】
加算器１０６ではブロック化器１０５からの画像データと、乗算器１０９からの乗算結果のデータを加算し、ラスタライザ１１１に出力する。この加算により原画像に付加データが加算される。
【００１８】
ラスタライザ１１１ではブロック化器１０５でブロック化された画像データの順列を元のラスタスキャンの順番に戻す。ラスタライザ１１１の出力は、スイッチ１０３のｂ端子に接続されており、付加データを多重化した時には、スイッチ１０３はｂ端子を選択する。その結果、ラスタライザ１１１からのデータがプリンタエンジンに入力され、プリント出力される。
【００１９】
さらに図３を参照して付加データを画像データに多重化する動作について詳細に説明する。図３において、１つの枡目は画像の１画素を示しており、横方向にプリンタエンジンで画像形成が行なわれる際に、プリンタエンジンの主走査方向を縦方向に副走査方向をとっている。ここでいう、主走査方向とは、例えば、プリンタエンジンがレーザビーム方式に従うものであれば、画像データによってそのビーム幅が制御されるレーザ光が感光ドラムを走査する際の、レーザ光の走査方向を表し、副走査方向とはその感光ドラムの回転方向を言う。
【００２０】
ブロック化器１０５は主走査方向４画素、副走査方向４画素の計１６画素が１ブロックとなるように入力画像データの順列を変換している。従って、加算器１０６や乗算器１０９ではこの４×４画素単位で画像データが処理され、この１ブロック毎に付加データ１ビットを付加多重化することとなる。
【００２１】
まず、“１”というビット値をもった付加データ１ビットを多重化する場合について説明する。
【００２２】
本実施例では、搬送信号発生器１１０が１画素ごとに＋α、−αと変化し画像空間上のある空間スペクトラムに相当する信号（これを搬送信号という）を発生する。乗算器１０９では、この搬送信号にＰ／Ｓ変換器１０８からの出力データ“１”を乗算し、その乗算結果を加算器１０６に入力する。その結果、加算器１０６からの出力信号は、図３のブロック３１に示すような画像信号となる。ここで“＋α”は原画像の画素の値に＋αを加算することを、また同様に“−α”は−αを加算することを表わしている。同様な処理が、“０”というビット値をもった付加データ１ビットに対して実行された場合には、図３のブロック３２に示すような画像信号、即ち、原画像そのままが加算器１０６から出力されることになる。このような加算処理は、入力画像の全面にわたって行なわれ、その結果、付加情報が画像上で主走査方向或いは／及び副走査方向に周期的に多重化されることになる。
【００２３】
ここでは、１ブロックが４×４画素構成について説明したが、本発明がこれに限定されるものではないこのは言うまでもない。１ブロック当たりの画素数を増減することはもちろん可能である。しかしながら、１ブロック当たりの画素数を少なくするとより多くのデータを多重化することができるが、１ビットを表現する領域（画素数）が小さくなるのでもしプリント出力の表面が傷ついたり汚れたりすると、そのデータが損なわれ、多重化された信号を安定的に復号化することが難しくなる。また、逆に１ブロック当たりの画素数を多くすると多重化された信号を安定的に復号化することが可能になるが、付加できるデータ量が少なくなる。従って、両者の長所と短所とを考慮してバランスのとれた画素構成をとることが必要である。
【００２４】
更に±αの値は、大きくすると復号する時の安定性が増し、逆に小さくすると安定性が低下するがその分画質劣化を押さえることができる。“±α”は、原画像に対して変調量となる訳であるが、この加算によって画質劣化が顕著とならないように、或いは、変調信号が原画像上に顕著に現われないように、原画像が表現可能な階調数やプリンタエンジンなどの特性を考慮して、その値は十分に小さな値がとられることは言うまでもない。
【００２５】
ともあれ、上述の数々の値は画像形成出力を行なうプリンタエンジンの特性と人間の視覚特性に合わせて最適化すればよい。
【００２６】
以上説明したような、乗算器１０９で得られた付加データの画像データへの多重化は、乗算器１０９の出力を加算器１０６に入力しなくとも良い。例えば、図４に示す変形例のように、乗算器１０９の出力をラスタライザ１１１に入力し、画像データのブロック化を前提として生成されたデータをラスタスキャンができる形式のデータに変換して、その出力を加算器１０６に入力し、画像データとの和をとることで、付加データを原画像に直接多重化することができる。この場合、画像処理部からブロック化器１０５を省略することができ、装置構成の簡略化に資することになる。
【００２７】
従って本実施例に従えば、付加データの画像データへの多重化は、複数の画素のデータに付加データ１ビット分の情報を微小量の画素値だけ加算することだけなので、画像全体としては画質の劣化を極力抑えつつ、画像データに他の情報を付加することが可能となる。
【００２８】
［第２実施例（図５〜図７）］
図５は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図５において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図５において、２０１はパラレルシリアル（Ｐ／Ｓ）変換器１０８からの信号を入力し、後述するレベル変換を行なって乗算器１０９に出力するレベル変換器である。
【００２９】
以下、本実施例に特徴的な動作について説明する。
【００３０】
レベル変換器２０１は、Ｐ／Ｓ変換器１０８から入力される付加データの各ビットを調べ、その値が“１”であるとそのままその信号を乗算器１０９に出力し、その値が“０”であるとその信号を“−１”に変換して乗算器１０９に出力する。従って、乗算器１０９が搬送信号発生器１１０から第１実施例と同様の搬送信号を入力して乗算を行うと、乗算器１０９の出力は、付加データの値が“１”の時は搬送信号発生器１１０からの搬送信号そのままとなり、付加データの値が“０”の時は搬送信号発生器１１０からの搬送信号の反転信号が出力となる。
【００３１】
このようにして乗算器１０９から出力された信号が加算器１０６に入力され、ブロック化された画像データと加算されると、加算器１０６からの出力結果は、図６に示すようになる。図６において、ブロック６１が付加データの値が“１”の時の出力結果、ブロック６２が付加データの値が“０”の時の出力結果である。この図が示しているように、付加データの値が“０”と“１”とで“＋α”と“−α”で構成された空間キャリア信号の位相が異なっていることがわかる。なお、図６に示す１つの枡目や主走査方向と副走査方向との意味は第１実施例と同じである。
【００３２】
従って本実施例に従えば、第１実施例では付加データの値が“０”の場合、原画像をそのまま出力するのに対し、本実施例では搬送信号発生器１１０からの搬送信号の位相を付加データが“１”の場合とは変化させて原画像に多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。
【００３３】
このような付加データの画像データへの多重化における搬送信号の位相の変化させる技術は、図５に示す構成のみならず、図７に示すような構成の画像処理部によっても実現することができる。
【００３４】
図７は第２実施例の変形例となる画像処理部の構成を示すブロック図である。図７において、第１〜２実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。
【００３５】
図７において、２０２は搬送信号発生器１１０からの出力である搬送信号の位相を変化させる働きをする、具体的には＋αを−αに、−αを＋αに変換する位相変換器、２０３は搬送信号発生器１１０からの搬送信号と位相変換器２０３からの信号とをＰ／Ｓ変換器１０８からの付加データに従って切り換え加算器１０６に出力するスイッチである。スイッチ２０３は、付加データのビットの値が“１”の時にａ端子を選択し、搬送信号発生器１１０からの搬送信号を加算器１０６に出力し、付加データのビットの値が“０”の時にｂ端子を選択し、位相変換器２０２によって位相変換された搬送信号を加算器１０６に出力する。
【００３６】
これによって、加算器１０６の出力は、付加データの値に従って、図６に示したようになる。
【００３７】
［第３実施例］
図８は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図５において、第１〜２実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図８において、３０１は第１〜２実施例で用いた搬送信号発生器１１０とは異なる周期の搬送信号を発生する搬送信号発生器である。なお、搬送信号発生器３０１からの搬送信号の周期は搬送信号発生器１１０からのそれの整数倍である。
【００３８】
以下、本実施例に特徴的な動作について説明する。
【００３９】
スイッチ２０３は、付加データのビットの値が“１”の時にａ端子を選択し、付加データのビットの値が“０”の時にｂ端子を選択するので、付加データのビットの値が“１”の時には搬送信号発生器１１０の搬送信号が原画像に加算され、一方、付加データのビット値が“０”の時は搬送信号発生器３０１の搬送信号が原画像に加算される。
【００４０】
このようにして加算器１０６で搬送信号が加算された画像データは、図９に示すようになる。この図のブロック９１と９２とから明らかなように、付加データの値が“０”と“１”とで“＋α”と“−α”で構成された空間キャリア信号の位相が異なっていることがわかる。なお、図９に示す１つの枡目や主走査方向と副走査方向との意味は第１実施例と同じである。
【００４１】
従って本実施例に従えば、周期の異なる２つの搬送信号を用いて付加データの値によってその搬送信号を切り換えながら、付加データを画像データに多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。
【００４２】
なお本実施例では周期の異なる２つの搬送信号を生成するために、２つの搬送信号発生器を用いたが本発明はこれによって限定されるものではない。例えば、図１０に示すように、１つの搬送信号発生器と１つの分周器とを用いて周期の異なる２つの搬送信号を生成し本実施例と同じような動作をさせ、同様な効果を得ることができる。
【００４３】
図１０は第３実施例の変形例となる画像処理部の構成を示すブロック図である。図１０において、第１〜３実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。
【００４４】
図１０において、３０４は搬送信号発生器１１０からの搬送信号を分周しスイッチ２０３のｂ端子に出力する分周器である。分周器３０４は搬送信号発生器１１０から出力される搬送信号の周期をｎ倍（ｎは整数）した周期の搬送信号を出力する。
【００４５】
また、本実施例では搬送信号の取りえる空間周波数を２つとしたが本発明はこれによって限定されるものではなく、２以上であればよい。また、本実施例では図９から明らかなように、主走査、副走査両方向についての搬送信号の周期を変化させた場合について説明したが、いづれか片方向のみの周期を変化させてもよい。
【００４６】
［第４実施例（図１１〜図１３）］
図１１は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１１において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１１において、４０１はパラレルシリアル（Ｐ／Ｓ）変換器１０８からの信号を入力し、後述するレベル変換を行なって乗算器１０９に出力するレベル変換器である。
【００４７】
以下、本実施例に特徴的な動作について説明する。
【００４８】
レベル変換器４０１は、Ｐ／Ｓ変換器１０８から入力される付加データの各ビットを調べ、その値が“１”であると出力信号の値が“２”となるように、また、その値が“０”であると出力信号を“１”となるようにレベル変換して乗算器１０９に出力する。
【００４９】
従って、乗算器１０９が搬送信号発生器１１０から第１実施例と同様の搬送信号を入力して乗算を行うと、乗算器１０９の出力は、付加データの値が“１”の時は搬送信号発生器１１０からの搬送信号の２倍の振幅をもつ信号となり、付加データの値が“０”の時は搬送信号発生器１１０からの搬送信号そのままが出力となる。
【００５０】
このようにして乗算器１０９から出力された信号が加算器１０６に入力され、ブロック化された画像データと加算されると、加算器１０６からの出力結果は、図１２に示すようになる。図１２において、ブロック１２０１が付加データの値が“０”の時の出力結果、ブロック１２０２が付加データの値が“１”の時の出力結果である。この図が示しているように、付加データの値が“０”のときには“＋α”と“−α”で構成された空間キャリア信号が、付加データの値が“１”のときには“＋２α”と“−２α”で構成された空間キャリア信号が画像データに加算されていることがわかる。なお、図１２に示す１つの枡目や主走査方向と副走査方向との意味は第１実施例と同じである。
【００５１】
従って本実施例に従えば、第１実施例では付加データの値が“０”の場合、原画像をそのまま出力するのに対し、本実施例では付加データの値に従って搬送信号発生器１１０からの搬送信号の振幅を変化させて原画像に多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。
【００５２】
なお、本実施例では搬送信号の振幅の変化は、レベル変換器と加算器とによって実現したが本発明はこれによって限定されるものではない。例えば、図１３に示すように、搬送信号発生器から出力される搬送信号を増幅器によって増幅し、付加データの値に従って増幅された搬送信号と搬送信号そのものをスイッチで切り換えることによって、本実施例と同様の効果を得ることができる。
【００５３】
図１３は第４実施例の変形例となる画像処理部の構成を示すブロック図である。図１３において、第１〜２実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。
【００５４】
図１３において、４０３は搬送信号発生器１１０から出力される搬送信号の振幅を２倍に、具体的には＋αを＋２αに、−αを−２αに増幅させる増幅器である。
【００５５】
さらに本実施例では搬送信号の振幅を２倍に増幅する例について説明したが本発明はこれによって限定されるものではなく、また取り得る値についても２値に限らずｎ値（ｎは整数）でも良い。
【００５６】
［第５実施例（図１４〜図１６）］
図１４は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１４において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１４において、５０１は付加データを入力しＰＷＭ変調器５０３に出力するビット幅変換器、５０２は搬送信号発生器１１０からの搬送信号を分周する分周器、５０３はビット幅変換器５０１からの出力信号に従って分周器５０３から出力である分周された搬送信号をＰＷＭ変調するＰＷＭ変調器である。
【００５７】
以下、本実施例に特徴的な動作について説明する。
【００５８】
ビット幅変換器５０１は、入力された付加データについて２ビットごとに、その２ビットを表す信号パルス幅が、入力端子１０１から入力される画像データの４画素分を表す信号幅に相当するようにビット幅を調整するとともに、その２ビットのデータが表す値（０、１、２、３）に従い４段階のレベル信号に変換してＰＷＭ変調器５０３に出力する。一方、分周器５０２は搬送信号発生器１１０から出力される搬送信号を分周して入力付加データ２ビット分に相当する周期の三角波信号をＰＷＭ変調器５０３に出力する。ＰＷＭ変調器５０３は、ビット幅変換器５０１からのレベル信号と分周器５０２からの三角波信号を入力してＰＷＭ変調を行ない、入力付加データ２ビット毎の値をパルス幅に反映したパルス信号（その値は０、或いは、１をとる）を乗算器１０９に出力する。
【００５９】
乗算器１０９は搬送信号とパルス信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力付加データ２ビット毎の値を反映した信号となる。即ち、前述のパルス信号が“０”を表している間は、搬送信号は出力されず、そのパルス信号が“１”を表している間は第１実施例で示したような値（振幅）をもつ搬送信号が出力される。
【００６０】
その結果、加算器１０６から出力される画像信号は入力付加データ２ビット毎の値を反映した多重化が行なわれ、各ブロックに関して、図１５に示すような変調信号が加算されることになる。
【００６１】
従って本実施例に従えば、図１５から明らかなように、搬送信号発生器１１０からの搬送信号を付加データ２ビット毎の値に従って面積変調し、各ブロックの画像データに関し搬送信号を加算する領域を変化させて、付加データが表す情報を原画像に多重化することができる。このようにして、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。
【００６２】
なお本実施例では、図１５に示すように１ブロックを主走査方向に４画素、副走査方向に４画素の合計１６画素で構成し、その１６画素を単位として、付加データ２ビット毎の値を表現できるように面積変調を行なったが本発明はこれによって限定されるものではない。例えば、図１６に示すように１ブロックを主走査方向に６画素、副走査方向に２画素の合計１２画素で構成し、その１２画素を単位として、付加データ２ビット毎の値を表現できるように面積変調を行なうことができるように、搬送信号を加算しても良い。
【００６３】
このような１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。
【００６４】
また本実施例では、付加データ２ビット毎の値“０”である場合には原画像をそのまま出力する様にしているが本発明はこれによって限定されるものではなく第２〜４実施例で説明したような方法で搬送信号を加算することもできる。
【００６５】
［第６実施例（図１７〜図１８）］
図１７は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１７において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１７において、６０１は付加データを入力しＦＳＫ変調器６０３に出力するビット幅変換器、６０２は搬送信号発生器１１０からの搬送信号を分周する分周器、６０３はビット幅変換器６０１からの出力信号に従って分周器６０３から出力である分周された搬送信号をＦＳＫ変調するＦＳＫ変調器である。
【００６６】
以下、本実施例に特徴的な動作について説明する。
【００６７】
ビット幅変換器６０１は、入力される付加データの各ビットの値（０、１）を表す信号パルス幅が、入力端子１０１から入力される画像データの１６画素分を表す信号幅に相当するようにビット幅を変換してＦＳＫ変調器６０３に出力する。一方、分周器６０２は搬送信号発生器１１０から出力される搬送信号を分周して入力画像データ１６画素分で１周期となる周波数信号（ｆ１）と、同じく２周期となる周波数信号（ｆ２）をＦＳＫ変調器６０３に出力する。ＦＳＫ変調器６０３は、ビット幅変換器６０１からのビット幅変換された信号と分周器６０２からの２つの周波数信号を入力してＦＳＫ変調を行ない、入力付加データ各ビット毎の値を周波数に反映した周波数信号（ｆ１ 、或いは、ｆ２）を乗算器１０９に出力する。
【００６８】
乗算器１０９は搬送信号と周波数信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力データ各ビット毎の値を反映した信号となる。即ち、入力付加データの各ビットに関し、その値が“０”ならば搬送信号が周波数（ｆ１）でＯＮ／ＯＦＦされるような、一方、そのビット値が“１”ならば搬送信号が周波数（ｆ２）でＯＮ／ＯＦＦされるような信号となる。その結果、加算器１０６から出力される画像信号は、主走査方向に１６画素ごとに入力付加データ各ビット毎の値を反映した多重化が行なわれ、各ブロック（図１８の１８０１〜１８０３）に関して、図１８に示すような変調信号が加算されることになる。
【００６９】
従って本実施例に従えば図１８から明らかなように、本実施例による付加データの多重化では、主走査方向に付加データの値を反映した周波数で搬送信号を原画像に加算することができる。
【００７０】
なお本実施例では、主走査方向に付加データの値を反映した周波数で搬送信号を原画像に加算しているが、本発明はこれによって限定されるものではなく、例えば、副走査方向について、或いは、主／副走査両方向について上記のような多重化を行ってもよい。
【００７１】
また１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。
【００７２】
［第７実施例（図１９〜図２０）］
図１９は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１９において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１９において、７０１は搬送信号発生器１１０からの搬送信号を分周する分周器、７０２はＰ／Ｓ変換器１０８からの出力信号に従って分周器６０３から出力である分周された搬送信号をＰＳＫ変調するＰＳＫ変調器である。
【００７３】
以下、本実施例に特徴的な動作について説明する。
【００７４】
分周器７０１は搬送信号発生器１１０から出力される搬送信号を分周して入力画像データ８画素分で１周期となる周波数信号（ｆ０）をＰＳＫ変調器７０２に出力する。ＰＳＫ変調器７０２は、Ｐ／Ｓ変換器１０８からのビットデータと分周器７０１からの周波数信号を入力してＰＳＫ変調を行ない、入力付加データ各ビット毎の値を信号の位相に反映した周波数信号を乗算器１０９に出力する。
【００７５】
乗算器１０９は搬送信号と周波数信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力データ各ビット毎の値を反映した信号となる。即ち、入力付加データの各ビットに関し、その値が“０”ならば搬送信号が周波数信号（ｆ０）でＯＮ／ＯＦＦされるような、一方、そのビット値が“１”ならば搬送信号が周波数信号（ｆ０）の位相を１８０゜シフトした信号でＯＮ／ＯＦＦされるような信号となる。その結果、加算器１０６から出力される画像信号は、主走査方向に８画素ごとに入力付加データ各ビット毎の値を反映した多重化が行なわれ、図２０に示すような変調信号が各ブロック（図２０の２００１〜２００６）に関して加算されることになる。
【００７６】
従って本実施例に従えば図２０から明らかなように、本実施例による付加データの多重化では、主走査方向に付加データの値を反映した位相で搬送信号を原画像に加算することができる。
【００７７】
なお本実施例では、主走査方向に付加データの値を反映した位相で搬送信号を原画像に加算しているが、本発明はこれによって限定されるものではなく、例えば、副走査方向について、或いは、主／副走査両方向について上記のような多重化を行ってもよい。
【００７８】
また１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。
【００７９】
［第８実施例（図２１〜図２２）］
図２１は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図２１において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図２１において、８０１は付加データを入力し以下に示す変換処理を行なってその変換された信号をレベル変換器８０２に出力するビット幅変換器、８０２はビット幅変換器８０１からの出力信号をレベル変換するレベル変換器である。
【００８０】
以下、本実施例に特徴的な動作について説明する。
【００８１】
ビット幅変換器８０１は、入力される付加データの各ビットの値（０、１）を表す信号パルス幅が、入力端子１０１から入力される画像データの２画素分を表す信号幅に相当するようにビット幅を変換してレベル変換器８０２に出力する。一方、レベル変換器８０２は入力されたビット幅変換された付加データについて２ビットごとに、その２ビットのデータが表す値（０、１、２、３）に従い４段階のレベル信号（１、−１、２、−２）に変換して乗算器１０９に出力する。
【００８２】
乗算器１０９は搬送信号とレベル変換された信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力付加データ２ビット毎の値を反映した信号となる。即ち、２ビットのデータが表す値が０、１、２、３であるときには、乗算器１０９の出力信号は各々、搬送信号そのまま、反転された搬送信号、２倍の振幅をもつ搬送信号、２倍の振幅をもった反転された搬送信号となる。
【００８３】
その結果、加算器１０６から出力される画像信号は入力付加データ２ビット毎の値を反映した多重化が行なわれ、図２２に示すような変調信号が各ブロック（図２２の２２０１〜２２０６）に関して加算されることになる。
【００８４】
従って本実施例に従えば、図２２から明らかなように、搬送信号発生器１１０からの搬送信号を付加データ２ビット毎の値に従ってその振幅や位相を変化させるように制御して、付加データが表す情報を原画像に多重化することができる。このようにして、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。
【００８５】
このような１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよく、本実施例で説明したものに限る必要はない。
【００８６】
［第９実施例（図２３〜図２４）］
図２３は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図２３において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図２３において、９０１は付加データの各ビット値を反映したビットパターンを一時的に記憶するデータビットマップ、９０２は付加データを変調するための基礎データとなるビットパターンを記憶する変調ビットマップである。
【００８７】
以下、本実施例に特徴的な動作について、図２４を参照して説明する。
【００８８】
変調ビットマップ９０２には画像データに付加データを多重化するための変調データとなる特定の周波数をもつビットパターンを格納する。一方、データビットマップには入力される付加データの各ビットの値に従って、その値を反映するビットパターンが格納される。このような２つのデータは乗算器１０９で乗算され、その乗算結果は加算器１０６に出力される。
【００８９】
従って、乗算器１０９からは、例えば、第１実施例で説明した考え方を適用すれば、図２４に示すように１０ビット×１０ビットで変調データとなるビットパターンが表現されるとすれば、入力付加データ各ビット値が“１”であればそのままのビットパターンが加算器１０６に出力され、そのビット値が“０”であれば変調データ１０ビット×１０ビットのすべてが“０”となったビットパターンが加算器１０６に出力される。乗算器１０９からの付加データの各ビットの値を反映する出力パターンは、ここで説明した方法のみならず、例えば、そのビット値が“０”であればビット値が“１”の場合の反転パターンを出力パターンとするなど様々な方法が適用できる。
【００９０】
また、加算器１０６での画像データとの多重化の際には、画像データ復調時の付加データの検出が易しくなるように、図２４に示すように、主走査方向、副走査方向に所定の周期で、特定の画素値をもつマークブロック（Ｍａｒｋ Ｂｌｏｃｋ）を付加する。
【００９１】
以上説明した処理を主走査方向、副走査方向に繰り返し行なうことにより原画像全面にわたって付加データが示す情報とマークブロックを多重化する。
【００９２】
以上説明した様に本実施例によっても、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。
【００９３】
なお、以上説明した第１〜第９実施例では、多重化した画像情報を出力するのがプリンタエンジンである例について説明したが、本発明はこれによって限定されるものではなく、例えば、スチルビデオカメラ、各種ＶＴＲ等、画像を記録または伝送する装置を出力装置とすることができる。
【００９４】
また付加する情報としては、特に限定するものでなく何でもよい。例えば、フルカラープリンタ装置であれば、有価証券・紙幣等の偽造行為を防止する意味で、プリントした装置または日付などを付加することが有効である。また、スチルビデオ等であればその画像の日付・場所・コメント等を付加することもできる。
【００９５】
尚、本発明は、複数の機器から構成されるシステムに適用しても良いし、１つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。
【００９６】
【発明の効果】
以上説明した様に本発明によれば、大きな画質劣化を招くことなく、画像に付加情報を多重化することができるという効果がある。また、加算変調量が小さいので、付加情報の秘匿性が高く、第三者に多重したデータを知られることがないという利点もある。さらに付加情報の多重化を画像全面に行うことにより、画像の任意の領域から付加情報を復元することが可能となる。
【図面の簡単な説明】
【図１】本発明の代表的な実施例である画像処理装置の全体構成の概要を示すブロック図である。
【図２】第１実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図３】第１実施例に従う付加データの多重化処理の概要を示す図である。
【図４】第１実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図５】第２実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図６】第２実施例に従う付加データの多重化処理の概要を示す図である。
【図７】第２実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図８】第３実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図９】第３実施例に従う付加データの多重化処理の概要を示す図である。
【図１０】第３実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図１１】第４実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図１２】第４実施例に従う付加データの多重化処理の概要を示す図である。
【図１３】第４実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図１４】第５実施例に従う画像処理部１１の概略構成を示す図である。
【図１５】第５実施例に従う付加データの多重化処理の概要を示す図である。
【図１６】第５実施例の変形例となる付加データの多重化処理の概要を示す図である。
【図１７】第６実施例に従う画像処理部１１の概略構成を示す図である。
【図１８】第６実施例に従う付加データの多重化処理の概要を示す図である。
【図１９】第７実施例に従う画像処理部１１の概略構成を示す図である。
【図２０】第７実施例に従う付加データの多重化処理の概要を示す図である。
【図２１】第８実施例に従う画像処理部１１の概略構成を示す図である。
【図２２】第８実施例に従う付加データの多重化処理の概要を示す図である。
【図２３】第９実施例に従う画像処理部１１の概略構成を示す図である。
【図２４】第９実施例に従う付加データの多重化処理を示す図である。
【符号の説明】
１１ 画像処理部
１３ 出力制御部
１６ 画像出力部
１００、１０７ 入力端子
１０２ 画像信号処理回路
１０３、２０３ スイッチ
１０４ 出力端子
１０５ ブロック化器
１０６ 加算器
１０９ 乗算器
１１０、３０１ 搬送信号発生器
１１１ ラスタライザ
２０１、４０１、８０２ レベル変換器
２０２ 位相変換器
３０４、５０２、６０２、７０１ 分周器
４０３ 増幅器
５０１、６０１、８０１ ビット幅変換器
５０３ ＰＷＭ変調器
６０３ ＦＳＫ変調器
７０２ ＰＳＫ変調器
９０１ データビットマップ
９０２ 変調ビットマップ
【産業上の利用分野】
本発明は画像処理装置に関し、特に画像データに他の情報を重ね合わせ、出力または伝送する画像処理装置及び画像処理方法に関するものである。
【０００２】
【従来の技術】
画像上に他の情報を直接多重化すると、多重化により付加された情報によって、元の画像の品質が大きく劣化していた。このような問題を解決するために、例えば、特開平４−２９４６８２号に開示されているように人間の視覚特性を利用し、人間の眼には識別しにくい特定のパターンや特定色を用いて情報を多重化することが試みられている。
【０００３】
【発明が解決しようとする課題】
しかしながら上記従来例では、その情報を多重化した画像を出力した記録用紙から付加された情報を安定的に取りだすためには、原画像に非常に大きな変調量を加算しなければならず、いくら視覚的に認識しにくいパターンや色であっても付加される変調量が大きいため画質劣化は避けられないという問題があった。
【０００４】
本発明は上記従来例に鑑みてなされたものであり、画像に他の情報を多重化したときの画質劣化を抑えた画像処理装置及び画像処理方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するために本発明の画像処理装置は以下の様な構成からなる。即ち、画像データに対してｎ×ｍ画素ブロック単位に付加情報を表わすｋビットの情報を多重化可能な画像処理装置であって、前記画像データを入力する第１入力手段と、前記付加情報を入力する第２入力手段と、前記第１入力手段によって入力された画像データをｎ×ｍ画素ブロック単位にブロック化するブロック化手段と、前記第２入力手段によって入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成手段と、画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号を発生する搬送信号発生手段と、前記ビット列生成手段によって生成されるビット列の値に従って、前記搬送信号発生手段によって発生された搬送信号の出力を制御する制御手段と、前記ブロック化手段によってブロック化された画像データに対して、前記制御手段によって制御された搬送信号を、加算する加算手段とを有し、ｋ、ｎ、ｍは夫々自然数であることを特徴とする画像処理装置を備える。
また他の発明によれば、画像データに対してｎ×ｍ画素ブロック単位に付加情報を表わすｋビットの情報を多重化可能な画像処理方法であって、前記画像データを入力する第１入力工程と、前記付加情報を入力する第２入力工程と、前記第１入力工程において入力された画像データをｎ×ｍ画素ブロック単位にブロック化するブロック化工程と、前記第２入力工程において入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成工程と、画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号を発生する搬送信号発生工程と、前記ビット列生成工程において生成されるビット列の値に従って、前記搬送信号発生工程において発生された搬送信号の出力を制御する制御工程と、前記ブロック化工程においてブロック化された画像データに対して、前記制御工程において制御された搬送信号を加算する加算工程とを有し、ｋ、ｎ、ｍは夫々自然数であることを特徴とする画像処理方法を備える。
【０００６】
【作用】
以上の構成により、入力付加情報を表わすビット列の値に従って、画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号の出力を制御し、その制御された搬送信号をｎ×ｍ画素ブロック単位にブロック化された画像データに対して加算する。
【０００７】
【実施例】
以下添付図面を参照して本発明の好適な実施例を詳細に説明する。
【０００８】
［共通装置の説明（図１）］
図１は、本発明の代表的な実施例である画像処理装置の全体構成の概要を示すブロック図である。図１において、１０は画像入力部であり、ＣＣＤセンサを含むイメージスキヤナ等の画像読取装置やホストコンピユータ、ＳＶカメラ、ビデオカメラ等の外部機器のインタフエース等により構成される。画像入力部１０から入力された画像データは、画像処理部１１の入力端子１００と１０７とに供給される。１２はオペレータが画像データの出力先の指定等を行う操作部、１３は出力制御部であり、前者は画像データの出力先の選択、後者は画像データ読み出しの同期信号（画像出力部とともにプリンタエンジン部を構成する出力制御部からのＩＴＯＰ信号などや、例えば、操作部からのマニュアルキー入力により或は画像出力部からの画像出力部（プリンタ解像度）に応じた接続情報）の出力等を行う。１０４は画像処理部１１の出力端子を示している。１４はデイスプレイ等の画像表示部、１５は公衆回線やＬＡＮを介して画像データの送受信を行う通信部、１６は例えば感光体上にレーザビームを照射して潜像を形成し、これを可視画像化するレーザビームプリンタ等の画像出力部である。
【０００９】
なお、画像出力部１６はインクジエツトプリンタ、バブルジェットプリンタ、熱転写プリンタ、或いは、ドツトプリンタ等であっても良い。また、入力端子１００には画像データが、入力端子１０７には入力端子１００から入力される画像データの付加データが入力される。
【００１０】
以下、画像処理部１１に関するいくつかの実施例を説明する。
【００１１】
［第１実施例（図２〜図３）］
図２は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１において、１０２は入力端子１０１よりの入力画像データに所定の画像処理を施す画像信号処理回路、１０３は出力端子１０４への信号を切り替えるスイッチ、１０５は画像信号処理回路１０２よりの画像データの順列を変換するブロック化器、１０６はブロック化器１０５からの入力データと乗算器１０９からの入力データとを加算する加算器、１０８は入力端子１０７よりの付加データ（パラレルデータ）をシリアルデータに変換するパラレルシリアル変換器である。１０９はパラレルシリアル（Ｐ／Ｓ）変換器１０８からのデータと搬送信号発生器１１０からのデータとを乗算する乗算器、１１０は付加データを原画像上での空間スペクトラムとして多重化するための信号を発生する搬送信号発生器である。この信号の詳細は後述する。１１１は加算器１０６からの画像データの順列を元のデータ列であるラスタスキャンに変換するラスタライザである。
【００１２】
次に、以上の構成を備える画像処理部１１の動作を説明する。
【００１３】
（１）付加データを多重化しない場合
画像データは、入力端子１０１から画像信号処理回路１０２に入力される。画像信号処理回路１０２では、画像データをプリンタエンジン（出力制御部１３と画像出力部１６とで構成される）の特性に合わせて色変換等の様々な前処理を行い、スイッチ１０３のａ端子に出力する。また、画像信号処理回路１０２の出力は同時にブロック化器１０５にも出力される。スイッチ１０３は付加データを画像に付加するか否かを制御する働きを持ち、スイッチをａ端子側に接続した場合には画像信号処理回路１０２のデータをプリンタエンジンに出力端子１０４から直接出力する。
【００１４】
プリンタエンジンは、入力された画像データから画像を形成し出力する。このように、画像に付加データを多重化しない時はスイッチ１０３は常にａ端子側に接続されている。
【００１５】
（２）付加データを画像に多重化する場合
上述したように画像信号処理回路１０２の出力は同時にブロック化器１０５にも入力されており、ブロック化器１０５は画像信号処理回路１０２からの画像データの順列を並び変えて所定のサイズのブロックにする。そのブロック化された画像データは、加算器１０６のａ側の入力端子に出力する。
【００１６】
一方、付加データは入力端子１０７からパラレルデータとして入力される。入力されたパラレルデータは、パラレルシリアル変換器１０８によってシリアルデータ列に変換され、乗算器１０９のａ側の入力端子に入力される。乗算器１０９のｂ側の入力端子には搬送信号発生器１１０からの出力信号が入力されており、乗算器１０９はこの２つの信号を乗算し、加算器１０６のｂ側入力端子に出力する。乗算器１０９による乗算により原画像上での空間スペクトラム変換が行われる。
【００１７】
加算器１０６ではブロック化器１０５からの画像データと、乗算器１０９からの乗算結果のデータを加算し、ラスタライザ１１１に出力する。この加算により原画像に付加データが加算される。
【００１８】
ラスタライザ１１１ではブロック化器１０５でブロック化された画像データの順列を元のラスタスキャンの順番に戻す。ラスタライザ１１１の出力は、スイッチ１０３のｂ端子に接続されており、付加データを多重化した時には、スイッチ１０３はｂ端子を選択する。その結果、ラスタライザ１１１からのデータがプリンタエンジンに入力され、プリント出力される。
【００１９】
さらに図３を参照して付加データを画像データに多重化する動作について詳細に説明する。図３において、１つの枡目は画像の１画素を示しており、横方向にプリンタエンジンで画像形成が行なわれる際に、プリンタエンジンの主走査方向を縦方向に副走査方向をとっている。ここでいう、主走査方向とは、例えば、プリンタエンジンがレーザビーム方式に従うものであれば、画像データによってそのビーム幅が制御されるレーザ光が感光ドラムを走査する際の、レーザ光の走査方向を表し、副走査方向とはその感光ドラムの回転方向を言う。
【００２０】
ブロック化器１０５は主走査方向４画素、副走査方向４画素の計１６画素が１ブロックとなるように入力画像データの順列を変換している。従って、加算器１０６や乗算器１０９ではこの４×４画素単位で画像データが処理され、この１ブロック毎に付加データ１ビットを付加多重化することとなる。
【００２１】
まず、“１”というビット値をもった付加データ１ビットを多重化する場合について説明する。
【００２２】
本実施例では、搬送信号発生器１１０が１画素ごとに＋α、−αと変化し画像空間上のある空間スペクトラムに相当する信号（これを搬送信号という）を発生する。乗算器１０９では、この搬送信号にＰ／Ｓ変換器１０８からの出力データ“１”を乗算し、その乗算結果を加算器１０６に入力する。その結果、加算器１０６からの出力信号は、図３のブロック３１に示すような画像信号となる。ここで“＋α”は原画像の画素の値に＋αを加算することを、また同様に“−α”は−αを加算することを表わしている。同様な処理が、“０”というビット値をもった付加データ１ビットに対して実行された場合には、図３のブロック３２に示すような画像信号、即ち、原画像そのままが加算器１０６から出力されることになる。このような加算処理は、入力画像の全面にわたって行なわれ、その結果、付加情報が画像上で主走査方向或いは／及び副走査方向に周期的に多重化されることになる。
【００２３】
ここでは、１ブロックが４×４画素構成について説明したが、本発明がこれに限定されるものではないこのは言うまでもない。１ブロック当たりの画素数を増減することはもちろん可能である。しかしながら、１ブロック当たりの画素数を少なくするとより多くのデータを多重化することができるが、１ビットを表現する領域（画素数）が小さくなるのでもしプリント出力の表面が傷ついたり汚れたりすると、そのデータが損なわれ、多重化された信号を安定的に復号化することが難しくなる。また、逆に１ブロック当たりの画素数を多くすると多重化された信号を安定的に復号化することが可能になるが、付加できるデータ量が少なくなる。従って、両者の長所と短所とを考慮してバランスのとれた画素構成をとることが必要である。
【００２４】
更に±αの値は、大きくすると復号する時の安定性が増し、逆に小さくすると安定性が低下するがその分画質劣化を押さえることができる。“±α”は、原画像に対して変調量となる訳であるが、この加算によって画質劣化が顕著とならないように、或いは、変調信号が原画像上に顕著に現われないように、原画像が表現可能な階調数やプリンタエンジンなどの特性を考慮して、その値は十分に小さな値がとられることは言うまでもない。
【００２５】
ともあれ、上述の数々の値は画像形成出力を行なうプリンタエンジンの特性と人間の視覚特性に合わせて最適化すればよい。
【００２６】
以上説明したような、乗算器１０９で得られた付加データの画像データへの多重化は、乗算器１０９の出力を加算器１０６に入力しなくとも良い。例えば、図４に示す変形例のように、乗算器１０９の出力をラスタライザ１１１に入力し、画像データのブロック化を前提として生成されたデータをラスタスキャンができる形式のデータに変換して、その出力を加算器１０６に入力し、画像データとの和をとることで、付加データを原画像に直接多重化することができる。この場合、画像処理部からブロック化器１０５を省略することができ、装置構成の簡略化に資することになる。
【００２７】
従って本実施例に従えば、付加データの画像データへの多重化は、複数の画素のデータに付加データ１ビット分の情報を微小量の画素値だけ加算することだけなので、画像全体としては画質の劣化を極力抑えつつ、画像データに他の情報を付加することが可能となる。
【００２８】
［第２実施例（図５〜図７）］
図５は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図５において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図５において、２０１はパラレルシリアル（Ｐ／Ｓ）変換器１０８からの信号を入力し、後述するレベル変換を行なって乗算器１０９に出力するレベル変換器である。
【００２９】
以下、本実施例に特徴的な動作について説明する。
【００３０】
レベル変換器２０１は、Ｐ／Ｓ変換器１０８から入力される付加データの各ビットを調べ、その値が“１”であるとそのままその信号を乗算器１０９に出力し、その値が“０”であるとその信号を“−１”に変換して乗算器１０９に出力する。従って、乗算器１０９が搬送信号発生器１１０から第１実施例と同様の搬送信号を入力して乗算を行うと、乗算器１０９の出力は、付加データの値が“１”の時は搬送信号発生器１１０からの搬送信号そのままとなり、付加データの値が“０”の時は搬送信号発生器１１０からの搬送信号の反転信号が出力となる。
【００３１】
このようにして乗算器１０９から出力された信号が加算器１０６に入力され、ブロック化された画像データと加算されると、加算器１０６からの出力結果は、図６に示すようになる。図６において、ブロック６１が付加データの値が“１”の時の出力結果、ブロック６２が付加データの値が“０”の時の出力結果である。この図が示しているように、付加データの値が“０”と“１”とで“＋α”と“−α”で構成された空間キャリア信号の位相が異なっていることがわかる。なお、図６に示す１つの枡目や主走査方向と副走査方向との意味は第１実施例と同じである。
【００３２】
従って本実施例に従えば、第１実施例では付加データの値が“０”の場合、原画像をそのまま出力するのに対し、本実施例では搬送信号発生器１１０からの搬送信号の位相を付加データが“１”の場合とは変化させて原画像に多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。
【００３３】
このような付加データの画像データへの多重化における搬送信号の位相の変化させる技術は、図５に示す構成のみならず、図７に示すような構成の画像処理部によっても実現することができる。
【００３４】
図７は第２実施例の変形例となる画像処理部の構成を示すブロック図である。図７において、第１〜２実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。
【００３５】
図７において、２０２は搬送信号発生器１１０からの出力である搬送信号の位相を変化させる働きをする、具体的には＋αを−αに、−αを＋αに変換する位相変換器、２０３は搬送信号発生器１１０からの搬送信号と位相変換器２０３からの信号とをＰ／Ｓ変換器１０８からの付加データに従って切り換え加算器１０６に出力するスイッチである。スイッチ２０３は、付加データのビットの値が“１”の時にａ端子を選択し、搬送信号発生器１１０からの搬送信号を加算器１０６に出力し、付加データのビットの値が“０”の時にｂ端子を選択し、位相変換器２０２によって位相変換された搬送信号を加算器１０６に出力する。
【００３６】
これによって、加算器１０６の出力は、付加データの値に従って、図６に示したようになる。
【００３７】
［第３実施例］
図８は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図５において、第１〜２実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図８において、３０１は第１〜２実施例で用いた搬送信号発生器１１０とは異なる周期の搬送信号を発生する搬送信号発生器である。なお、搬送信号発生器３０１からの搬送信号の周期は搬送信号発生器１１０からのそれの整数倍である。
【００３８】
以下、本実施例に特徴的な動作について説明する。
【００３９】
スイッチ２０３は、付加データのビットの値が“１”の時にａ端子を選択し、付加データのビットの値が“０”の時にｂ端子を選択するので、付加データのビットの値が“１”の時には搬送信号発生器１１０の搬送信号が原画像に加算され、一方、付加データのビット値が“０”の時は搬送信号発生器３０１の搬送信号が原画像に加算される。
【００４０】
このようにして加算器１０６で搬送信号が加算された画像データは、図９に示すようになる。この図のブロック９１と９２とから明らかなように、付加データの値が“０”と“１”とで“＋α”と“−α”で構成された空間キャリア信号の位相が異なっていることがわかる。なお、図９に示す１つの枡目や主走査方向と副走査方向との意味は第１実施例と同じである。
【００４１】
従って本実施例に従えば、周期の異なる２つの搬送信号を用いて付加データの値によってその搬送信号を切り換えながら、付加データを画像データに多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。
【００４２】
なお本実施例では周期の異なる２つの搬送信号を生成するために、２つの搬送信号発生器を用いたが本発明はこれによって限定されるものではない。例えば、図１０に示すように、１つの搬送信号発生器と１つの分周器とを用いて周期の異なる２つの搬送信号を生成し本実施例と同じような動作をさせ、同様な効果を得ることができる。
【００４３】
図１０は第３実施例の変形例となる画像処理部の構成を示すブロック図である。図１０において、第１〜３実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。
【００４４】
図１０において、３０４は搬送信号発生器１１０からの搬送信号を分周しスイッチ２０３のｂ端子に出力する分周器である。分周器３０４は搬送信号発生器１１０から出力される搬送信号の周期をｎ倍（ｎは整数）した周期の搬送信号を出力する。
【００４５】
また、本実施例では搬送信号の取りえる空間周波数を２つとしたが本発明はこれによって限定されるものではなく、２以上であればよい。また、本実施例では図９から明らかなように、主走査、副走査両方向についての搬送信号の周期を変化させた場合について説明したが、いづれか片方向のみの周期を変化させてもよい。
【００４６】
［第４実施例（図１１〜図１３）］
図１１は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１１において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１１において、４０１はパラレルシリアル（Ｐ／Ｓ）変換器１０８からの信号を入力し、後述するレベル変換を行なって乗算器１０９に出力するレベル変換器である。
【００４７】
以下、本実施例に特徴的な動作について説明する。
【００４８】
レベル変換器４０１は、Ｐ／Ｓ変換器１０８から入力される付加データの各ビットを調べ、その値が“１”であると出力信号の値が“２”となるように、また、その値が“０”であると出力信号を“１”となるようにレベル変換して乗算器１０９に出力する。
【００４９】
従って、乗算器１０９が搬送信号発生器１１０から第１実施例と同様の搬送信号を入力して乗算を行うと、乗算器１０９の出力は、付加データの値が“１”の時は搬送信号発生器１１０からの搬送信号の２倍の振幅をもつ信号となり、付加データの値が“０”の時は搬送信号発生器１１０からの搬送信号そのままが出力となる。
【００５０】
このようにして乗算器１０９から出力された信号が加算器１０６に入力され、ブロック化された画像データと加算されると、加算器１０６からの出力結果は、図１２に示すようになる。図１２において、ブロック１２０１が付加データの値が“０”の時の出力結果、ブロック１２０２が付加データの値が“１”の時の出力結果である。この図が示しているように、付加データの値が“０”のときには“＋α”と“−α”で構成された空間キャリア信号が、付加データの値が“１”のときには“＋２α”と“−２α”で構成された空間キャリア信号が画像データに加算されていることがわかる。なお、図１２に示す１つの枡目や主走査方向と副走査方向との意味は第１実施例と同じである。
【００５１】
従って本実施例に従えば、第１実施例では付加データの値が“０”の場合、原画像をそのまま出力するのに対し、本実施例では付加データの値に従って搬送信号発生器１１０からの搬送信号の振幅を変化させて原画像に多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。
【００５２】
なお、本実施例では搬送信号の振幅の変化は、レベル変換器と加算器とによって実現したが本発明はこれによって限定されるものではない。例えば、図１３に示すように、搬送信号発生器から出力される搬送信号を増幅器によって増幅し、付加データの値に従って増幅された搬送信号と搬送信号そのものをスイッチで切り換えることによって、本実施例と同様の効果を得ることができる。
【００５３】
図１３は第４実施例の変形例となる画像処理部の構成を示すブロック図である。図１３において、第１〜２実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。
【００５４】
図１３において、４０３は搬送信号発生器１１０から出力される搬送信号の振幅を２倍に、具体的には＋αを＋２αに、−αを−２αに増幅させる増幅器である。
【００５５】
さらに本実施例では搬送信号の振幅を２倍に増幅する例について説明したが本発明はこれによって限定されるものではなく、また取り得る値についても２値に限らずｎ値（ｎは整数）でも良い。
【００５６】
［第５実施例（図１４〜図１６）］
図１４は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１４において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１４において、５０１は付加データを入力しＰＷＭ変調器５０３に出力するビット幅変換器、５０２は搬送信号発生器１１０からの搬送信号を分周する分周器、５０３はビット幅変換器５０１からの出力信号に従って分周器５０３から出力である分周された搬送信号をＰＷＭ変調するＰＷＭ変調器である。
【００５７】
以下、本実施例に特徴的な動作について説明する。
【００５８】
ビット幅変換器５０１は、入力された付加データについて２ビットごとに、その２ビットを表す信号パルス幅が、入力端子１０１から入力される画像データの４画素分を表す信号幅に相当するようにビット幅を調整するとともに、その２ビットのデータが表す値（０、１、２、３）に従い４段階のレベル信号に変換してＰＷＭ変調器５０３に出力する。一方、分周器５０２は搬送信号発生器１１０から出力される搬送信号を分周して入力付加データ２ビット分に相当する周期の三角波信号をＰＷＭ変調器５０３に出力する。ＰＷＭ変調器５０３は、ビット幅変換器５０１からのレベル信号と分周器５０２からの三角波信号を入力してＰＷＭ変調を行ない、入力付加データ２ビット毎の値をパルス幅に反映したパルス信号（その値は０、或いは、１をとる）を乗算器１０９に出力する。
【００５９】
乗算器１０９は搬送信号とパルス信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力付加データ２ビット毎の値を反映した信号となる。即ち、前述のパルス信号が“０”を表している間は、搬送信号は出力されず、そのパルス信号が“１”を表している間は第１実施例で示したような値（振幅）をもつ搬送信号が出力される。
【００６０】
その結果、加算器１０６から出力される画像信号は入力付加データ２ビット毎の値を反映した多重化が行なわれ、各ブロックに関して、図１５に示すような変調信号が加算されることになる。
【００６１】
従って本実施例に従えば、図１５から明らかなように、搬送信号発生器１１０からの搬送信号を付加データ２ビット毎の値に従って面積変調し、各ブロックの画像データに関し搬送信号を加算する領域を変化させて、付加データが表す情報を原画像に多重化することができる。このようにして、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。
【００６２】
なお本実施例では、図１５に示すように１ブロックを主走査方向に４画素、副走査方向に４画素の合計１６画素で構成し、その１６画素を単位として、付加データ２ビット毎の値を表現できるように面積変調を行なったが本発明はこれによって限定されるものではない。例えば、図１６に示すように１ブロックを主走査方向に６画素、副走査方向に２画素の合計１２画素で構成し、その１２画素を単位として、付加データ２ビット毎の値を表現できるように面積変調を行なうことができるように、搬送信号を加算しても良い。
【００６３】
このような１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。
【００６４】
また本実施例では、付加データ２ビット毎の値“０”である場合には原画像をそのまま出力する様にしているが本発明はこれによって限定されるものではなく第２〜４実施例で説明したような方法で搬送信号を加算することもできる。
【００６５】
［第６実施例（図１７〜図１８）］
図１７は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１７において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１７において、６０１は付加データを入力しＦＳＫ変調器６０３に出力するビット幅変換器、６０２は搬送信号発生器１１０からの搬送信号を分周する分周器、６０３はビット幅変換器６０１からの出力信号に従って分周器６０３から出力である分周された搬送信号をＦＳＫ変調するＦＳＫ変調器である。
【００６６】
以下、本実施例に特徴的な動作について説明する。
【００６７】
ビット幅変換器６０１は、入力される付加データの各ビットの値（０、１）を表す信号パルス幅が、入力端子１０１から入力される画像データの１６画素分を表す信号幅に相当するようにビット幅を変換してＦＳＫ変調器６０３に出力する。一方、分周器６０２は搬送信号発生器１１０から出力される搬送信号を分周して入力画像データ１６画素分で１周期となる周波数信号（ｆ１）と、同じく２周期となる周波数信号（ｆ２）をＦＳＫ変調器６０３に出力する。ＦＳＫ変調器６０３は、ビット幅変換器６０１からのビット幅変換された信号と分周器６０２からの２つの周波数信号を入力してＦＳＫ変調を行ない、入力付加データ各ビット毎の値を周波数に反映した周波数信号（ｆ１ 、或いは、ｆ２）を乗算器１０９に出力する。
【００６８】
乗算器１０９は搬送信号と周波数信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力データ各ビット毎の値を反映した信号となる。即ち、入力付加データの各ビットに関し、その値が“０”ならば搬送信号が周波数（ｆ１）でＯＮ／ＯＦＦされるような、一方、そのビット値が“１”ならば搬送信号が周波数（ｆ２）でＯＮ／ＯＦＦされるような信号となる。その結果、加算器１０６から出力される画像信号は、主走査方向に１６画素ごとに入力付加データ各ビット毎の値を反映した多重化が行なわれ、各ブロック（図１８の１８０１〜１８０３）に関して、図１８に示すような変調信号が加算されることになる。
【００６９】
従って本実施例に従えば図１８から明らかなように、本実施例による付加データの多重化では、主走査方向に付加データの値を反映した周波数で搬送信号を原画像に加算することができる。
【００７０】
なお本実施例では、主走査方向に付加データの値を反映した周波数で搬送信号を原画像に加算しているが、本発明はこれによって限定されるものではなく、例えば、副走査方向について、或いは、主／副走査両方向について上記のような多重化を行ってもよい。
【００７１】
また１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。
【００７２】
［第７実施例（図１９〜図２０）］
図１９は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図１９において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図１９において、７０１は搬送信号発生器１１０からの搬送信号を分周する分周器、７０２はＰ／Ｓ変換器１０８からの出力信号に従って分周器６０３から出力である分周された搬送信号をＰＳＫ変調するＰＳＫ変調器である。
【００７３】
以下、本実施例に特徴的な動作について説明する。
【００７４】
分周器７０１は搬送信号発生器１１０から出力される搬送信号を分周して入力画像データ８画素分で１周期となる周波数信号（ｆ０）をＰＳＫ変調器７０２に出力する。ＰＳＫ変調器７０２は、Ｐ／Ｓ変換器１０８からのビットデータと分周器７０１からの周波数信号を入力してＰＳＫ変調を行ない、入力付加データ各ビット毎の値を信号の位相に反映した周波数信号を乗算器１０９に出力する。
【００７５】
乗算器１０９は搬送信号と周波数信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力データ各ビット毎の値を反映した信号となる。即ち、入力付加データの各ビットに関し、その値が“０”ならば搬送信号が周波数信号（ｆ０）でＯＮ／ＯＦＦされるような、一方、そのビット値が“１”ならば搬送信号が周波数信号（ｆ０）の位相を１８０゜シフトした信号でＯＮ／ＯＦＦされるような信号となる。その結果、加算器１０６から出力される画像信号は、主走査方向に８画素ごとに入力付加データ各ビット毎の値を反映した多重化が行なわれ、図２０に示すような変調信号が各ブロック（図２０の２００１〜２００６）に関して加算されることになる。
【００７６】
従って本実施例に従えば図２０から明らかなように、本実施例による付加データの多重化では、主走査方向に付加データの値を反映した位相で搬送信号を原画像に加算することができる。
【００７７】
なお本実施例では、主走査方向に付加データの値を反映した位相で搬送信号を原画像に加算しているが、本発明はこれによって限定されるものではなく、例えば、副走査方向について、或いは、主／副走査両方向について上記のような多重化を行ってもよい。
【００７８】
また１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。
【００７９】
［第８実施例（図２１〜図２２）］
図２１は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図２１において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図２１において、８０１は付加データを入力し以下に示す変換処理を行なってその変換された信号をレベル変換器８０２に出力するビット幅変換器、８０２はビット幅変換器８０１からの出力信号をレベル変換するレベル変換器である。
【００８０】
以下、本実施例に特徴的な動作について説明する。
【００８１】
ビット幅変換器８０１は、入力される付加データの各ビットの値（０、１）を表す信号パルス幅が、入力端子１０１から入力される画像データの２画素分を表す信号幅に相当するようにビット幅を変換してレベル変換器８０２に出力する。一方、レベル変換器８０２は入力されたビット幅変換された付加データについて２ビットごとに、その２ビットのデータが表す値（０、１、２、３）に従い４段階のレベル信号（１、−１、２、−２）に変換して乗算器１０９に出力する。
【００８２】
乗算器１０９は搬送信号とレベル変換された信号とを乗算してその出力を加算器１０６に出力する。従って、乗算器１０９の出力信号は入力付加データ２ビット毎の値を反映した信号となる。即ち、２ビットのデータが表す値が０、１、２、３であるときには、乗算器１０９の出力信号は各々、搬送信号そのまま、反転された搬送信号、２倍の振幅をもつ搬送信号、２倍の振幅をもった反転された搬送信号となる。
【００８３】
その結果、加算器１０６から出力される画像信号は入力付加データ２ビット毎の値を反映した多重化が行なわれ、図２２に示すような変調信号が各ブロック（図２２の２２０１〜２２０６）に関して加算されることになる。
【００８４】
従って本実施例に従えば、図２２から明らかなように、搬送信号発生器１１０からの搬送信号を付加データ２ビット毎の値に従ってその振幅や位相を変化させるように制御して、付加データが表す情報を原画像に多重化することができる。このようにして、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。
【００８５】
このような１ブロックの構成の方法については第１実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよく、本実施例で説明したものに限る必要はない。
【００８６】
［第９実施例（図２３〜図２４）］
図２３は本実施例に従う画像処理部１１の概略構成を示すブロック図である。図２３において、第１実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図２３において、９０１は付加データの各ビット値を反映したビットパターンを一時的に記憶するデータビットマップ、９０２は付加データを変調するための基礎データとなるビットパターンを記憶する変調ビットマップである。
【００８７】
以下、本実施例に特徴的な動作について、図２４を参照して説明する。
【００８８】
変調ビットマップ９０２には画像データに付加データを多重化するための変調データとなる特定の周波数をもつビットパターンを格納する。一方、データビットマップには入力される付加データの各ビットの値に従って、その値を反映するビットパターンが格納される。このような２つのデータは乗算器１０９で乗算され、その乗算結果は加算器１０６に出力される。
【００８９】
従って、乗算器１０９からは、例えば、第１実施例で説明した考え方を適用すれば、図２４に示すように１０ビット×１０ビットで変調データとなるビットパターンが表現されるとすれば、入力付加データ各ビット値が“１”であればそのままのビットパターンが加算器１０６に出力され、そのビット値が“０”であれば変調データ１０ビット×１０ビットのすべてが“０”となったビットパターンが加算器１０６に出力される。乗算器１０９からの付加データの各ビットの値を反映する出力パターンは、ここで説明した方法のみならず、例えば、そのビット値が“０”であればビット値が“１”の場合の反転パターンを出力パターンとするなど様々な方法が適用できる。
【００９０】
また、加算器１０６での画像データとの多重化の際には、画像データ復調時の付加データの検出が易しくなるように、図２４に示すように、主走査方向、副走査方向に所定の周期で、特定の画素値をもつマークブロック（Ｍａｒｋ Ｂｌｏｃｋ）を付加する。
【００９１】
以上説明した処理を主走査方向、副走査方向に繰り返し行なうことにより原画像全面にわたって付加データが示す情報とマークブロックを多重化する。
【００９２】
以上説明した様に本実施例によっても、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。
【００９３】
なお、以上説明した第１〜第９実施例では、多重化した画像情報を出力するのがプリンタエンジンである例について説明したが、本発明はこれによって限定されるものではなく、例えば、スチルビデオカメラ、各種ＶＴＲ等、画像を記録または伝送する装置を出力装置とすることができる。
【００９４】
また付加する情報としては、特に限定するものでなく何でもよい。例えば、フルカラープリンタ装置であれば、有価証券・紙幣等の偽造行為を防止する意味で、プリントした装置または日付などを付加することが有効である。また、スチルビデオ等であればその画像の日付・場所・コメント等を付加することもできる。
【００９５】
尚、本発明は、複数の機器から構成されるシステムに適用しても良いし、１つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。
【００９６】
【発明の効果】
以上説明した様に本発明によれば、大きな画質劣化を招くことなく、画像に付加情報を多重化することができるという効果がある。また、加算変調量が小さいので、付加情報の秘匿性が高く、第三者に多重したデータを知られることがないという利点もある。さらに付加情報の多重化を画像全面に行うことにより、画像の任意の領域から付加情報を復元することが可能となる。
【図面の簡単な説明】
【図１】本発明の代表的な実施例である画像処理装置の全体構成の概要を示すブロック図である。
【図２】第１実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図３】第１実施例に従う付加データの多重化処理の概要を示す図である。
【図４】第１実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図５】第２実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図６】第２実施例に従う付加データの多重化処理の概要を示す図である。
【図７】第２実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図８】第３実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図９】第３実施例に従う付加データの多重化処理の概要を示す図である。
【図１０】第３実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図１１】第４実施例に従う画像処理部１１の概略構成を示すブロック図である。
【図１２】第４実施例に従う付加データの多重化処理の概要を示す図である。
【図１３】第４実施例の変形例となる画像処理部１１の概略構成を示すブロック図である。
【図１４】第５実施例に従う画像処理部１１の概略構成を示す図である。
【図１５】第５実施例に従う付加データの多重化処理の概要を示す図である。
【図１６】第５実施例の変形例となる付加データの多重化処理の概要を示す図である。
【図１７】第６実施例に従う画像処理部１１の概略構成を示す図である。
【図１８】第６実施例に従う付加データの多重化処理の概要を示す図である。
【図１９】第７実施例に従う画像処理部１１の概略構成を示す図である。
【図２０】第７実施例に従う付加データの多重化処理の概要を示す図である。
【図２１】第８実施例に従う画像処理部１１の概略構成を示す図である。
【図２２】第８実施例に従う付加データの多重化処理の概要を示す図である。
【図２３】第９実施例に従う画像処理部１１の概略構成を示す図である。
【図２４】第９実施例に従う付加データの多重化処理を示す図である。
【符号の説明】
１１ 画像処理部
１３ 出力制御部
１６ 画像出力部
１００、１０７ 入力端子
１０２ 画像信号処理回路
１０３、２０３ スイッチ
１０４ 出力端子
１０５ ブロック化器
１０６ 加算器
１０９ 乗算器
１１０、３０１ 搬送信号発生器
１１１ ラスタライザ
２０１、４０１、８０２ レベル変換器
２０２ 位相変換器
３０４、５０２、６０２、７０１ 分周器
４０３ 増幅器
５０１、６０１、８０１ ビット幅変換器
５０３ ＰＷＭ変調器
６０３ ＦＳＫ変調器
７０２ ＰＳＫ変調器
９０１ データビットマップ
９０２ 変調ビットマップ
Claims (14)
- 画像データに対してｎ×ｍ画素ブロック単位に付加情報を表わすｋビットの情報を多重化可能な画像処理装置であって、
前記画像データを入力する第１入力手段と、
前記付加情報を入力する第２入力手段と、
前記第１入力手段によって入力された画像データをｎ×ｍ画素ブロック単位にブロック化するブロック化手段と、
前記第２入力手段によって入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成手段と、
画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号を発生する搬送信号発生手段と、
前記ビット列生成手段によって生成されるビット列の値に従って、前記搬送信号発生手段によって発生された搬送信号の出力を制御する制御手段と、
前記ブロック化手段によってブロック化された画像データに対して、前記制御手段によって制御された搬送信号を、加算する加算手段とを有し、
ｋ、ｎ、ｍは夫々自然数であることを特徴とする画像処理装置。 - 前記加算手段からの出力信号に基づいて画像形成を行ない出力する画像形成手段をさらに有することを特徴とする請求項１に記載の画像処理装置。
- 前記画像形成手段は、レーザビーム方式によるプリンタエンジン、或いは、インクジェット方式によるプリンタエンジンを含むことを特徴とする請求項２に記載の画像処理装置。
- 前記制御手段は、
前記ビット列生成手段によって生成されるビットの値に従って、前記搬送信号発生手段によって発生される搬送信号をそのまま出力することを特徴とする請求項１に記載の画像処理装置。 - 前記制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記搬送信号発生手段によって発生される搬送信号の反転信号を出力することを特徴とする請求項１に記載の画像処理装置。
- 前記制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記搬送信号発生手段によって発生される搬送信号の振幅を増幅させた信号を出力することを特徴とする請求項１に記載の画像処理装置。
- 前記制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記搬送信号発生手段によって発生される搬送信号の位相を所定量シフトさせた信号を出力することを特徴とする請求項１に記載の画像処理装置。
- 前記制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記搬送信号発生手段によって発生される搬送信号とは異なる周波数をもつ別の搬送信号を出力することを特徴とする請求項１に記載の画像処理装置。
- 前記制御手段は、
前記ビット列生成手段によって生成されるビット、複数ビットを単位として、前記複数ビットが表す値に対応するパルス信号を生成するパルス幅変調手段を有し、
前記パルス信号と前記搬送信号発生手段によって発生される搬送信号とに従って生成される前記複数ビットを単位とした信号を出力することを特徴とする請求項１に記載の画像処理装置。 - 前記制御手段は、
前記ビット列生成手段によって生成されるビットの値に対応する周波数変調信号を生成する周波数変調手段を有し、
前記周波数変調信号と前記搬送信号発生手段によって発生される搬送信号とに従って生成される信号を出力することを特徴とする請求項１に記載の画像処理装置。 - 前記制御手段は、
前記ビット列生成手段によって生成されるビットの値に対応する位相変調信号を生成する位相変調手段を有し、
前記位相変調信号と前記搬送信号発生手段によって発生される搬送信号とに従って生成される信号を出力することを特徴とする請求項１に記載の画像処理装置。 - 前記第１入力手段は、前記付加情報をビットパターンとして格納する第１記憶手段を含み、
前記制御手段は、
前記搬送信号発生手段によって発生される搬送信号を表現する基本ビットパターンを格納する第２記憶手段と、
前記第１記憶手段に格納されたビットパターンの各ビット値に従って、前記基本ビットパターンから新たなパターンを生成するビットパターン生成手段とを含み、
前記加算手段は、前記ブロック化手段によってブロック化された画像データに対して、前記新たなパターンを前記搬送信号発生手段によって発生される搬送信号として加算することを特徴する請求項１記載の画像処理装置。 - 前記ビットパターン生成手段は、所定の周期で前記付加情報に依存しない特定のパターンを生成することを特徴する請求項１２記載の画像処理装置。
- 画像データに対してｎ×ｍ画素ブロック単位に付加情報を表わすｋビットの情報を多重化可能な画像処理方法であって、
前記画像データを入力する第１入力工程と、
前記付加情報を入力する第２入力工程と、
前記第１入力工程において入力された画像データをｎ×ｍ画素ブロック単位にブロック化するブロック化工程と、
前記第２入力工程において入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成工程と、
画素毎に所定の微小量増減し、画像を表現する画像空間上の所定の空間スペクトラムに相当する搬送信号を発生する搬送信号発生工程と、
前記ビット列生成工程において生成されるビット列の値に従って、前記搬送信号発生工程において発生された搬送信号の出力を制御する制御工程と、
前記ブロック化工程においてブロック化された画像データに対して、前記制御工程において制御された搬送信号を加算する加算工程とを有し、
ｋ、ｎ、ｍは夫々自然数であるすることを特徴とする画像処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09248894A JP3548225B2 (ja) | 1994-04-28 | 1994-04-28 | 画像処理装置及び画像処理方法 |
| US08/267,403 US5857038A (en) | 1993-06-29 | 1994-06-29 | Image processing apparatus and method for synthesizing first and second image data |
| US09/078,496 US6337930B1 (en) | 1993-06-29 | 1998-05-14 | Image processing apparatus and method for extracting predetermined additional information from digital image data representing an original |
| US09/994,799 US6873745B2 (en) | 1993-06-29 | 2001-11-28 | Image processing apparatus and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09248894A JP3548225B2 (ja) | 1994-04-28 | 1994-04-28 | 画像処理装置及び画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07290767A JPH07290767A (ja) | 1995-11-07 |
| JP3548225B2 true JP3548225B2 (ja) | 2004-07-28 |
Family
ID=14055693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09248894A Expired - Fee Related JP3548225B2 (ja) | 1993-06-29 | 1994-04-28 | 画像処理装置及び画像処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548225B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285381A (ja) * | 1997-04-03 | 1998-10-23 | Matsushita Graphic Commun Syst Inc | 画像処理装置 |
| JP3740255B2 (ja) * | 1997-07-15 | 2006-02-01 | キヤノン株式会社 | 画像処理装置及び方法及び記憶媒体 |
| JP4003098B2 (ja) * | 1997-09-17 | 2007-11-07 | ソニー株式会社 | 画像信号への情報付加方法および情報付加装置 |
| JP3706766B2 (ja) | 1999-06-01 | 2005-10-19 | 株式会社日立製作所 | 電子透かし情報の埋め込み方法および抽出方法 |
| US7113613B2 (en) | 2001-06-08 | 2006-09-26 | Hitachi, Ltd. | Watermark information detection method |
| JP3879552B2 (ja) | 2002-03-20 | 2007-02-14 | 富士ゼロックス株式会社 | 画像生成装置、画像読取装置、不正複製防止システム、プログラム、および出力媒体の製造方法 |
| CA2435659A1 (en) | 2002-07-23 | 2004-01-23 | Kabushiki Kaisha Toshiba | Image processing method |
| JP4927058B2 (ja) * | 2008-10-09 | 2012-05-09 | 大日本スクリーン製造株式会社 | 情報埋込画像生成装置、情報読取装置、情報埋込画像生成方法、情報読取方法、情報埋込画像生成プログラムおよび情報読取プログラム |
| JP4881935B2 (ja) * | 2008-11-06 | 2012-02-22 | 大日本スクリーン製造株式会社 | 情報埋込画像生成装置、情報読取装置、情報埋込画像生成方法、情報読取方法、情報埋込画像生成プログラムおよび情報読取プログラム |
-
1994
- 1994-04-28 JP JP09248894A patent/JP3548225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07290767A (ja) | 1995-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6873745B2 (en) | Image processing apparatus and method thereof | |
| EP0717551B1 (en) | Image processing apparatus | |
| EP0204094B2 (en) | Scanning recording type printing method and apparatus for realizing the same | |
| US4980757A (en) | Image processing apparatus for gradation processing of an image signal to output a pulse width modulated signal | |
| JP3548225B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP3547892B2 (ja) | 画像記録装置及び画像記録方法 | |
| JPS5945765A (ja) | 画像処理装置 | |
| JP3368030B2 (ja) | カラー画像再生装置及びその方法 | |
| JPS6161566A (ja) | 像形成装置 | |
| EP0798918B1 (en) | Image forming apparatus | |
| JPH1127531A (ja) | 画像処理装置および方法並びに記憶媒体 | |
| JPS62284574A (ja) | 画像記録装置 | |
| JPH02185456A (ja) | 記録装置 | |
| JPS62101177A (ja) | 画像処理装置 | |
| KR20000050344A (ko) | 화상데이터 처리장치 | |
| JP3186850B2 (ja) | 画像形成装置 | |
| JP3585987B2 (ja) | 画素変調回路及び記録装置 | |
| JP4471324B2 (ja) | 画像処理装置及びその制御方法 | |
| JP3489288B2 (ja) | 画像処理方法および画像処理装置 | |
| JPH1127530A (ja) | 画像処理装置および方法並びに記憶媒体 | |
| KR20050058745A (ko) | 펄스폭변조기를 이용하여 해상도를 향상시킨 화상형성장치및 그의 펄스신호 생성방법 | |
| JPH02172766A (ja) | 画像処理装置 | |
| JPH05278262A (ja) | 画像形成装置 | |
| JP2001061053A (ja) | 画像形成装置及び方法 | |
| JPH11191842A (ja) | 画像処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |