JP3546406B2 - 光制御素子 - Google Patents
光制御素子 Download PDFInfo
- Publication number
- JP3546406B2 JP3546406B2 JP2000286601A JP2000286601A JP3546406B2 JP 3546406 B2 JP3546406 B2 JP 3546406B2 JP 2000286601 A JP2000286601 A JP 2000286601A JP 2000286601 A JP2000286601 A JP 2000286601A JP 3546406 B2 JP3546406 B2 JP 3546406B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- wavelength
- input
- circuit
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
【発明の属する技術分野】
本発明は、光制御素子に関する。即ち、波長多重光ネットワークにおいて、任意波長の入力信号光強度に応じて前記入力信号光の波長と同一又は異なる別波長の光を変調する光制御技術に関するものである。
【0002】
【従来の技術】
従来、複数の異なる波長の光信号を伝送する光伝送システムとして、前記複数の異なる波長の光信号を1本の光ファイバに結合して伝送する、波長多重を利用した光伝送システム(WDMシステム)がある。
さらに、前記WDMシステムは、1対1の伝送のみならず、ネットワーク化が急速に進みつつある。
【0003】
このようなWDMシステムにおいて、光ファイバを伝送する光信号の波長を同一又は異なる波長へと変換する、いわゆる波長変換を行う光制御素子が重要となってくる。
従来の波長変換回路の例1を図5に示す。
この波長変換回路は、半導体光増幅器(Semiconductor Optical Amplifier,SOA)105,106、マルチモード干渉(Multi−mode−interface, MMI)カプラ101,102,103,104及びこれらを結ぶ光導波路からなる対称マッハツェンダ光回路から構成されている。
【0004】
波長変換の動作を説明する。
波長λjの連続光(CW光)108が、マルチモード干渉カプラ101に入射し、二つの光導波路中へと分けられる。
二つに分かれた連続光は、それぞれ半導体光増幅器105,106を通過し、マルチモード干渉カプラ102,103を経由して、マルチモード干渉カプラ104で合波されポート110へ出射される。
波長変換回路が、上記の状態であるときに、波長λiの光信号107が、マルチモード干渉カプラ102に入射され、半導体光増幅器105に入射する。
【0005】
このとき、光信号107により、半導体光増幅器105内の屈折率が変わる。
これにともない、マルチモード干渉カプラ101,102,103,104からなる対称マッハツェンダ光回路の干渉条件が変わり、信号光107が1のときだけ、波長λjの光がポート109へ出射される。
即ち、波長λjの光信号が、波長λjの光へ移され、ポート109へと出射される。
この方法では、入力信号光の伝送速度は、半導体光増幅器105,106のキャリア変化の回復時間の速度に制限され、20Gbps程度の速度の光信号の波長変換しかできなかった。
【0006】
そこで、図6に示すような、波長変換回路が導入された。
この波長変換回路は、半導体光増幅器201とループ型干渉回路209、マルチモード干渉カプラ202,203から構成される。
動作原理を説明する。
マルチモード干渉カプラ203に波長λjの連続光205がポート211に入射され、マルチモード干渉カプラ203で二つに分かれ、ループ型干渉回路209へと導かれる。
ループ型干渉回路209では、右回りの光207と左回りの光206に別れてループを一周し、再びマルチモード干渉カプラ203で合波されポート211に出射される。
【0007】
この状態で、波長λiの信号光204をマルチモード干渉カプラ202に入射させる。
入射された信号光204は、半導体光増幅器201を通過する。
このとき、半導体光増幅器201内の屈折率が変化する。
ループ内を導波している波長λjの光は、屈折率変化の影響を受け、図7(a)のように位相変化をおこす。
右回りの光207は、急峻に位相変化を起こし、その後、半導体光増幅器201のキャリア変化の回復時間の速度に応じた時間で元の位相に戻り、マルチモード干渉カプラ203に入射する。
左回りの光206も同様の位相変化を受けるが、右回りの光207に比べて、ループ型干渉回路209を伝播する距離が長いため、Δτだけ時間が遅れてマルチモード干渉カプラ203へ入射する。
【0008】
マルチモード干渉カプラ203中では、右回り光207、左回りの光206の位相変化が起きる時間が、Δτの間だけずれることになる。
このΔτの間だけ、図7(b)のように、干渉効果により、波長λjの光208は、ポート210に出射されることとなる。
即ち、入力した波長λiの光信号が、波長λjの光へ移され、ポート210に出力されるわけである。
このループ型干渉回路を有する波長変換回路では、図7に示すように、位相変化のキャリア変化の回復時間の速度に制限される領域がキャンセルアウトされ、その制限を受けず、高速波長変換が可能となる。
【0009】
【発明が解決しようとする課題】
しかしながら、上記ループ型干渉回路209を有する波長変換回路を用いた場合には、入力した信号光204が、出力光208と同一のポート210から多重されて出射される。
このため、入力光204と出力光208を分離するために、出力ポート210に波長フィルタ212を設置し、出力光208のみを取り出さなければならなかった。
【0010】
また、信号光の波長λiと被波長変換光の波長λjが同一の時には、波長変換前の光と波長変換後の光を前記波長フィルタ212で分離できず、波長変換前の光が雑音となって出力光に混入してしまう。
即ち、同一波長変換ができないという問題点があった。
さらに3dBカプラ202および203で波長λjの連続光205である被変換光が分岐されるため、原理的に3dBの過剰損失が生じるという問題もあった。
本発明の目的は、上記問題点を鑑み、波長フィルタが不要であり、低損失、かつ、同一波長変換が可能な高速の波長変換機能を有する光制御素子を提供することにある。
【0011】
【課題を解決するための手段】
斯かる目的を達成する本発明の請求項1に係る光制御素子は、任意波長の第1の入力信号光強度に応じて前記入力信号光の波長と同一または異なる波長を有する第2の入力光が変調される光制御素子において、第1の入力光と第2の入力光を合流しさらに複数のポートに分配する第1の構造と、該複数のポートにそれぞれ接続された、第1の入力光の光強度に応じて屈折率が変化する媒質、および該媒質からの出力を合流するための第2の構造とからなるマッハツェンダ回路と、第2の入力光を分岐、遅延させるループ型の光回路とを有し、前記ループ型の光回路は、第2の入力光を分岐する第3の構造と前記第1の構造及び前記第2の構造とをそれぞれ接続する長さの異なる複数の導波路により構成されることを特徴とする。
【0013】
上記目的を達成する本発明の請求項2に係る光制御素子は、任意波長の第1の入力信号光強度に応じて前記入力信号光の波長と同一または異なる波長を有する第2の入力光が変調される光制御素子において、第1の入力光と第2の入力光を合流しさらに複数のポートに分配する第1の構造と、該複数のポートにそれぞれ接続された、第1の入力光の光強度に応じて屈折率が変化する媒質、および該媒質からの出力を合流するための第2の構造とからなるマッハツェンダ回路と、前記第2の構造に接続され、第2の入力光を分岐、遅延させる光回路として、非対称マッハツェンダ型の光回路を有することを特徴とする。
【0014】
上記目的を達成する本発明の請求項3に係る光制御素子は、請求項1又は2において、入力光強度を制御する機能を配置したことを特徴とする。
【0015】
上記目的を達成する本発明の請求項4に係る光制御素子は、請求項3において、入力光強度を制御する機能として、利得機能を有する光増幅器を用いたことを特徴とする。
【0016】
【発明の実施の形態】
本願において、開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
(1)任意波長の入力信号光強度に応じて前記入力信号光の波長と同一又は異なる別波長の光を変調し波長を変換する光制御素子を、波長変換後の入力信号光を除去するフィルタ機能と、入力信号光による位相変調機能と被変換光を分岐、遅延させる光回路から構成する。
(2)前記手段(1)の光制御素子において、波長が変換された出力光を分岐、遅延させる光回路が、ループ型の光回路である。
(3)前記手段(1)の光制御素子において、波長が変換された出力光を分岐、遅延させる光回路が、非対称マッハツェンダ型の光回路である。
(4)前記手段(1)の光制御素子の前段に、入力光強度を制御する機能を配置する。
(5)前記手段(4)の光制御素子において、入力光強度を制御する機能として、利得機能を有する光増幅器を用いる。
【0017】
[実施例1]
図1に本発明の第1の実施例を示す。
この波長変換回路は、半導体光増幅器401,402とマルチモード干渉カプラ403,404から構成されるフィルタ付き位相変調器415(図中破線で囲んで示す)と、ループ型干渉回路413、マルチモード干渉カプラ405から構成される。
即ち、本実施例においては、「第1の入力光と第2の入力光を合流しさらに複数のポートに分配する構造」として多モード干渉型カプラ403、「第1の入力光の光強度に応じて屈折率が変化する媒質」として半導体光増幅器401,402、「媒質からの出力を合流するための構造」として多モード干渉型カプラ404を用いた場合である。
【0018】
動作原理を説明する。
マルチモード干渉カプラ405に波長λjの連続光407がポート412に入射され、マルチモード干渉カプラ405で二つに分かれ、ループ型干渉回路413へと導かれる。
ループ型干渉回路413では、右回りの光409と左回りの光408に別れてループを一周し、フィルタ付き位相変調器415を経て再びマルチモード干渉カプラ405で合波されポート412に出射される。
この状態で、波長λiの信号光406が、ポート417より、フィルタ付き位相変調器415へ入射される。
【0019】
本実施例では、フィルタ機能として、マルチモード干渉カプラ403,404が、半導体光増幅器401,402を含んだ2つの導波路(アーム)で結ばれた対称型マッハツェンダ回路を用いている。
一般に対称マッハッエンダ回路では、入射した光は、カプラ内で分波され、それぞれ2つの導波路(アーム)を通り、再びカプラで合波され、入射ポートとクロスの位置にある出射ポートに出力される。
本実施例のフィルタ機能は、マッハツェンダ回路の上記性質を利用している。
【0020】
波長λiの信号光406をポート417よりマルチモード干渉カプラ403に入射させる。
入射された信号光406は、二つに分かれて半導体光増幅器401,402を通過し、マルチモード干渉カプラ404で合波されて、入射ポート417とクロスの位置にあるポート414へ抜ける。
即ち、この入力信号光406は、マッハツェンダ回路によるフィルタ機能により、ループ型干渉回路413内に入ることはない。
ループ内を左回りに伝搬する波長λjの連続光407である被変換光は、ポート418からマルチモード干渉カプラ404に入射し、2つに別れて半導体光増幅器401,402を通過し、マルチモード干渉カプラ403で合波されて、入射ポート418とクロスの位置にあるポート416に導かれ、再びループ内を伝搬する。
このとき、ポート417に出射される成分は存在しないため過剰損失は生じない。
同様に右回りに伝搬する波長λjの連続光407である被変換光は、ポート416からマルチモード干渉カプラ403に入射し、2つに別れて半導体光増幅器401,402を通過し、マルチモード干渉カプラ404で合波されて、入射ポート416とクロスの位置にあるポート418に導かれ、再びループ内を伝搬する。このときポート414に出射される成分は存在しないため過剰損失は生じない。
即ち、ループ内を伝搬する波長λjの連続光407である被変換光は、信号光を合波するためのカプラ403および404を通過することにより生じる過剰損失が原理的に生じることはない。
上記入力信号光406が半導体光増幅器401,402内を通過する際、半導体光増幅器401,402内の屈折率が変化する。
ループ内を導波している波長λjの光は、前記半導体光増幅器401,402内の屈折率変化の影響を受け、図7(a)と同様に位相変化をおこす。
【0021】
右回りの光409は、急峻に位相変化を起こし、その後半導体光増幅器のキャリア変化の回復時間の速度に応じた時間で元の位相に戻り、マルチモード干渉カプラ405に入射する。
左回りの光408も同様の位相変化を受けるが、右回りの光に比べて、ループ型干渉回路を伝播する距離が長いため、Δτだけ時間が遅れてマルチモード干渉カプラ405へ入射する。
マルチモード干渉カプラ405中では、右回り、左回りの光の位相変化が起きる時間が、Δτの間だけずれることになる。
このΔτの間だけ、図7(b)と同様に、干渉効果により、波長λjの光は、ポート411に出射されることとなる。
【0022】
即ち、入力した波長λiの光信号が、波長λjの光へ移され、ポート411に出力されるわけである。
このループ型干渉回路を有する波長変換回路では、位相変化のキャリア変化の回復時間の速度に制限される領域がキャンセルアウトされ、その制限を受けず、高速波長変換が可能となる。
本実施例では、入力光406が、ポート414に抜け、ポート411に出力されることはない。
即ち、入力光と出力光を分離するために、出力ポートに波長フィルタを設置する必要がない。
従って、信号光の波長λiと被波長変換光の波長λjが同一の時においても、ポート411に波長が変換された出力光に雑音が混じる事なく波長変換が可能である。
また、左回りに伝搬する波長λjの連続光407である被変換光は、ポート418からポート416に導かれ、右回りに伝搬する被変換光は、ポート416、ポート418に導かれ、過剰損失は生じない。
従って、信号光、被変換光の同一、非同一を問わず、フィルタが不要で低損失の高速波長変換が可能となる。
【0023】
[実施例2]
図2に本発明の第2の実施例を示す。
本実施例は、実施例1のループ型干渉回路413の代わりに、非対称マッハツェンダ干渉回路507を用いた波長変換回路である。
この波長変換回路は、半導体光増幅器501,502とマルチモード干渉カプラ503,504から構成されるフィルタ付き位相変調器528と、マルチモード干渉カプラ505,506及び長さが異なる2本の導波路から構成される非対称マッハッエンダ干渉回路507の2つから構成される。
【0024】
動作原理を説明する。
マルチモード干渉カプラ503に波長λjの連続光511がポート514より入射され、マルチモード干渉カプラ503で2つに分かれ、半導体光増幅器501,502を通り、マルチモード干渉カプラ504で合流しポート517へ出射され、非対称マッハツェンダ干渉回路507を経て、ポート508へ出力される。
この状態で、波長λiの信号光510をポート515よりマルチモード干渉カプラ503に入射させる。
入射された信号光510は、二つに分かれて半導体光増幅器501,502を通過し、マルチモード干渉カプラ504で合波されて、ポート516へ抜ける。フィルタ機能により、入力信号光が、後段の非対称マッハッエンダ回路507へは入射しないのは、実施例1と同様である。
【0025】
上記入力信号光510が半導体光増幅器501,502内を通過する際、半導体光増幅器501,502内の屈折率が変化する。
フィルタ付き位相変調器528内を導波している波長λjの光は、屈折率変化の影響を受け位相が変調され、ポート517を経由して、非対称マッハツェンダ干渉回路507へ入射する。
位相変調を受けた波長λjの光は、2本の長さが異なる導波路を通過し、長い導波路を通過する光は、短い導波路を通過する光に比べてΔτだけ遅れてマルチモード干渉カプラ506に入射し合波される。
このとき、図7(a)と同様に導波路伝播時間の差Δτだけ時間がずれた位相変調光の干渉が起こり、位相差が生じるときだけ、図7(b)と同様に、干渉効果により、波長λjの光513がポート509に出射されることとなる。
【0026】
即ち、入力した波長λiの光信号が、波長λjの光へ移され、ポート509に出力されるわけである。
この非対称マッハツェンダ干渉回路507を有する波長変換回路では、位相変化のキャリア変化の回復時間の速度に制限される領域がキャンセルアウトされ、その制限を受けず、高速波長変換が可能となる。
本実施例では、入力光510はポート516に抜け、非対称マッハツェンダ回路507に入射することはない。
即ち、入力光と出力光を分離するために、出力ポートに波長フィルタを設置する必要がない。
従って、信号光の波長λiと被波長変換光の波長λjが同一の時においても、半導体光増幅器内の屈折率変化を与えた後の信号光が被波長変換光の雑音となることはなく、波長変換が可能である。
波長λjの連続光511である被変換光は、ポート514からマルチモード干渉カプラ503に入射し、2つに別れて半導体光増幅器501,502を通過し、マルチモード干渉カプラ504で合波されて、入射ポート511とクロスの位置にあるポート517に導かれ、ポート516に出射される成分は存在しないため過剰損失は生じない。
従って、信号光、被変換光の同一、非同一を問わず、フィルタが不要で低損失の高速波長変換が可能となる。
【0027】
[実施例3]
図3に本発明の第3の実施例を示す。
波長変換回路には、最適な信号光強度範囲というものがある。
本実施例は、実施例1の前段に半導体光増幅器を用いた入力光強度を制御する機能回路を付加した波長変換装置である。
【0028】
動作原理を説明する。
ポート604から入射した信号光は、半導体光増幅器601で増幅されマルチモード干渉カプラ602へ入射する。
マルチモード干渉カプラ602を通過した光のごく一部は、フォトダイオード(PD)603へ入射し、光強度が測定される。
測定した光強度から電気的にフィードバックし、半導体光増幅器601へ流す注入電流を決定し、その利得を制御する。
【0029】
これにより、光強度を半導体光増幅器601により制御された信号光が、ポート605へ出力され、導波路607を経由して後段のフィルタ付き位相変調器415のポート417へ、波長変換に最適な光強度で信号光が入射する。
従って、波長変換装置への入力光強度が変動しても、常に最適な光強度の光信号が波長変換回路に入射することとなる。
即ち、本実施例により、実施例1の入力光強度マージンが拡大されることとなる。
【0030】
[実施例4]
図4に本発明の第4の実施例を示す。
本実施例は、実施例2の前段に半導体光増幅器を用いた入力光強度を制御する機能回路を付加した波長変換装置である。
付加した機能の動作原理は、実施例3と同等である。
上記実施例3,4では、半導体光増幅器を用いた例を示したが、ファイバ光増幅器を用いても同等の効果を得ることができる。
上記実施例1〜4では、「第1の入力光と第2の入力光を合流しさらに複数のポートに分配する構造」としてマルチモード干渉カプラを用いた場合について示しているが、方向性結合器、Y分岐等を用いても同様な効果が期待できる。
また、「第1の入力光強度に応じて屈折率が変化する媒質」として半導体光増幅器を用いた場合について説明しているが、光強度に応じて屈折率が変化する媒質または構造であれば全て適用可能である。
【0031】
【発明の効果】
以上、説明したように、本発明を用いることにより、出力ポートに入力光と出力光を分離するためのフィルタを設置する必要がなく、低損失で同一波長変換が可能な高速の波長変換機能を有する光制御素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の第一の実施例を示すブロック図である。
【図2】本発明の第二の実施例を示すブロック図である。
【図3】本発明の第三の実施例を示すブロック図である。
【図4】本発明の第四の実施例を示すブロック図である。
【図5】従来の波長変換回路の例を示すブロック図である。
【図6】従来の波長変換回路の例2を示すブロック図である。
【図7】従来の波長変換回路の例2の動作原理を示すグラフである。
【符号の説明】
101,102,103,104 マルチモード干渉カプラ
105,106 半導体光増幅器
107 信号光
108 連続光
109 出力光(被波長変換光)
110 ポート
201 半導体光増幅器
202,203マルチモード干渉カプラ
204 信号光
205 連続光
206 左回りの光
207 右回りの光
208 出力光(被波長変換光)
209 ループ型干渉回路
210,211 ポート
401,402 半導体光増幅器
403,404,405 マルチモード干渉カプラ
406 信号光
407 連続光
408 左回りの光
409 右回りの光
410 出力光(被波長変換光)
411,412,414 ポート
413 ループ型干渉回路
415 フィルタ付き位相変調器
416,417,418 ポート
501,502 半導体光増幅器
503,504,505,506 マルチモード干渉カプラ
507 非対称マッハツェンダ干渉回路
508,509 ポート
510 信号光
511 連続光
512 位相変調を受けた連続光
513 出力光(被波長変換光)
514,515,516,517 ポート
528 フィルタ付き位相変調器
601 半導体光増幅器
602 マルチモード干渉カプラ
603 フォトダイオード
604,605,606 ポート
607 導波路
Claims (4)
- 任意波長の第1の入力信号光強度に応じて前記入力信号光の波長と同一または異なる波長を有する第2の入力光が変調される光制御素子において、第1の入力光と第2の入力光を合流しさらに複数のポートに分配する第1の構造と、該複数のポートにそれぞれ接続された、第1の入力光の光強度に応じて屈折率が変化する媒質、および該媒質からの出力を合流するための第2の構造とからなるマッハツェンダ回路と、
第2の入力光を分岐、遅延させるループ型の光回路とを有し、
前記ループ型の光回路は、第2の入力光を分岐する第3の構造と前記第1の構造及び前記第2の構造とをそれぞれ接続する長さの異なる複数の導波路により構成されることを特徴とする光制御素子。 - 任意波長の第1の入力信号光強度に応じて前記入力信号光の波長と同一または異なる波長を有する第2の入力光が変調される光制御素子において、
第1の入力光と第2の入力光を合流しさらに複数のポートに分配する第1の構造と、該複数のポートにそれぞれ接続された、第1の入力光の光強度に応じて屈折率が変化する媒質、および該媒質からの出力を合流するための第2の構造とからなるマッハツェンダ回路と、
前記第2の構造に接続され、第2の入力光を分岐、遅延させる光回路として、非対称マッハツェンダ型の光回路を有することを特徴とする光制御素子。 - 請求項1又は2において、入力光強度を制御する機能を配置したことを特徴とする光制御素子。
- 請求項3において、入力光強度を制御する機能として、利得機能を有する光増幅器を用いたことを特徴とする光制御素子。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000286601A JP3546406B2 (ja) | 2000-09-21 | 2000-09-21 | 光制御素子 |
US09/953,796 US6753996B2 (en) | 2000-09-21 | 2001-09-17 | Light-controlled light modulator |
DE60110517T DE60110517T2 (de) | 2000-09-21 | 2001-09-18 | Lichtgesteuerter Lichtmodulator |
EP01122297A EP1191387B1 (en) | 2000-09-21 | 2001-09-18 | Light-controlled light modulator |
US10/823,179 US6961169B2 (en) | 2000-09-21 | 2004-04-13 | Light-controlled light modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000286601A JP3546406B2 (ja) | 2000-09-21 | 2000-09-21 | 光制御素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002099012A JP2002099012A (ja) | 2002-04-05 |
JP3546406B2 true JP3546406B2 (ja) | 2004-07-28 |
Family
ID=18770497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000286601A Expired - Fee Related JP3546406B2 (ja) | 2000-09-21 | 2000-09-21 | 光制御素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3546406B2 (ja) |
-
2000
- 2000-09-21 JP JP2000286601A patent/JP3546406B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002099012A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10935820B2 (en) | Method and system for integrated power combiners | |
JPH04242227A (ja) | 断熱反射装置 | |
JP2002040504A (ja) | 波長コンバータ | |
de Valicourt et al. | Photonic integrated circuit based on hybrid III–V/silicon integration | |
WO2011090575A2 (en) | Optical modulator using a dual output laser embedded in a mach zehnder interferometer | |
EP1191387B1 (en) | Light-controlled light modulator | |
JP2018186414A (ja) | 光送受信回路 | |
JP2001523017A (ja) | 光波長変換器 | |
JP2002365682A (ja) | 全光学波長変換器、全光学再生器、全光学信号処理素子、及び、全光学変換方法 | |
EP1137204A1 (en) | Multiwavelength light source device employing annular optical delay circuit | |
JP7156472B2 (ja) | 光モニタ回路 | |
US6832053B2 (en) | Delayed interference wavelength converter and/or 2R regenerator | |
JP3546406B2 (ja) | 光制御素子 | |
US6377388B1 (en) | Optical signal processor | |
JP6570418B2 (ja) | 多波長変調器 | |
EP1195639B1 (en) | Optical wavelength converter | |
JP3778827B2 (ja) | 光制御素子 | |
US6856452B2 (en) | Filter-free wavelength converter | |
JP3778824B2 (ja) | 光制御素子 | |
JP2001324734A (ja) | 波長変換回路 | |
JP2002244171A (ja) | 高速波長変換装置 | |
JP3778829B2 (ja) | 光制御素子 | |
JP3778826B2 (ja) | 光制御素子 | |
JP2003121893A (ja) | 光制御素子 | |
JP2000010136A (ja) | 波長変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040402 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040402 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040402 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |