JP3545010B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3545010B2 JP3545010B2 JP15224993A JP15224993A JP3545010B2 JP 3545010 B2 JP3545010 B2 JP 3545010B2 JP 15224993 A JP15224993 A JP 15224993A JP 15224993 A JP15224993 A JP 15224993A JP 3545010 B2 JP3545010 B2 JP 3545010B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- cell
- sense circuit
- data
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Read Only Memory (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【産業上の利用分野】
本発明は半導体記憶装置に係り、特に、メモリセルに保持されたデータを判定するセンス回路を有する半導体記憶装置に関する。
【0002】
近年、半導体記憶装置には高速動作が要求されている。半導体記憶装置を高速動作させるためにはセル周辺回路の高速化が不可欠となる。特にセルに保持されたデータを判定するセンスアンプの高速動作が要求されていた。
【0003】
【従来の技術】
図6に従来の半導体記憶装置の一例のブロック図を示す。図6はEP−ROM(Erasable and Programable-ROM) のブロック構成図である。アドレスバッファ1には外部より読み出すべきデータの収納位置を確定する例えばnビットのアドレスADDが供給される。アドレスバッファ1はアドレスADDを例えば上位mビットと下位(n−m)ビットとに分割し、上位mビットを出力するデータが記憶された行(ロー)位置を決定するためのローアドレスとしてローデコーダ2に供給し、下位(n−m)ビットを出力データが記憶された列(カラム)位置を決定するためのカラムアドレスとしてカラムデコーダ3に供給すると共に、アドレスに同期して内部回路を動作させるためのATD(Address Transition Detector)信号を生成し、センス回路4に供給する。
【0004】
ローデコーダ2 はローアドレスに応じて実セル部5のワード線を選択し、実セル部5に読み出し信号を供給すると共にダミーセル部6を駆動する。カラムデコーダ3はカラムアドレスに応じてゲート部7を制御する。
【0005】
ゲート部7はカラムアドレスに応じたゲートを開き、カラムアドレスに応じた実セル部5のビット線をセンス回路4に供給する。センス回路4は実セル部5に保持されたデータを判定して出力バッファ8はセンス回路4の出力データを増幅して外部に出力する。
【0006】
図7に実セル部5の構成図を示す。実セル部5は複数のメモリセルSELをマトリクス状に配設し、各メモリセルSELに行毎に設けられたワード線WL及び行毎に設けられたビット線BLが接続される。
【0007】
ローデコーダ2により必要とするワード線WLが例えばハイレベルとされ、メモリセルSELに保持された電位がビット線BLに印加され、カラムデコーダ3によりゲート部7のトランジスタTr1 がオンされ、ビット線BLがセンス回路4に接続される。
【0008】
図8にダミーセル部6の構成図を示す。ダミーセル部6はダミーセルSELD 及びゲートトランジスタTr2 を直列に接続した構成とされている。ダミーセルSELD とゲートトランジスタTr2 とは定電圧Vccによりバイアスされ、常時オンとされ、センス回路4にローレベルの信号を供給する。
【0009】
図9に従来のセンス回路4の構成図を示す。従来のセンス回路4は差動増幅部9、プルアップ用トランジスタTr2 ,Tr3 ,バッファ10より構成される。プルアップ用トランジスタTr2 はPチャネルMOSFETよりなり、ドレインが実セル部5のビット線BLに接続され、ソースに定電圧Vccが印加され、ドレイン−ゲート間は短絡されてなり、ビット線BLの電位をプルアップする。また、プルアップ用トランジスタTr3 はトランジスタTr2 同様PチャネルMOSFETよりなり、ドレインがダミーセル部6に接続され、ソースに定電圧Vccが印加され、ドレインゲート間は短絡されてなり、ダミーセル部6の出力をプルアップする。
【0010】
差動増幅部9はPチャンネルMOSFETよりなるトランジスタTr4 ,Tr5 ,NチャンネルMOSFETよりなるトランジスタTr6 〜Tr9 より構成され、トランジスタTr4 のゲートには実セル部5のビット線BLが接続され、トランジスタTr5 のゲートにはダミーセル部6が接続される。トランジスタTr4 ,Tr5 のソースに定電圧Vccが印加され、ドレインにはトランジスタTr7 ,Tr8 より構成されるカレントミラー回路が接続される。
【0011】
カレントミラー回路を構成するトランジスタTr7 ,Tr8 にはトランジスタTr9 を介して定電圧Vccに比べて十分に低い定電圧Vssが印加される。トランジスタTr9 はゲートにチップイネーブル信号(CE)が供給され、センス回路4の動作をチップイネーブル信号により制御している。
【0012】
差動増幅部9はトランジスタTr4 とトランジスタTr7 との接続点が出力とされ、その接続点はバッファ回路10を介して出力バッファ8と接続される。トランジスタTr7 には並列にトランジスタTr6 が接続される。トランジスタTr6 はゲートにアドレスバッファ4からATD信号が供給され、アドレスに応じたタイミングでデータが出力されるように制御を行なう。
【0013】
メモリセルSELが‘0’のデータを保持している場合にはメモリセルSELがオフ状態であるためゲート部7のトランジスタTr1 がオンしても、電流ICELLは流れず、電圧VR はそのまま保持され、トランジスタTr4 はオフのままとなる。一方、ダミーセル部6は常時オンであるため、トランジスタTr5 は常時オンとされ、トランジスタTr8 に電流が流れる。トランジスタTr8 に電流が流れるとトランジスタTr7 はオンとなり、トランジスタTr4 から電流を引込もうとする。ところがトランジスタTr4 はオフであるため、電流は供給されず、出力電圧VOUT は低電位に保持され、データ‘0’を出力することになる。
【0014】
図10に従来のセンス回路4の‘1’読み出し等の動作波形図を示す。ICELLは実セル部5に供給される電流、VCELLは実セル部5に印加される電圧、VOUT は出力電圧を示す。
【0015】
メモリセルSELが‘1’のデータを保持している場合にはメモリセルSELはオン状態となるためゲート部7のトランジスタTr1 がオンするとメモリセルSELに電流が供給され電流ICELLが流れる。電流ICELLによりトランジスタTr4 がオンして、トランジスタTr4 に電流が流れる。一方ダミーセル部6は常時オンであるため、トランジスタTr5 は常時オンでトランジスタTr5 ,Tr8 ,Tr9 に電流が流れている。トランジスタTr9 を流れる電流は一定に制限されるため、トランジスタTr4 に流れる電流はバッファ10に供給され、出力電圧VOUT を上昇させ、データ‘1’を出力する。
【0016】
このとき、出力電圧VOUT は電圧VR のわずかな低下に応じて上昇するため、図10に示すように徐々に上昇する波形となる。電圧VR はセルのインピーダンスにより決定されるため、これ以上低下させることはできなかった。
【0017】
【発明が解決しようとする課題】
しかるに、従来の半導体記憶装置では実セルのインピーダンスによりセンスアンプの動作速度が決定されるため、実セルはそのままでセンスアンプの動作速度をこれ以上高速化することはできない等の問題点があった。
【0018】
本発明は上記の点に鑑みてなされたもので、セルはそのままでデータの出力の高速化が行なえる半導体記憶装置を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明は、メモリセルと、ダミーセルと、センス回路とを備え、センス回路は、第1の差動入力部と第2の差動入力部とを有し、第1の差動入力部にはメモリセルから第1の入力信号が供給され、第2の差動入力部にはダミーセルから第2の入力信号が供給されて、各々の入力信号を差動増幅することで出力信号を得、出力信号レベルに応じてメモリセルの記憶データを出力する半導体記憶装置であって、第1の差動入力部に接続されて、センス回路の出力信号レベルに応じて第1の入力信号レベルを急速に変化させる加速手段と、第2の差動入力部に接続されて、加速手段と略同等の負荷を有するダミー加速手段とを有することを特徴とする。
【0020】
【作用】
本発明によれば、加速手段により、センス回路の出力信号レベルに応じてセンス回路の入力信号レベルを出力信号の変化が急速に行なわれるように変化させることができる。このため、記憶データとなる出力信号レベルの入力信号に対する反応が急速に行なわれ、記憶データを高速に得られる。また、本発明によれば、ダミー加速手段によりダミーセル側の負荷をメモリセル側と合わせることにより、センス動作を高精度に行える。
【0021】
【実施例】
図2に本発明の一実施例のブロック構成図を示す。同図中、図6と同一構成部分には同一符号を付し、その説明は省略する。本実施例は図 のブロックとはローデコーダ2、カラムデコーダ3、実セル部5、ダミーセル部6、ゲート部7、出力バッファ8が同じ構成で、アドレスバッファ及びセンス回路の構成が異なる。
【0022】
アドレスバッファ11には読み出すべきデータが保持されている位置を示す例えばnビットのアドレスADDが供給される。アドレスバッファ11は供給されたnビットのアドレスADDを例えば上位mビットと下位(n−m)ビットとに分割し、上位mビットをローデコーダ2に供給し、下位(n−m)ビットをカラムデコーダ3に供給すると共に、後述する2種のATD(Address Transition Detector)信号a,bを生成し、センス回路12に供給する。
【0023】
図1に本発明の一実施例のセンス回路の構成図を示す。同図中、図9と同一構成部分には同一符号を付し、その説明は省略する。
【0024】
本実施例はトランジスタTr2 のゲートとトランジスタTr4 のゲートとの接続点に加速手段13を接続すると共にトランジスタTr3 のゲートとトランジスタTr5 のゲートとの間にダミー加速手段14を接続してなる。
【0025】
加速手段13はPチャネルMOSFETよりなるトランジスタTr11,Tr12、NチャネルMOSFETよりなるトランジスタTr13,Tr14より構成される。トランジスタTr11とトランジスタTr12とはそのドレイン同志が接続され、トランジスタTr11のソースには定電圧Vccが印加され、トランジスタTr12のソースはトランジスタTr4 のゲートに接続される。またトランジスタTr14とはそのドレイン同志が接続され、トランジスタTr4 のゲートに接続される。またソースはトランジスタTr4 のゲートに接続され、トランジスタTr14のソースは低電圧Vssに接続される。
【0026】
トランジスタTr11のゲートとトランジスタTr14のゲートは共にアドレスバッファ11に接続され、ATD信号bが供給される。また、トランジスタTr12のゲートとトランジスタTr13のゲートは共に差動増幅部9の出力となるトランジスタTr4 のドレインに接続される。
【0027】
ダミー増速手段14はPチャネルMOSFETよりなるトランジスタTr21,Tr22,NチャネルMOSFETよりなるトランジスタTr23,Tr24より構成される。
【0028】
トランジスタTr21とトランジスタTr22とはドレイン同志が接続され、トランジスタTr21のソースは定電圧Vccに接続され、トランジスタTr22のソースは差動増幅部9のトランジスタTr5 のゲートに接続される。また、トランジスタTr23とトランジスタTr24とはドレイン同志が接続され、トランジスタTr24のソースは低電圧Vssに接続され、トランジスタTr23のソースは差動増幅部9のトランジスタTr5 のゲートに接続される。ダミー加速手段14ではトランジスタTr21〜Tr24のゲートはすべて低電圧Vssに接続され、トランジスタTr21,Tr23は常時オフ、トランジスタTr23,Tr24は常時オフとされている。
【0029】
このとき、ダミーセル部6は常時オンされているため、差動増幅部9のトランジスタTr5 のゲートは常時ローレベルとされ、トランジスタTr5 は常時オンされることになる。
【0030】
ダミーセル部6、トランジスタTr3 、ダミー加速手段14は実セル部5、トランジスタTr2 、加速手段13に対して対称に設けられ、浮遊容量のバランスを取り、浮遊容量の影響を受けない構成とされている。
【0031】
図3乃至図5に本発明の一実施例の動作波形図を示す。図3,図4は実セル部5のメモリセルSELに‘1’が保持されているときの読み出し動作波形図、図5は実セル部5のメモリセルSELに‘0’が保持されているときの読み出し動作波形図を示す。
【0032】
まず、非読み出し時である時刻t0 ではアドレスバッファ11の出力で、差動増幅部9を構成するトランジスタTr6 のゲートに供給されるATD信号aはハイレベル、同様にアドレスバッファ11の出力で、加速手段13を構成するトランジスタTr12,Tr13のゲートに供給されるATD信号bはローレベルである。
【0033】
このとき、実セル部5が接続されたビット線BLはオフであるため、トランジスタTr4 のゲートはトランジスタTr2 によりプルアップされ、ハイレベルに保持される。このため、トランジスタTr4 はオフである。一方、ATD信号aはハイレベルであるため、トランジスタTr6 はオンである。また、トランジスタTr5 のゲートは常時ローレベルに保持されるため、トランジスタTr7 ,Tr8 はオンである。
【0034】
このため、出力点となるトランジスタTr4 のドレインDOUT はローレベルとなる。また、このとき、トランジスタTr11はオン、トランジスタTr14はオフとされ、トランジスタTr12,Tr13はATD信号bのため、トランジスタTr12がオン、トランジスタTr13がオフとなる。したがって、トランジスタTr4 のゲートGは確実にハイレベルとされる。
【0035】
次に時刻t1 でアドレスバッファ11にアドレスが供給されると、これに応じてATD信号aがハイレベルからローレベルとされ、時間t0 だけ遅れてATD信号bがローレベルからハイレベルとされる。
【0036】
ビット線BLに接続されたメモリセルSELに‘1’が保持されていれば、ビット線BLは徐々にローレベルとなる。このとき、トランジスタTr4 のゲートGも徐々にローレベルとなり、トランジスタTr4 を徐々にオンにする。トランジスタTr4 がオンになると出力となるトランジスタTr4 のドレインDが徐々にハイレベルとなる。このとき、ATD信号aはローレベルとされるため、トランジスタTr6 がオフとされ、トランジスタTr4 のドレインDの引き込みが弱まり、出力が早くハイレベルとなるように構成されている。
【0037】
また、トランジスタTr11,Tr14はトランジスタTr4 のドレインDのレベルに応じてオン、オフする構成とされており、トランジスタTr4 がハイレベルとなるとトランジスタTr11はオフ、トランジスタTr14はオンとなる。一方、トランジスタTr12,Tr13はATD信号bにより制御され、ATD信号bはアドレス入力時時間T0 遅れてローレベルからハイベルとなる。このため、トランジスタTr12はオフ、トランジスタTr13はオンとなる。
【0038】
したがって、トランジスタTr4 がオンする際、ATD信号がハイレベルとされることによりトランジスタTr11,Tr12はオフ、トランジスタTr13,Tr14はオンとなり、トランジスタTr4 のゲートGを低電圧Vssに接続し、トランジスタTr4 が急激にオンされるため、出力が急激にハイレベルとされる。すなわち、図5に示すように出力が0.5〔V〕から‘1’を認識できる4.5〔V〕程度になるまでの時間が約4.8nsと従来の18.8nsに比べて十分に短い時間で行なえるため、読み出し速度の高速化が行なえる。
【0039】
次に‘0’読み出し時にはビット線BLはハイレベルのままで、トランジスタTr4 はオフのままであるため、ATD信号bによりトランジスタTr12がオフ、トランジスタTr13がオンされても、トランジスタTr11はオン、トランジスタTr14はオフとなるため、トランジスタTr4 のゲートGはそのままの状態に保持され、トランジスタTr4 のドレインDはローレベルに保持される。このため、出力としてローレベルが出力される。
【0040】
このように‘0’読み出し時には非読み出し時と出力のレベル変移がないため、‘1’読み出しに対応した時間での読み出しが行なえる。このため、‘1’読み出しの高速化だけで、‘1’,‘0’の読み出しを共に高速化できる。
【0041】
【発明の効果】
上述の如く、本発明によれば、センスアンプの出力電圧に応じてセンスアンプの入力電圧を変動させることによりセンスアンプの入力電圧変動が実セルの電位による変動に加速手段による変動を重畳したものとなるため、センスアンプの入力電圧変動を急激に行なうことができ、センスアンプの出力電圧を高速で安定化し、出力することができ、したがって出力データを高速で出力でき、かつ、ダミー加速手段によりダミーセル側の負荷をメモリセル側と合わせることにより、センス動作を高精度に行える等の特長を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の回路構成図である。
【図2】本発明の一実施例の全体構成図である。
【図3】本発明の一実施例の動作波形図である。
【図4】本発明の一実施例の動作波形図である。
【図5】本発明の一実施例の動作波形図である。
【図6】従来のEP−ROMのブロック構成図である。
【図7】EP−ROMの要部の構成図である。
【図8】EP−ROMの要部の構成図である。
【図9】従来のセンス回路の構成図である。
【図10】従来の一例の動作波形図である。
【符号の説明】
2 ローデコーダ
3 カラムデコーダ
5 実セル部
6 ダミーセル部
7 ゲート
8 出力バッファ
9 差動増幅部
11 アドレスバッファ
12 センス回路
13 加速手段
14 ダミー加速手段
Claims (4)
- メモリセルと、ダミーセルと、センス回路とを備え、
前記センス回路は、第1の差動入力部と第2の差動入力部とを有し、該第1の差動入力部には前記メモリセルから第1の入力信号が供給され、該第2の差動入力部には前記ダミーセルから第2の入力信号が供給されて、各々の前記入力信号を差動増幅することで出力信号を得、該出力信号レベルに応じて前記メモリセルの記憶データを出力する半導体記憶装置であって、
前記第1の差動入力部に接続されて、前記センス回路の出力信号レベルに応じて前記第1の入力信号レベルを急速に変化させる加速手段と、
前記第2の差動入力部に接続されて、前記加速手段と略同等の負荷を有するダミー加速手段とを有することを特徴とする半導体記憶装置。 - 前記加速手段は前記センス回路の出力信号レベルに応じて前記センス回路の入力信号レベルを前記メモリセルに保持されたデータに応じた所定のレベルに保持することを特徴とする請求項1記載の半導体記憶装置。
- 前記加速手段は、前記メモリセルからのデータの非読み出し時には前記センス回路の入力信号レベルを前記メモリセルに保持されたデータのどちらか一方のデータに応じた所定のレベルに保持することを特徴とする請求項1又は2記載の半導体記憶装置。
- 前記加速手段は、アドレス信号が変化してから所定の時間の後に、非読み出し時に前記所定のレベルに保持されていた前記センス回路の前記入力信号レベルを、急速に変化させることを特徴とする請求項3記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15224993A JP3545010B2 (ja) | 1993-06-23 | 1993-06-23 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15224993A JP3545010B2 (ja) | 1993-06-23 | 1993-06-23 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0721792A JPH0721792A (ja) | 1995-01-24 |
JP3545010B2 true JP3545010B2 (ja) | 2004-07-21 |
Family
ID=15536360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15224993A Expired - Lifetime JP3545010B2 (ja) | 1993-06-23 | 1993-06-23 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3545010B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009129472A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
-
1993
- 1993-06-23 JP JP15224993A patent/JP3545010B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0721792A (ja) | 1995-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703871B2 (en) | Amplifier for use in semiconductor integrated circuits | |
KR100239958B1 (ko) | 반도체 기억장치 | |
JP2812097B2 (ja) | 半導体記憶装置 | |
JPH10209304A (ja) | 半導体読出専用メモリ及びその読出方法 | |
US20020110021A1 (en) | Non-volatile semiconductor memory device having improved sense amplification configuration | |
JPH09265791A (ja) | 半導体記憶装置 | |
KR0161510B1 (ko) | 반도체 메모리 장치 | |
JPH11110969A (ja) | スタティック型半導体記憶装置 | |
US7590019B2 (en) | Low voltage data path and current sense amplifier | |
JP3302734B2 (ja) | 半導体記憶装置 | |
KR100260477B1 (ko) | 낮은 전원공급전압에서 고속동작을 하는 반도체 메모리 장치 및 반도체 액세스 방법 | |
US5521874A (en) | High speed differential to single ended sense amplifier | |
US6735134B2 (en) | Semiconductor memory device and method for driving a sense amplifier | |
KR920000962B1 (ko) | 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 | |
US6411559B1 (en) | Semiconductor memory device including a sense amplifier | |
EP0259862A1 (en) | Semiconductor memory with improved write function | |
US6198681B1 (en) | Sense amplifier for low voltage memory arrays | |
JP3545010B2 (ja) | 半導体記憶装置 | |
JPH0883491A (ja) | データ読出回路 | |
JPH06349276A (ja) | 半導体記憶装置 | |
JPH02154393A (ja) | 半導体記憶回路 | |
JP3192709B2 (ja) | 半導体記憶装置 | |
KR100190761B1 (ko) | 비트라인 감지 증폭기 | |
JP3238481B2 (ja) | 半導体読み出し専用記憶装置 | |
JPH065093A (ja) | 半導体記憶装置の冗長回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |