JP3543042B2 - レイアウトパターン生成装置 - Google Patents
レイアウトパターン生成装置 Download PDFInfo
- Publication number
- JP3543042B2 JP3543042B2 JP04258796A JP4258796A JP3543042B2 JP 3543042 B2 JP3543042 B2 JP 3543042B2 JP 04258796 A JP04258796 A JP 04258796A JP 4258796 A JP4258796 A JP 4258796A JP 3543042 B2 JP3543042 B2 JP 3543042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layout
- gate
- shape
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣＭＯＳ論理セルを自動で設計する際の、トランジスタのレイアウト・パターンを生成するレイアウト・パターン生成装置に関するものである。
【０００２】
【従来の技術】
良く知られているようにＭＯＳ技術では、ｎ型トランジスタとｐ型トランジスタの２種類のトランジスタが作られる。
【０００３】
セルのレイアウトは、中央にポリシリコンゲートを配し、その両側にｎ型（ｐ型）の拡散領域（ソース、ドレイン）を配して実現される。また、ソース、ドレインからの電極の引き出しは、コンタクトを介して金属を用いて行なわれる。なお、近年のローカル配線製造技術を用いれば、コンタクト・ウィンドウが不要なダイレクト・コンタクト方式とよばれる電極引き出し方法も開発されている。
【０００４】
いずれの場合も、拡散の抵抗が金属に対して非常に大きい場合は、ソース、ドレインのトランジスタ幅方向と平行な方向の電圧降下が無視できなくなり、コンタクトを拡散のほぼ全域に配置する必要がある。高融点金属シリサイド層等を用いてソースとドレイン領域の形成を行なう場合は、拡散の抵抗を小さくすることができるので、コンタクトの占める領域を小さくする事ができる。トランジスタ幅方向長さに対して、コンタクト領域長さが短い場合は、ゲートを例えば４５度折り曲げることにより、拡散の面積削減を図ることができる。
【０００６】
上記のような屈曲ゲートの取り扱いが可能な、従来のコンパクション方法が、Ｍ． Ｌｅｆｅｂｖｒｅ他による１９８９年のＶＬＳＩ８９、”Ｆｌｅｘｉｂｌｅ ｂｏｕｎｄａｒｉｅｓ ｆｏｒ ｌａｙｏｕｔ ｓｙｎｔｈｅｓｉｓ”に開示されている。
【０００７】
この手法は、トランジスタを構成するレイアウト・オブジェクトに対し、その左側の領域はレイアウト・オブジェクトの配置禁止領域を表し、右側はレイアウト・オブジェクトの配置可能領域を表すバウンダリという概念を用いている。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記従来の手法は、初期図形をデザイン・ルールの許す限り左詰めするだけであり、レイアウト・パターンを生成する際に、トランジスタの容量および抵抗を全く考慮していなかった。そのため、性能面で最適とは言えない容量や抵抗の大きなレイアウト・パターンが生成される場合があった。
【００２０】
本発明は上記問題点に鑑み、性能を考慮し、容量や抵抗を削減することが可能な、トランジスタのレイアウトパターン生成装置を提供するものである。
【００２１】
【課題を解決するための手段】
前記の目的を達成するため、本発明（請求項１）は、トランジスタ幅やコンタクトサイズなどの図形形状を指定する生成レイアウト制御手段と、前記生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、トランジスタの回路特性情報を用い、ゲートの屈曲部位置をドレイン容量が減るように移動してゲートの形状を変更する処理を行うレイアウト変更手段とを備えたことを特徴とする。
【００２２】
また、本発明（請求項２）は、生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
トランジスタの回路特性情報を用いて、トランジスタのソースとドレインを形成するためのレイアウト図形である拡散図形において、コンタクトが配置されていない拡散領域の直列抵抗が所定の上限値より小さくなるように前記拡散図形のゲート長と同じ方向の幅を変更するレイアウト変更手段と
を備えたことを特徴とする。
【００２３】
また、本発明（請求項３）は、生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
論理セル内部の、トランジスタなどの素子間の接続を行うための配線であるセル内配線の中から、該トランジスタ上を通過するセル内配線を抽出する通過配線抽出手段と、
トランジスタの回路特性情報を用い、コンタクトが配置されていない拡散領域の直列抵抗が所定の上限値より大きくなる場合には、前記通過配線を考慮してトランジスタのソースとドレインを形成するためのレイアウト図形である拡散図形の形状変更とコンタクト形状の変更のどちらの変更を行うか判断して、前記直列抵抗が所定の上限値より小さくなるようにトランジスタのレイアウトを変更するトランジスタレイアウト変更手段と
を備えたことを特徴とする。
【００２４】
また、本発明（請求項４）は、生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段とを具備し、
前記コンパクション手段は、トランジスタの回路特性情報を用い、コンタクトによって作成されるポリシリコンレイヤの配置禁止セグメントの領域を、ドレインの拡散面積が小さくなるようにゲート幅方向に拡大させる配置禁止セグメント更新手段を備えたことを特徴とする。
【００２６】
【発明の実施の形態】
以下本発明の一実施例のレイアウトパターン生成装置について、図面を参照しながら説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１に係るレイアウトパターン生成装置を示す機能ブロック図である。
【００２８】
Ｓ１は生成レイアウト制御手段であり、トランジスタサイズやコンタクトサイズなどの図形形状を指定する処理である。
【００２９】
コンタクトの形状は以下のようにして求める。拡散から電極を引き出す為に用いる金属材料の電流許容値と単位トランジスタ幅当たりのドレイン電流などのプロセス・パラメータとコンタクト・ウィンドウの面積から、必要なコンタクト・ウィンドウの個数を求める。
【００３０】
次に、求めたコンタクト・ウィンドウ数とデザイン・ルールを用いて、コンタクト・ウィンドウのまわりの金属パッドを含めたコンタクト形状を決める。
ただし、ローカル配線を用いたダイレクトコンタクト方式では、この処理は必要なく、最小デザイン・ルールを満足するように、拡散領域との重なりを確保するだけで良い。
【００３１】
Ｓ２は、初期レイアウト生成手段であり、Ｓ１で求めた生成レイアウト制御情報とデザイン・ルールを用いて、トランジスタの初期形状を決める処理を行なう。
【００３２】
図２処理で求めた初期レイアウトの例を示す。
トランジスタの電極はゲート１１、ソース１２、ドレイン１３である。なお、ソースとは電源配線に接続している側と定義する。マスクレイヤとしては、ポリシリコン１０１、拡散１０２、コンタクト・ウィンドウ１０３、金属（アルミニウムなど）１０４である。
【００３３】
ゲート１１の形状は、トランジスタ幅５０１とゲート長５０２と、ゲートの突き出しデザイン・ルール５０３から決める。
【００３４】
拡散１０２の形状は矩形であり、一辺はトランジスタ幅５０１に等しく、残るゲート長と同方向の一辺はデザイン・ルールで決まる最小幅５０４とする。
【００３５】
コンタクト１０５の形状は、コンタクト・ウィンドウ１０３が一つとし、コンタクト・パッド１０５の形状とコンタクトの拡散１０２はデザイン・ルールより求める。
【００３６】
Ｓ３はコンパクション手段であり、図３を用いて説明する。
デザイン・ルールを用いてＳ２で作成された初期レイアウトのコンパクション処理を行なう。なお、コンパクション処理はゲートの折り曲げを扱うことができるものとする。
【００３７】
屈曲ゲートを扱うことができる本処理には、従来の技術で説明したコンパクション方法を利用することができる。これにより、デザイン・ルールを満たすように、コンタクトやゲートや拡散が左詰めされる。特にゲートの左詰めを行なう時には、現在のバウンダリ２０１に従ってゲートを折り曲げる事ができる。本ステップによりコンパクションされた結果を図３（ａ）に示す。
【００３８】
Ｓ４はレイアウト変更手段であり、トランジスタの回路特性を用いてトランジスタの性能改善を行うために、前記コンパクションにより折り曲げられたゲートに対して、折り曲げ位置を平行移動した形状にレイアウトを変更する処理を行う。
【００３９】
ここで、回路の性能を決定する要因について少し解説する。
形成されたトランジスタを構成する、ゲート、拡散などは、性能を評価する際の基本成分である抵抗や容量を持っている。ＭＯＳ論理セルの遅延時間は、負荷容量に比例し、ＭＯＳ論理セルの出力上の全負荷容量は、
（１）ＭＯＳセルの出力端子に接続されたドレイン領域の拡散容量（ドレイン容量）
（２）ＭＯＳセルの出力端子に接続された他の論理セルの入力端子のゲート容量
（３）ＭＯＳセルの出力端子と他の論理セルの入力端子との間の配線の容量
の和となる。
【００４０】
上記の負荷のうち、トランジスタの形状に影響されるものは、（１）ドレイン容量と（２）ゲート容量の２つである。
【００４１】
ゲート容量に関しては、直線ゲートを折り曲げて屈曲ゲート形状にする事によるゲート容量の変化はわずかである。ドレイン容量は、ゲートの折り曲げ位置によって大きく変化するので、本実施の形態では（１）のドレイン容量の最適化を目的とする。
【００４２】
図３を用いて、Ｓ４レイアウト変更処理を説明する。
図３（ａ）は、Ｓ３コンパクション処理の結果である。図においてゲート１１の左側がソース１２であり、右側がドレイン１３であるとする。Ｓ４トランジスタレイアウト変更手段において、図３（ｂ）に示すように、デザイン・ルールが許す限りゲートの屈曲部位置を下方に垂直移動してゲート形状に変更する事で、ドレイン面積の削減すなわち、ドレイン容量の削減を図る。
【００４３】
この処理によって、逆にソース側の容量が増大するが、ソース側は電位が変化しないので、遅延時間の増加にはつながらない。
【００４５】
（実施の形態２）
基本的な構成は実施の形態１と同じであり、図１に示す機能ブロックに従う。Ｓ１生成レイアウト制御手段、Ｓ２初期レイアウト生成手段Ｓ３コンパクション手段は第１の実施例と同様に行われる。
【００４６】
Ｓ４レイアウト変更手段では、トランジスタの回路特性を用いてトランジスタの性能改善を行なうために、拡散の形状を変更する。
【００４７】
図４を用いて拡散の形状を変更する処理の説明を行う。
図４（ａ）にコンパクション処理の結果を示す。回路特性情報に記述されている拡散のシート抵抗値を用いて、コンタクトから、コンタクトが配置されていない拡散領域においてコンタクトから最も遠い点までの直列抵抗Ｒを計算する。
【００４８】
コンタクトが配置されていない拡散領域の形状を図４（ａ）に示すように、幅ａ、長さｂとし、拡散のシート抵抗をＲＳとすると、該直列抵抗Ｒを以下の（数１）で概算することができる。
【００４９】
【数１】
【００５０】
通常（Ｒを含む）拡散の抵抗は、トランジスタのオン抵抗よりも１桁小さく保つべきとされており、上記直列抵抗Ｒについても回路特性情報中に上限値ＲＵが規定されているものとする。ＲがＲＵを越えている場合は、拡散領域のトランジスタ長と同じ方向の幅を増加させた形状に拡散図形を変更する。
変更結果を図４（ｂ）に示す。
【００５１】
ＲＳがＲＵ以下の場合は、拡散領域のトランジスタ長と同じ方向の幅を削減する事により拡散面積の削減を図ることができる。
【００５２】
拡散面積削減により、セル面積削減が期待できる他、ドレイン側の拡散面積削減はゲート遅延削減効果がある。この場合は先の例と逆に、Ｓ３コンパクション処理の結果が図４（ｂ）であり、Ｓ４レイアウト変更結果が図４（ａ）である。
【００５８】
（実施の形態３）
図５は本発明の実施の形態４に係るレイアウトパターン生成装置を示す機能ブロック図である。Ｓ１生成レイアウト制御手段、Ｓ２初期レイアウト生成手段、Ｓ３コンパクション手段は第１の実施例と同様に行われる。コンパクション結果を図６（ａ）に示す。図中２０２は通過配線である。
【００５９】
Ｓ１０１は通過配線抽出手段であり、該トランジスタ上を通過するセル内配線を抽出するものである。セル内配線は、セル内の端子や入出力端子を接続情報に従って接続する処理によって行なわれる。
【００６０】
セル内配線は、いわゆるＭａｚｅ配線手法を用いて実現することができる。トランジスタセルが占めるセル内での領域と、セル内配線経路の重なる部分を抽出することにより、トランジスタ上を通過するセル内配線を抽出することができる。
【００６１】
Ｓ４は、トランジスタレイアウト変更手段である。
回路特性情報に記述されている拡散のシート抵抗値を用いて、コンタクトから、コンタクトが配置されていない拡散領域においてコンタクトから最も遠い点までの直列抵抗Ｒを計算する。計算方法は第２の実施例のＳ４での処理と同様に行なう。
【００６２】
Ｒが回路特性情報中に規定されている上限値ＲＵを越える場合、コンタクトが配置されていない拡散領域上をＳ４で抽出した通過配線２０２があるか調べ、ある場合は、もしもコンタクト形状を大きくした場合に、金属からなるコンタクト・パッド１０４と同じく金属を用いて形成される通過配線２０２のスペーシング・ルール５０５を確保できないと判断される場合は、第２の実施例のＳ４レイアウト変更手段と同様の方法で拡散図形形状を変更する。
【００６３】
前記スペーシング・ルール５０５が確保できるまたは通過配線２０２がない場合は、コンタクト形状を変更する。変更処理の一例を以下に示す。
回路特性情報に記述されている拡散のシート抵抗値を用いて、コンタクトから、コンタクトが配置されていない拡散領域においてコンタクトから最も遠い点までの直列抵抗Ｒを計算する。計算方法は第２の実施例のＳ４での処理と同様に行う。
上記直列抵抗Ｒに関して回路特性情報中にその上限値ＲＵが規定されているものとする。
ＲがＲＵを越えている場合は、コンタクト・ウインドウの個数を増やし、それに伴いコンタクトパッドを含めたコンタクト形状をトランジスタ幅方向に伸ばす事で、コンタクトが配置されていない拡散領域の直列抵抗Ｒを削減する。
【００６４】
（実施の形態４）
図７は本発明の実施の形態４に係るレイアウトパターン生成装置を示す機能ブロック図である。
【００６５】
Ｓ１生成レイアウト制御手段、Ｓ２初期レイアウト生成手段は第１の実施例と同様に行われる。
【００６６】
Ｓ３は、トランジスタの回路特性を用いてトランジスタの性能改善を行ないながらデザイン・ルールを用いて初期レイアウトのコンパクションを行なう処理である。
【００６７】
図８にコンパクション処理の基本的な構成を示す。コンパクション処理は全てのレイアウト・オブジェクトについて以下の処理を繰り返すことにより行われる。
【００６８】
Ｓ３１レイアウト・オブジェクト左詰め手段、Ｓ３２配置禁止セグメント作成手段は、従来のコンパクション方法と同様に行なう。
【００６９】
Ｓ３２Ａ配置禁止セグメント更新手段で、トランジスタの回路特性を用いてトランジスタの性能改善を実現するために、配置禁止セグメントを更新する。
【００７０】
Ｓ３３バウンダリ更新手段も従来のコンパクション方法に従う。
図９を用いて具体的に説明する。今、処理対象であるレイアウトオブジェクトがコンタクト１０５であるとする。
【００７１】
Ｓ３１で拡散レイヤのバウンダリ２０１までコンタクト１０５を左に詰める（図９（ａ））。
【００７２】
Ｓ３２で、コンタクト１０５に付随する配置禁止セグメントを求める（図９（ｂ））。
【００７３】
コンタクト１０５に付随する配置禁止セグメント数は、最大コンタクトに関係あるデザイン・ルール数だけ作成される。図９（ｂ）では簡単化の為に、ポリシリコンレイヤの配置禁止セグメント２０３のみを表示している。
【００７４】
Ｓ３２においては、デザイン・ルールのみから配置禁止セグメントが決められた。
【００７５】
Ｓ３２Ａで、回路特性を改善するために、配置禁止セグメントを変更する。
図において、ゲートの左側がソース、右側がドレインであるとする。ドレイン側の拡散面積が小さくなる事を期待して、図９（ｃ）に示すように、コンタクトによって作成されるポリシリコンレイヤの配置禁止セグメント２０３をデザイン・ルールが許す限り下方に垂直移動する。
【００７６】
Ｓ３３で、現在のポリシリコンレイヤバウンダリと配置禁止セグメントを合わせて、新しいポリシリコンレイヤバウンダリを作る（図９（ｄ））。
【００７７】
２０１は更新後のポリシリコンレイヤのバウンダリである。
次に処理対象のレイアウトオブジェクトとしてゲート１１が選ばれる。
【００７８】
ゲートはポリシリコンレイヤであるので、Ｓ３１で、ポリシリコンレイヤバウンダリ２０１に従って、ゲート１１を左に詰める（図１０）。
【００７９】
このようにして屈曲部位置が最適化された屈曲ゲートを作成することができる。
【００８０】
なお、実施の形態２〜４は、折れ曲がりのあるゲート形状を持ったトランジスタ・レイアウトを用いて説明したが、ゲートが折れ曲がりのない直線状であっても何ら問題ない。
【００８１】
【発明の効果】
以上のように本発明は、コンパクションと同時または後に、トランジスタの拡散容量や拡散抵抗の削減を行なうためにトランジスタのゲートや拡散のレイアウトを変更するので、このトランジスタにより構成されるＭＯＳ論理セルの遅延時間を削減する効果がある。また、拡散面積の削減や、通過配線を考慮したトランジスタの形状変更を行なうことで、省面積のＭＯＳ論理セルのレイアウトを得ることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態１、２に係るレイアウトパターン生成装置を示す機能ブロック図
【図２】本発明の実施の形態１における初期レイアウト結果を示す図
【図３】（ａ）実施の形態１におけるコンパクションの結果の一例を示す図
（ｂ）実施の形態１によるレイアウトパターン生成結果の一例を示す図
【図４】（ａ）実施の形態２におけるコンパクションの結果の一例を示す図
（ｂ）実施の形態２によるレイアウトパターン生成結果の一例を示す図
【図５】本発明の実施の形態３におけるレイアウトパターン生成装置を示す機能ブロック図
【図６】（ａ）実施の形態３におけるコンパクションの結果の一例を示す図
（ｂ）実施の形態３によるレイアウトパターン生成結果の一例を示す図
【図７】本発明の実施の形態４におけるレイアウトパターン生成装置を示す機能ブロック図
【図８】本発明の実施の形態４におけるコンパクション手段を示す機能ブロック図
【図９】（ａ）実施の形態４におけるレイアウト・オブジェクト左詰め結果を示す図
（ｂ）実施の形態４による配置禁止セグメント作成結果を示す図
（ｃ）実施の形態４における配置禁止セグメント作成結果を示す図
（ｄ）実施の形態４によるバウンダリ更新結果を示す図
【図１０】本発明の実施の形態４におけるレイアウトパターン生成結果を示す図
【符号の説明】
１１ ゲート
１２ ソース
１３ ドレイン
１０１ ポリシリコン
１０２ 拡散
１０３ コンタクト・ウィンドウ
１０４ 金属（アルミニウムなど）
２０１ バウンダリ
２０２ トランジスタ上通過配線
２０３ 配置禁止セグメント
３０１ デザイン・ルール
３０２ 回路特性情報
５０１ トランジスタ幅
５０２ ゲート長
５０３ ゲートの突き出しデザイン・ルール
５０４ デザイン・ルール
５０５ スペーシングのデザイン・ルール
【発明の属する技術分野】
本発明はＣＭＯＳ論理セルを自動で設計する際の、トランジスタのレイアウト・パターンを生成するレイアウト・パターン生成装置に関するものである。
【０００２】
【従来の技術】
良く知られているようにＭＯＳ技術では、ｎ型トランジスタとｐ型トランジスタの２種類のトランジスタが作られる。
【０００３】
セルのレイアウトは、中央にポリシリコンゲートを配し、その両側にｎ型（ｐ型）の拡散領域（ソース、ドレイン）を配して実現される。また、ソース、ドレインからの電極の引き出しは、コンタクトを介して金属を用いて行なわれる。なお、近年のローカル配線製造技術を用いれば、コンタクト・ウィンドウが不要なダイレクト・コンタクト方式とよばれる電極引き出し方法も開発されている。
【０００４】
いずれの場合も、拡散の抵抗が金属に対して非常に大きい場合は、ソース、ドレインのトランジスタ幅方向と平行な方向の電圧降下が無視できなくなり、コンタクトを拡散のほぼ全域に配置する必要がある。高融点金属シリサイド層等を用いてソースとドレイン領域の形成を行なう場合は、拡散の抵抗を小さくすることができるので、コンタクトの占める領域を小さくする事ができる。トランジスタ幅方向長さに対して、コンタクト領域長さが短い場合は、ゲートを例えば４５度折り曲げることにより、拡散の面積削減を図ることができる。
【０００６】
上記のような屈曲ゲートの取り扱いが可能な、従来のコンパクション方法が、Ｍ． Ｌｅｆｅｂｖｒｅ他による１９８９年のＶＬＳＩ８９、”Ｆｌｅｘｉｂｌｅ ｂｏｕｎｄａｒｉｅｓ ｆｏｒ ｌａｙｏｕｔ ｓｙｎｔｈｅｓｉｓ”に開示されている。
【０００７】
この手法は、トランジスタを構成するレイアウト・オブジェクトに対し、その左側の領域はレイアウト・オブジェクトの配置禁止領域を表し、右側はレイアウト・オブジェクトの配置可能領域を表すバウンダリという概念を用いている。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記従来の手法は、初期図形をデザイン・ルールの許す限り左詰めするだけであり、レイアウト・パターンを生成する際に、トランジスタの容量および抵抗を全く考慮していなかった。そのため、性能面で最適とは言えない容量や抵抗の大きなレイアウト・パターンが生成される場合があった。
【００２０】
本発明は上記問題点に鑑み、性能を考慮し、容量や抵抗を削減することが可能な、トランジスタのレイアウトパターン生成装置を提供するものである。
【００２１】
【課題を解決するための手段】
前記の目的を達成するため、本発明（請求項１）は、トランジスタ幅やコンタクトサイズなどの図形形状を指定する生成レイアウト制御手段と、前記生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、トランジスタの回路特性情報を用い、ゲートの屈曲部位置をドレイン容量が減るように移動してゲートの形状を変更する処理を行うレイアウト変更手段とを備えたことを特徴とする。
【００２２】
また、本発明（請求項２）は、生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
トランジスタの回路特性情報を用いて、トランジスタのソースとドレインを形成するためのレイアウト図形である拡散図形において、コンタクトが配置されていない拡散領域の直列抵抗が所定の上限値より小さくなるように前記拡散図形のゲート長と同じ方向の幅を変更するレイアウト変更手段と
を備えたことを特徴とする。
【００２３】
また、本発明（請求項３）は、生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
論理セル内部の、トランジスタなどの素子間の接続を行うための配線であるセル内配線の中から、該トランジスタ上を通過するセル内配線を抽出する通過配線抽出手段と、
トランジスタの回路特性情報を用い、コンタクトが配置されていない拡散領域の直列抵抗が所定の上限値より大きくなる場合には、前記通過配線を考慮してトランジスタのソースとドレインを形成するためのレイアウト図形である拡散図形の形状変更とコンタクト形状の変更のどちらの変更を行うか判断して、前記直列抵抗が所定の上限値より小さくなるようにトランジスタのレイアウトを変更するトランジスタレイアウト変更手段と
を備えたことを特徴とする。
【００２４】
また、本発明（請求項４）は、生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段とを具備し、
前記コンパクション手段は、トランジスタの回路特性情報を用い、コンタクトによって作成されるポリシリコンレイヤの配置禁止セグメントの領域を、ドレインの拡散面積が小さくなるようにゲート幅方向に拡大させる配置禁止セグメント更新手段を備えたことを特徴とする。
【００２６】
【発明の実施の形態】
以下本発明の一実施例のレイアウトパターン生成装置について、図面を参照しながら説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１に係るレイアウトパターン生成装置を示す機能ブロック図である。
【００２８】
Ｓ１は生成レイアウト制御手段であり、トランジスタサイズやコンタクトサイズなどの図形形状を指定する処理である。
【００２９】
コンタクトの形状は以下のようにして求める。拡散から電極を引き出す為に用いる金属材料の電流許容値と単位トランジスタ幅当たりのドレイン電流などのプロセス・パラメータとコンタクト・ウィンドウの面積から、必要なコンタクト・ウィンドウの個数を求める。
【００３０】
次に、求めたコンタクト・ウィンドウ数とデザイン・ルールを用いて、コンタクト・ウィンドウのまわりの金属パッドを含めたコンタクト形状を決める。
ただし、ローカル配線を用いたダイレクトコンタクト方式では、この処理は必要なく、最小デザイン・ルールを満足するように、拡散領域との重なりを確保するだけで良い。
【００３１】
Ｓ２は、初期レイアウト生成手段であり、Ｓ１で求めた生成レイアウト制御情報とデザイン・ルールを用いて、トランジスタの初期形状を決める処理を行なう。
【００３２】
図２処理で求めた初期レイアウトの例を示す。
トランジスタの電極はゲート１１、ソース１２、ドレイン１３である。なお、ソースとは電源配線に接続している側と定義する。マスクレイヤとしては、ポリシリコン１０１、拡散１０２、コンタクト・ウィンドウ１０３、金属（アルミニウムなど）１０４である。
【００３３】
ゲート１１の形状は、トランジスタ幅５０１とゲート長５０２と、ゲートの突き出しデザイン・ルール５０３から決める。
【００３４】
拡散１０２の形状は矩形であり、一辺はトランジスタ幅５０１に等しく、残るゲート長と同方向の一辺はデザイン・ルールで決まる最小幅５０４とする。
【００３５】
コンタクト１０５の形状は、コンタクト・ウィンドウ１０３が一つとし、コンタクト・パッド１０５の形状とコンタクトの拡散１０２はデザイン・ルールより求める。
【００３６】
Ｓ３はコンパクション手段であり、図３を用いて説明する。
デザイン・ルールを用いてＳ２で作成された初期レイアウトのコンパクション処理を行なう。なお、コンパクション処理はゲートの折り曲げを扱うことができるものとする。
【００３７】
屈曲ゲートを扱うことができる本処理には、従来の技術で説明したコンパクション方法を利用することができる。これにより、デザイン・ルールを満たすように、コンタクトやゲートや拡散が左詰めされる。特にゲートの左詰めを行なう時には、現在のバウンダリ２０１に従ってゲートを折り曲げる事ができる。本ステップによりコンパクションされた結果を図３（ａ）に示す。
【００３８】
Ｓ４はレイアウト変更手段であり、トランジスタの回路特性を用いてトランジスタの性能改善を行うために、前記コンパクションにより折り曲げられたゲートに対して、折り曲げ位置を平行移動した形状にレイアウトを変更する処理を行う。
【００３９】
ここで、回路の性能を決定する要因について少し解説する。
形成されたトランジスタを構成する、ゲート、拡散などは、性能を評価する際の基本成分である抵抗や容量を持っている。ＭＯＳ論理セルの遅延時間は、負荷容量に比例し、ＭＯＳ論理セルの出力上の全負荷容量は、
（１）ＭＯＳセルの出力端子に接続されたドレイン領域の拡散容量（ドレイン容量）
（２）ＭＯＳセルの出力端子に接続された他の論理セルの入力端子のゲート容量
（３）ＭＯＳセルの出力端子と他の論理セルの入力端子との間の配線の容量
の和となる。
【００４０】
上記の負荷のうち、トランジスタの形状に影響されるものは、（１）ドレイン容量と（２）ゲート容量の２つである。
【００４１】
ゲート容量に関しては、直線ゲートを折り曲げて屈曲ゲート形状にする事によるゲート容量の変化はわずかである。ドレイン容量は、ゲートの折り曲げ位置によって大きく変化するので、本実施の形態では（１）のドレイン容量の最適化を目的とする。
【００４２】
図３を用いて、Ｓ４レイアウト変更処理を説明する。
図３（ａ）は、Ｓ３コンパクション処理の結果である。図においてゲート１１の左側がソース１２であり、右側がドレイン１３であるとする。Ｓ４トランジスタレイアウト変更手段において、図３（ｂ）に示すように、デザイン・ルールが許す限りゲートの屈曲部位置を下方に垂直移動してゲート形状に変更する事で、ドレイン面積の削減すなわち、ドレイン容量の削減を図る。
【００４３】
この処理によって、逆にソース側の容量が増大するが、ソース側は電位が変化しないので、遅延時間の増加にはつながらない。
【００４５】
（実施の形態２）
基本的な構成は実施の形態１と同じであり、図１に示す機能ブロックに従う。Ｓ１生成レイアウト制御手段、Ｓ２初期レイアウト生成手段Ｓ３コンパクション手段は第１の実施例と同様に行われる。
【００４６】
Ｓ４レイアウト変更手段では、トランジスタの回路特性を用いてトランジスタの性能改善を行なうために、拡散の形状を変更する。
【００４７】
図４を用いて拡散の形状を変更する処理の説明を行う。
図４（ａ）にコンパクション処理の結果を示す。回路特性情報に記述されている拡散のシート抵抗値を用いて、コンタクトから、コンタクトが配置されていない拡散領域においてコンタクトから最も遠い点までの直列抵抗Ｒを計算する。
【００４８】
コンタクトが配置されていない拡散領域の形状を図４（ａ）に示すように、幅ａ、長さｂとし、拡散のシート抵抗をＲＳとすると、該直列抵抗Ｒを以下の（数１）で概算することができる。
【００４９】
【数１】
通常（Ｒを含む）拡散の抵抗は、トランジスタのオン抵抗よりも１桁小さく保つべきとされており、上記直列抵抗Ｒについても回路特性情報中に上限値ＲＵが規定されているものとする。ＲがＲＵを越えている場合は、拡散領域のトランジスタ長と同じ方向の幅を増加させた形状に拡散図形を変更する。
変更結果を図４（ｂ）に示す。
【００５１】
ＲＳがＲＵ以下の場合は、拡散領域のトランジスタ長と同じ方向の幅を削減する事により拡散面積の削減を図ることができる。
【００５２】
拡散面積削減により、セル面積削減が期待できる他、ドレイン側の拡散面積削減はゲート遅延削減効果がある。この場合は先の例と逆に、Ｓ３コンパクション処理の結果が図４（ｂ）であり、Ｓ４レイアウト変更結果が図４（ａ）である。
【００５８】
（実施の形態３）
図５は本発明の実施の形態４に係るレイアウトパターン生成装置を示す機能ブロック図である。Ｓ１生成レイアウト制御手段、Ｓ２初期レイアウト生成手段、Ｓ３コンパクション手段は第１の実施例と同様に行われる。コンパクション結果を図６（ａ）に示す。図中２０２は通過配線である。
【００５９】
Ｓ１０１は通過配線抽出手段であり、該トランジスタ上を通過するセル内配線を抽出するものである。セル内配線は、セル内の端子や入出力端子を接続情報に従って接続する処理によって行なわれる。
【００６０】
セル内配線は、いわゆるＭａｚｅ配線手法を用いて実現することができる。トランジスタセルが占めるセル内での領域と、セル内配線経路の重なる部分を抽出することにより、トランジスタ上を通過するセル内配線を抽出することができる。
【００６１】
Ｓ４は、トランジスタレイアウト変更手段である。
回路特性情報に記述されている拡散のシート抵抗値を用いて、コンタクトから、コンタクトが配置されていない拡散領域においてコンタクトから最も遠い点までの直列抵抗Ｒを計算する。計算方法は第２の実施例のＳ４での処理と同様に行なう。
【００６２】
Ｒが回路特性情報中に規定されている上限値ＲＵを越える場合、コンタクトが配置されていない拡散領域上をＳ４で抽出した通過配線２０２があるか調べ、ある場合は、もしもコンタクト形状を大きくした場合に、金属からなるコンタクト・パッド１０４と同じく金属を用いて形成される通過配線２０２のスペーシング・ルール５０５を確保できないと判断される場合は、第２の実施例のＳ４レイアウト変更手段と同様の方法で拡散図形形状を変更する。
【００６３】
前記スペーシング・ルール５０５が確保できるまたは通過配線２０２がない場合は、コンタクト形状を変更する。変更処理の一例を以下に示す。
回路特性情報に記述されている拡散のシート抵抗値を用いて、コンタクトから、コンタクトが配置されていない拡散領域においてコンタクトから最も遠い点までの直列抵抗Ｒを計算する。計算方法は第２の実施例のＳ４での処理と同様に行う。
上記直列抵抗Ｒに関して回路特性情報中にその上限値ＲＵが規定されているものとする。
ＲがＲＵを越えている場合は、コンタクト・ウインドウの個数を増やし、それに伴いコンタクトパッドを含めたコンタクト形状をトランジスタ幅方向に伸ばす事で、コンタクトが配置されていない拡散領域の直列抵抗Ｒを削減する。
【００６４】
（実施の形態４）
図７は本発明の実施の形態４に係るレイアウトパターン生成装置を示す機能ブロック図である。
【００６５】
Ｓ１生成レイアウト制御手段、Ｓ２初期レイアウト生成手段は第１の実施例と同様に行われる。
【００６６】
Ｓ３は、トランジスタの回路特性を用いてトランジスタの性能改善を行ないながらデザイン・ルールを用いて初期レイアウトのコンパクションを行なう処理である。
【００６７】
図８にコンパクション処理の基本的な構成を示す。コンパクション処理は全てのレイアウト・オブジェクトについて以下の処理を繰り返すことにより行われる。
【００６８】
Ｓ３１レイアウト・オブジェクト左詰め手段、Ｓ３２配置禁止セグメント作成手段は、従来のコンパクション方法と同様に行なう。
【００６９】
Ｓ３２Ａ配置禁止セグメント更新手段で、トランジスタの回路特性を用いてトランジスタの性能改善を実現するために、配置禁止セグメントを更新する。
【００７０】
Ｓ３３バウンダリ更新手段も従来のコンパクション方法に従う。
図９を用いて具体的に説明する。今、処理対象であるレイアウトオブジェクトがコンタクト１０５であるとする。
【００７１】
Ｓ３１で拡散レイヤのバウンダリ２０１までコンタクト１０５を左に詰める（図９（ａ））。
【００７２】
Ｓ３２で、コンタクト１０５に付随する配置禁止セグメントを求める（図９（ｂ））。
【００７３】
コンタクト１０５に付随する配置禁止セグメント数は、最大コンタクトに関係あるデザイン・ルール数だけ作成される。図９（ｂ）では簡単化の為に、ポリシリコンレイヤの配置禁止セグメント２０３のみを表示している。
【００７４】
Ｓ３２においては、デザイン・ルールのみから配置禁止セグメントが決められた。
【００７５】
Ｓ３２Ａで、回路特性を改善するために、配置禁止セグメントを変更する。
図において、ゲートの左側がソース、右側がドレインであるとする。ドレイン側の拡散面積が小さくなる事を期待して、図９（ｃ）に示すように、コンタクトによって作成されるポリシリコンレイヤの配置禁止セグメント２０３をデザイン・ルールが許す限り下方に垂直移動する。
【００７６】
Ｓ３３で、現在のポリシリコンレイヤバウンダリと配置禁止セグメントを合わせて、新しいポリシリコンレイヤバウンダリを作る（図９（ｄ））。
【００７７】
２０１は更新後のポリシリコンレイヤのバウンダリである。
次に処理対象のレイアウトオブジェクトとしてゲート１１が選ばれる。
【００７８】
ゲートはポリシリコンレイヤであるので、Ｓ３１で、ポリシリコンレイヤバウンダリ２０１に従って、ゲート１１を左に詰める（図１０）。
【００７９】
このようにして屈曲部位置が最適化された屈曲ゲートを作成することができる。
【００８０】
なお、実施の形態２〜４は、折れ曲がりのあるゲート形状を持ったトランジスタ・レイアウトを用いて説明したが、ゲートが折れ曲がりのない直線状であっても何ら問題ない。
【００８１】
【発明の効果】
以上のように本発明は、コンパクションと同時または後に、トランジスタの拡散容量や拡散抵抗の削減を行なうためにトランジスタのゲートや拡散のレイアウトを変更するので、このトランジスタにより構成されるＭＯＳ論理セルの遅延時間を削減する効果がある。また、拡散面積の削減や、通過配線を考慮したトランジスタの形状変更を行なうことで、省面積のＭＯＳ論理セルのレイアウトを得ることが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態１、２に係るレイアウトパターン生成装置を示す機能ブロック図
【図２】本発明の実施の形態１における初期レイアウト結果を示す図
【図３】（ａ）実施の形態１におけるコンパクションの結果の一例を示す図
（ｂ）実施の形態１によるレイアウトパターン生成結果の一例を示す図
【図４】（ａ）実施の形態２におけるコンパクションの結果の一例を示す図
（ｂ）実施の形態２によるレイアウトパターン生成結果の一例を示す図
【図５】本発明の実施の形態３におけるレイアウトパターン生成装置を示す機能ブロック図
【図６】（ａ）実施の形態３におけるコンパクションの結果の一例を示す図
（ｂ）実施の形態３によるレイアウトパターン生成結果の一例を示す図
【図７】本発明の実施の形態４におけるレイアウトパターン生成装置を示す機能ブロック図
【図８】本発明の実施の形態４におけるコンパクション手段を示す機能ブロック図
【図９】（ａ）実施の形態４におけるレイアウト・オブジェクト左詰め結果を示す図
（ｂ）実施の形態４による配置禁止セグメント作成結果を示す図
（ｃ）実施の形態４における配置禁止セグメント作成結果を示す図
（ｄ）実施の形態４によるバウンダリ更新結果を示す図
【図１０】本発明の実施の形態４におけるレイアウトパターン生成結果を示す図
【符号の説明】
１１ ゲート
１２ ソース
１３ ドレイン
１０１ ポリシリコン
１０２ 拡散
１０３ コンタクト・ウィンドウ
１０４ 金属（アルミニウムなど）
２０１ バウンダリ
２０２ トランジスタ上通過配線
２０３ 配置禁止セグメント
３０１ デザイン・ルール
３０２ 回路特性情報
５０１ トランジスタ幅
５０２ ゲート長
５０３ ゲートの突き出しデザイン・ルール
５０４ デザイン・ルール
５０５ スペーシングのデザイン・ルール
Claims (4)
- ＭＯＳ論理セルを自動で設計する際の、トランジスタのレイアウト・パターンを生成する装置であって、
トランジスタ幅やコンタクトサイズなどの図形形状を指定する生成レイアウト制御手段と、
前記生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
トランジスタの回路特性情報を用い、前記ゲートの屈曲部位置をドレイン容量が減るように移動して前記ゲートの形状を変更する処理を行うレイアウト変更手段とを備えたことを特徴とするレイアウトパターン生成装置。 - ＭＯＳ論理セルを自動で設計する際の、トランジスタのレイアウトパターンを生成する装置であって、
トランジスタ幅やコンタクトサイズなどの図形形状を指定する生成レイアウト制御手段と、
前記生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
トランジスタの回路特性情報を用いて、トランジスタのソースとドレインを形成するためのレイアウト図形である拡散図形において、コンタクトが配置されていない拡散領域の直列抵抗が所定の上限値より小さくなるように前記拡散図形のゲート長と同じ方向の幅を変更するレイアウト変更手段と
を備えたことを特徴とするレイアウトパターン生成装置。 - ＭＯＳ論理セルを自動で設計する際の、トランジスタのレイアウトパターンを生成する装置であって、
トランジスタ幅やコンタクトサイズなどの図形形状を指定する生成レイアウト制御手段と、
前記生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段と、
論理セル内部の、トランジスタなどの素子間の接続を行うための配線であるセル内配線の中から、該トランジスタ上を通過するセル内配線を抽出する通過配線抽出手段と、
トランジスタの回路特性情報を用い、コンタクトが配置されていない拡散領域の直列抵抗が所定の上限値より大きくなる場合には、前記通過配線を考慮してトランジスタのソースとドレインを形成するためのレイアウト図形である拡散図形の形状変更とコンタクト形状の変更のどちらの変更を行うか判断して、前記直列抵抗が所定の上限値より小さくなるようにトランジスタのレイアウトを変更するトランジスタレイアウト変更手段と
を備えたことを特徴とするレイアウトパターン生成装置。 - ＭＯＳ論理セルを自動で設計する際の、トランジスタのレイアウトパターンを生成する装置であって、
トランジスタ幅やコンタクトサイズなどの図形形状を指定する生成レイアウト制御手段と、
前記生成レイアウト制御手段で得た情報とデザイン・ルールに従って、トランジスタの初期形状を決める初期レイアウト生成手段と、
デザイン・ルールを用いて該トランジスタの初期レイアウトに対して該トランジスタのゲートを折り曲げるコンパクションを行うコンパクション手段とを具備し、
前記コンパクション手段は、トランジスタの回路特性情報を用い、コンタクトによって作成されるポリシリコンレイヤの配置禁止セグメントの領域を、ドレインの拡散面積が小さくなるようにゲート幅方向に拡大させる配置禁止セグメント更新手段を備えたことを特徴とするレイアウトパターン生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04258796A JP3543042B2 (ja) | 1996-02-29 | 1996-02-29 | レイアウトパターン生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04258796A JP3543042B2 (ja) | 1996-02-29 | 1996-02-29 | レイアウトパターン生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237839A JPH09237839A (ja) | 1997-09-09 |
| JP3543042B2 true JP3543042B2 (ja) | 2004-07-14 |
Family
ID=12640204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04258796A Expired - Fee Related JP3543042B2 (ja) | 1996-02-29 | 1996-02-29 | レイアウトパターン生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543042B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906793B2 (en) * | 2000-12-11 | 2005-06-14 | Canesta, Inc. | Methods and devices for charge management for three-dimensional sensing |
-
1996
- 1996-02-29 JP JP04258796A patent/JP3543042B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237839A (ja) | 1997-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7939858B2 (en) | Semiconductor device with a transistor having different source and drain lengths | |
| US6336207B2 (en) | Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit | |
| US20100270600A1 (en) | Semiconductor integrated circuit device and method of designing the same | |
| US20100155783A1 (en) | Standard Cell Architecture and Methods with Variable Design Rules | |
| JPH0836597A (ja) | 集積回路のレイアウト方法及び集積回路のレイアウト装置 | |
| KR20010029851A (ko) | 표준 셀, 표준 셀 어레이 및 표준 셀들을 배치하고루팅하는 시스템 및 방법 | |
| US8793116B2 (en) | Method for the construction of vertical power transistors with differing powers by combination of pre-defined part pieces | |
| CN103972227A (zh) | 在标准单元结构中形成具有金属化电阻器的集成电路的方法及装置 | |
| JP2007123682A (ja) | 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム | |
| US6560753B2 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| EP3503183B1 (en) | Semiconductor device | |
| US20230246017A1 (en) | Semiconductor devices and methods of manufacturingthe same | |
| JPS63209144A (ja) | 論理チップの製造方法 | |
| JP3543042B2 (ja) | レイアウトパターン生成装置 | |
| CN108538832B (zh) | 用于生成最优半导体部件布局的方法和系统 | |
| JP2017168569A (ja) | 集積回路、その設計方法、設計装置、設計プログラム | |
| US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
| JP2005100239A (ja) | 自動レイアウト装置、レイアウトモデル生成装置、レイアウトモデル検証装置及びレイアウトモデル | |
| CN113705148A (zh) | 一种参数化定制晶体管版图的设计方法以及芯片版图结构 | |
| JP5021891B2 (ja) | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 | |
| JP2004221441A (ja) | 半導体集積回路装置 | |
| JP2001244342A (ja) | 集積回路のレイアウト方法、集積回路及びマクロセル | |
| JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP2773719B2 (ja) | 半導体装置のレイアウト設計方法及びその装置 | |
| JPH08123843A (ja) | 自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
| LAPS | Cancellation because of no payment of annual fees |