JP3542636B2 - Ｃｃｄ信号読出し回路 - Google Patents
Ｃｃｄ信号読出し回路 Download PDFInfo
- Publication number
- JP3542636B2 JP3542636B2 JP13729694A JP13729694A JP3542636B2 JP 3542636 B2 JP3542636 B2 JP 3542636B2 JP 13729694 A JP13729694 A JP 13729694A JP 13729694 A JP13729694 A JP 13729694A JP 3542636 B2 JP3542636 B2 JP 3542636B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- feedthrough
- circuit
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、CCD 信号読出し回路、とくに固体撮像装置として用いられるCCD （電荷結合デバイス）の信号読出し回路に関するものである。
【０００２】
【従来の技術】
CCD 固体撮像装置は、１次元またはマトリツクス状に配置した光ダイオードに１ラインまたは１フィールド分の画素の信号電荷を記憶し、水平走査により画素の電荷を順次にCCD のフローティング・キャパシタに転送する。このキャパシタには、１画素毎にリセットパルスが加えられて既存の電荷をクリアした後に、光ダイオードからの転送電荷を保持し、この電荷はフローティング・ディフュージョン・アンプ(FDA) を通してCCD 信号すなわち映像信号として出力される。この信号には、フローティング・ディフュージョン・アンプのリセットノイズ（kTC ノイズ）、ならびにこのアンプに含まれる半導体デバイスが発生するゆらぎノイズ(1/fノイズ) が含まれている。これらのノイズは、相関二重サンプリング回路（CDS 回路）またはクランプ回路により除去されていた。相関二重サンプリング回路には、たとえば特開平3-229580、実公平3-36138 および実開平4-66880 に記載の信号読出し装置がある。
【０００３】
【発明が解決しようとする課題】
相関二重サンプリング回路では、１画素期間のうち、リセット期間に続くフィードスルー期間の信号レベルをクランプパルスによりクランプし、さらにこれに続く画素信号期間の信号をサンプリングパルスによりサンプルする。このように、信号をクランプしたりサンプリングしたりすると、基本的には、高周波のノイズを含む信号はサンプリングのナイキスト周波数と不整合となり、サンプリング周波数の1/2 以上の帯域にあるノイズが信号に折り返される。相関二重サンプリングを行なう前に帯域を低域に制限すると、折返しノイズは少なくなる。しかし、信号波形がくずれ、相関二重サンプリングによるノイズ抑制効果が低下し、隣接画素の信号の混信、解像度の劣化、混色などの原因となることがあつた。
【０００４】
本発明はこのような従来技術の欠点を解消し、折返しノイズの少ない、SN比の良い画像を得るCCD 信号読出し回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は上述の課題を解決するために、CCD から出力される第１の信号を受け、相関二重サンプリングによってリセットノイズの除去された第２の信号を出力し、第１の信号は、複数の画素期間を含み、複数の画素期間のそれぞれは、リセット期間、これに続くフィードスルー期間、およびさらにこれに続く画素信号期間を含むCCD 信号読出し回路は、第１の信号を受け複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、フィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、濾波されたフィードスルー信号をサンプルホールドする信号保持手段と、サンプルホールドされた信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００６】
本発明によればまた、CCD 信号読出し回路は、第１の信号を受け複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、フィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、濾波されたフィードスルー信号を画素期間まで遅延させる遅延手段と、遅延された信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００７】
さらに本発明によれば、CCD 信号読出し回路は、第１の信号を画素期間まで遅延させる遅延手段と、遅延された信号を受け、複数の画素期間のそれぞれにおいてフィードスルー信号を分離する第１の信号抽出手段と、第１の信号を受け、複数の画素期間のそれぞれにおいて画素信号を分離する第２の信号抽出手段と、分離されたフィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、濾波されたフィードスルー信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００８】
さらに本発明によるCCD 信号読出し回路は、第１の信号を受け、複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、フィードスルー信号および画素信号をそれぞれ平均化し、同相化する平均化手段と、平均化手段の出力する信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００９】
【作用】
本発明によれば、第１の信号からフィードスルー信号と画素信号を信号抽出手段でそれぞれ分離し、これらを低域濾波手段に与えて高周波ノイズを除いた信号とする。次に、信号保持手段、遅延手段または平均化手段によりフィードスルー信号と画素信号を同相化し、両者を差動増幅器手段で減算して第２の信号として出力する。これにより、ノイズが相殺した信号が出力される。
【００１０】
【実施例】
次に添付図面を参照して本発明によるCCD 信号読出し回路の実施例を詳細に説明する。図１は、本発明の実施例のCCD 信号読出し回路10のブロック構成を示し、図２には、その動作のタイミングチャートを示す。たとえば固体撮像カメラに適用される２次元の光ダイオードの配列の電荷結合デバイス(CCD) 11は、本実施例では7.16 MHzのクロックタイミングで画素信号100 を出力する固体撮像デバイスである。以下の説明において、信号はその現れる接続線の参照符号で指定する。画素信号100 は、図２からわかるように本実施例では、140 nsの長さの１画素期間500 を有し、これは、リセット期間 502、それに続くフィードスルー期間 504、およびさらにこれに続く画素信号期間506 からなる。リセット成分ａに続くフィードスルー信号ｂ、およびこれに続く画素信号ｃには、50 MHz程度の帯域を有する高周波ノイズｎが含まれている。このような画素信号 100は２つのゲート13および14に入力され、両ゲート13および14は、後述のパルス発生回路(PG)12により駆動され、それぞれゲートパルス101 および102 に応動して信号100 よりフィードスルー信号201 と画素信号301 を抽出する信号抽出回路である。パルス発生回路(PG)12は、本装置の各部を動作させるための様々なタイミングパルスを発生するタイミング信号発生回路であり、たとえば、フィードスルー期間 504の信号ｂおよび画素信号期間 506の信号ｃに対応して本実施例では20nsの長さのゲートパルス101 および102 をゲート13および14に発生する。
【００１１】
ゲート13および14の各出力201 および301 は低域通過フィルタ(LPF) 15および16にそれぞれ接続され、低域通過フィルタ15および16は、例えば14MHzのカットオフ周波数を有し、それぞれフィードスルー信号201 および画像信号301 より高域ノイズを除去した信号202 および302 を出力する低域通過フィルタである。それらの出力202 および302 は相関二重サンプリング(CDS) 回路17に接続されている。
【００１２】
相関二重サンプリング回路17は、フィードスルー信号ｂおよび画素信号ｃに相関して重畳されている電荷結合デバイス11のリセットノイズおよび1/f ノイズを相殺し、それらの最小化された画像信号304 を出力する回路である。相関二重サンプリング回路17は３つのサンプルホールド回路(SH)18、19および20を有し、サンプルホールド回路18は、低域通過フィルタ15およびパルス発生回路12と接続され、パルス発生回路12からのサンプリングパルス（クランプパルス）103 に応動して信号202 のピーク値を抽出し、これを信号203 として保持する回路である。他のサンプルホールド回路20は、低域通過フィルタ16およびパルス発生回路12と接続され、パルス発生回路12からのサンプリングパルス104 に応動して信号302 のピーク値を抽出し、このピーク値対応の信号303 を保持する回路である。さらに他のサンプルホールド回路19は、サンプルホールド回路18に接続され、パルス発生回路12からのサンプリングパルス 104に応動して信号 203をサンプリングし、これに対応する信号204 を保持する回路である。サンプルホールド回路19および20の各出力 204および 303は差動アンプ21に接続され、差動アンプ21は、信号204 から信号303 を減算し、画像信号304 を出力する演算回路である。
【００１３】
動作状態において、電荷結合デバイス11は、7.16MHzのクロックタイミングで画素信号100 を出力する。画素信号100 はゲート13および14に入力され、ゲート13および14は、それぞれパルス発生回路12からのゲートパルス101 および102 に応動して画素信号100 よりフィードスルー信号201 および画素信号301 を抽出する。抽出されたフィードスルー信号201 は、低域通過フィルタ15に入力され、そのカットオフ周波数より高い帯域の高域ノイズを除去されて信号202 としてサンプルホールド回路18に入力される。サンプルホールド回路18は、サンプリングパルス103 で信号202 のピーク値を抽出し、信号203 として保持する。保持された信号 203は、サンプルホールド回路19に入力され、サンプリングパルス 104でサンプリングされてこれに対応する信号204 として保持される。
【００１４】
本実施例によれば、入力の画素信号を低域濾波して高周波ノイズを除き、その後、相関二重サンプリング回路17でサンプルホールドする構成をとっている。したがって、高周波ノイズの折り返しによるSN比の低下が少ない。また、ゲート回路13および14によりフィードスルー信号と画素信号を分離してから低域濾波している。したがって、波形のなまりに起因する相関二重サンプリング回路17のノイズ抑制効果の低減がなく、CCD 信号のリセットノイズおよび1/f ノイズが抑制され、SN比のよい画像を得ることができる。
【００１５】
一方、ゲート14で抽出された画素信号301 は低域通過フィルタ16に入力されて、そのカットオフ周波数より高い高域ノイズが除去される。高域の除去された信号302 はサンプルホールド回路20に入力され、サンプルホールド回路20は、サンプリングパルス104 により信号302 のピーク値対応の信号303 を保持する。こうしてサンプルホールド回路19および20にそれぞれ保持された信号 204および 303は差動アンプ21に入力され、差動アンプ21は、前者の信号204 から後者の信号303 を減算し、画像信号304 を出力する。これによって画像信号304 は、フィードスルー信号ｂおよび画素信号ｃに相関して重畳されている電荷結合デバイス11のリセットノイズおよび1/f ノイズが相殺された信号となる。とくに、サンプルホールドの際、発生するサンプリングノイズ（クロックノイズ）は、差動増幅器21の減算によって相殺される。
【００１６】
本発明によるCCD 信号読出し回路の他の実施例を図３に示す。同図の実施例によるCCD 信号読出し回路23は、図１に示す実施例の回路10に対して、サンプルホールド回路18に代って遅延(DL)回路24を設けた点が相違する。以降の図において、同様の構成要素は同じ参照番号で示す。また、図４には、本発明によるCCD 信号読出し回路のさらに他の実施例を示す。この実施例の回路26は、図３の実施例の回路23における遅延回路24が電荷結合デバイス11の出力 100とゲート13との間に設けられている点が図３の回路23と相違する。両図の実施例において、遅延回路24および27は、図５からわかるように、CCD 信号100 のフィードスルー信号ｂを遅延し、これを画素信号ｃと同相にして差動アンプ21に送り、これによって相関ノイズを相殺するものである。
【００１７】
これらの実施例によれば、入力の画素信号を低域濾波して高周波ノイズを除き、その後、サンプリング回路19および20でサンプルホールドする構成をとっている。したがって、高周波ノイズの折り返しによるSN比の低下が少ない。また、ゲート回路13および14によりフィードスルー信号と画素信号を分離してから低域濾波している。したがって、波形のなまりに起因する相関二重サンプリング回路17のノイズ抑制効果の低減がなく、CCD 信号のリセットノイズおよび1/f ノイズが抑制され、SN比のよい画像を得ることができる。
【００１８】
本発明によるCCD 信号読出し回路のさらに他の実施例を図６に示す。同図に示すCCD 信号読出し回路29は、前述の実施例の回路10におけるサンプルホールド回路18に代わり、ピーク検出回路(PD)30を低域フィルタ15の出力 202に、また他のピーク検出回路31を低域フィルタ16の出力 302に、それぞれ設けたのものである。一方のピーク検出回路30は、図７のタイムチャートに示すように、低域フィルタ15から出力されるフィードスルー信号ｂを掃引波形206 に変換する回路である。他方のピーク検出回路31は、低域フィルタ16から出力される画素信号ｃを掃引波形306 （図７）に変換する回路である。これらの掃引波形 206および 306は、図７からわかるように、それぞれ入力信号 202および 302のピークに追随し、その後、緩やかに減衰する波形である。これによって、低域フィルタ16から出力される画素信号ｃの実質的なピーク値またはそれに対応した信号を得ることができる。このような波形操作を本明細書では、「平均化」と称し、またそのような波形を「掃引波形」と称する。両回路30および31の後段にそれぞれある２つのサンプルホールド回路19および20は、それぞれ掃引波形 206および 306をパルス104 に応動して同時にサンプリングし、それらに保持する。
【００１９】
図９および図10に、ピーク検出回路30および31に適用される回路の一例を示す。図９に示す回路は、入力(IN)信号202 または302 が入力されてこれを増幅するトランジスタQ1を有し、そのエミッタ 520が出力(OUT) 端子 206または 306に接続される。エミッタ 520にはまた、定電流回路ＩおよびコンデンサＣが接続されている。また図10に示す回路は、入力信号202 または302 が入力されてこれを差動増幅する差動増幅器 530を有し、その出力 532がダイオードＤを介して出力(O端子 206または 306に接続される。差動増幅器 530の出力 532はまた、ダイオードＤを介して定電流回路ＩおよびコンデンサＣに接続されるとともに、差動増幅器 530の反転入力(-) にも接続されている。図９に示すピーク検出回路30または31は、入力信号INをトランジスタQ1で増幅し、これによってコンデンサＣが急速に充電される。入力信号INの波高値が減少するにつれコンデンサＣが徐々に放電し、一定の傾斜の掃引波形206 または306 を出力OUT に出力する。図10に示すピーク検出回路30または31は、増幅器 530で入力信号INを増幅してコンデンサＣを急速に充電する。その他の点は、図９に示す回路と同じである。
【００２０】
これらの動作の詳細を図８のタイムチャートに示す。同図において、図７に示した入力信号201 および301 のパルス幅TWが互いに同じなら、それらの各ピーク値VFP およびVSP は、式(1) に示すように入力信号INの波高値VFおよびVSの平均値（〜で示す）に比例するから、それぞれ電荷結合デバイス11の出力信号ｂおよびｃと等価である。実際にサンプルホールドされる時点では、ピーク値よりそれぞれΔVFおよびΔVSだけ低下する。
【００２１】
【数１】
式(1) より差動アンプ21の出力308 における電圧Voutは、式(2) のようになる。
【００２２】
【数２】
式(2) における (ΔVF -ΔVS) は一定値であるから、出力電圧Voutは、入力信号INの波高値VFおよびVSの平均値の差に比例することになる。したがって、図６に示す実施例の回路29は、図１の実施例回路10と同様に、フィードスルー信号ｂと画素信号ｃの差分を出力 308に出力する。
【００２３】
図11には、本発明によるCCD 信号読出し回路のさらに他の実施例回路33を示す。この回路33は、図６の回路29における低域フィルタ15および16、ならびにピーク検出回路30および31に代わり、平均値検出回路(MD)34および35が配設されている。平均値検出回路34および35は、図12に機能ブロックで示す回路例のように、入力電圧201 または301 を電流に変換する変換器 540、リミッタ40およびコンデンサC1を有し、これにより入力電圧201 または301 を積分し、一定傾斜の掃引信号に変換する回路である。図15および図17に、このようなリミッタ付き積分回路の具体例を示す。
【００２４】
図15に示す回路では、トランジスタQ2およびQ3を含む回路が電圧電流変換回路540 を構成し、その出力側にリミッタ40が配設されている。リミッタ40は、コンデンサC1の充電開始電圧を所定の値にする回路である。この具体的回路において、定電流回路37、38および39の電流をそれぞれI1、I1およびI2とする。また、定電流回路39の電流I2はI2=I1+I0とする。図16のタイムチャートを参照すると、期間t1において入力電圧VSはコンデンサC1を電流IC1=VS/R-I0 で充電する。コンデンサC1は、期間t2で放電し、その放電電流はIC1=-I0 となる。期間t3で、リミッタ40がオンして一定電圧V0を保持する。
【００２５】
図11に示すCCD 信号読出し回路33のタイムチャートを図13に示す。これからわかるように、フィードスルー信号ｂおよび画素信号ｃは、それぞれ平均値検出回路34および35により掃引信号210 および310 に変換され、サンプリングパルス 104に応動してサンプルホールド回路19および20にて同時にサンプルホールドされる。サンプルホールド回路19および20の出力 207および 307の間の差分が差動アンプ21の出力 308から出力される。図14の詳細なタイムチャートを参照すると、式(3) のようになる。
【００２６】
【数３】
ただしk およびK は定数である。
【００２７】
サンプリング時点での各電位VFS およびVSS は、
VFS=VF0+VFP-ΔVa ΔVa=I0Ta/c
VSS=VS0+VSP-ΔVb ΔVb=I0Tb/c
ただしΔVaおよびΔVbは一定値である。そこで、差動アンプ21の出力308 の出力電圧Voutは、式(4) のようになる。
【００２８】
【数４】
ただし、A=VF0-VS0-ΔVa+ ΔVbは一定値である。図６に示す実施例の回路29と同様に、図11に示すCCD 信号読出し回路33の差動アンプ21の出力308 の出力電圧は式(5) に示すようになる。
【００２９】
【数５】
図17に示す平均値検出回路34および35の具体例も同様である。
【００３０】
本発明によるCCD 信号読出し回路のさらに他の実施例の回路40を部分的に図18に示す。同図に示されていない部分は、前述した他の実施例と同じ構成でよい。この回路40は、図11に示す回路33において、平均値検出回路34の出力 210にサンプルホールド回路18を設け、その出力 211をサンプルホールド回路19に接続したものである。サンプルホールド回路19には、パルス発生回路12からクランプパルス 103が供給される。この場合、平均値検出回路34および35は、低域フィルタおよびピーク値検出回路を含む構成でもよい。
【００３１】
電荷結合デバイス11は、カラー撮像デバイスの場合、３原色フィルタを有するが、この３原色信号Ｒ、ＧおよびＢに対応して図11のCCD 信号読出し回路33を３組設けてもよい。その構成例を図19に示す。この構成例では、各読出し回路33にあるゲート12および14が電荷結合デバイス11からの３原色信号Ｒ、ＧおよびＢの読出しタイミングに同期して付勢され、それぞれの出力 308にリセットノイズおよび1/f ノイズの抑制された原色信号が出力される。
【００３２】
図20は、同じく電荷結合デバイス11がカラー撮像デバイスの場合、ゲート13および14と低域フィルタ15および16とが３原色信号、たとえばＲ、ＧおよびＢ、に共通に設けられ、３組のサンプルホールド回路50が３原色信号Ｒ、ＧおよびＢのそれぞれに専用に設けられている回路構成例である。この回路例では、各サンプルホールド回路50に含まれているサンプルホールド回路19および20が対応する３原色信号Ｒ、ＧおよびＢのタイミングで駆動されることによって、それぞれの出力 308にリセットノイズおよび1/f ノイズの抑制された原色信号が出力される。
【００３３】
これらの実施例によれば、入力の画素信号を低域濾波または積分して後、サンプルホールドする構成をとっている。したがって、高周波ノイズの折り返しによるSN比の低下が少ない。また、ゲート回路13および14によりフィードスルー信号と画素信号を分離してから低域濾波または積分している。したがって、波形のなまりに起因する相関二重サンプリングのノイズ抑制効果の低減がない。さらに、ピーク検出または積分を用いる場合は、サンプリングのタイミング精度が大幅に緩和される。また、ピーク検出または積分されたフィードスルー信号および画素信号は、同じタイミングでサンプルホールドすることも可能であり、これにより回路構成が簡略になる。
【００３４】
【発明の効果】
このように本発明によれば、フィードスルー信号と画素信号を分離し、低域濾波して高周波ノイズを除き、相関二重サンプリング回路でサンプリングする構成をとっている。したがって、折り返しノイズがなく、しかも相関二重サンプリング回路のノイズ抑制効果を低減することなく、CCD 信号のリセットノイズおよび1/f ノイズを抑制し、SN比のよい画像を得ることができる。
【図面の簡単な説明】
【図１】本発明によるCCD 信号読出し回路の実施例を示すブロック図である。
【図２】図１に示す実施例の動作を説明するためのタイムチャートである。
【図３】本発明によるCCD 信号読出し回路の他の実施例を示すブロック図である。
【図４】本発明によるCCD 信号読出し回路のさらに他の実施例を示すブロック図である。
【図５】図３および図４に示す実施例の動作を説明するための波形図である。
【図６】本発明によるCCD 信号読出し回路のさらに他の実施例を示すブロック図である。
【図７】図６に示す実施例の動作を説明するためのタイムチャートである。
【図８】図６に示す実施例の動作を説明するための波形図である。
【図９】図６に示す実施例におけるピーク検出回路の例を示す機能回路図である。
【図１０】図６に示す実施例におけるピーク検出回路の他の例を示す機能回路図である。
【図１１】本発明によるCCD 信号読出し回路のさらに他の実施例を示すブロック図である。
【図１２】図11に示す実施例における平均値検出回路の機能構成を示す説明図である。
【図１３】図11に示す実施例の動作を説明するためのタイムチャートである。
【図１４】図11に示す実施例の動作を説明するための波形図である。
【図１５】図12に示すリミッタ付き積分回路の例を示す回路図である。
【図１６】図15に示す回路の動作を説明するためのタイムチャートである。
【図１７】図12に示すリミッタ付き積分回路の他の例を示す回路図である。
【図１８】本発明によるCCD 信号読出し回路のさらに他の実施例を部分的に示すブロック図である。
【図１９】本発明によるCCD 信号読出し回路をカラー撮像デバイスの回路に適用した例を示すブロック図である。
【図２０】本発明によるCCD 信号読出し回路をカラー撮像デバイスの回路に適用した他の例を示すブロック図である。
【符号の説明】
10、23、26、33、40 CCD 信号読出し回路
11 電荷結合デバイス
12 パルス発生回路
13、14 ゲート
15、16 低域通過フィルタ
17 相関二重サンプリング回路
18〜20、50 サンプルホールド回路
21 差動アンプ
24、27 遅延回路
30、31 ピーク検出回路
34、35 平均値検出回路
37、38、39 定電流回路
40 リミッタ
【産業上の利用分野】
本発明は、CCD 信号読出し回路、とくに固体撮像装置として用いられるCCD （電荷結合デバイス）の信号読出し回路に関するものである。
【０００２】
【従来の技術】
CCD 固体撮像装置は、１次元またはマトリツクス状に配置した光ダイオードに１ラインまたは１フィールド分の画素の信号電荷を記憶し、水平走査により画素の電荷を順次にCCD のフローティング・キャパシタに転送する。このキャパシタには、１画素毎にリセットパルスが加えられて既存の電荷をクリアした後に、光ダイオードからの転送電荷を保持し、この電荷はフローティング・ディフュージョン・アンプ(FDA) を通してCCD 信号すなわち映像信号として出力される。この信号には、フローティング・ディフュージョン・アンプのリセットノイズ（kTC ノイズ）、ならびにこのアンプに含まれる半導体デバイスが発生するゆらぎノイズ(1/fノイズ) が含まれている。これらのノイズは、相関二重サンプリング回路（CDS 回路）またはクランプ回路により除去されていた。相関二重サンプリング回路には、たとえば特開平3-229580、実公平3-36138 および実開平4-66880 に記載の信号読出し装置がある。
【０００３】
【発明が解決しようとする課題】
相関二重サンプリング回路では、１画素期間のうち、リセット期間に続くフィードスルー期間の信号レベルをクランプパルスによりクランプし、さらにこれに続く画素信号期間の信号をサンプリングパルスによりサンプルする。このように、信号をクランプしたりサンプリングしたりすると、基本的には、高周波のノイズを含む信号はサンプリングのナイキスト周波数と不整合となり、サンプリング周波数の1/2 以上の帯域にあるノイズが信号に折り返される。相関二重サンプリングを行なう前に帯域を低域に制限すると、折返しノイズは少なくなる。しかし、信号波形がくずれ、相関二重サンプリングによるノイズ抑制効果が低下し、隣接画素の信号の混信、解像度の劣化、混色などの原因となることがあつた。
【０００４】
本発明はこのような従来技術の欠点を解消し、折返しノイズの少ない、SN比の良い画像を得るCCD 信号読出し回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は上述の課題を解決するために、CCD から出力される第１の信号を受け、相関二重サンプリングによってリセットノイズの除去された第２の信号を出力し、第１の信号は、複数の画素期間を含み、複数の画素期間のそれぞれは、リセット期間、これに続くフィードスルー期間、およびさらにこれに続く画素信号期間を含むCCD 信号読出し回路は、第１の信号を受け複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、フィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、濾波されたフィードスルー信号をサンプルホールドする信号保持手段と、サンプルホールドされた信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００６】
本発明によればまた、CCD 信号読出し回路は、第１の信号を受け複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、フィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、濾波されたフィードスルー信号を画素期間まで遅延させる遅延手段と、遅延された信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００７】
さらに本発明によれば、CCD 信号読出し回路は、第１の信号を画素期間まで遅延させる遅延手段と、遅延された信号を受け、複数の画素期間のそれぞれにおいてフィードスルー信号を分離する第１の信号抽出手段と、第１の信号を受け、複数の画素期間のそれぞれにおいて画素信号を分離する第２の信号抽出手段と、分離されたフィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、濾波されたフィードスルー信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００８】
さらに本発明によるCCD 信号読出し回路は、第１の信号を受け、複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、フィードスルー信号および画素信号をそれぞれ平均化し、同相化する平均化手段と、平均化手段の出力する信号を減算して第２の信号を出力する差動増幅器手段とを含む。
【０００９】
【作用】
本発明によれば、第１の信号からフィードスルー信号と画素信号を信号抽出手段でそれぞれ分離し、これらを低域濾波手段に与えて高周波ノイズを除いた信号とする。次に、信号保持手段、遅延手段または平均化手段によりフィードスルー信号と画素信号を同相化し、両者を差動増幅器手段で減算して第２の信号として出力する。これにより、ノイズが相殺した信号が出力される。
【００１０】
【実施例】
次に添付図面を参照して本発明によるCCD 信号読出し回路の実施例を詳細に説明する。図１は、本発明の実施例のCCD 信号読出し回路10のブロック構成を示し、図２には、その動作のタイミングチャートを示す。たとえば固体撮像カメラに適用される２次元の光ダイオードの配列の電荷結合デバイス(CCD) 11は、本実施例では7.16 MHzのクロックタイミングで画素信号100 を出力する固体撮像デバイスである。以下の説明において、信号はその現れる接続線の参照符号で指定する。画素信号100 は、図２からわかるように本実施例では、140 nsの長さの１画素期間500 を有し、これは、リセット期間 502、それに続くフィードスルー期間 504、およびさらにこれに続く画素信号期間506 からなる。リセット成分ａに続くフィードスルー信号ｂ、およびこれに続く画素信号ｃには、50 MHz程度の帯域を有する高周波ノイズｎが含まれている。このような画素信号 100は２つのゲート13および14に入力され、両ゲート13および14は、後述のパルス発生回路(PG)12により駆動され、それぞれゲートパルス101 および102 に応動して信号100 よりフィードスルー信号201 と画素信号301 を抽出する信号抽出回路である。パルス発生回路(PG)12は、本装置の各部を動作させるための様々なタイミングパルスを発生するタイミング信号発生回路であり、たとえば、フィードスルー期間 504の信号ｂおよび画素信号期間 506の信号ｃに対応して本実施例では20nsの長さのゲートパルス101 および102 をゲート13および14に発生する。
【００１１】
ゲート13および14の各出力201 および301 は低域通過フィルタ(LPF) 15および16にそれぞれ接続され、低域通過フィルタ15および16は、例えば14MHzのカットオフ周波数を有し、それぞれフィードスルー信号201 および画像信号301 より高域ノイズを除去した信号202 および302 を出力する低域通過フィルタである。それらの出力202 および302 は相関二重サンプリング(CDS) 回路17に接続されている。
【００１２】
相関二重サンプリング回路17は、フィードスルー信号ｂおよび画素信号ｃに相関して重畳されている電荷結合デバイス11のリセットノイズおよび1/f ノイズを相殺し、それらの最小化された画像信号304 を出力する回路である。相関二重サンプリング回路17は３つのサンプルホールド回路(SH)18、19および20を有し、サンプルホールド回路18は、低域通過フィルタ15およびパルス発生回路12と接続され、パルス発生回路12からのサンプリングパルス（クランプパルス）103 に応動して信号202 のピーク値を抽出し、これを信号203 として保持する回路である。他のサンプルホールド回路20は、低域通過フィルタ16およびパルス発生回路12と接続され、パルス発生回路12からのサンプリングパルス104 に応動して信号302 のピーク値を抽出し、このピーク値対応の信号303 を保持する回路である。さらに他のサンプルホールド回路19は、サンプルホールド回路18に接続され、パルス発生回路12からのサンプリングパルス 104に応動して信号 203をサンプリングし、これに対応する信号204 を保持する回路である。サンプルホールド回路19および20の各出力 204および 303は差動アンプ21に接続され、差動アンプ21は、信号204 から信号303 を減算し、画像信号304 を出力する演算回路である。
【００１３】
動作状態において、電荷結合デバイス11は、7.16MHzのクロックタイミングで画素信号100 を出力する。画素信号100 はゲート13および14に入力され、ゲート13および14は、それぞれパルス発生回路12からのゲートパルス101 および102 に応動して画素信号100 よりフィードスルー信号201 および画素信号301 を抽出する。抽出されたフィードスルー信号201 は、低域通過フィルタ15に入力され、そのカットオフ周波数より高い帯域の高域ノイズを除去されて信号202 としてサンプルホールド回路18に入力される。サンプルホールド回路18は、サンプリングパルス103 で信号202 のピーク値を抽出し、信号203 として保持する。保持された信号 203は、サンプルホールド回路19に入力され、サンプリングパルス 104でサンプリングされてこれに対応する信号204 として保持される。
【００１４】
本実施例によれば、入力の画素信号を低域濾波して高周波ノイズを除き、その後、相関二重サンプリング回路17でサンプルホールドする構成をとっている。したがって、高周波ノイズの折り返しによるSN比の低下が少ない。また、ゲート回路13および14によりフィードスルー信号と画素信号を分離してから低域濾波している。したがって、波形のなまりに起因する相関二重サンプリング回路17のノイズ抑制効果の低減がなく、CCD 信号のリセットノイズおよび1/f ノイズが抑制され、SN比のよい画像を得ることができる。
【００１５】
一方、ゲート14で抽出された画素信号301 は低域通過フィルタ16に入力されて、そのカットオフ周波数より高い高域ノイズが除去される。高域の除去された信号302 はサンプルホールド回路20に入力され、サンプルホールド回路20は、サンプリングパルス104 により信号302 のピーク値対応の信号303 を保持する。こうしてサンプルホールド回路19および20にそれぞれ保持された信号 204および 303は差動アンプ21に入力され、差動アンプ21は、前者の信号204 から後者の信号303 を減算し、画像信号304 を出力する。これによって画像信号304 は、フィードスルー信号ｂおよび画素信号ｃに相関して重畳されている電荷結合デバイス11のリセットノイズおよび1/f ノイズが相殺された信号となる。とくに、サンプルホールドの際、発生するサンプリングノイズ（クロックノイズ）は、差動増幅器21の減算によって相殺される。
【００１６】
本発明によるCCD 信号読出し回路の他の実施例を図３に示す。同図の実施例によるCCD 信号読出し回路23は、図１に示す実施例の回路10に対して、サンプルホールド回路18に代って遅延(DL)回路24を設けた点が相違する。以降の図において、同様の構成要素は同じ参照番号で示す。また、図４には、本発明によるCCD 信号読出し回路のさらに他の実施例を示す。この実施例の回路26は、図３の実施例の回路23における遅延回路24が電荷結合デバイス11の出力 100とゲート13との間に設けられている点が図３の回路23と相違する。両図の実施例において、遅延回路24および27は、図５からわかるように、CCD 信号100 のフィードスルー信号ｂを遅延し、これを画素信号ｃと同相にして差動アンプ21に送り、これによって相関ノイズを相殺するものである。
【００１７】
これらの実施例によれば、入力の画素信号を低域濾波して高周波ノイズを除き、その後、サンプリング回路19および20でサンプルホールドする構成をとっている。したがって、高周波ノイズの折り返しによるSN比の低下が少ない。また、ゲート回路13および14によりフィードスルー信号と画素信号を分離してから低域濾波している。したがって、波形のなまりに起因する相関二重サンプリング回路17のノイズ抑制効果の低減がなく、CCD 信号のリセットノイズおよび1/f ノイズが抑制され、SN比のよい画像を得ることができる。
【００１８】
本発明によるCCD 信号読出し回路のさらに他の実施例を図６に示す。同図に示すCCD 信号読出し回路29は、前述の実施例の回路10におけるサンプルホールド回路18に代わり、ピーク検出回路(PD)30を低域フィルタ15の出力 202に、また他のピーク検出回路31を低域フィルタ16の出力 302に、それぞれ設けたのものである。一方のピーク検出回路30は、図７のタイムチャートに示すように、低域フィルタ15から出力されるフィードスルー信号ｂを掃引波形206 に変換する回路である。他方のピーク検出回路31は、低域フィルタ16から出力される画素信号ｃを掃引波形306 （図７）に変換する回路である。これらの掃引波形 206および 306は、図７からわかるように、それぞれ入力信号 202および 302のピークに追随し、その後、緩やかに減衰する波形である。これによって、低域フィルタ16から出力される画素信号ｃの実質的なピーク値またはそれに対応した信号を得ることができる。このような波形操作を本明細書では、「平均化」と称し、またそのような波形を「掃引波形」と称する。両回路30および31の後段にそれぞれある２つのサンプルホールド回路19および20は、それぞれ掃引波形 206および 306をパルス104 に応動して同時にサンプリングし、それらに保持する。
【００１９】
図９および図10に、ピーク検出回路30および31に適用される回路の一例を示す。図９に示す回路は、入力(IN)信号202 または302 が入力されてこれを増幅するトランジスタQ1を有し、そのエミッタ 520が出力(OUT) 端子 206または 306に接続される。エミッタ 520にはまた、定電流回路ＩおよびコンデンサＣが接続されている。また図10に示す回路は、入力信号202 または302 が入力されてこれを差動増幅する差動増幅器 530を有し、その出力 532がダイオードＤを介して出力(O端子 206または 306に接続される。差動増幅器 530の出力 532はまた、ダイオードＤを介して定電流回路ＩおよびコンデンサＣに接続されるとともに、差動増幅器 530の反転入力(-) にも接続されている。図９に示すピーク検出回路30または31は、入力信号INをトランジスタQ1で増幅し、これによってコンデンサＣが急速に充電される。入力信号INの波高値が減少するにつれコンデンサＣが徐々に放電し、一定の傾斜の掃引波形206 または306 を出力OUT に出力する。図10に示すピーク検出回路30または31は、増幅器 530で入力信号INを増幅してコンデンサＣを急速に充電する。その他の点は、図９に示す回路と同じである。
【００２０】
これらの動作の詳細を図８のタイムチャートに示す。同図において、図７に示した入力信号201 および301 のパルス幅TWが互いに同じなら、それらの各ピーク値VFP およびVSP は、式(1) に示すように入力信号INの波高値VFおよびVSの平均値（〜で示す）に比例するから、それぞれ電荷結合デバイス11の出力信号ｂおよびｃと等価である。実際にサンプルホールドされる時点では、ピーク値よりそれぞれΔVFおよびΔVSだけ低下する。
【００２１】
【数１】
【００２２】
【数２】
【００２３】
図11には、本発明によるCCD 信号読出し回路のさらに他の実施例回路33を示す。この回路33は、図６の回路29における低域フィルタ15および16、ならびにピーク検出回路30および31に代わり、平均値検出回路(MD)34および35が配設されている。平均値検出回路34および35は、図12に機能ブロックで示す回路例のように、入力電圧201 または301 を電流に変換する変換器 540、リミッタ40およびコンデンサC1を有し、これにより入力電圧201 または301 を積分し、一定傾斜の掃引信号に変換する回路である。図15および図17に、このようなリミッタ付き積分回路の具体例を示す。
【００２４】
図15に示す回路では、トランジスタQ2およびQ3を含む回路が電圧電流変換回路540 を構成し、その出力側にリミッタ40が配設されている。リミッタ40は、コンデンサC1の充電開始電圧を所定の値にする回路である。この具体的回路において、定電流回路37、38および39の電流をそれぞれI1、I1およびI2とする。また、定電流回路39の電流I2はI2=I1+I0とする。図16のタイムチャートを参照すると、期間t1において入力電圧VSはコンデンサC1を電流IC1=VS/R-I0 で充電する。コンデンサC1は、期間t2で放電し、その放電電流はIC1=-I0 となる。期間t3で、リミッタ40がオンして一定電圧V0を保持する。
【００２５】
図11に示すCCD 信号読出し回路33のタイムチャートを図13に示す。これからわかるように、フィードスルー信号ｂおよび画素信号ｃは、それぞれ平均値検出回路34および35により掃引信号210 および310 に変換され、サンプリングパルス 104に応動してサンプルホールド回路19および20にて同時にサンプルホールドされる。サンプルホールド回路19および20の出力 207および 307の間の差分が差動アンプ21の出力 308から出力される。図14の詳細なタイムチャートを参照すると、式(3) のようになる。
【００２６】
【数３】
【００２７】
サンプリング時点での各電位VFS およびVSS は、
VFS=VF0+VFP-ΔVa ΔVa=I0Ta/c
VSS=VS0+VSP-ΔVb ΔVb=I0Tb/c
ただしΔVaおよびΔVbは一定値である。そこで、差動アンプ21の出力308 の出力電圧Voutは、式(4) のようになる。
【００２８】
【数４】
【００２９】
【数５】
【００３０】
本発明によるCCD 信号読出し回路のさらに他の実施例の回路40を部分的に図18に示す。同図に示されていない部分は、前述した他の実施例と同じ構成でよい。この回路40は、図11に示す回路33において、平均値検出回路34の出力 210にサンプルホールド回路18を設け、その出力 211をサンプルホールド回路19に接続したものである。サンプルホールド回路19には、パルス発生回路12からクランプパルス 103が供給される。この場合、平均値検出回路34および35は、低域フィルタおよびピーク値検出回路を含む構成でもよい。
【００３１】
電荷結合デバイス11は、カラー撮像デバイスの場合、３原色フィルタを有するが、この３原色信号Ｒ、ＧおよびＢに対応して図11のCCD 信号読出し回路33を３組設けてもよい。その構成例を図19に示す。この構成例では、各読出し回路33にあるゲート12および14が電荷結合デバイス11からの３原色信号Ｒ、ＧおよびＢの読出しタイミングに同期して付勢され、それぞれの出力 308にリセットノイズおよび1/f ノイズの抑制された原色信号が出力される。
【００３２】
図20は、同じく電荷結合デバイス11がカラー撮像デバイスの場合、ゲート13および14と低域フィルタ15および16とが３原色信号、たとえばＲ、ＧおよびＢ、に共通に設けられ、３組のサンプルホールド回路50が３原色信号Ｒ、ＧおよびＢのそれぞれに専用に設けられている回路構成例である。この回路例では、各サンプルホールド回路50に含まれているサンプルホールド回路19および20が対応する３原色信号Ｒ、ＧおよびＢのタイミングで駆動されることによって、それぞれの出力 308にリセットノイズおよび1/f ノイズの抑制された原色信号が出力される。
【００３３】
これらの実施例によれば、入力の画素信号を低域濾波または積分して後、サンプルホールドする構成をとっている。したがって、高周波ノイズの折り返しによるSN比の低下が少ない。また、ゲート回路13および14によりフィードスルー信号と画素信号を分離してから低域濾波または積分している。したがって、波形のなまりに起因する相関二重サンプリングのノイズ抑制効果の低減がない。さらに、ピーク検出または積分を用いる場合は、サンプリングのタイミング精度が大幅に緩和される。また、ピーク検出または積分されたフィードスルー信号および画素信号は、同じタイミングでサンプルホールドすることも可能であり、これにより回路構成が簡略になる。
【００３４】
【発明の効果】
このように本発明によれば、フィードスルー信号と画素信号を分離し、低域濾波して高周波ノイズを除き、相関二重サンプリング回路でサンプリングする構成をとっている。したがって、折り返しノイズがなく、しかも相関二重サンプリング回路のノイズ抑制効果を低減することなく、CCD 信号のリセットノイズおよび1/f ノイズを抑制し、SN比のよい画像を得ることができる。
【図面の簡単な説明】
【図１】本発明によるCCD 信号読出し回路の実施例を示すブロック図である。
【図２】図１に示す実施例の動作を説明するためのタイムチャートである。
【図３】本発明によるCCD 信号読出し回路の他の実施例を示すブロック図である。
【図４】本発明によるCCD 信号読出し回路のさらに他の実施例を示すブロック図である。
【図５】図３および図４に示す実施例の動作を説明するための波形図である。
【図６】本発明によるCCD 信号読出し回路のさらに他の実施例を示すブロック図である。
【図７】図６に示す実施例の動作を説明するためのタイムチャートである。
【図８】図６に示す実施例の動作を説明するための波形図である。
【図９】図６に示す実施例におけるピーク検出回路の例を示す機能回路図である。
【図１０】図６に示す実施例におけるピーク検出回路の他の例を示す機能回路図である。
【図１１】本発明によるCCD 信号読出し回路のさらに他の実施例を示すブロック図である。
【図１２】図11に示す実施例における平均値検出回路の機能構成を示す説明図である。
【図１３】図11に示す実施例の動作を説明するためのタイムチャートである。
【図１４】図11に示す実施例の動作を説明するための波形図である。
【図１５】図12に示すリミッタ付き積分回路の例を示す回路図である。
【図１６】図15に示す回路の動作を説明するためのタイムチャートである。
【図１７】図12に示すリミッタ付き積分回路の他の例を示す回路図である。
【図１８】本発明によるCCD 信号読出し回路のさらに他の実施例を部分的に示すブロック図である。
【図１９】本発明によるCCD 信号読出し回路をカラー撮像デバイスの回路に適用した例を示すブロック図である。
【図２０】本発明によるCCD 信号読出し回路をカラー撮像デバイスの回路に適用した他の例を示すブロック図である。
【符号の説明】
10、23、26、33、40 CCD 信号読出し回路
11 電荷結合デバイス
12 パルス発生回路
13、14 ゲート
15、16 低域通過フィルタ
17 相関二重サンプリング回路
18〜20、50 サンプルホールド回路
21 差動アンプ
24、27 遅延回路
30、31 ピーク検出回路
34、35 平均値検出回路
37、38、39 定電流回路
40 リミッタ
Claims (7)
- 電荷結合デバイス(CCD) から出力される第１の信号を受け、相関二重サンプリングによってリセットノイズの除去された第２の信号を出力し、第１の信号は、複数の画素期間を含み、該複数の画素期間のそれぞれは、リセット期間、該リセット期間に続くフィードスルー期間、および該フィードスルー期間に続く画素信号期間を含むCCD 信号読出し回路において、該回路は、
第１の信号を受け、前記複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、
該フィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、
該濾波されたフィードスルー信号をサンプルホールドする信号保持手段と、
該サンプルホールドされた信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含むことを特徴とするCCD 信号読出し回路。 - CCD から出力される第１の信号を受け、相関二重サンプリングによってリセットノイズの除去された第２の信号を出力し、第１の信号は、複数の画素期間を含み、該複数の画素期間のそれぞれは、リセット期間、該リセット期間に続くフィードスルー期間、および該フィードスルー期間に続く画素信号期間を含むCCD 信号読出し回路において、該回路は、
第１の信号を受け、前記複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、
該フィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、
該濾波されたフィードスルー信号を前記画素期間まで遅延させる遅延手段と、
該遅延された信号から前記濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含むことを特徴とするCCD 信号読出し回路。 - CCD から出力される第１の信号を受け、相関二重サンプリングによってリセットノイズの除去された第２の信号を出力し、第１の信号は、複数の画素期間を含み、該複数の画素期間のそれぞれは、リセット期間、該リセット期間に続くフィードスルー期間、および該フィードスルー期間に続く画素信号期間を含むCCD 信号読出し回路において、該回路は、
第１の信号を前記画素期間まで遅延させる遅延手段と、
該遅延された信号を受け、前記複数の画素期間のそれぞれにおいてフィードスルー信号を分離する第１の信号抽出手段と、
第１の信号を受け、前記複数の画素期間のそれぞれにおいて画素信号を分離する第２の信号抽出手段と、
前記分離されたフィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、
該濾波されたフィードスルー信号から該濾波された画素信号を減算して第２の信号を出力する差動増幅器手段とを含むことを特徴とするCCD 信号読出し回路。 - CCD から出力される第１の信号を受け、相関二重サンプリングによってリセットノイズの除去された第２の信号を出力し、第１の信号は、複数の画素期間を含み、該複数の画素期間のそれぞれは、リセット期間、該リセット期間に続くフィードスルー期間、および該フィードスルー期間に続く画素信号期間を含むCCD 信号読出し回路において、該回路は、
第１の信号を受け、前記複数の画素期間のそれぞれにおいてフィードスルー信号および画素信号を分離する信号抽出手段と、
該フィードスルー信号および画素信号をそれぞれ平均化し、同相化する平均化手段と、
該平均化手段の出力する信号を減算して第２の信号を出力する差動増幅器手段とを含むことを特徴とするCCD 信号読出し回路。 - 請求項４に記載の回路において、前記平均化手段は、
前記抽出されたフィードスルー信号および画素信号をそれぞれ低域濾波する低域濾波手段と、
該濾波されたフィードスルー信号および画素信号の実質的なピーク値を検出するピーク検出手段とを含むことを特徴とするCCD 信号読出し回路。 - 請求項４に記載の回路において、前記平均化手段は、前記抽出されたフィードスルー信号および画素信号を積分する積分手段を含むことを特徴とするCCD 信号読出し回路。
- 請求項１ないし４のいずれかに記載の回路において、前記CCD は、複数の色信号を生成するカラー撮像デバイスであり、該CCD 信号読出し回路が前記複数の色信号のそれぞれについて配設されていることを特徴とするCCD 信号読出し回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13729694A JP3542636B2 (ja) | 1994-06-20 | 1994-06-20 | Ｃｃｄ信号読出し回路 |
| US08/474,670 US5572155A (en) | 1994-06-20 | 1995-06-07 | CCD signal read-out circuit free from ailiasing of high-frequency noises |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13729694A JP3542636B2 (ja) | 1994-06-20 | 1994-06-20 | Ｃｃｄ信号読出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089262A JPH089262A (ja) | 1996-01-12 |
| JP3542636B2 true JP3542636B2 (ja) | 2004-07-14 |
Family
ID=15195374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13729694A Expired - Fee Related JP3542636B2 (ja) | 1994-06-20 | 1994-06-20 | Ｃｃｄ信号読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3542636B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4854972B2 (ja) * | 2005-03-08 | 2012-01-18 | 富士フイルム株式会社 | 信号検出装置 |
| JP6612492B2 (ja) * | 2014-10-16 | 2019-11-27 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
| CN115684128A (zh) * | 2022-10-28 | 2023-02-03 | 嘉庚创新实验室 | 一种拉曼光谱信号降噪处理方法、装置及拉曼光谱仪 |
-
1994
- 1994-06-20 JP JP13729694A patent/JP3542636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH089262A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004260828A (ja) | リセットドレイン電流及びソースフォロワ出力を組み合わすｃｍｏｓ型ａｐｓ読み出し方式 | |
| US5572155A (en) | CCD signal read-out circuit free from ailiasing of high-frequency noises | |
| KR20020056896A (ko) | 액티브 화소 센서를 갖는 시간 지연 적분 촬상 장치 및 방법 | |
| JPH01106677A (ja) | 電荷転送素子の出力回路 | |
| JP2564272B2 (ja) | 固体撮像装置の信号読み出し装置 | |
| JPS62185471A (ja) | 固体撮像素子 | |
| JP3542636B2 (ja) | Ｃｃｄ信号読出し回路 | |
| JP4269402B2 (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JPH07327175A (ja) | ビデオ信号ノイズ減少回路 | |
| US4864407A (en) | Pick up device having pick up elements arranged in a predetermined pattern and smear component reduction varying independence upon the position of a pick up element in the pattern | |
| JPH0342750B2 (ja) | ||
| JPH0746844B2 (ja) | 固体撮像装置の信号読み出し装置 | |
| US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
| US6055016A (en) | L-C low pass filter correlator | |
| JPH08214193A (ja) | 接地駆動遅延線相関器 | |
| JPH04246976A (ja) | カメラ装置 | |
| JP3993251B2 (ja) | Ｃｃｄ信号読出し回路 | |
| JP2522068B2 (ja) | 電荷結合素子の信号処理装置 | |
| JP2510501B2 (ja) | 固体撮像装置 | |
| JPH03135177A (ja) | 信号読み出し装置 | |
| JPH09282898A (ja) | サンプルホールド回路および信号読出回路 | |
| JPS59143479A (ja) | 固体撮像装置の信号読み出し装置 | |
| JP2002152597A (ja) | 固体撮像デバイスおよび固体撮像装置 | |
| JPH0473913B2 (ja) | ||
| JPS6370673A (ja) | Ｍｏｓ型イメ−ジセンサ−の信号読取り回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |