JP3537247B2 - 光分岐回路の導波路チップ用ボードおよび導波路チップの製造方法 - Google Patents
光分岐回路の導波路チップ用ボードおよび導波路チップの製造方法Info
- Publication number
- JP3537247B2 JP3537247B2 JP00669896A JP669896A JP3537247B2 JP 3537247 B2 JP3537247 B2 JP 3537247B2 JP 00669896 A JP00669896 A JP 00669896A JP 669896 A JP669896 A JP 669896A JP 3537247 B2 JP3537247 B2 JP 3537247B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- substrate
- input
- chip
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光通信あるいは光
信号処理等の分野において、信号光を分岐する光分岐回
路に使われる導波路チップ用ボードおよび導波路チップ
の製造方法に関する。
信号処理等の分野において、信号光を分岐する光分岐回
路に使われる導波路チップ用ボードおよび導波路チップ
の製造方法に関する。
【０００２】
【従来の技術】従来より光導波路中の光を分岐させるた
めの分岐構造として、Ｙ分岐導波路や光方向性結合器が
知られている。これらの分岐構造は、石英基板やシリコ
ンウエハ等の導波路基板上に、二酸化けい素（ＳｉＯ
2 ）やＧａＡｓなどの半導体材料を主成分とするコアと
クラッド層からなる光導波路を形成し、この光導波路に
よってＹ分岐導波路や光方向性結合器を構成している。
そして上記分岐構造を導波路チップ内に集積化し、各導
波路の端部を光ファイバに接続することにより、光分岐
回路（光スターカプラ）として機能させることができ
る。
めの分岐構造として、Ｙ分岐導波路や光方向性結合器が
知られている。これらの分岐構造は、石英基板やシリコ
ンウエハ等の導波路基板上に、二酸化けい素（ＳｉＯ
2 ）やＧａＡｓなどの半導体材料を主成分とするコアと
クラッド層からなる光導波路を形成し、この光導波路に
よってＹ分岐導波路や光方向性結合器を構成している。
そして上記分岐構造を導波路チップ内に集積化し、各導
波路の端部を光ファイバに接続することにより、光分岐
回路（光スターカプラ）として機能させることができ
る。
【０００３】光分岐回路の構成は、たとえばＹ分岐導波
路を用いた１入力１６出力すなわち１×１６分岐、ある
いは方向性結合器を用いた２入力１６出力すなわち２×
１６分岐などが代表的である。現在生産されている石英
系シングルモード光ファイバは、クラッドおよびその外
側の外皮を含む外径が約２５０μｍである。このため導
波路端部における光ファイバとの接続部のピッチは約２
５０〜２５５μｍとなる。
路を用いた１入力１６出力すなわち１×１６分岐、ある
いは方向性結合器を用いた２入力１６出力すなわち２×
１６分岐などが代表的である。現在生産されている石英
系シングルモード光ファイバは、クラッドおよびその外
側の外皮を含む外径が約２５０μｍである。このため導
波路端部における光ファイバとの接続部のピッチは約２
５０〜２５５μｍとなる。
【０００４】
【発明が解決しようとする課題】たとえば１×１６分岐
のスターカプラでは、導波路チップ１個当たりのサイズ
は入力導波路側の幅が５００〜１０００μｍもあれば十
分であるが、反対側の出力導波路側の幅は２５０μｍ×
１６＝４０００μｍ以上も必要となる。これらの寸法に
より、理想的な導波路チップの形状は、図７に２点鎖線
で輪郭を示す導波路チップ１のように、入力側の端面１
ａの幅Ｗ1 を上底、出力側の端面１ｂを下底、チップ全
長Ｈを高さとする台形となる。
のスターカプラでは、導波路チップ１個当たりのサイズ
は入力導波路側の幅が５００〜１０００μｍもあれば十
分であるが、反対側の出力導波路側の幅は２５０μｍ×
１６＝４０００μｍ以上も必要となる。これらの寸法に
より、理想的な導波路チップの形状は、図７に２点鎖線
で輪郭を示す導波路チップ１のように、入力側の端面１
ａの幅Ｗ1 を上底、出力側の端面１ｂを下底、チップ全
長Ｈを高さとする台形となる。
【０００５】しかしながら従来の導波路チップの製造方
法では、図８に示す１×１６分岐の導波路２を有するス
ターカプラのように、平板状の導波路基板３の片側の辺
３ａに導波路２の入力側を一様に揃え、反対側の辺３ｂ
に導波路２の出力側を所定ピッチで一様に揃えるような
配置で基板３の幅方向に複数の導波路２を並べて形成し
たのち、各導波路２間の非導波路部分４で基板３を切断
することにより、導波路チップを切離すようにしてい
た。こうして製造された従来の導波路チップは、導波路
２を内包する長方形すなわち光の伝搬方向に長い矩形チ
ップ形状であり、その両端において光ファイバと接続さ
れる。
法では、図８に示す１×１６分岐の導波路２を有するス
ターカプラのように、平板状の導波路基板３の片側の辺
３ａに導波路２の入力側を一様に揃え、反対側の辺３ｂ
に導波路２の出力側を所定ピッチで一様に揃えるような
配置で基板３の幅方向に複数の導波路２を並べて形成し
たのち、各導波路２間の非導波路部分４で基板３を切断
することにより、導波路チップを切離すようにしてい
た。こうして製造された従来の導波路チップは、導波路
２を内包する長方形すなわち光の伝搬方向に長い矩形チ
ップ形状であり、その両端において光ファイバと接続さ
れる。
【０００６】このため従来の製造方法では、１枚の円形
基板あるいは矩形の基板から切出すことのできる導波路
チップ数は、基板の出力側の寸法すなわち１６分岐であ
れば２５０μｍ×１６＝４０００μｍ程度の長さをいく
つとることができるかによって決まってしまう。つまり
導波路チップを長方形に切断すると、チップの入力側で
は導波路が存在しない領域の占める面積が多くなり、そ
の分だけ無駄なチップ面積をとり、１枚の基板から得ら
れるチップ数が少なくなってしまう。このことは歩留ま
りの悪化につながる。
基板あるいは矩形の基板から切出すことのできる導波路
チップ数は、基板の出力側の寸法すなわち１６分岐であ
れば２５０μｍ×１６＝４０００μｍ程度の長さをいく
つとることができるかによって決まってしまう。つまり
導波路チップを長方形に切断すると、チップの入力側で
は導波路が存在しない領域の占める面積が多くなり、そ
の分だけ無駄なチップ面積をとり、１枚の基板から得ら
れるチップ数が少なくなってしまう。このことは歩留ま
りの悪化につながる。
【０００７】一方、光導波路の製造に用いる装置は、成
膜技術やエッチング技術などに関してＬＳＩなどの半導
体チップを製造する装置と共通しているため、導波路製
造装置によって処理される基板は円形のウエハであるこ
とが前提条件となっている。こうした円形のウエハから
長方形の導波路チップを切出すと、１枚の基板から得ら
れるチップ数が限られてしまい、コストアップにつなが
ってしまう。
膜技術やエッチング技術などに関してＬＳＩなどの半導
体チップを製造する装置と共通しているため、導波路製
造装置によって処理される基板は円形のウエハであるこ
とが前提条件となっている。こうした円形のウエハから
長方形の導波路チップを切出すと、１枚の基板から得ら
れるチップ数が限られてしまい、コストアップにつなが
ってしまう。
【０００８】従って本発明の目的は、基板に形成される
複数の分岐導波路の配置を改善することにより、１枚の
基板から導波路チップを歩留まりよく切出すことができ
る導波路チップ用ボードと、導波路チップの製造方法を
提供することにある。
複数の分岐導波路の配置を改善することにより、１枚の
基板から導波路チップを歩留まりよく切出すことができ
る導波路チップ用ボードと、導波路チップの製造方法を
提供することにある。
【０００９】
【００１０】
【課題を解決するための手段】本発明の導波路チップ用
ボードは、請求項１に記載したように、円板状の導波路
基板と、上記導波路基板に形成された入力導波路および
この入力導波路から光学的に分岐しかつ上記導波路基板
の径方向に延びる複数の出力導波路を含む２以上の光分
岐要素回路とを具備し、上記光分岐要素回路を全て入力
導波路が上記導波路基板の中心側を向くように導波路基
板の周方向に隣り合わせかつ各光分岐要素回路間にこれ
ら要素回路を切離す際に切断される非導波路部分を残し
て上記要素回路を導波路基板上に形成したことを特徴と
する。
ボードは、請求項１に記載したように、円板状の導波路
基板と、上記導波路基板に形成された入力導波路および
この入力導波路から光学的に分岐しかつ上記導波路基板
の径方向に延びる複数の出力導波路を含む２以上の光分
岐要素回路とを具備し、上記光分岐要素回路を全て入力
導波路が上記導波路基板の中心側を向くように導波路基
板の周方向に隣り合わせかつ各光分岐要素回路間にこれ
ら要素回路を切離す際に切断される非導波路部分を残し
て上記要素回路を導波路基板上に形成したことを特徴と
する。
【００１１】
【００１２】本発明の製造方法は、請求項２に記載した
ように、円板状の導波路基板に入力導波路とこの入力導
波路から光学的に分岐する複数の出力導波路とを含む２
以上の光分岐要素回路を全て入力導波路が上記導波路基
板の中心側を向くように導波路基板の周方向に隣り合わ
せて放射状に形成する工程と、上記光分岐要素回路間の
非導波路部分において導波路基板を切断することにより
入力導波路側の幅が狭く出力導波路側の幅が広いテーパ
状の導波路チップを切離す工程とを具備している。
ように、円板状の導波路基板に入力導波路とこの入力導
波路から光学的に分岐する複数の出力導波路とを含む２
以上の光分岐要素回路を全て入力導波路が上記導波路基
板の中心側を向くように導波路基板の周方向に隣り合わ
せて放射状に形成する工程と、上記光分岐要素回路間の
非導波路部分において導波路基板を切断することにより
入力導波路側の幅が狭く出力導波路側の幅が広いテーパ
状の導波路チップを切離す工程とを具備している。
【００１３】本発明の製造方法によって切出される導波
路チップは、従来の長方形の導波路チップに比較する
と、基板の入力側において導波路が存在しない面積が減
少し、歩留まりが大幅に向上する。また、円板状の基板
（ウエハ）から導波路チップを切出す場合において無駄
がきわめて少ないチップ形状が提供される。
路チップは、従来の長方形の導波路チップに比較する
と、基板の入力側において導波路が存在しない面積が減
少し、歩留まりが大幅に向上する。また、円板状の基板
（ウエハ）から導波路チップを切出す場合において無駄
がきわめて少ないチップ形状が提供される。
【００１４】
【発明の実施の形態】図１に示した導波路チップ用ボー
ド１０は、導波路基板１１上に２以上の光分岐要素回路
１２が形成されている。これらの光分岐要素回路１２
は、それぞれ１本の入力導波路１５と、この入力導波路
１５から光学的に２本ずつ多段に分岐して最終的な分岐
数が１６本になる出力導波路１６とを含む１入力１６出
力（１×１６分岐）のスターカプラを構成している。分
岐構造の一例は図２に示すようなＹ分岐であるが、図３
に示すような方向性結合器を用いた分岐構造、あるいは
２入力１６出力（２×１６分岐）のスターカプラであっ
てもよい。
ド１０は、導波路基板１１上に２以上の光分岐要素回路
１２が形成されている。これらの光分岐要素回路１２
は、それぞれ１本の入力導波路１５と、この入力導波路
１５から光学的に２本ずつ多段に分岐して最終的な分岐
数が１６本になる出力導波路１６とを含む１入力１６出
力（１×１６分岐）のスターカプラを構成している。分
岐構造の一例は図２に示すようなＹ分岐であるが、図３
に示すような方向性結合器を用いた分岐構造、あるいは
２入力１６出力（２×１６分岐）のスターカプラであっ
てもよい。
【００１５】上記複数の光分岐要素回路１２は、図１に
示すように入力導波路１５と出力導波路１６が交互に逆
向きとなるように導波路基板１１の幅方向に隣り合わせ
て配置されている。各要素回路１２間には、要素回路１
２を切離す際に切断される非導波路部分１８が設けられ
ている。
示すように入力導波路１５と出力導波路１６が交互に逆
向きとなるように導波路基板１１の幅方向に隣り合わせ
て配置されている。各要素回路１２間には、要素回路１
２を切離す際に切断される非導波路部分１８が設けられ
ている。
【００１６】上記導波路チップ用ボード１０の製造方法
の一例を以下に述べる。図４に示すようにＳｉウエハあ
るいは石英等からなる基板１１の表面にＣＶＤ法（Chem
ical Vapor Deposition ：化学気相蒸着法）あるいはＦ
ＨＤ法（FlameHydrolysis Deposition ：火炎堆積法）
などの膜形成方法によって、ＳｉＯ2 を主成分とする低
屈折率の下部クラッド層２１を形成する。また、下部ク
ラッド層２１の上に、ＳｉＯ2 にドープ剤を添加するな
どの手段によって屈折率をクラッド層２１よりも０．２
％〜０．４％程度高めたコア２２を形成する。なお、屈
折率を下げるドープ剤をクラッド層２１に添加すること
により、クラッド層２１の屈折率を下げる方法をとって
もよい。
の一例を以下に述べる。図４に示すようにＳｉウエハあ
るいは石英等からなる基板１１の表面にＣＶＤ法（Chem
ical Vapor Deposition ：化学気相蒸着法）あるいはＦ
ＨＤ法（FlameHydrolysis Deposition ：火炎堆積法）
などの膜形成方法によって、ＳｉＯ2 を主成分とする低
屈折率の下部クラッド層２１を形成する。また、下部ク
ラッド層２１の上に、ＳｉＯ2 にドープ剤を添加するな
どの手段によって屈折率をクラッド層２１よりも０．２
％〜０．４％程度高めたコア２２を形成する。なお、屈
折率を下げるドープ剤をクラッド層２１に添加すること
により、クラッド層２１の屈折率を下げる方法をとって
もよい。
【００１７】上記コア２２の表面に、フォトマスクを基
にフォトレジストによって所定の導波路パターンを形成
したのち、ＲＩＥ（Reactive Ion Etching）などの方法
によってエッチングを行うことにより、所定パターンの
導波路コア２２を成形する。その後、再びＣＶＤ法ある
いはＦＨＤ法などによりコア２２を埋込むように上部ク
ラッド層２５を形成する。これによって、ステップイン
デックス型屈折率分布をもつ光分岐要素回路１２が形成
される。
にフォトレジストによって所定の導波路パターンを形成
したのち、ＲＩＥ（Reactive Ion Etching）などの方法
によってエッチングを行うことにより、所定パターンの
導波路コア２２を成形する。その後、再びＣＶＤ法ある
いはＦＨＤ法などによりコア２２を埋込むように上部ク
ラッド層２５を形成する。これによって、ステップイン
デックス型屈折率分布をもつ光分岐要素回路１２が形成
される。
【００１８】なお、コア２２の屈折率をドープ剤の添加
によって予め高めに設定しておき、加熱によりドープ剤
を熱拡散させるなどの導波路製造方法を用いて、グレー
テッド型の屈折率分布をもつ導波路を形成してもよい。
また、上記の説明とは異なる公知の導波路製造プロセス
によって、グレーテッドインデックス型の屈折率分布を
もつ導波路を形成してもよい。図４は埋込み型導波路構
造であるが、図５に示すようなリッジ型導波路構造をＣ
ＶＤ法によって形成してもよい。
によって予め高めに設定しておき、加熱によりドープ剤
を熱拡散させるなどの導波路製造方法を用いて、グレー
テッド型の屈折率分布をもつ導波路を形成してもよい。
また、上記の説明とは異なる公知の導波路製造プロセス
によって、グレーテッドインデックス型の屈折率分布を
もつ導波路を形成してもよい。図４は埋込み型導波路構
造であるが、図５に示すようなリッジ型導波路構造をＣ
ＶＤ法によって形成してもよい。
【００１９】上記工程によって製造された導波路チップ
用ボード１０（図１）を、図示しないカッタによって図
１中に２点鎖線で示す位置で切断することにより、入力
導波路１５側の幅が狭く、出力導波路１６側の幅が広い
テーパ状の導波路チップ３０が切出される。
用ボード１０（図１）を、図示しないカッタによって図
１中に２点鎖線で示す位置で切断することにより、入力
導波路１５側の幅が狭く、出力導波路１６側の幅が広い
テーパ状の導波路チップ３０が切出される。
【００２０】上記実施形態では、導波路パターンの原版
となるフォトマスクを設計製作する際に光分岐要素回路
１２のパターンを図１のように配置しておき、実際の導
波路形成時にこのフォトマスクにより微細加工を実施す
れば、所定の導波路パターンを基板１１上に作ることが
できる。これにより、図８の従来例に比較して、同じ大
きさの基板１１から導波路チップ３０の数をほぼ２倍と
ることができる。このような実施形態の導波路配置であ
っても、導波路形成後の研磨・切断工程を何ら問題なく
処理することができる。
となるフォトマスクを設計製作する際に光分岐要素回路
１２のパターンを図１のように配置しておき、実際の導
波路形成時にこのフォトマスクにより微細加工を実施す
れば、所定の導波路パターンを基板１１上に作ることが
できる。これにより、図８の従来例に比較して、同じ大
きさの基板１１から導波路チップ３０の数をほぼ２倍と
ることができる。このような実施形態の導波路配置であ
っても、導波路形成後の研磨・切断工程を何ら問題なく
処理することができる。
【００２１】図６にこの発明の一実施形態の導波路チッ
プ用ボード１０を示す。この実施形態の導波路チップ用
ボード１０は、円板状の導波路基板１１と、この導波路
基板１１に形成された２以上の光分岐要素回路１２とを
具備している。これらの光分岐要素回路１２は、それぞ
れ１本の入力導波路１５と、入力導波路１５から２本ず
つ多段に分岐して最終的な分岐数が１６本になる出力導
波路１６を含んでいる。出力導波路１６は基板１１の径
方向に延びている。これらの光分岐要素回路１２は全て
入力導波路１５が基板１１の中心Ｃ側を向くように基板
１１の周方向に所定ピッチで隣り合わせて放射状に配置
されている。各要素回路１２間には導波路チップ３０を
切離す際に切断される非導波路部分１８が設けられてい
る。
プ用ボード１０を示す。この実施形態の導波路チップ用
ボード１０は、円板状の導波路基板１１と、この導波路
基板１１に形成された２以上の光分岐要素回路１２とを
具備している。これらの光分岐要素回路１２は、それぞ
れ１本の入力導波路１５と、入力導波路１５から２本ず
つ多段に分岐して最終的な分岐数が１６本になる出力導
波路１６を含んでいる。出力導波路１６は基板１１の径
方向に延びている。これらの光分岐要素回路１２は全て
入力導波路１５が基板１１の中心Ｃ側を向くように基板
１１の周方向に所定ピッチで隣り合わせて放射状に配置
されている。各要素回路１２間には導波路チップ３０を
切離す際に切断される非導波路部分１８が設けられてい
る。
【００２２】この実施形態の導波路チップ用ボード１０
は、Ｓｉウエハあるいは石英等からなる基板１１の表面
にＣＶＤ法あるいはＦＨＤ法等の膜形成方法とＲＩＥ等
によって形成される。そして導波路形成後に、図６中に
２点鎖線で示す位置で切断することにより、入力導波路
１５側の幅が狭く、出力導波路１６側の幅が広いテーパ
状の導波路チップ３０が切出される。
は、Ｓｉウエハあるいは石英等からなる基板１１の表面
にＣＶＤ法あるいはＦＨＤ法等の膜形成方法とＲＩＥ等
によって形成される。そして導波路形成後に、図６中に
２点鎖線で示す位置で切断することにより、入力導波路
１５側の幅が狭く、出力導波路１６側の幅が広いテーパ
状の導波路チップ３０が切出される。
【００２３】このような円形の基板（ウエハ）１１から
切出されるテーパ状の導波路チップ３０であれば、半導
体の製造に使用されるシリコンウエハや石英ウエハ等の
円形の基板１１上に無駄なスペースをほとんどとらずに
歩留まりよく多分岐導波路チップ３０を形成することが
できる。
切出されるテーパ状の導波路チップ３０であれば、半導
体の製造に使用されるシリコンウエハや石英ウエハ等の
円形の基板１１上に無駄なスペースをほとんどとらずに
歩留まりよく多分岐導波路チップ３０を形成することが
できる。
【００２４】さらに図６に示す上下一対の導波路チップ
３０ａのように、基板１１の中心Ｃを点対称の中心とし
て対向する一対の光分岐要素回路１２ａ，１２ｂの各導
波路１５が互いに連続するような形状に導波路チップ３
０ａを切出すことによって、Ｎ×Ｎ（Ｎ＝２，４，８，
１６，…）のスターカプラを容易に製造することができ
る。
３０ａのように、基板１１の中心Ｃを点対称の中心とし
て対向する一対の光分岐要素回路１２ａ，１２ｂの各導
波路１５が互いに連続するような形状に導波路チップ３
０ａを切出すことによって、Ｎ×Ｎ（Ｎ＝２，４，８，
１６，…）のスターカプラを容易に製造することができ
る。
【００２５】
【発明の効果】本発明によれば、１枚の基板から多数の
導波路チップを歩留まりよく切出すことができ、導波路
チップの低コスト化に寄与できる。
導波路チップを歩留まりよく切出すことができ、導波路
チップの低コスト化に寄与できる。
【図１】 導波路チップ用ボードの一例を示す平面図。
【図２】 図１に示されたボードにおけるＹ分岐導波路
の平面図。
の平面図。
【図３】 光方向性結合器を示す平面図。
【図４】 図２中のIV-IV 線に沿う埋込み型導波路の断
面図。
面図。
【図５】 リッジ型導波路の断面図。
【図６】 本発明の一実施形態を示す導波路チップ用ボ
ードの一部の平面図。
ードの一部の平面図。
【図７】 導波路チップの平面図。
【図８】 従来の導波路チップ用ボードの一部を示す平
面図。
面図。
【符号の説明】
１０…導波路チップ用ボード
１１…導波路基板
１２…光分岐要素回路
１５…入力導波路
１６…出力導波路
１８…非導波路部分
３０…導波路チップ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02B 6/12 - 6/14
G02F 1/00 - 7/00
Claims (2)
- 【請求項１】円板状の導波路基板と、 上記導波路基板に形成された入力導波路およびこの入力
導波路から光学的に分岐しかつ上記導波路基板の径方向
に延びる複数の出力導波路を含む２以上の光分岐要素回
路とを具備し、 上記光分岐要素回路を全て入力導波路が上記導波路基板
の中心側を向くように導波路基板の周方向に隣り合わせ
かつ各光分岐要素回路間にこれら要素回路を切離す際に
切断される非導波路部分を残して上記要素回路を導波路
基板上に形成したことを特徴とする光分岐回路の導波路
チップ用ボード。 - 【請求項２】円板状の導波路基板に入力導波路とこの入
力導波路から光学的に分岐する複数の出力導波路とを含
む２以上の光分岐要素回路を全て入力導波路が上記導波
路基板の中心側を向くように導波路基板の周方向に隣り
合わせて放射状に形成する工程と、 上記光分岐要素回路間の非導波路部分において導波路基
板を切断することにより入力導波路側の幅が狭く出力導
波路側の幅が広いテーパ状の導波路チップを切離す工程
と、 を具備したことを特徴とする導波路チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00669896A JP3537247B2 (ja) | 1996-01-18 | 1996-01-18 | 光分岐回路の導波路チップ用ボードおよび導波路チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00669896A JP3537247B2 (ja) | 1996-01-18 | 1996-01-18 | 光分岐回路の導波路チップ用ボードおよび導波路チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09197150A JPH09197150A (ja) | 1997-07-31 |
| JP3537247B2 true JP3537247B2 (ja) | 2004-06-14 |
Family
ID=11645560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00669896A Expired - Fee Related JP3537247B2 (ja) | 1996-01-18 | 1996-01-18 | 光分岐回路の導波路チップ用ボードおよび導波路チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3537247B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4899730B2 (ja) | 2006-09-06 | 2012-03-21 | 富士通株式会社 | 光変調器 |
-
1996
- 1996-01-18 JP JP00669896A patent/JP3537247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09197150A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7359593B2 (en) | Integrated optical mode shape transformer and method of fabrication | |
| US7546007B2 (en) | Broadband optical via | |
| US7079727B1 (en) | Integrated optical mode shape transformer and method of fabrication | |
| US8000565B2 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
| EP0256388B1 (en) | Optical multi/demultiplexer | |
| JPH09166716A (ja) | 平面型光学導波路素子 | |
| CN103502853A (zh) | 光波电路及其制造方法 | |
| JPH1184156A (ja) | テーパされた導波路の製造方法 | |
| US6956983B2 (en) | Epitaxial growth for waveguide tapering | |
| JP2002303752A (ja) | 光導波路およびその製造方法 | |
| US20020131747A1 (en) | Integrated optical device | |
| US7805037B1 (en) | Multiplexer having improved efficiency | |
| JP2004510196A (ja) | 光導波路及びアレイ導波路格子における複屈折の制御 | |
| JP3537247B2 (ja) | 光分岐回路の導波路チップ用ボードおよび導波路チップの製造方法 | |
| JP2005345630A (ja) | 光導波路およびその製造方法 | |
| JPH095549A (ja) | 光回路及びその作製方法 | |
| JP3562670B2 (ja) | 方向性結合器およびその製造方法 | |
| JPH0756032A (ja) | ガラス導波路及びその製造方法 | |
| KR930010131B1 (ko) | 테이퍼형 반도체 도파관 및 그의 제조방법 | |
| JPH0886926A (ja) | 光分岐ディバイス | |
| JP4313772B2 (ja) | 光導波路の製造方法 | |
| JPH05257018A (ja) | 光導波路及びその製造方法 | |
| JP3519985B2 (ja) | ハイブリッド光導波回路チップおよびその光学特性の測定方法 | |
| WO2023215456A1 (en) | Optically efficient silicon nitride edge couplers in photonic integrated circuits | |
| KR100440257B1 (ko) | 광집적 회로의 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040316 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |