JP3532860B2 - 剰余系表現を利用した演算装置及び方法及びプログラム - Google Patents
剰余系表現を利用した演算装置及び方法及びプログラムInfo
- Publication number
- JP3532860B2 JP3532860B2 JP2001013564A JP2001013564A JP3532860B2 JP 3532860 B2 JP3532860 B2 JP 3532860B2 JP 2001013564 A JP2001013564 A JP 2001013564A JP 2001013564 A JP2001013564 A JP 2001013564A JP 3532860 B2 JP3532860 B2 JP 3532860B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- basis
- modulus
- arithmetic
- coset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/729—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using representation by a residue number system
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、剰余系（ＲＮＳ；
Residue Number System）表現を利用した演算装置に関
する。
Residue Number System）表現を利用した演算装置に関
する。
【０００２】
【従来の技術】大きな整数を効率良く演算するための手
法として知られる剰余演算系においては、互いに素な比
較的小さな整数の組{a1, a2,…, an}を用意し、表現対
象となる大きな整数をこれらの整数で割った余りで表現
する。以後、この整数の組を剰余演算系の基底(base)と
称する。また、要素数ｎを基底数（又は基底サイズ）と
称する。
法として知られる剰余演算系においては、互いに素な比
較的小さな整数の組{a1, a2,…, an}を用意し、表現対
象となる大きな整数をこれらの整数で割った余りで表現
する。以後、この整数の組を剰余演算系の基底(base)と
称する。また、要素数ｎを基底数（又は基底サイズ）と
称する。
【０００３】例えば基底{a1, a2,…, an}が与えられて
いる場合、整数ｘは、これを基底ai(i=1,2,...,n)で除
して得られるｎ個の余り{x1, x2,…, xn}により表現さ
れる。このとき、数xが基底要素の積Ａ(=a1a2…an)未満
の正整数であれば、数ｘは基底要素の積Ａを法として一
意に表現できる。言いかえれば、数ｘとその剰余演算系
表現{x1, x2,…, xn}は一対一に対応する。
いる場合、整数ｘは、これを基底ai(i=1,2,...,n)で除
して得られるｎ個の余り{x1, x2,…, xn}により表現さ
れる。このとき、数xが基底要素の積Ａ(=a1a2…an)未満
の正整数であれば、数ｘは基底要素の積Ａを法として一
意に表現できる。言いかえれば、数ｘとその剰余演算系
表現{x1, x2,…, xn}は一対一に対応する。
【０００４】このような剰余演算系表現において２つの
整数x，yの積を計算するには、まず、各要素毎の積を求
め、さらに、対応する基底aiで除した余りを求める。こ
れは、一般的には、各要素毎に対応する基底aiを法とす
る積を計算することで基底要素の積Ａを法とする積が求
められることと言い換えられる。加算および減算につい
ても同様であり、基底aiに対応する要素xi，yiについ
て、aiを法とする加算あるいは減算をすればよい。
整数x，yの積を計算するには、まず、各要素毎の積を求
め、さらに、対応する基底aiで除した余りを求める。こ
れは、一般的には、各要素毎に対応する基底aiを法とす
る積を計算することで基底要素の積Ａを法とする積が求
められることと言い換えられる。加算および減算につい
ても同様であり、基底aiに対応する要素xi，yiについ
て、aiを法とする加算あるいは減算をすればよい。
【０００５】このような剰余演算系を用いた演算では、
乗算・加算・減算は、各要素毎独立に対応する基底を法
とする演算を行えば良いのであるが、例えば基底として
計算機のワード長以内の値を採用することで、非常に大
きな整数の演算を単精度の演算の繰り返しによって実現
できる。
乗算・加算・減算は、各要素毎独立に対応する基底を法
とする演算を行えば良いのであるが、例えば基底として
計算機のワード長以内の値を採用することで、非常に大
きな整数の演算を単精度の演算の繰り返しによって実現
できる。
【０００６】大きな整数同士の演算（加減乗算）の高速
な並列処理を可能にするこのような剰余演算系をベース
に、公開鍵暗号の基本演算であるべき乗剰余演算（及び
剰余乗算）をモンゴメリ乗算との融合により実現するア
ルゴリズム、およびそのハードウェア構成（「ＲＮＳモ
ンゴメリ乗算器」という）が提案されている。
な並列処理を可能にするこのような剰余演算系をベース
に、公開鍵暗号の基本演算であるべき乗剰余演算（及び
剰余乗算）をモンゴメリ乗算との融合により実現するア
ルゴリズム、およびそのハードウェア構成（「ＲＮＳモ
ンゴメリ乗算器」という）が提案されている。
【０００７】ＲＮＳモンゴメリ乗算のアルゴリズムにつ
いては、については、Kawamura, S., Koike, M., Sano,
F. and Shimbo, A, "Cox-Rower Architecture for Fas
t Montgomery Multiplication", Lecture Notes in Com
puter Science 1807, Advances in Cryptology - EUROC
RYPT2000, pp. 523-538, 2000の記載を参考にできる。
いては、については、Kawamura, S., Koike, M., Sano,
F. and Shimbo, A, "Cox-Rower Architecture for Fas
t Montgomery Multiplication", Lecture Notes in Com
puter Science 1807, Advances in Cryptology - EUROC
RYPT2000, pp. 523-538, 2000の記載を参考にできる。
【０００８】ＲＮＳモンゴメリ乗算器は、剰余系表現で
整数を表すために基底を用いる。基底は、演算ワード長
と等しいサイズの小整数の組からなり、これら基底の要
素の積は、公開鍵暗号のブロックサイズ（例えば１０２
４ビット）以上のサイズになっている必要がある。
整数を表すために基底を用いる。基底は、演算ワード長
と等しいサイズの小整数の組からなり、これら基底の要
素の積は、公開鍵暗号のブロックサイズ（例えば１０２
４ビット）以上のサイズになっている必要がある。
【０００９】また、ＲＮＳモンゴメリ乗算器が備える演
算ユニット数を、基底要素の数に一致させたり、あるい
はその約数にすることで一つの演算ユニット当り複数の
基底要素に対応する処理を実行させる方法も提案されて
いる。
算ユニット数を、基底要素の数に一致させたり、あるい
はその約数にすることで一つの演算ユニット当り複数の
基底要素に対応する処理を実行させる方法も提案されて
いる。
【００１０】ＲＮＳモンゴメリ乗算の計算量は、利用す
る基底サイズｎの２乗に比例する。また、ＲＮＳモンゴ
メリ乗算を利用したべき乗剰余計算（ＲＳＡ処理）の計
算量は、べき指数のビット長に比例した回数だけＲＮＳ
モンゴメリ乗算を実行する計算量に相当する。
る基底サイズｎの２乗に比例する。また、ＲＮＳモンゴ
メリ乗算を利用したべき乗剰余計算（ＲＳＡ処理）の計
算量は、べき指数のビット長に比例した回数だけＲＮＳ
モンゴメリ乗算を実行する計算量に相当する。
【００１１】
【発明が解決しようとする課題】公開暗号では、鍵長は
必ずしも固定ではない。これは、セキュリティの強度と
解読技術の進展などに起因する。このため、一つのハー
ドウェアで複数の鍵長に対応する必要がある。
必ずしも固定ではない。これは、セキュリティの強度と
解読技術の進展などに起因する。このため、一つのハー
ドウェアで複数の鍵長に対応する必要がある。
【００１２】ハードウェアへの実装においては、そのハ
ードウェアに搭載される演算ユニット数が固定され、こ
れに伴い同時に動作する演算ユニット数の上限が定ま
る。このため、扱う鍵長に応じて、ハードウェアに搭載
する演算ユニット数を適切な数に選んでおく必要があ
る。
ードウェアに搭載される演算ユニット数が固定され、こ
れに伴い同時に動作する演算ユニット数の上限が定ま
る。このため、扱う鍵長に応じて、ハードウェアに搭載
する演算ユニット数を適切な数に選んでおく必要があ
る。
【００１３】最大の鍵長に対応した基底要素数の演算ユ
ニットを用意した場合、単純に鍵長を変えてべき乗剰余
算を実行すると、べき指数が短くなる分だけ計算量が減
り、処理時間を短縮できる。しかしながら、２進数表現
を利用した場合のべき乗剰余算の計算量はビットサイズ
（鍵長）の３乗に比例し、計算のオーダーが大きく異な
ることを勘案すると、この場合の処理時間の短縮効果は
十分でない。
ニットを用意した場合、単純に鍵長を変えてべき乗剰余
算を実行すると、べき指数が短くなる分だけ計算量が減
り、処理時間を短縮できる。しかしながら、２進数表現
を利用した場合のべき乗剰余算の計算量はビットサイズ
（鍵長）の３乗に比例し、計算のオーダーが大きく異な
ることを勘案すると、この場合の処理時間の短縮効果は
十分でない。
【００１４】また、演算ユニットのワードサイズが３２
ビットの場合、ＲＳＡ(Rivest-Shamir-Adleman)のよう
な公開鍵暗号処理において鍵長２０４８ビットに対応す
るためには６５個の基底要素が必要になる。最大の鍵長
に対応した基底要素数を用意する方法では、例えば鍵長
５１２ビットのべき乗剰余演算についても６５個の基底
要素を使って計算することになり、効率的でない。
ビットの場合、ＲＳＡ(Rivest-Shamir-Adleman)のよう
な公開鍵暗号処理において鍵長２０４８ビットに対応す
るためには６５個の基底要素が必要になる。最大の鍵長
に対応した基底要素数を用意する方法では、例えば鍵長
５１２ビットのべき乗剰余演算についても６５個の基底
要素を使って計算することになり、効率的でない。
【００１５】しかしながら、従来、異なる鍵長に対応し
て効率的に処理を行える演算装置の構成は提供されてい
ない。
て効率的に処理を行える演算装置の構成は提供されてい
ない。
【００１６】本発明はこのような事情を考慮してなされ
たものであり、ハードウェア実装における影響が少な
く、かつ鍵長に応じて処理時間の縮小効果が高い剰余系
表現を利用した演算装置を提供することを目的とする。
たものであり、ハードウェア実装における影響が少な
く、かつ鍵長に応じて処理時間の縮小効果が高い剰余系
表現を利用した演算装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に本発明は次のように構成されている。
に本発明は次のように構成されている。
【００１８】本発明の請求項１に係る剰余系表現を利用
した演算装置は、法ｐを含むデータを入力し、互いに素
なｎ個の整数の組Ａ＝｛a1,a2,...,an｝を基底とする剰
余系表現により前記法ｐに対する剰余付きでの整数演算
を実行する演算装置において、前記基底の要素数ｎが異
なる複数の基底毎の基底パラメータを記憶する基底パラ
メータ記憶手段と、前記入力された法ｐのサイズに応じ
て、演算装置内で処理に利用する基底を選択する基底選
択手段と、前記基底選択手段により選択された基底に該
当する基底パラメータを前記記憶手段から読み出し、該
基底パラメータに基づいて基底要素毎の演算を行う複数
の演算ユニットと、具備することを特徴とする剰余系表
現を利用した演算装置である。
した演算装置は、法ｐを含むデータを入力し、互いに素
なｎ個の整数の組Ａ＝｛a1,a2,...,an｝を基底とする剰
余系表現により前記法ｐに対する剰余付きでの整数演算
を実行する演算装置において、前記基底の要素数ｎが異
なる複数の基底毎の基底パラメータを記憶する基底パラ
メータ記憶手段と、前記入力された法ｐのサイズに応じ
て、演算装置内で処理に利用する基底を選択する基底選
択手段と、前記基底選択手段により選択された基底に該
当する基底パラメータを前記記憶手段から読み出し、該
基底パラメータに基づいて基底要素毎の演算を行う複数
の演算ユニットと、具備することを特徴とする剰余系表
現を利用した演算装置である。
【００１９】本発明の請求項５に係る演算方法は、互い
に素なｎ個の整数の組Ａ＝｛a1,a2,...,an｝を基底とす
る剰余系表現により法ｐに対する剰余付きでの整数演算
を実行する演算方法において、前記基底の要素数ｎが異
なる複数の基底毎の基底パラメータを基底パラメータ記
憶手段に記憶させておき、法ｐを含むデータを入力し、
該入力された法ｐのサイズに応じて、演算装置内で処理
に利用する基底を選択し、前記選択された基底に該当す
る基底パラメータを前記基底パラメータ記憶手段から読
み出し、該読み出された基底パラメータに基づいて、基
底要素毎の演算を複数の演算ユニットにより実行するこ
とを特徴とする剰余系表現を利用した演算方法である。
に素なｎ個の整数の組Ａ＝｛a1,a2,...,an｝を基底とす
る剰余系表現により法ｐに対する剰余付きでの整数演算
を実行する演算方法において、前記基底の要素数ｎが異
なる複数の基底毎の基底パラメータを基底パラメータ記
憶手段に記憶させておき、法ｐを含むデータを入力し、
該入力された法ｐのサイズに応じて、演算装置内で処理
に利用する基底を選択し、前記選択された基底に該当す
る基底パラメータを前記基底パラメータ記憶手段から読
み出し、該読み出された基底パラメータに基づいて、基
底要素毎の演算を複数の演算ユニットにより実行するこ
とを特徴とする剰余系表現を利用した演算方法である。
【００２０】本発明の請求項９に係るプログラムは、互
いに素なｎ個の整数の組Ａ＝｛a1,a 2,...,an｝を基底と
する剰余系表現により法ｐに対する整数演算を行う機能
をコンピュータに実現させるためのプログラムにおい
て、前記基底の要素数ｎが異なる複数の基底毎の基底パ
ラメータを基底パラメータ記憶手段に記憶させる機能
と、法ｐを含むデータを入力する機能と、該入力された
法ｐのサイズに応じて、演算装置内で処理に利用する基
底を基底選択器に選択させる機能と、該選択された基底
に該当する基底パラメータを前記基底パラメータ記憶手
段から読み出す機能と、該読み出された基底パラメータ
に基づいて、基底要素毎の演算を複数の演算ユニットに
実行させる機能と、を具備することを特徴とするプログ
ラムである。
いに素なｎ個の整数の組Ａ＝｛a1,a 2,...,an｝を基底と
する剰余系表現により法ｐに対する整数演算を行う機能
をコンピュータに実現させるためのプログラムにおい
て、前記基底の要素数ｎが異なる複数の基底毎の基底パ
ラメータを基底パラメータ記憶手段に記憶させる機能
と、法ｐを含むデータを入力する機能と、該入力された
法ｐのサイズに応じて、演算装置内で処理に利用する基
底を基底選択器に選択させる機能と、該選択された基底
に該当する基底パラメータを前記基底パラメータ記憶手
段から読み出す機能と、該読み出された基底パラメータ
に基づいて、基底要素毎の演算を複数の演算ユニットに
実行させる機能と、を具備することを特徴とするプログ
ラムである。
【００２１】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【００２２】図１は、本発明の剰余系表現を利用した演
算装置の一実施形態に係るＲＮＳモンゴメリ乗算器のハ
ードウェア構成を示す回路図である。
算装置の一実施形態に係るＲＮＳモンゴメリ乗算器のハ
ードウェア構成を示す回路図である。
【００２３】剰余演算機能付き積和回路１０１、ＲＡＭ
１２１、ＲＯＭ１３１は１つの演算ユニットを構成し、
同様の構成の演算ユニットがｎ個並列に並ぶ構成になっ
ている。各演算ユニットの積和回路１０１は、対応する
基底要素についてｗビットの演算を行うよう構成されて
おり、各演算ユニットはｗビットのバスによって相互に
接続されている。補正計算器１１０は、ＲＮＳモンゴメ
リ乗算の内部で必要となる基底変換処理における補正項
の計算に必要なユニットである。
１２１、ＲＯＭ１３１は１つの演算ユニットを構成し、
同様の構成の演算ユニットがｎ個並列に並ぶ構成になっ
ている。各演算ユニットの積和回路１０１は、対応する
基底要素についてｗビットの演算を行うよう構成されて
おり、各演算ユニットはｗビットのバスによって相互に
接続されている。補正計算器１１０は、ＲＮＳモンゴメ
リ乗算の内部で必要となる基底変換処理における補正項
の計算に必要なユニットである。
【００２４】一つの積和回路１０１は、ＲＡＭ１２１お
よびＲＯＭ１３１からのデータを入力し、補正計算器１
１０からの制御を受けて剰余演算部を行い、その計算結
果をｗビットのバスを介してＲＡＭ１２１に送る。
よびＲＯＭ１３１からのデータを入力し、補正計算器１
１０からの制御を受けて剰余演算部を行い、その計算結
果をｗビットのバスを介してＲＡＭ１２１に送る。
【００２５】このような構成に加え、本実施形態の装置
は、Ｉ／Ｏ部１０に接続され、該Ｉ／Ｏ部１０から法ｐ
の値を入力し、この法ｐのサイズに応じて、演算装置内
で処理に利用する基底を選択する基底選択器２０が付加
されている。また、基底の要素数ｎが異なる複数の基底
毎の基底パラメータをＲＯＭ１３１が記憶保持してお
り、個々の演算ユニットは、基底選択器２０により選択
された基底に対応する基底パラメータに基づいて動作す
るように構成されている。
は、Ｉ／Ｏ部１０に接続され、該Ｉ／Ｏ部１０から法ｐ
の値を入力し、この法ｐのサイズに応じて、演算装置内
で処理に利用する基底を選択する基底選択器２０が付加
されている。また、基底の要素数ｎが異なる複数の基底
毎の基底パラメータをＲＯＭ１３１が記憶保持してお
り、個々の演算ユニットは、基底選択器２０により選択
された基底に対応する基底パラメータに基づいて動作す
るように構成されている。
【００２６】図２は、ＲＯＭに記憶保持される基底パラ
メータを示す図である。例えば本例では、異なる基底に
該当する基底パラメータを選択可能となっており、ＲＯ
Ｍ１３１内のアドレス１に基底１パラメータ、アドレス
２に基底２パラメータ、…という具合に各基底パラメー
タが配置されている。これら基底パラメータは、それぞ
れ、基底数ｎ１，基底数ｎ２，…という具合に基底数が
異なる。基底選択器２０は、選択した基底に該当する基
底パラメータのＲＯＭ１３１内におけるアドレス１〜４
のいずれかを出力する。
メータを示す図である。例えば本例では、異なる基底に
該当する基底パラメータを選択可能となっており、ＲＯ
Ｍ１３１内のアドレス１に基底１パラメータ、アドレス
２に基底２パラメータ、…という具合に各基底パラメー
タが配置されている。これら基底パラメータは、それぞ
れ、基底数ｎ１，基底数ｎ２，…という具合に基底数が
異なる。基底選択器２０は、選択した基底に該当する基
底パラメータのＲＯＭ１３１内におけるアドレス１〜４
のいずれかを出力する。
【００２７】基底選択器２０における基底の選択基準
は、基底要素の積の値が法ｐよりも大きい基底の中で最
も積の値が小さい基底、つまり最小の基底数を選択する
こととする。そして本実施形態では、演算ユニット数の
倍数となる基底数に対応した複数の基底パラメータをＲ
ＯＭ１３１に格納しておき、いずれかの基底パラメータ
を、入力された鍵長（法サイズＬｐ）に応じて選択的に
使用する。
は、基底要素の積の値が法ｐよりも大きい基底の中で最
も積の値が小さい基底、つまり最小の基底数を選択する
こととする。そして本実施形態では、演算ユニット数の
倍数となる基底数に対応した複数の基底パラメータをＲ
ＯＭ１３１に格納しておき、いずれかの基底パラメータ
を、入力された鍵長（法サイズＬｐ）に応じて選択的に
使用する。
【００２８】図３は、このような基底パラメータの選択
のアルゴリズムの一例を説明するためのフローチャート
である。
のアルゴリズムの一例を説明するためのフローチャート
である。
【００２９】まず、例えばべき乗剰余計算（ｙ←ｘｅ
ｍｏｄ ｐ）のパラメータとして法ｐを入力する（ステ
ップＳ１）。
ｍｏｄ ｐ）のパラメータとして法ｐを入力する（ステ
ップＳ１）。
【００３０】次に、入力された法サイズＬｐ（ビット）
と、既知である演算ユニットのワードサイズｗ（ビッ
ト）及び演算ユニット数ｕの値とに基づいて次式を満た
す整数ｉを求める（ステップＳ２）。
と、既知である演算ユニットのワードサイズｗ（ビッ
ト）及び演算ユニット数ｕの値とに基づいて次式を満た
す整数ｉを求める（ステップＳ２）。
【００３１】
【数１】
【００３２】次に、ＲＯＭ１３１に記憶されている基底
パラメータの基底数のうち、ｎ≧ｉを満たす最小の基底
数ｎを選択する（ステップＳ３）。そして、選択された
最小の基底数ｎに対応する基底パラメータを選択する。
具体的には、基底選択器２０が、選択した基底パラメー
タのＲＯＭ１３１内のアドレスを出力する（ステップＳ
４）。
パラメータの基底数のうち、ｎ≧ｉを満たす最小の基底
数ｎを選択する（ステップＳ３）。そして、選択された
最小の基底数ｎに対応する基底パラメータを選択する。
具体的には、基底選択器２０が、選択した基底パラメー
タのＲＯＭ１３１内のアドレスを出力する（ステップＳ
４）。
【００３３】例えば、演算ユニット数が１１である場
合、選択可能な基底数は｛11,22,33,44,55,66,...｝な
どである。
合、選択可能な基底数は｛11,22,33,44,55,66,...｝な
どである。
【００３４】したがって、現実的なハードウェアへの実
装において、例えば図５（ａ）に示すように、法サイズ
が６７２ビット（ｂｉｔ）以下なら基底数を２２とし、
６７２ビットより大きく１０２４ビット以下で基底数を
３３とし、１０２４ビットより大きく２０８０ビット以
下で基底数を６６とするような、異なる鍵長（法サイ
ズ）に対応した効率的な処理を実現できる。
装において、例えば図５（ａ）に示すように、法サイズ
が６７２ビット（ｂｉｔ）以下なら基底数を２２とし、
６７２ビットより大きく１０２４ビット以下で基底数を
３３とし、１０２４ビットより大きく２０８０ビット以
下で基底数を６６とするような、異なる鍵長（法サイ
ズ）に対応した効率的な処理を実現できる。
【００３５】この例のように法の倍数の基底の一部だけ
を登録しておくことでも良い。また、例示した表のよう
に法サイズの上限と対応する基底サイズのテーブルを利
用して基底選択器を構成してもよい。
を登録しておくことでも良い。また、例示した表のよう
に法サイズの上限と対応する基底サイズのテーブルを利
用して基底選択器を構成してもよい。
【００３６】本発明に係る演算装置の他の実施形態とし
ては、鍵長で決定される最小の基底数以上の値であっ
て、かつ、基底数を、演算ユニット数を１〜最大数まで
の個々の倍数とした中の最小の値とするように装置構成
する。このような基底数に対応した複数の基底パラメー
タをＲＯＭ１３１に格納しておき、これらの基底パラメ
ータを基底選択器２０が鍵長に応じて選択する。
ては、鍵長で決定される最小の基底数以上の値であっ
て、かつ、基底数を、演算ユニット数を１〜最大数まで
の個々の倍数とした中の最小の値とするように装置構成
する。このような基底数に対応した複数の基底パラメー
タをＲＯＭ１３１に格納しておき、これらの基底パラメ
ータを基底選択器２０が鍵長に応じて選択する。
【００３７】図４は、このような基底パラメータの選択
のアルゴリズムの一例を説明するためのフローチャート
である。
のアルゴリズムの一例を説明するためのフローチャート
である。
【００３８】まず、例えばべき乗剰余計算（ｙ←ｘｅ
ｍｏｄ ｐ）のパラメータとして法ｐを入力する（ステ
ップＳ１）。
ｍｏｄ ｐ）のパラメータとして法ｐを入力する（ステ
ップＳ１）。
【００３９】次に、基底数を示す変数ｎ＿Ｆを最大値
（無限大）に、変数ｊを（演算ユニット数）ｕ―（最大
停止ユニット数）δに初期設定する（ステップＳ２）。
（無限大）に、変数ｊを（演算ユニット数）ｕ―（最大
停止ユニット数）δに初期設定する（ステップＳ２）。
【００４０】次に、変数ｊが演算ユニット数ｕを超過し
たか否か（ｊ＞ｕ）を判定し、超過した場合は後述する
ステップＳ９に移行する（ステップＳ３）。
たか否か（ｊ＞ｕ）を判定し、超過した場合は後述する
ステップＳ９に移行する（ステップＳ３）。
【００４１】変数ｊが演算ユニット数ｕを超過しない場
合、入力された法サイズＬｐと、既知である演算ユニッ
トのワードサイズｗ及び演算ユニット数ｕの値とに基づ
いて次式を満たす整数ｉを求める（ステップＳ４）。
合、入力された法サイズＬｐと、既知である演算ユニッ
トのワードサイズｗ及び演算ユニット数ｕの値とに基づ
いて次式を満たす整数ｉを求める（ステップＳ４）。
【００４２】
【数２】
【００４３】次に、ＲＯＭ１３１に記憶されている基底
パラメータの基底数のうち、ｎ≧ｉを満たす最小の基底
数ｎを選択する（ステップＳ５）。
パラメータの基底数のうち、ｎ≧ｉを満たす最小の基底
数ｎを選択する（ステップＳ５）。
【００４４】次に、基底数を示す変数ｎ＿Ｆがステップ
Ｓ５において選択された基底数ｎよりも大きいか否かを
判定する（ステップＳ６）。
Ｓ５において選択された基底数ｎよりも大きいか否かを
判定する（ステップＳ６）。
【００４５】ステップＳ６においてＹＥＳの場合は、ス
テップＳ８においてｊを＋１ほどインクリメントしてス
テップＳ３に戻る。一方、ステップＳ６においてＮＯの
場合は、ステップＳ７において基底数を示す変数ｎ＿Ｆ
を基底数ｎで更新したのち、ステップＳ８においてｊを
＋１ほどインクリメントしてステップＳ３に戻る。
テップＳ８においてｊを＋１ほどインクリメントしてス
テップＳ３に戻る。一方、ステップＳ６においてＮＯの
場合は、ステップＳ７において基底数を示す変数ｎ＿Ｆ
を基底数ｎで更新したのち、ステップＳ８においてｊを
＋１ほどインクリメントしてステップＳ３に戻る。
【００４６】ステップＳ９においては、基底数ｎ＿Ｆに
対応する基底パラメータのＲＯＭ１３１内のアドレスが
出力される。例えば、演算ユニット数が１１であり、最
大停止ユニット数δ＝２の場合、選択可能な基底数は
｛9,10,11,18,20,22,27,30,33,36,40,44,45,50,55,54,6
0,66,...｝などである。
対応する基底パラメータのＲＯＭ１３１内のアドレスが
出力される。例えば、演算ユニット数が１１であり、最
大停止ユニット数δ＝２の場合、選択可能な基底数は
｛9,10,11,18,20,22,27,30,33,36,40,44,45,50,55,54,6
0,66,...｝などである。
【００４７】したがって、現実的なハードウェアへの実
装において、例えば図５（ｂ）に示すように、法サイズ
が５４４ビットまでなら基底数を１８とし、この場合、
演算ユニット数１１のうち、９つのユニットを２回使用
することとし、法サイズが５４４ビットより大きく８３
２ビット以下で基底数を２７とし、この場合、演算ユニ
ット数１１のうち、９つのユニットを３回使用すること
とし、法サイズが８３２ビットより大きく１０２４ビッ
トまでなら基底数を３３とし、この場合、演算ユニット
数１１のうちすべてのユニットを３回使用することと
し、法サイズが１０２４ビットより大きく１５６８ビッ
ト以下なら基底数を５０とし、この場合、演算ユニット
数１１のうち、１０個のユニットを５回使用することと
し、法サイズが１５６８ビットより大きく２０８０ビッ
ト以下なら基底数を６６とし、この場合、演算ユニット
数１１のうち、すべてのユニットを６回使用する、とい
った異なる鍵長（法サイズ）に対応した効率的な処理を
実現できる。
装において、例えば図５（ｂ）に示すように、法サイズ
が５４４ビットまでなら基底数を１８とし、この場合、
演算ユニット数１１のうち、９つのユニットを２回使用
することとし、法サイズが５４４ビットより大きく８３
２ビット以下で基底数を２７とし、この場合、演算ユニ
ット数１１のうち、９つのユニットを３回使用すること
とし、法サイズが８３２ビットより大きく１０２４ビッ
トまでなら基底数を３３とし、この場合、演算ユニット
数１１のうちすべてのユニットを３回使用することと
し、法サイズが１０２４ビットより大きく１５６８ビッ
ト以下なら基底数を５０とし、この場合、演算ユニット
数１１のうち、１０個のユニットを５回使用することと
し、法サイズが１５６８ビットより大きく２０８０ビッ
ト以下なら基底数を６６とし、この場合、演算ユニット
数１１のうち、すべてのユニットを６回使用する、とい
った異なる鍵長（法サイズ）に対応した効率的な処理を
実現できる。
【００４８】この例のように法の倍数の基底の一部だけ
を登録しておくことでも良い。また、例示した表のよう
に法サイズの上限と対応する基底サイズのテーブルを利
用して基底選択器を構成してもよい。
を登録しておくことでも良い。また、例示した表のよう
に法サイズの上限と対応する基底サイズのテーブルを利
用して基底選択器を構成してもよい。
【００４９】以上説明したように、ＲＯＭ１３１に複数
の基底パラメータが備えられており、法サイズに応じて
適切な基底（基底パラメータ）を基底選択器２０が選択
するので、ハードウェア実装における影響が少なく、か
つ鍵長に応じて処理時間の縮小効果が高い剰余系表現を
利用したＲＮＳモンゴメリ乗算器を提供できる。
の基底パラメータが備えられており、法サイズに応じて
適切な基底（基底パラメータ）を基底選択器２０が選択
するので、ハードウェア実装における影響が少なく、か
つ鍵長に応じて処理時間の縮小効果が高い剰余系表現を
利用したＲＮＳモンゴメリ乗算器を提供できる。
【００５０】なお、鍵長に依存して決定される最適な基
底要素数に対応する演算ユニットだけを利用して処理を
行うように構成すれば、計算量がビットサイズの３乗に
比例する点で好ましいが、演算ユニットの制御回路が複
雑になるという欠点がある。具体的には、演算ユニット
数が少ない場合は、演算ユニットを繰り返し利用するこ
とで基底全体の処理を行うが、個々の演算ユニットの制
御に着目すると、あるタイミングでは動作させ、別のタ
イミングでは動作させないといった複雑な制御が必要と
なってしまう。
底要素数に対応する演算ユニットだけを利用して処理を
行うように構成すれば、計算量がビットサイズの３乗に
比例する点で好ましいが、演算ユニットの制御回路が複
雑になるという欠点がある。具体的には、演算ユニット
数が少ない場合は、演算ユニットを繰り返し利用するこ
とで基底全体の処理を行うが、個々の演算ユニットの制
御に着目すると、あるタイミングでは動作させ、別のタ
イミングでは動作させないといった複雑な制御が必要と
なってしまう。
【００５１】本発明は上述した実施形態に限定されず種
々変形して実施可能である。
々変形して実施可能である。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
ハードウェア実装における影響が少なく、かつ鍵長に応
じて処理時間の縮小効果が高い剰余系表現を利用した演
算装置を提供できる。
ハードウェア実装における影響が少なく、かつ鍵長に応
じて処理時間の縮小効果が高い剰余系表現を利用した演
算装置を提供できる。
【図１】本発明の剰余系表現を利用した演算装置の一実
施形態に係るＲＮＳモンゴメリ乗算器のハードウェア構
成を示す回路図
施形態に係るＲＮＳモンゴメリ乗算器のハードウェア構
成を示す回路図
【図２】ＲＯＭに記憶保持される基底パラメータを示す
図
図
【図３】基底パラメータの選択のアルゴリズムの一例を
説明するためのフローチャート
説明するためのフローチャート
【図４】基底パラメータの選択のアルゴリズムの他の例
を説明するためのフローチャート
を説明するためのフローチャート
【図５】法サイズの上限と選択される基底数のテーブル
による実現例を示す図
による実現例を示す図
１０…Ｉ／Ｏ部
２０…基底選択器
１０１…積和回路
１２１…ＲＡＭ
１３１…ＲＯＭ
１１０…補正計算器
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 7/52
G06F 7/72
G09C 1/00 650
Claims (9)
- 【請求項１】 法ｐを含むデータを入力し、互いに素な
ｎ個の整数の組Ａ＝｛a1,a2,...,an｝を基底とする剰余
系表現により前記法ｐに対する剰余付きでの整数演算を
実行する演算装置において、 前記基底の要素数ｎが異なる複数の基底毎の基底パラメ
ータを記憶する基底パラメータ記憶手段と、 前記入力された法ｐのサイズに応じて、演算装置内で処
理に利用する基底を選択する基底選択手段と、 前記基底選択手段により選択された基底に該当する基底
パラメータを前記記憶手段から読み出し、該基底パラメ
ータに基づいて基底要素毎の演算を行う複数の演算ユニ
ットと、 具備することを特徴とする剰余系表現を利用した演算装
置。 - 【請求項２】 前記基底パラメータ記憶手段に記憶され
る要素数ｎは、前記演算ユニット数ｕの倍数であること
を特徴とする請求項１に記載の剰余系表現を利用した演
算装置。 - 【請求項３】 前記基底パラメータ記憶手段に記憶され
る要素数ｎは、演算ユニット数をｕとし、停止させる演
算ユニット数の最大値に相当する小さな整数をδ（０≦
δ＜ｕ）とするとき、ｕ−δ，ｕ−δ＋１，…，ｕのそ
れぞれの倍数であることを特徴とする請求項１に記載の
剰余系表現を利用した演算装置。 - 【請求項４】 前記基底選択手段は、基底要素の積の値
が前記法ｐよりも大きい基底の中で最も積の値が小さい
基底を選択することを特徴とする請求項１乃至３のいず
れかに記載の剰余系表現を利用した演算装置。 - 【請求項５】 互いに素なｎ個の整数の組Ａ＝｛a1,
a2,...,an｝を基底とする剰余系表現により法ｐに対す
る剰余付きでの整数演算を実行する演算方法において、 前記基底の要素数ｎが異なる複数の基底毎の基底パラメ
ータを基底パラメータ記憶手段に記憶させておき、 法ｐを含むデータを入力し、 該入力された法ｐのサイズに応じて、演算装置内で処理
に利用する基底を選択し、 前記選択された基底に該当する基底パラメータを前記基
底パラメータ記憶手段から読み出し、 該読み出された基底パラメータに基づいて、基底要素毎
の演算を複数の演算ユニットにより実行することを特徴
とする剰余系表現を利用した演算方法。 - 【請求項６】 前記基底パラメータ記憶手段に記憶され
る要素数ｎは、前記演算ユニット数ｕの倍数であること
を特徴とする請求項５に記載の剰余系表現を利用した演
算方法。 - 【請求項７】 前記基底パラメータ記憶手段に記憶され
る要素数ｎは、演算ユニット数をｕとし、停止させる演
算ユニット数の最大値に相当する小さな整数をδ（０≦
δ＜ｕ）とするとき、ｕ−δ，ｕ−δ＋１，…，ｕのそ
れぞれの倍数であることを特徴とする請求項５に記載の
剰余系表現を利用した演算方法。 - 【請求項８】 前記基底の選択ステップは、基底要素の
積の値が前記法ｐよりも大きい基底の中で最も積の値が
小さい基底を選択することを特徴とする請求項５乃至７
のいずれかに記載の剰余系表現を利用した演算方法。 - 【請求項９】 互いに素なｎ個の整数の組Ａ＝｛a1,
a2,...,an｝を基底とする剰余系表現により法ｐに対す
る整数演算を行う機能をコンピュータに実現させるため
のプログラムにおいて、 前記基底の要素数ｎが異なる複数の基底毎の基底パラメ
ータを基底パラメータ記憶手段に記憶させる機能と、 法ｐを含むデータを入力する機能と、 該入力された法ｐのサイズに応じて、演算装置内で処理
に利用する基底を基底選択器に選択させる機能と、 該選択された基底に該当する基底パラメータを前記基底
パラメータ記憶手段から読み出す機能と、 該読み出された基底パラメータに基づいて、基底要素毎
の演算を複数の演算ユニットに実行させる機能と、を具
備することを特徴とするプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013564A JP3532860B2 (ja) | 2001-01-22 | 2001-01-22 | 剰余系表現を利用した演算装置及び方法及びプログラム |
| US10/051,280 US7010560B2 (en) | 2001-01-22 | 2002-01-22 | Modular arithmetic apparatus and method selecting a base in the residue number system |
| US11/221,906 US7363335B2 (en) | 2001-01-22 | 2005-09-09 | Modular arithmetic apparatus and method selecting a base in the residue number system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013564A JP3532860B2 (ja) | 2001-01-22 | 2001-01-22 | 剰余系表現を利用した演算装置及び方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002215385A JP2002215385A (ja) | 2002-08-02 |
| JP3532860B2 true JP3532860B2 (ja) | 2004-05-31 |
Family
ID=18880396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001013564A Expired - Fee Related JP3532860B2 (ja) | 2001-01-22 | 2001-01-22 | 剰余系表現を利用した演算装置及び方法及びプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7010560B2 (ja) |
| JP (1) | JP3532860B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187770B1 (en) * | 2002-07-16 | 2007-03-06 | Cisco Technology, Inc. | Method and apparatus for accelerating preliminary operations for cryptographic processing |
| US8352530B2 (en) * | 2008-12-08 | 2013-01-08 | International Business Machines Corporation | Residue calculation with built-in correction in a floating point unit positioned at different levels using correction values provided by multiplexer |
| US9081608B2 (en) * | 2012-05-19 | 2015-07-14 | Digital System Research Inc. | Residue number arithmetic logic unit |
| CN105450583B (zh) | 2014-07-03 | 2019-07-05 | 阿里巴巴集团控股有限公司 | 一种信息认证的方法及装置 |
| CN105446992A (zh) | 2014-07-08 | 2016-03-30 | 阿里巴巴集团控股有限公司 | 建立商品对象回收信息数据库、确定价值信息方法及装置 |
| CN105335394B (zh) * | 2014-07-14 | 2019-08-13 | 阿里巴巴集团控股有限公司 | 一种基于数据库的数据控制方法及系统 |
| CN105450411B (zh) | 2014-08-14 | 2019-01-08 | 阿里巴巴集团控股有限公司 | 利用卡片特征进行身份验证的方法、装置及系统 |
| CN105719183A (zh) | 2014-12-03 | 2016-06-29 | 阿里巴巴集团控股有限公司 | 定向转账方法及其装置 |
| CN105869043A (zh) | 2015-01-19 | 2016-08-17 | 阿里巴巴集团控股有限公司 | 分散热点的数据库账户转入、转出的记账方法及装置 |
| CN105989467A (zh) | 2015-02-03 | 2016-10-05 | 阿里巴巴集团控股有限公司 | 无线支付方法与装置及交通工具乘坐费检验方法与系统 |
| CN106570009B (zh) | 2015-10-09 | 2020-07-28 | 阿里巴巴集团控股有限公司 | 导航类目更新方法及装置 |
| CN108734371A (zh) | 2018-02-12 | 2018-11-02 | 阿里巴巴集团控股有限公司 | 一种针对风控指令的处理方法、装置及设备 |
| CN108632348B (zh) | 2018-03-19 | 2020-02-18 | 阿里巴巴集团控股有限公司 | 一种业务校验方法和装置 |
| US10387122B1 (en) | 2018-05-04 | 2019-08-20 | Olsen Ip Reserve, Llc | Residue number matrix multiplier |
| US10992314B2 (en) | 2019-01-21 | 2021-04-27 | Olsen Ip Reserve, Llc | Residue number systems and methods for arithmetic error detection and correction |
| CN116561051B (zh) * | 2023-04-10 | 2024-02-02 | 中科驭数（北京）科技有限公司 | 一种硬件加速卡和异构计算系统 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602704A (en) * | 1967-08-22 | 1971-08-31 | Akushsky Izrail | Apparatus for correcting errors in a residue code system |
| JPS54144148A (en) * | 1978-05-01 | 1979-11-10 | Aisuke Katayama | Exponential conversion type high speed multiplying system |
| US4596390A (en) * | 1983-01-19 | 1986-06-24 | Studley Fred M | Control cartridge selection device |
| US4593376A (en) * | 1983-04-21 | 1986-06-03 | Volk Larry N | System for vending program cartridges which have circuitry for inhibiting program usage after preset time interval expires |
| US4516777A (en) * | 1983-11-21 | 1985-05-14 | Nikora Robert J | Mobile self-contained video game system with instantaneously selectable game cartridges |
| CA1284225C (en) * | 1986-07-23 | 1991-05-14 | Katsuya Nakagawa | Game software service system |
| AU2366588A (en) * | 1987-10-12 | 1989-04-13 | Sony Corporation | Method and apparatus for encoding and decoding data in residue number system |
| FR2622713A1 (fr) * | 1987-10-30 | 1989-05-05 | Thomson Csf | Circuit de calcul utilisant une arithmetique residuelle |
| US5077793A (en) * | 1989-09-29 | 1991-12-31 | The Boeing Company | Residue number encryption and decryption system |
| ES2039145B1 (es) * | 1991-08-01 | 1994-03-16 | Sega Sa | Sistema de conmutacion y control de cuatro placas de video-juegos |
| DE4222110C2 (de) * | 1992-07-06 | 1998-08-27 | Nsm Ag | Programmgesteuertes Unterhaltungs- und Spielgerät |
| DE4331258A1 (de) * | 1993-09-15 | 1995-03-23 | Nsm Ag | Programmgesteuertes Unterhaltungs- und Spielgerät |
| US5655961A (en) * | 1994-10-12 | 1997-08-12 | Acres Gaming, Inc. | Method for operating networked gaming devices |
| US5623423A (en) * | 1994-12-12 | 1997-04-22 | Univ. Of Texas | Apparatus and method for video decoding |
| US5802544A (en) * | 1995-06-07 | 1998-09-01 | International Business Machines Corporation | Addressing multiple removable memory modules by remapping slot addresses |
| US6110041A (en) * | 1996-12-30 | 2000-08-29 | Walker Digital, Llc | Method and system for adapting gaming devices to playing preferences |
| US6645068B1 (en) * | 1996-11-14 | 2003-11-11 | Arcade Planet, Inc. | Profile-driven network gaming and prize redemption system |
| US6148034A (en) * | 1996-12-05 | 2000-11-14 | Linden Technology Limited | Apparatus and method for determining video encoding motion compensation vectors |
| FR2761550B1 (fr) * | 1997-03-28 | 1999-06-25 | France Telecom | Filtre numerique pour retards fractionnaires |
| US6511377B1 (en) * | 1997-08-07 | 2003-01-28 | Casino Data Systems | Cashless gaming system: apparatus and method |
| JP4092735B2 (ja) * | 1997-12-10 | 2008-05-28 | セイコーエプソン株式会社 | 情報処理システム及び暗号／復号システム |
| US6366940B1 (en) * | 1998-03-02 | 2002-04-02 | Matsushita Electric Industrial Co., Ltd. | High-speed modular multiplication apparatus achieved in small circuit |
| US6240436B1 (en) * | 1998-03-30 | 2001-05-29 | Rainbow Technologies, Inc. | High speed montgomery value calculation |
| DE69828150T2 (de) * | 1998-03-30 | 2005-12-15 | Rainbow Technologies Inc., Irvine | Vom Rechenaufwand her effizientes modulares Multiplikationsverfahren und Gerät |
| JP2000135377A (ja) * | 1998-10-30 | 2000-05-16 | Namco Ltd | ゲームシステム及び情報記憶媒体 |
| FR2785406B1 (fr) * | 1998-10-30 | 2004-09-10 | Thomson Marconi Sonar Sas | Memoire a acces vectoriel |
| US20030195031A1 (en) * | 1999-09-22 | 2003-10-16 | Anchor Gaming | Method and device implementing a player configurable gaming machine |
| US6662201B1 (en) * | 1999-11-01 | 2003-12-09 | Kabushiki Kaisha Toshiba | Modular arithmetic apparatus and method having high-speed base conversion function |
| JP4215922B2 (ja) * | 2000-01-27 | 2009-01-28 | 任天堂株式会社 | ゲーム装置および記憶媒体 |
| JP4020567B2 (ja) * | 2000-05-15 | 2007-12-12 | 株式会社コナミデジタルエンタテインメント | ゲーム機およびそのゲーム環境設定ネットワークシステム |
| US7699699B2 (en) * | 2000-06-23 | 2010-04-20 | Igt | Gaming device having multiple selectable display interfaces based on player's wagers |
| US6960136B2 (en) * | 2000-10-04 | 2005-11-01 | Wms Gaming Inc. | Gaming machine with visual and audio indicia changed over time |
| US6605003B2 (en) * | 2001-07-05 | 2003-08-12 | Midway Amusement Games Llc | Game rotation system for multiple game amusement game systems |
| US7338372B2 (en) * | 2001-09-28 | 2008-03-04 | Bally Gaming International, Inc. | Reconfigurable gaming machine |
| US7909699B2 (en) * | 2002-06-27 | 2011-03-22 | Igt | Scan based configuration control in a gaming environment |
| US20040110566A1 (en) * | 2002-07-18 | 2004-06-10 | Schneider Steven H. | Video game jukebox |
-
2001
- 2001-01-22 JP JP2001013564A patent/JP3532860B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-22 US US10/051,280 patent/US7010560B2/en not_active Expired - Fee Related
-
2005
- 2005-09-09 US US11/221,906 patent/US7363335B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7363335B2 (en) | 2008-04-22 |
| US7010560B2 (en) | 2006-03-07 |
| US20060010190A1 (en) | 2006-01-12 |
| US20020099749A1 (en) | 2002-07-25 |
| JP2002215385A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7363335B2 (en) | Modular arithmetic apparatus and method selecting a base in the residue number system | |
| EP0801345B1 (en) | Circuit for modulo multiplication and exponentiation arithmetic | |
| US7904498B2 (en) | Modular multiplication processing apparatus | |
| EP0917047B1 (en) | Apparatus for modular inversion for information security | |
| US5261001A (en) | Microcircuit for the implementation of RSA algorithm and ordinary and modular arithmetic, in particular exponentiation, with large operands | |
| EP2350811A1 (en) | Method and apparatus for modulus reduction | |
| Gutub et al. | Scalable VLSI architecture for GF (p) Montgomery modular inverse computation | |
| JP2004227344A (ja) | 乗算器及び暗号回路 | |
| JP2004258141A (ja) | モンゴメリ乗算剰余の多倍長演算のための演算装置 | |
| US6662201B1 (en) | Modular arithmetic apparatus and method having high-speed base conversion function | |
| JP2001051832A (ja) | 乗算剰余演算方法および乗算剰余回路 | |
| JP2001034167A (ja) | 演算装置及び暗号処理装置 | |
| KR100670780B1 (ko) | 유한체 ＧＦ（２＾ｍ）에서의 하이브리드 곱셈 연산 장치및 연산 방법 | |
| CN115270155A (zh) | 一种获取大数拓展最大公约数的方法及硬件架构 | |
| JP4202701B2 (ja) | 多項式剰余系演算装置、方法及びプログラム | |
| JP2003131569A (ja) | 二乗剰余演算回路、二乗剰余演算方法及びプログラム | |
| JP3332270B2 (ja) | べき乗演算装置 | |
| JP3136709B2 (ja) | べき積演算装置 | |
| JP2003084667A (ja) | 同一基底に対する複数の冪乗剰余演算を行う方法と装置並びにプログラム | |
| Shirase et al. | An architecture for elliptic curve cryptograph computation | |
| JP3742293B2 (ja) | 剰余演算装置 | |
| Kim et al. | AOP arithmetic architectures over GF (2m) | |
| JP2002236581A (ja) | 演算回路、演算方法、及びプログラム記録媒体 | |
| JP2020140120A (ja) | 演算処理方法、演算処理装置、及び半導体装置 | |
| JP4080754B2 (ja) | 剰余演算装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |