JP3517765B2 - Ｒｆ電力増幅回路および移動体通信端末装置 - Google Patents
Ｒｆ電力増幅回路および移動体通信端末装置Info
- Publication number
- JP3517765B2 JP3517765B2 JP21712596A JP21712596A JP3517765B2 JP 3517765 B2 JP3517765 B2 JP 3517765B2 JP 21712596 A JP21712596 A JP 21712596A JP 21712596 A JP21712596 A JP 21712596A JP 3517765 B2 JP3517765 B2 JP 3517765B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- comparison
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信用のＲＦ
電力増幅回路、さらにはＧａＡｓ・ＭＥＳＦＥＴ（Ｍｅ
ｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｅｒ Ｆｉｌｄ Ｅｆ
ｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）やＧａＡｓ・ＨＥＭＴ
（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔ
ｒａｎｓｉｓｔｏｒ）等のＦＥＴを使用するＲＦ電力増
幅回路に適用して有効な技術に関するものであって、た
とえばＰＤＣ（パーソナル・デジタメ・セルラ）やＰＨ
Ｓ（パーソナル・ハンディフォン・システム）などの移
動体通信端末装置に利用して有効な技術に関するもので
ある。
電力増幅回路、さらにはＧａＡｓ・ＭＥＳＦＥＴ（Ｍｅ
ｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｅｒ Ｆｉｌｄ Ｅｆ
ｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）やＧａＡｓ・ＨＥＭＴ
（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔ
ｒａｎｓｉｓｔｏｒ）等のＦＥＴを使用するＲＦ電力増
幅回路に適用して有効な技術に関するものであって、た
とえばＰＤＣ（パーソナル・デジタメ・セルラ）やＰＨ
Ｓ（パーソナル・ハンディフォン・システム）などの移
動体通信端末装置に利用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】ＰＤＣやＰＨＳなどの移動体通信端末装
置では、１ＧＨｚ以上のマイクロ波領域の無線信号を送
信するために、従来のシリコン・バイポーラ・トランジ
スタよりも動作速度の速いＧａＡｓ・ＭＥＳＦＥＴを採
用したＲＦ増幅電力増幅回路が使用される。
置では、１ＧＨｚ以上のマイクロ波領域の無線信号を送
信するために、従来のシリコン・バイポーラ・トランジ
スタよりも動作速度の速いＧａＡｓ・ＭＥＳＦＥＴを採
用したＲＦ増幅電力増幅回路が使用される。
【０００３】この種の移動体通信端末装置では、所定の
通信機能を確保する必要上、０．１６〜１．４Ｗの比較
的大きな送信電力を要求される一方で、その携帯性を高
める必要から、小型軽量と電池での長時間動作が要求さ
れる。このような要求に応えるためには、無調整化、単
一電源動作、低消費電力化が不可欠となる。
通信機能を確保する必要上、０．１６〜１．４Ｗの比較
的大きな送信電力を要求される一方で、その携帯性を高
める必要から、小型軽量と電池での長時間動作が要求さ
れる。このような要求に応えるためには、無調整化、単
一電源動作、低消費電力化が不可欠となる。
【０００４】低消費電力化のためには、たとえば３Ｖと
いった低電圧電源でも効率良く動作できるＲＦ電力増幅
回路が必要となる。マイクロ波領域の無線信号を低電圧
電源で効率良く電力増幅するためには、シリコン半導体
を用いたバイポーラ・トランジスタでは素子特性上無理
があり、したがって、この場合の増幅素子としては、Ｆ
ＥＴ、とくにＧａＡｓ半導体を用いたＭＥＳＦＥＴ（Ｍ
ＭＩＣ）が採用されている。
いった低電圧電源でも効率良く動作できるＲＦ電力増幅
回路が必要となる。マイクロ波領域の無線信号を低電圧
電源で効率良く電力増幅するためには、シリコン半導体
を用いたバイポーラ・トランジスタでは素子特性上無理
があり、したがって、この場合の増幅素子としては、Ｆ
ＥＴ、とくにＧａＡｓ半導体を用いたＭＥＳＦＥＴ（Ｍ
ＭＩＣ）が採用されている。
【０００５】なお、移動体通信端末装置については、た
とえば日経ＢＰ社刊行「日経エレクトロニクス １９９
０年４月１６日号（ｎｏ．４９７）」１２１ページ（自
動車・携帯電話）などに、その概要が記載されている。
とえば日経ＢＰ社刊行「日経エレクトロニクス １９９
０年４月１６日号（ｎｏ．４９７）」１２１ページ（自
動車・携帯電話）などに、その概要が記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【０００７】すなわち、従来のＲＦ電力増幅回路では、
増幅素子としてデプレッション型のＭＥＳＦＥＴをソー
ス接地で使用し、電源電圧とは逆極性の負電圧でゲート
バイアスをかけながら増幅動作させていた。このため、
バイアス用の負電圧電源が別に必要であった。負電圧
は、ＤＣ−ＣＤコンバータにより正電圧電源からつくり
出すことができる。しかし、このＤＣ−ＤＣコンバータ
は消費電力や実装面積の増大を招き、小型軽量と電池で
の長時間動作という要求に逆行する。したがって、小型
軽量と電池での長時間動のためには、単一電源動作がど
うしても必要となる。
増幅素子としてデプレッション型のＭＥＳＦＥＴをソー
ス接地で使用し、電源電圧とは逆極性の負電圧でゲート
バイアスをかけながら増幅動作させていた。このため、
バイアス用の負電圧電源が別に必要であった。負電圧
は、ＤＣ−ＣＤコンバータにより正電圧電源からつくり
出すことができる。しかし、このＤＣ−ＤＣコンバータ
は消費電力や実装面積の増大を招き、小型軽量と電池で
の長時間動作という要求に逆行する。したがって、小型
軽量と電池での長時間動のためには、単一電源動作がど
うしても必要となる。
【０００８】そこで、本発明者らは、エンハンスメント
型のＦＥＴを使用することで、ゲートバイアス用の負電
圧を不要にすることを検討した。ところが、この場合の
ゲートバイアス電圧は、０Ｖよりもわずかに高い正の電
圧に設定する必要があり、このような低電圧を正確かつ
安定に供給するためには、トリミング等の面倒な調整が
必要になることが判明した。
型のＦＥＴを使用することで、ゲートバイアス用の負電
圧を不要にすることを検討した。ところが、この場合の
ゲートバイアス電圧は、０Ｖよりもわずかに高い正の電
圧に設定する必要があり、このような低電圧を正確かつ
安定に供給するためには、トリミング等の面倒な調整が
必要になることが判明した。
【０００９】ＧａＡｓ・ＦＥＴは接合型ＦＥＴであっ
て、ゲート・ソース間がダイオード（ショットキー・ダ
イオード）でバイパスされている。このため、そのダイ
オードの順方向電圧（０．５Ｖ程度）以上の信号をゲー
ト・ソース間に印可することはできない。つまり、ダイ
オードの逆方向にゲート電圧が印加される負バイアスの
場合とは異なり、ダイオードの順方向にゲート電圧が印
加される正バイアスでは、そのゲート入力電圧範囲が非
常に狭くなってしまう。例えば、エンハンスメント型の
ＦＥＴのゲートしきい値電圧が０．１〜０．１５ボルト
とすると、設定すべきゲートバイアス電圧は０〜０．２
ボルトとなり、しきい値電圧等のＦＥＴの素子バラツキ
を考慮すると、このバイアス設定は非常に困難である。
このように、そのゲートバイアス電圧は、大きく見積っ
ても、０．１〜０．５Ｖ程度の極く狭い範囲内に収める
必要があるが、このような微小な電圧を精度良く安定に
与えることは、トリミング等の面倒な調整が必要とな
り、また温度特性等の影響も敏感に受けるようになるこ
とから、その実施はきわめて困難であった。
て、ゲート・ソース間がダイオード（ショットキー・ダ
イオード）でバイパスされている。このため、そのダイ
オードの順方向電圧（０．５Ｖ程度）以上の信号をゲー
ト・ソース間に印可することはできない。つまり、ダイ
オードの逆方向にゲート電圧が印加される負バイアスの
場合とは異なり、ダイオードの順方向にゲート電圧が印
加される正バイアスでは、そのゲート入力電圧範囲が非
常に狭くなってしまう。例えば、エンハンスメント型の
ＦＥＴのゲートしきい値電圧が０．１〜０．１５ボルト
とすると、設定すべきゲートバイアス電圧は０〜０．２
ボルトとなり、しきい値電圧等のＦＥＴの素子バラツキ
を考慮すると、このバイアス設定は非常に困難である。
このように、そのゲートバイアス電圧は、大きく見積っ
ても、０．１〜０．５Ｖ程度の極く狭い範囲内に収める
必要があるが、このような微小な電圧を精度良く安定に
与えることは、トリミング等の面倒な調整が必要とな
り、また温度特性等の影響も敏感に受けるようになるこ
とから、その実施はきわめて困難であった。
【００１０】バイアス電圧を無調整で供給する技術とし
ては、たとえばＩＥＥＥ Ｔｒａｎｓ． Ｃｉｒｃｕｉ
ｔ Ｔｈｅｏｒｙ，ｖｏｌ．ＣＴ−１２，ｐｐ．５８６
−５９０，Ｄｅｃ．１９６５に記載されているように、
シリコン・バイポーラ・トランジスタのコレクタ電圧／
電流特性を利用したバイアス回路が知られている。しか
し、そこで開示されているバイアス回路は、シリコン・
バイポーラ・トランジスタ固有の特性（コレクタ電圧／
電流特性やベース・エミッタ間電圧など）を利用したも
のであって、ＦＥＴには適用できないことが本発明者ら
によってあきらかにされた。
ては、たとえばＩＥＥＥ Ｔｒａｎｓ． Ｃｉｒｃｕｉ
ｔ Ｔｈｅｏｒｙ，ｖｏｌ．ＣＴ−１２，ｐｐ．５８６
−５９０，Ｄｅｃ．１９６５に記載されているように、
シリコン・バイポーラ・トランジスタのコレクタ電圧／
電流特性を利用したバイアス回路が知られている。しか
し、そこで開示されているバイアス回路は、シリコン・
バイポーラ・トランジスタ固有の特性（コレクタ電圧／
電流特性やベース・エミッタ間電圧など）を利用したも
のであって、ＦＥＴには適用できないことが本発明者ら
によってあきらかにされた。
【００１１】本発明の目的は、たとえば１ＧＨｚ以上の
マイクロ波領域での無線信号を用いる移動体通信端末装
置の小型軽量化と電池での長時間動作化に有効であると
ともに、トリミング等の面倒かつきわどい調整を必要す
ることなく、単一電源下での安定かつ効率的なＲＦ電力
増幅を可能にする、という技術を提供することにある。
マイクロ波領域での無線信号を用いる移動体通信端末装
置の小型軽量化と電池での長時間動作化に有効であると
ともに、トリミング等の面倒かつきわどい調整を必要す
ることなく、単一電源下での安定かつ効率的なＲＦ電力
増幅を可能にする、という技術を提供することにある。
【００１２】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１４】すなわち、ソース接地およびエンハンスメ
ント動作によりＲＦ電力増幅を行う接合型ＦＥＴに対
し、同一半導体チップ上に熱的な結合状態で形成された
同種のＦＥＴであって、チャネル長が略等しく、かつチ
ャネル幅の小さなＦＥＴと、このダミーＦＥＴのドレイ
ン電流と基準値の差分を増幅して電圧で出力する比較増
幅回路を設け、この比較増幅回路の出力電圧を上記ダミ
ーＦＥＴのゲートにバイアス電圧として与えることによ
り、上記ドレイン電流が上記基準値と等しくなるような
帰還制御を行う直流負帰還回路を形成し、この直流帰還
回路を形成する比較増幅回路の出力電圧を上記電力増幅
ＦＥＴのゲートにバイアス電圧として与える、というも
のである。
ント動作によりＲＦ電力増幅を行う接合型ＦＥＴに対
し、同一半導体チップ上に熱的な結合状態で形成された
同種のＦＥＴであって、チャネル長が略等しく、かつチ
ャネル幅の小さなＦＥＴと、このダミーＦＥＴのドレイ
ン電流と基準値の差分を増幅して電圧で出力する比較増
幅回路を設け、この比較増幅回路の出力電圧を上記ダミ
ーＦＥＴのゲートにバイアス電圧として与えることによ
り、上記ドレイン電流が上記基準値と等しくなるような
帰還制御を行う直流負帰還回路を形成し、この直流帰還
回路を形成する比較増幅回路の出力電圧を上記電力増幅
ＦＥＴのゲートにバイアス電圧として与える、というも
のである。
【００１５】上述した手段によれば、接合型ＦＥＴのゲ
ート入力電圧範囲が、ゲート・ソース間をバイパスして
いるダイオードの順方向電圧によって極く狭い範囲に制
約されていても、その範囲内にて安定かつ適正なバイア
ス電圧を、無調整でもって自己整合的に与えることがで
きる。
ート入力電圧範囲が、ゲート・ソース間をバイパスして
いるダイオードの順方向電圧によって極く狭い範囲に制
約されていても、その範囲内にて安定かつ適正なバイア
ス電圧を、無調整でもって自己整合的に与えることがで
きる。
【００１６】これにより、たとえば１ＧＨｚ以上のマイ
クロ波領域での無線信号を用いる移動体通信端末装置の
小型軽量化と電池での長時間動作化に有効であるととも
に、トリミング等の面倒かつきわどい調整を必要するこ
となく、単一電源下での安定かつ効率的なＲＦ電力増幅
を可能にする、という目的が達成される。
クロ波領域での無線信号を用いる移動体通信端末装置の
小型軽量化と電池での長時間動作化に有効であるととも
に、トリミング等の面倒かつきわどい調整を必要するこ
となく、単一電源下での安定かつ効率的なＲＦ電力増幅
を可能にする、という目的が達成される。
【００１７】
【発明の実施の形態】本発明に係る構成は、ソース接地
およびエンハンスメント動作によりＲＦ電力増幅を行う
第１の接合型ＦＥＴ（Ｊ１）と、この第１のＦＥＴ（Ｊ
１）に対して、同一半導体チップ上に熱的な結合状態で
形成された同種のＦＥＴであって、チャネル長が略等し
く、かつチャネル幅の小さな第２のＦＥＴ（Ｊｘ）と、
この第２のＦＥＴ（Ｊｘ）のドレイン電流と基準値の差
分を増幅して電圧で出力する比較増幅回路（１５）と、
この比較増幅回路（１５）の出力電圧（Ｖｏ）を上記第
２のＦＥＴ（Ｊｘ）のゲートにバイアス電圧として与え
ることにより、上記ドレイン電流が上記基準値と等しく
なるような帰還制御を行う直流負帰還回路（１６）とを
有するとともに、この直流負帰還回路（１６）を形成す
る上記比較増幅回路（１５）の出力電圧（Ｖｏ）を上記
第１のＦＥＴ（Ｊ１）のゲートにバイアス電圧として与
えようにしたものであり、これにより、接合型ＦＥＴの
ゲート入力電圧範囲が、ゲート・ソース間をバイパスし
ているダイオードの順方向電圧によって極く狭い範囲に
制約されていても、その範囲内にて安定かつ適正なバイ
アス電圧を、無調整でもって確実に与えることができる
という作用が得られる。
およびエンハンスメント動作によりＲＦ電力増幅を行う
第１の接合型ＦＥＴ（Ｊ１）と、この第１のＦＥＴ（Ｊ
１）に対して、同一半導体チップ上に熱的な結合状態で
形成された同種のＦＥＴであって、チャネル長が略等し
く、かつチャネル幅の小さな第２のＦＥＴ（Ｊｘ）と、
この第２のＦＥＴ（Ｊｘ）のドレイン電流と基準値の差
分を増幅して電圧で出力する比較増幅回路（１５）と、
この比較増幅回路（１５）の出力電圧（Ｖｏ）を上記第
２のＦＥＴ（Ｊｘ）のゲートにバイアス電圧として与え
ることにより、上記ドレイン電流が上記基準値と等しく
なるような帰還制御を行う直流負帰還回路（１６）とを
有するとともに、この直流負帰還回路（１６）を形成す
る上記比較増幅回路（１５）の出力電圧（Ｖｏ）を上記
第１のＦＥＴ（Ｊ１）のゲートにバイアス電圧として与
えようにしたものであり、これにより、接合型ＦＥＴの
ゲート入力電圧範囲が、ゲート・ソース間をバイパスし
ているダイオードの順方向電圧によって極く狭い範囲に
制約されていても、その範囲内にて安定かつ適正なバイ
アス電圧を、無調整でもって確実に与えることができる
という作用が得られる。
【００１８】さらに本発明は、上記構成に加えて、第
１，第２のＦＥＴ（Ｊ１，Ｊｘ）にそれぞれＧａＡｓ・
ＦＥＴを使用したものであり、これにより、１ＧＨｚ以
上のマイクロ波領域の無線信号を効率良く電力増幅する
ことができるという作用が得られる。
１，第２のＦＥＴ（Ｊ１，Ｊｘ）にそれぞれＧａＡｓ・
ＦＥＴを使用したものであり、これにより、１ＧＨｚ以
上のマイクロ波領域の無線信号を効率良く電力増幅する
ことができるという作用が得られる。
【００１９】さらに本発明は、上記構成に加えて、各Ｆ
ＥＴ（Ｊｘ，Ｊ１，Ｊ２）のゲートバイアス電圧供給路
にそれぞれバイアス抵抗（Ｒｘ，Ｒ１，Ｒ２）を直列に
介在させるとともに、比較増幅回路（１５）の出力側に
容量素子（Ｃ１）を並列に挿入することにより、各ＦＥ
Ｔ（Ｊｘ，Ｊ１，Ｊ２）のゲート間を互いに交流的に遮
断するようにしたものであり、これにより、ＲＦ信号の
回り込みによるＦＥＴ間の動作干渉を防止することがで
きるという作用が得られる。
ＥＴ（Ｊｘ，Ｊ１，Ｊ２）のゲートバイアス電圧供給路
にそれぞれバイアス抵抗（Ｒｘ，Ｒ１，Ｒ２）を直列に
介在させるとともに、比較増幅回路（１５）の出力側に
容量素子（Ｃ１）を並列に挿入することにより、各ＦＥ
Ｔ（Ｊｘ，Ｊ１，Ｊ２）のゲート間を互いに交流的に遮
断するようにしたものであり、これにより、ＲＦ信号の
回り込みによるＦＥＴ間の動作干渉を防止することがで
きるという作用が得られる。
【００２０】また本発明は、上記構成に加えて、第１の
ＦＥＴ（Ｊ１）のゲートバイアス電圧供給路に直列に介
在する第１の抵抗（Ｒ１）と、第２のＦＥＴ（Ｊｘ）の
ゲートバイアス電圧供給路に直列に介在する第２の抵抗
（Ｒｘ）を有するとともに、第１の抵抗（Ｒ１）と第２
の抵抗（Ｒｘ）の抵抗値比が、第１のＦＥＴ（Ｊ１）と
第２のＦＥＴ（Ｊｘ）のチャネル幅比の逆数となるよう
に各抵抗（Ｒ１，Ｒｘ））の値を設定したものであり、
これにより、ゲートリーク電流の絶対値偏差および温度
依存性を打ち消すことができるという作用が得られる。
ＦＥＴ（Ｊ１）のゲートバイアス電圧供給路に直列に介
在する第１の抵抗（Ｒ１）と、第２のＦＥＴ（Ｊｘ）の
ゲートバイアス電圧供給路に直列に介在する第２の抵抗
（Ｒｘ）を有するとともに、第１の抵抗（Ｒ１）と第２
の抵抗（Ｒｘ）の抵抗値比が、第１のＦＥＴ（Ｊ１）と
第２のＦＥＴ（Ｊｘ）のチャネル幅比の逆数となるよう
に各抵抗（Ｒ１，Ｒｘ））の値を設定したものであり、
これにより、ゲートリーク電流の絶対値偏差および温度
依存性を打ち消すことができるという作用が得られる。
【００２１】また本発明は、上記構成に加えて、第２の
ＦＥＴ（Ｊｘ）のドレインと電源電位（Ｖｄｄ）の間に
接続してドレイン負荷手段をなす第３の抵抗（Ｒ３）
と、電源電圧（Ｖｄｄ−０Ｖ）の分圧回路（１７）を形
成する第４，第５の抵抗（ｒ４，Ｒ５）とを有し、上記
第２のＦＥＴ（Ｊｘ）のドレイン電圧を比較増幅回路
（１５）の比較入力に与えるとともに、上記分圧回路
（１７）の分圧出力電圧を上記比較増幅回路（１５）の
基準入力（−）に与えることにより、第２のＦＥＴ（Ｊ
ｘ）のドレイン電流と基準値の差分を増幅するというも
のであり、これにより、バイアス条件を抵抗の選定によ
り任意に設定することができるという作用が得られる。
ＦＥＴ（Ｊｘ）のドレインと電源電位（Ｖｄｄ）の間に
接続してドレイン負荷手段をなす第３の抵抗（Ｒ３）
と、電源電圧（Ｖｄｄ−０Ｖ）の分圧回路（１７）を形
成する第４，第５の抵抗（ｒ４，Ｒ５）とを有し、上記
第２のＦＥＴ（Ｊｘ）のドレイン電圧を比較増幅回路
（１５）の比較入力に与えるとともに、上記分圧回路
（１７）の分圧出力電圧を上記比較増幅回路（１５）の
基準入力（−）に与えることにより、第２のＦＥＴ（Ｊ
ｘ）のドレイン電流と基準値の差分を増幅するというも
のであり、これにより、バイアス条件を抵抗の選定によ
り任意に設定することができるという作用が得られる。
【００２２】さらに本発明は、上記構成に加えて、第２
のＦＥＴ（Ｊｘ）のドレインと電源電位（Ｖｄｄ）の間
に接続してドレイン負荷手段をなす第３の抵抗（Ｒ３）
と、電源電圧（Ｖｄｄ）を分圧して比較増幅回路（１
５）の基準値を生成する第４，第５の抵抗（Ｒ４，Ｒ
５）を有するとともに、上記第３〜５の抵抗（Ｒ３，Ｒ
４，Ｒ５）の少なくとも１つを電気的に可変設定可能な
抵抗で形成したものであり、これにより、バイアス条件
の変更によるＲＦ増幅出力レベルの可変制御に合わせて
バイアス条件を最適化し、低消費電力化することができ
るという作用が得られる。
のＦＥＴ（Ｊｘ）のドレインと電源電位（Ｖｄｄ）の間
に接続してドレイン負荷手段をなす第３の抵抗（Ｒ３）
と、電源電圧（Ｖｄｄ）を分圧して比較増幅回路（１
５）の基準値を生成する第４，第５の抵抗（Ｒ４，Ｒ
５）を有するとともに、上記第３〜５の抵抗（Ｒ３，Ｒ
４，Ｒ５）の少なくとも１つを電気的に可変設定可能な
抵抗で形成したものであり、これにより、バイアス条件
の変更によるＲＦ増幅出力レベルの可変制御に合わせて
バイアス条件を最適化し、低消費電力化することができ
るという作用が得られる。
【００２３】さらに本発明は、上記構成に加えて、第２
のＦＥＴ（Ｊｘ）のチャネル幅を可変設定する切換手段
を同一半導体チップ上に備えたものであり、これによ
り、第１のＦＥＴと第２のＦＥＴ間のドレインバイアス
電流比を任意に可変設定することができるという作用が
得られる。
のＦＥＴ（Ｊｘ）のチャネル幅を可変設定する切換手段
を同一半導体チップ上に備えたものであり、これによ
り、第１のＦＥＴと第２のＦＥＴ間のドレインバイアス
電流比を任意に可変設定することができるという作用が
得られる。
【００２４】さらに本発明は、上記構成に加えて、多段
ＲＦ電力増幅回路（１０）の終段（１１）とその前段
（１２）に配置された複数のＦＥＴ（Ｊ１，Ｊ２）の各
ゲートバイアス電圧をそれぞれ、直流負帰還回路（１
６）を形成する比較増幅回路（１５）の出力から分岐し
て与えるものであり、これにより、多段ＲＦ電力増幅回
路（１０）の各増幅段（１１，１２）をなすＦＥＴ（Ｊ
１，Ｊ２）のゲートバイアス電圧をそれぞれに適正な値
に自己整合的に設定することができるという作用が得ら
れる。
ＲＦ電力増幅回路（１０）の終段（１１）とその前段
（１２）に配置された複数のＦＥＴ（Ｊ１，Ｊ２）の各
ゲートバイアス電圧をそれぞれ、直流負帰還回路（１
６）を形成する比較増幅回路（１５）の出力から分岐し
て与えるものであり、これにより、多段ＲＦ電力増幅回
路（１０）の各増幅段（１１，１２）をなすＦＥＴ（Ｊ
１，Ｊ２）のゲートバイアス電圧をそれぞれに適正な値
に自己整合的に設定することができるという作用が得ら
れる。
【００２５】また本発明は、移動体通信端末装置におい
て、ソース接地およびエンハンスメント動作によりＲＦ
電力増幅を行う第１の接合型ＦＥＴ（Ｊ１）と、この第
１のＦＥＴ（Ｊ１）に対して、同一半導体チップ上に熱
的な結合状態で形成された同種のＦＥＴであって、チャ
ネル長が略等しく、かつチャネル幅の小さな第２のＦＥ
Ｔ（Ｊｘ）と、この第２のＦＥＴ（Ｊｘ）のドレイン電
流と基準値の差分を増幅して電圧で出力する比較増幅回
路（１５）と、この比較増幅回路（１５）の出力電圧
（Ｖｏ）を上記第２のＦＥＴ（Ｊｘ）のゲートにバイア
ス電圧として与えることにより、上記ドレイン電流が上
記基準値と等しくなるような帰還制御を行う直流負帰還
回路（１６）を有し、この直流負帰還回路（１６）を形
成する上記比較増幅回路（１５）の出力電圧（Ｖｏ）を
上記第１のＦＥＴ（Ｊ１）のゲートにバイアス電圧とし
て与えるようにしたＲＦ電力増幅回路（１０）を備えた
ことを特徴とするものであり、これにより、たとえば１
ＧＨｚ以上のマイクロ波領域での無線信号を用いる移動
体通信端末装置の小型軽量化と電池（７０）での長時間
動作化を可能にするという作用が得られる。
て、ソース接地およびエンハンスメント動作によりＲＦ
電力増幅を行う第１の接合型ＦＥＴ（Ｊ１）と、この第
１のＦＥＴ（Ｊ１）に対して、同一半導体チップ上に熱
的な結合状態で形成された同種のＦＥＴであって、チャ
ネル長が略等しく、かつチャネル幅の小さな第２のＦＥ
Ｔ（Ｊｘ）と、この第２のＦＥＴ（Ｊｘ）のドレイン電
流と基準値の差分を増幅して電圧で出力する比較増幅回
路（１５）と、この比較増幅回路（１５）の出力電圧
（Ｖｏ）を上記第２のＦＥＴ（Ｊｘ）のゲートにバイア
ス電圧として与えることにより、上記ドレイン電流が上
記基準値と等しくなるような帰還制御を行う直流負帰還
回路（１６）を有し、この直流負帰還回路（１６）を形
成する上記比較増幅回路（１５）の出力電圧（Ｖｏ）を
上記第１のＦＥＴ（Ｊ１）のゲートにバイアス電圧とし
て与えるようにしたＲＦ電力増幅回路（１０）を備えた
ことを特徴とするものであり、これにより、たとえば１
ＧＨｚ以上のマイクロ波領域での無線信号を用いる移動
体通信端末装置の小型軽量化と電池（７０）での長時間
動作化を可能にするという作用が得られる。
【００２６】さらに本発明は、上記構成に加えて、第２
のＦＥＴ（Ｊｘ）のドレインと電源電位（Ｖｄｄ）の間
に接続してドレイン負荷手段をなす第３の抵抗（Ｒ３）
と、電源電圧（Ｖｄｄ−０Ｖ）を分圧して比較増幅回路
（１５）の基準値を生成する第４，第５の抵抗（Ｒ４，
Ｒ５）を有するとともに、上記第３〜５の抵抗（Ｒ３，
Ｒ４，Ｒ５）の少なくとも１つを電気的に可変設定可能
な抵抗で形成し、この可変設定可能な抵抗をＲＦ送信電
力の可変設定と関係して設定されるようにしたものであ
り、これにより、受信信号の電界強度等に応じて過不足
のない最適な送信電力設定を低消費電力で行わせること
ができるという作用が得られる。
のＦＥＴ（Ｊｘ）のドレインと電源電位（Ｖｄｄ）の間
に接続してドレイン負荷手段をなす第３の抵抗（Ｒ３）
と、電源電圧（Ｖｄｄ−０Ｖ）を分圧して比較増幅回路
（１５）の基準値を生成する第４，第５の抵抗（Ｒ４，
Ｒ５）を有するとともに、上記第３〜５の抵抗（Ｒ３，
Ｒ４，Ｒ５）の少なくとも１つを電気的に可変設定可能
な抵抗で形成し、この可変設定可能な抵抗をＲＦ送信電
力の可変設定と関係して設定されるようにしたものであ
り、これにより、受信信号の電界強度等に応じて過不足
のない最適な送信電力設定を低消費電力で行わせること
ができるという作用が得られる。
【００２７】さらに本発明は、上記構成に加えて、第２
のＦＥＴ（Ｊｘ）のチャネル幅を可変設定する切換手段
を有し、この切換手段をＲＦ送信電力の可変設定と関係
して設定されるようにしたものであり、これにより、受
信信号の電界強度等に応じて過不足のない最適な送信電
力設定を低消費電力で行わせることができるという作用
が得られる。
のＦＥＴ（Ｊｘ）のチャネル幅を可変設定する切換手段
を有し、この切換手段をＲＦ送信電力の可変設定と関係
して設定されるようにしたものであり、これにより、受
信信号の電界強度等に応じて過不足のない最適な送信電
力設定を低消費電力で行わせることができるという作用
が得られる。
【００２８】以下、本発明の好適な実施態様を図面を参
照しながら説明する。
照しながら説明する。
【００２９】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００３０】図１は本発明の技術が適用された移動体通
信端末装置の概略構成を示す。
信端末装置の概略構成を示す。
【００３１】同図に示す移動体通信端末装置は、ＲＦ電
力増幅回路１０、出力整合回路１３、ＲＦ受信プリアン
プ２０、分波器（またはアンテナ切換器）３１、無線送
受信アンテナ３２、送信側周波数変換回路（アップバー
タ）４１、受信側周波数変換回路（ダウンバータ）４
２、周波数変換用のローカル信号を発生する周波数合成
回路４３、送受信ＩＦ部を含むベースバンドユニット５
０、論理制御ユニット６０、操作部および表示部を含む
操作パネル６１、送話器と受話器からなるヘッドセット
６２、および装置全体の動作電源（Ｖｄｄ）を賄う内蔵
電池７０などによって構成される。
力増幅回路１０、出力整合回路１３、ＲＦ受信プリアン
プ２０、分波器（またはアンテナ切換器）３１、無線送
受信アンテナ３２、送信側周波数変換回路（アップバー
タ）４１、受信側周波数変換回路（ダウンバータ）４
２、周波数変換用のローカル信号を発生する周波数合成
回路４３、送受信ＩＦ部を含むベースバンドユニット５
０、論理制御ユニット６０、操作部および表示部を含む
操作パネル６１、送話器と受話器からなるヘッドセット
６２、および装置全体の動作電源（Ｖｄｄ）を賄う内蔵
電池７０などによって構成される。
【００３２】ここで、ＲＦ電力増幅回路１０は、前段１
２と終段１１の多段構成であり、各段１１，１２はそれ
ぞれソース接地動作するエンハンスメント型ＧａＡｓ・
ＦＥＴＪ１，Ｊ２を用いて構成されている。各段１１，
１２のＦＥＴＪ１，Ｊ２はそれぞれ、同一半導体チップ
上に形成されたバイアス発生回路１４からゲートバイア
ス電圧を与えられながら、周波数変換回路４１にて所定
の送信周波数に変換された無線信号を所定レベルに電力
増幅する。バイアス発生回路１４は、ＦＥＴＪｘ、抵抗
Ｒ３，Ｒ４，Ｒ５、比較増幅回路１５、容量素子Ｃ１な
どにより構成されている。
２と終段１１の多段構成であり、各段１１，１２はそれ
ぞれソース接地動作するエンハンスメント型ＧａＡｓ・
ＦＥＴＪ１，Ｊ２を用いて構成されている。各段１１，
１２のＦＥＴＪ１，Ｊ２はそれぞれ、同一半導体チップ
上に形成されたバイアス発生回路１４からゲートバイア
ス電圧を与えられながら、周波数変換回路４１にて所定
の送信周波数に変換された無線信号を所定レベルに電力
増幅する。バイアス発生回路１４は、ＦＥＴＪｘ、抵抗
Ｒ３，Ｒ４，Ｒ５、比較増幅回路１５、容量素子Ｃ１な
どにより構成されている。
【００３３】ＦＥＴＪｘはバイアス発生のためのダミー
ＦＥＴである。このダミーＦＥＴＪｘは、ＲＦ電力増幅
を行う接合型ＦＥＴＪ１，Ｊ２に対して、同一半導体チ
ップ上に熱的な結合状態で形成された同種のＦＥＴであ
って、チャネル長が等しく、かつチャネル幅が小さく形
成されている。
ＦＥＴである。このダミーＦＥＴＪｘは、ＲＦ電力増幅
を行う接合型ＦＥＴＪ１，Ｊ２に対して、同一半導体チ
ップ上に熱的な結合状態で形成された同種のＦＥＴであ
って、チャネル長が等しく、かつチャネル幅が小さく形
成されている。
【００３４】抵抗Ｒ３は、ダミーＦＥＴＪｘのドレイン
と電源電位Ｖｄｄの間に接続されてドレイン負荷手段を
なす。この抵抗Ｒ３の両端には、ダミーＦＥＴＪｘのド
レイン電流に応じた電圧が現れる。抵抗Ｒ４，Ｒ５は電
源電圧（Ｖｄｄ−０Ｖ）を分圧する分圧回路１７を形成
する。容量素子Ｃ１は比較増幅回路１５の出力電圧Ｖｏ
を平滑する。
と電源電位Ｖｄｄの間に接続されてドレイン負荷手段を
なす。この抵抗Ｒ３の両端には、ダミーＦＥＴＪｘのド
レイン電流に応じた電圧が現れる。抵抗Ｒ４，Ｒ５は電
源電圧（Ｖｄｄ−０Ｖ）を分圧する分圧回路１７を形成
する。容量素子Ｃ１は比較増幅回路１５の出力電圧Ｖｏ
を平滑する。
【００３５】比較増幅回路１５は、十分に大きな増幅利
得を有する演算増幅器を用いて構成される。この比較増
幅回路１５の比較入力（＋）には、ダミーＦＥＴＪｘの
ドレイン電圧Ｖｘが印加される。また、その基準入力
（−）には、上記分圧回路１７の分圧出力電圧Ｖｒが印
加される。これにより、比較増幅回路１５はダミーＦＥ
ＴＪｘのドレイン電流を変換したドレイン電圧Ｖｘと分
圧回路１７の分圧出力電圧Ｖｘである基準値との差分を
検出するので、比較増幅回路１５は、上記ダミーＦＥＴ
Ｊｘのドレイン電流と基準値の差分を増幅して電圧で出
力する。
得を有する演算増幅器を用いて構成される。この比較増
幅回路１５の比較入力（＋）には、ダミーＦＥＴＪｘの
ドレイン電圧Ｖｘが印加される。また、その基準入力
（−）には、上記分圧回路１７の分圧出力電圧Ｖｒが印
加される。これにより、比較増幅回路１５はダミーＦＥ
ＴＪｘのドレイン電流を変換したドレイン電圧Ｖｘと分
圧回路１７の分圧出力電圧Ｖｘである基準値との差分を
検出するので、比較増幅回路１５は、上記ダミーＦＥＴ
Ｊｘのドレイン電流と基準値の差分を増幅して電圧で出
力する。
【００３６】上記比較増幅回路１５の出力電圧Ｖｏは、
抵抗Ｒｘを直列に介して上記ダミーＦＥＴＪｘのゲート
にバイアス電圧として与えられる。これにより、上記ド
レイン電流が上記基準値と等しくなるような帰還制御を
行う直流負帰還回路１６が形成されている。そして、こ
の直流負帰還回路１６を形成する比較増幅回路１５の出
力電圧Ｖｏを、ＲＦ電力増幅段１１，１２のＦＥＴＪ
１，Ｊ２にゲートにバイアス電圧として与えるようにし
てある。
抵抗Ｒｘを直列に介して上記ダミーＦＥＴＪｘのゲート
にバイアス電圧として与えられる。これにより、上記ド
レイン電流が上記基準値と等しくなるような帰還制御を
行う直流負帰還回路１６が形成されている。そして、こ
の直流負帰還回路１６を形成する比較増幅回路１５の出
力電圧Ｖｏを、ＲＦ電力増幅段１１，１２のＦＥＴＪ
１，Ｊ２にゲートにバイアス電圧として与えるようにし
てある。
【００３７】各ＦＥＴＪｘ，Ｊ１，Ｊ２のゲートバイア
ス電圧供給路にはそれぞれバイアス抵抗Ｒｘ，Ｒ１，Ｒ
２が直列に介在させられているとともに、比較増幅回路
１５の出力側に容量素子Ｃ１が並列に挿入されている。
これにより、各ＦＥＴＪｘ，Ｊ１，Ｊ２のゲート間が互
いに交流的に遮断されて、相互の動作干渉が素子される
ようになっている。
ス電圧供給路にはそれぞれバイアス抵抗Ｒｘ，Ｒ１，Ｒ
２が直列に介在させられているとともに、比較増幅回路
１５の出力側に容量素子Ｃ１が並列に挿入されている。
これにより、各ＦＥＴＪｘ，Ｊ１，Ｊ２のゲート間が互
いに交流的に遮断されて、相互の動作干渉が素子される
ようになっている。
【００３８】図２は、図１のバイアス発生回路１４付近
に着目したＲＦ電力増幅回路１０の詳細回路図を示す。
に着目したＲＦ電力増幅回路１０の詳細回路図を示す。
【００３９】同図において、比較増幅回路１５は、Ｇａ
Ａｓ・ＦＥＴＪ４１〜Ｊ４５、抵抗Ｒ７１〜Ｒ７５、ダ
イオードＤ１〜Ｄ７による差動増幅回路により構成され
ている。この場合、ＦＥＴＪ４１とＪ４２はそれぞれソ
ース・フォロワ入力回路を形成し、Ｊ４３とＪ４４はソ
ース結合型の差動増幅部を形成する。この比較増幅回路
１５は、上述した負帰還回路１６により、１００％の直
流負帰還下で動作させられるようになっている。
Ａｓ・ＦＥＴＪ４１〜Ｊ４５、抵抗Ｒ７１〜Ｒ７５、ダ
イオードＤ１〜Ｄ７による差動増幅回路により構成され
ている。この場合、ＦＥＴＪ４１とＪ４２はそれぞれソ
ース・フォロワ入力回路を形成し、Ｊ４３とＪ４４はソ
ース結合型の差動増幅部を形成する。この比較増幅回路
１５は、上述した負帰還回路１６により、１００％の直
流負帰還下で動作させられるようになっている。
【００４０】次に、動作について説明する。
【００４１】図１および図２において、比較増幅回路１
５の比較基準電圧Ｖｒは数式（１）で表される。また、
比較入力電圧Ｖｘは数式（２）で与えられる。
５の比較基準電圧Ｖｒは数式（１）で表される。また、
比較入力電圧Ｖｘは数式（２）で与えられる。
【００４２】
【数１】
ＦＥＴの相互コンダクタンス係数をβ、ゲート・ソース
間しきい値電圧をＶｔｈとすれば、数式（２）は、数式
（３）で表すことができる。
間しきい値電圧をＶｔｈとすれば、数式（２）は、数式
（３）で表すことができる。
【００４３】
【数２】
比較増幅回路１５は１００％の直流負帰還下で動作させ
られるため、Ｖｘ＝Ｖｒとなって、数式（４）が成り立
つ。
られるため、Ｖｘ＝Ｖｒとなって、数式（４）が成り立
つ。
【００４４】
【数３】
これにより、比較増幅回路１５の出力電圧Ｖｂは数式
（５）で与えられる。
（５）で与えられる。
【００４５】
【数４】
数式（５）で与えられる出力電圧Ｖｏは、ＦＥＴの相互
コンダクタンス係数βやゲート・ソース間しきい値電圧
Ｖｔｈのばらつきを包括している。したがって、この出
力電圧Ｖｏをバイアス電圧として電力増幅段１１，１２
のＦＥＴＪ１，Ｊ２にゲートに与えることにより、βや
Ｖｔｈのばらつきを自己整合的に打ち消し補正するよう
なゲートバイアスをかけることができる。
コンダクタンス係数βやゲート・ソース間しきい値電圧
Ｖｔｈのばらつきを包括している。したがって、この出
力電圧Ｖｏをバイアス電圧として電力増幅段１１，１２
のＦＥＴＪ１，Ｊ２にゲートに与えることにより、βや
Ｖｔｈのばらつきを自己整合的に打ち消し補正するよう
なゲートバイアスをかけることができる。
【００４６】すなわち、ＦＥＴＪ１のドレイン電流ＩDJ
1は、数式（５）を代入することにより、数式（６）の
ように、電源電圧Ｖｄｄと抵抗Ｒ３、Ｒ４、Ｒ５により
決定されて、βやＶｔｈの影響を受けなくなるものとな
る。
1は、数式（５）を代入することにより、数式（６）の
ように、電源電圧Ｖｄｄと抵抗Ｒ３、Ｒ４、Ｒ５により
決定されて、βやＶｔｈの影響を受けなくなるものとな
る。
【００４７】
【数５】
ここで、ＪｘとＪ１のチャネル幅をＪｘ：Ｊ１＝１：Ｎ
（Ｎ＞１）に設定すると、Ｊ１には、Ｊｘのアイドリン
グ電流であるドレイン電流Ｉｄｘに対して、Ｉｄ１＝Ｎ
×Ｉｄｘのドレイン電流Ｉｄ１が流れる。これにより、
Ｊ１のドレイン電流Ｉｄ１は、ＪｘとＪ１のチャネル幅
比で設定することができる。同様に、Ｊ２のドレイン電
流Ｉｄ２もＪｘとＪ２のチャネル幅比で設定することが
できる。
（Ｎ＞１）に設定すると、Ｊ１には、Ｊｘのアイドリン
グ電流であるドレイン電流Ｉｄｘに対して、Ｉｄ１＝Ｎ
×Ｉｄｘのドレイン電流Ｉｄ１が流れる。これにより、
Ｊ１のドレイン電流Ｉｄ１は、ＪｘとＪ１のチャネル幅
比で設定することができる。同様に、Ｊ２のドレイン電
流Ｉｄ２もＪｘとＪ２のチャネル幅比で設定することが
できる。
【００４８】また、Ｒｘ：Ｒ１＝１：Ｎに設定すると、
ＦＥＴのゲートリーク電流がゲート幅にほぼ比例するこ
とが実験的に確認されているので、そのゲートリーク電
流によってＲｘ，Ｒ１に発生する電圧が互いに等しくな
る（１×Ｒｘ＝Ｎ×Ｒ１）。これにより、ゲートリーク
電流の絶対値偏差および温度依存性を打ち消すことがで
きるようになる。
ＦＥＴのゲートリーク電流がゲート幅にほぼ比例するこ
とが実験的に確認されているので、そのゲートリーク電
流によってＲｘ，Ｒ１に発生する電圧が互いに等しくな
る（１×Ｒｘ＝Ｎ×Ｒ１）。これにより、ゲートリーク
電流の絶対値偏差および温度依存性を打ち消すことがで
きるようになる。
【００４９】以上のように、ソース接地およびエンハン
スメント動作によりＲＦ電力増幅を行う接合型ＦＥＴＪ
１，Ｊ２に対し、同一半導体チップ上に熱的な結合状態
で形成された同種のＦＥＴであって、チャネル長が等し
く、かつチャネル幅の小さなダミーＦＥＴＪｘと、この
ダミーＦＥＴＪｘのドレイン電流と基準値の差分を増幅
して電圧で出力する比較増幅回路１５を設け、この比較
増幅回路１５の出力電圧を上記ダミーＦＥＴＪｘのゲー
トにバイアス電圧として与えることにより、上記ドレイ
ン電流が上記基準値と等しくなるような帰還制御を行う
直流負帰還回路１６を形成し、この直流帰還回路１６を
形成する比較増幅回路１５の出力電圧Ｖｏを上記電力増
幅ＦＥＴＪ１，Ｊ２のゲートにバイアス電圧として与え
ることにより、ＦＥＴのゲート入力電圧範囲が、ゲート
・ソース間をバイパスしているダイオードの順方向電圧
によって極く狭い範囲に制約されていても、その範囲内
にて安定かつ適正なバイアス電圧を、無調整でもって自
己整合的に与えることができる。
スメント動作によりＲＦ電力増幅を行う接合型ＦＥＴＪ
１，Ｊ２に対し、同一半導体チップ上に熱的な結合状態
で形成された同種のＦＥＴであって、チャネル長が等し
く、かつチャネル幅の小さなダミーＦＥＴＪｘと、この
ダミーＦＥＴＪｘのドレイン電流と基準値の差分を増幅
して電圧で出力する比較増幅回路１５を設け、この比較
増幅回路１５の出力電圧を上記ダミーＦＥＴＪｘのゲー
トにバイアス電圧として与えることにより、上記ドレイ
ン電流が上記基準値と等しくなるような帰還制御を行う
直流負帰還回路１６を形成し、この直流帰還回路１６を
形成する比較増幅回路１５の出力電圧Ｖｏを上記電力増
幅ＦＥＴＪ１，Ｊ２のゲートにバイアス電圧として与え
ることにより、ＦＥＴのゲート入力電圧範囲が、ゲート
・ソース間をバイパスしているダイオードの順方向電圧
によって極く狭い範囲に制約されていても、その範囲内
にて安定かつ適正なバイアス電圧を、無調整でもって自
己整合的に与えることができる。
【００５０】これにより、たとえば１ＧＨｚ以上のマイ
クロ波領域での無線信号を用いる移動体通信端末装置の
小型軽量化と電池での長時間動作化に有効であるととも
に、トリミング等の面倒かつきわどい調整を必要するこ
となく、単一電源下での安定かつ効率的なＲＦ電力増幅
が可能になる。
クロ波領域での無線信号を用いる移動体通信端末装置の
小型軽量化と電池での長時間動作化に有効であるととも
に、トリミング等の面倒かつきわどい調整を必要するこ
となく、単一電源下での安定かつ効率的なＲＦ電力増幅
が可能になる。
【００５１】さらに、上記数式（５）によれば、ゲート
バイアス電圧として分配される比較増幅回路１５の出力
電圧Ｖｏは、Ｊｘのドレイン負荷手段をなす抵抗Ｒ３、
比較基準入力電圧Ｖｒを分圧する抵抗Ｒ４，Ｒ５をパラ
メータ要素としている。したがって、抵抗Ｒ３，Ｒ４，
Ｒ５の少なくとも１つを電気的に可変設定可能な抵抗で
形成することにより、バイアス条件の変更によるＲＦ増
幅出力レベルの可変制御を電気的に行わせることができ
るようになる。
バイアス電圧として分配される比較増幅回路１５の出力
電圧Ｖｏは、Ｊｘのドレイン負荷手段をなす抵抗Ｒ３、
比較基準入力電圧Ｖｒを分圧する抵抗Ｒ４，Ｒ５をパラ
メータ要素としている。したがって、抵抗Ｒ３，Ｒ４，
Ｒ５の少なくとも１つを電気的に可変設定可能な抵抗で
形成することにより、バイアス条件の変更によるＲＦ増
幅出力レベルの可変制御を電気的に行わせることができ
るようになる。
【００５２】この可変制御は、例えばマスタースライス
方式の配線接続の切換え等の手法によるダミーＦＥＴＪ
ｘのチャネル幅を可変設定する切換手段を備えることに
よっても実現できる。すなわち、同一半導体チップ上で
の配線切換えによりＪｘのチャネル幅を切換可変するこ
とで、ＪｘとＪ１のドレイン電流比、およびＪｘとＪ２
間のドレイン電流比を任意に可変設定することができる
ようになる。
方式の配線接続の切換え等の手法によるダミーＦＥＴＪ
ｘのチャネル幅を可変設定する切換手段を備えることに
よっても実現できる。すなわち、同一半導体チップ上で
の配線切換えによりＪｘのチャネル幅を切換可変するこ
とで、ＪｘとＪ１のドレイン電流比、およびＪｘとＪ２
間のドレイン電流比を任意に可変設定することができる
ようになる。
【００５３】したがって、たとえば図１に示すように、
分圧回路１７内の抵抗Ｒ４またはＲ５を電気的に可変制
御可能な抵抗で構成し、この可変抵抗を論理制御ユニッ
ト６０からの制御信号により、受信信号の電界強度に応
じて可変設定させるようにすれば、その受信信号の電界
強度等に応じて過不足のない最適な送信電力設定を最適
なバイアス電流で自動的に行わせることができるように
なる。
分圧回路１７内の抵抗Ｒ４またはＲ５を電気的に可変制
御可能な抵抗で構成し、この可変抵抗を論理制御ユニッ
ト６０からの制御信号により、受信信号の電界強度に応
じて可変設定させるようにすれば、その受信信号の電界
強度等に応じて過不足のない最適な送信電力設定を最適
なバイアス電流で自動的に行わせることができるように
なる。
【００５４】図３は、本発明で使用するＦＥＴＪｘ，Ｊ
１，Ｊ２およびバイアス抵抗Ｒｘ，Ｒ１，Ｒ２のレイア
ウトパターンを模式的に示す。
１，Ｊ２およびバイアス抵抗Ｒｘ，Ｒ１，Ｒ２のレイア
ウトパターンを模式的に示す。
【００５５】同図において、ＧはＦＥＴのゲート電極パ
ターン、Ｌはそのチャネル長、Ｗはそのチャネル幅をそ
れぞれ示す。同図に示すように、バイアス発生回路１４
のダミーＦＥＴＪｘは、ＲＦ電力増幅段１１，１２のＦ
ＥＴＪ１，Ｊ２に対して、同一半導体チップ上に熱的な
結合状態で形成されるとともに、チャネル長Ｌが等し
く、かつチャネル幅が小さく形成されている。
ターン、Ｌはそのチャネル長、Ｗはそのチャネル幅をそ
れぞれ示す。同図に示すように、バイアス発生回路１４
のダミーＦＥＴＪｘは、ＲＦ電力増幅段１１，１２のＦ
ＥＴＪ１，Ｊ２に対して、同一半導体チップ上に熱的な
結合状態で形成されるとともに、チャネル長Ｌが等し
く、かつチャネル幅が小さく形成されている。
【００５６】これとともに、各ＦＥＴのゲートバイアス
電圧供給路に直列に介在するバイアス抵抗Ｒｘ，Ｒ１，
Ｒ２は、ＦＥＴのチャネル幅比の逆数となるような抵抗
値を持つように、その抵抗体パターンの長さが設定され
ている。
電圧供給路に直列に介在するバイアス抵抗Ｒｘ，Ｒ１，
Ｒ２は、ＦＥＴのチャネル幅比の逆数となるような抵抗
値を持つように、その抵抗体パターンの長さが設定され
ている。
【００５７】図４は、抵抗Ｒ３、Ｒ４、Ｒ５の少なくと
もひとつのための電気的に可変制御可能な抵抗の一例を
示す。
もひとつのための電気的に可変制御可能な抵抗の一例を
示す。
【００５８】同図に示す可変抵抗は、複数の抵抗素子ｒ
１〜ｒ４をそれぞれスイッチ回路Ｓ１〜Ｓ４を介して選
択的に並列接続させるようにしたもので、各スイッチＳ
１〜Ｓ４はそれぞれ制御信号によって個別にオン／オフ
設定されるようになっている。これにより、複数の抵抗
素子ｒ１〜ｒ４の任意の組合わせによる合成抵抗を電気
的に設定することができる。
１〜ｒ４をそれぞれスイッチ回路Ｓ１〜Ｓ４を介して選
択的に並列接続させるようにしたもので、各スイッチＳ
１〜Ｓ４はそれぞれ制御信号によって個別にオン／オフ
設定されるようになっている。これにより、複数の抵抗
素子ｒ１〜ｒ４の任意の組合わせによる合成抵抗を電気
的に設定することができる。
【００５９】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００６０】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である移動
体通信端末装置に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば太陽電池などで
電源バックアップされるＰＨＳ基地局、あるいは無線ビ
ーコン発信装置などにも適用できる。
てなされた発明をその背景となった利用分野である移動
体通信端末装置に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば太陽電池などで
電源バックアップされるＰＨＳ基地局、あるいは無線ビ
ーコン発信装置などにも適用できる。
【００６１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００６２】すなわち、たとえば１ＧＨｚ以上のマイク
ロ波領域での無線信号を用いる移動体通信端末装置の小
型軽量化と電池での長時間動作化に有効であるととも
に、トリミング等の面倒かつきわどい調整を必要するこ
となく、単一電源下での安定かつ効率的なＲＦ電力増幅
が可能になる、という効果が得られる。
ロ波領域での無線信号を用いる移動体通信端末装置の小
型軽量化と電池での長時間動作化に有効であるととも
に、トリミング等の面倒かつきわどい調整を必要するこ
となく、単一電源下での安定かつ効率的なＲＦ電力増幅
が可能になる、という効果が得られる。
【図１】本発明の技術が適用された移動体通信端末装置
の第１の実施例を示す回路図
の第１の実施例を示す回路図
【図２】図１の装置で使用されているＲＦ電力増幅回路
の詳細回路図
の詳細回路図
【図３】本発明にて使用する接合型ＦＥＴおよびバイア
ス抵抗のレイアウト図
ス抵抗のレイアウト図
【図４】電気的に可変制御可能な抵抗の一例を示す回路
図
図
１０ ＲＦ電力増幅回路
１１ 多段ＲＦ電力増幅回路の終段
１２ 多段ＲＦ電力増幅回路の前段
１３ 出力整合回路
Ｊ１，Ｊ２ ＲＦ電力増幅段をなすＧａＡｓ・ＦＥＴ
１４ バイアス発生回路
Ｊｘ ダミーＦＥＴ
１５ 比較増幅回路
Ｊ４１〜Ｊ４４ ＧａＡｓ・ＦＥＴ
Ｒ７１〜Ｒ７５ 抵抗
Ｄ１〜Ｄ７ ダイオード
１６ 直流負帰還回路
１７ 分圧回路
Ｒ３，Ｒ４，Ｒ５ 抵抗
Ｃ１ 容量素子Ｃ１
２０ ＲＦ受信プリアンプ
３１ 分波器（またはアンテナ切換器）
３２ 無線送受信アンテナ
４１ 送信側周波数変換回路（アップバータ）
４２ 受信側周波数変換回路（ダウンバータ）
４３ 周波数合成回路
５０ 送受信ＩＦ部を含むベースバンドユニット
６０ 論理制御ユニット
６１ 操作パネル
６２ ヘッドセット
７０ 内蔵電池
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−90707（ＪＰ，Ａ)
特開 平４−284008（ＪＰ，Ａ)
特開 平４−278705（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (11)
- 【請求項１】ソース接地およびエンハンスメント動作に
よりＲＦ電力増幅を行う第１の接合型ＦＥＴと、該 第１のＦＥＴに対して、同一半導体チップ上に熱的な
結合状態で形成された同種のＦＥＴであって、チャネル
長が略等しく、かつチャネル幅の小さな第２のＦＥＴ
と、該 第２のＦＥＴのドレイン電流と基準値との差分を増幅
して電圧で出力する比較増幅回路と、上記第１のＦＥＴのゲートと上記比較増幅回路の出力側
との間に直列に接続された第１の抵抗と、 上記第２のＦＥＴのゲートと上記比較増幅回路の出力側
との間に直列に接続された第２の抵抗と、 上記 比較増幅回路の出力電圧を上記第２のＦＥＴのゲー
トに上記第２の抵抗を直列に介してバイアス電圧として
与えることにより、上記ドレイン電流が上記基準値と等
しくなるような帰還制御を上記第１のＦＥＴのゲートと
上記第２のＦＥＴのゲートとの間が互いに交流的に遮断
された状態で行う直流負帰還回路とを有するとともに、該 直流負帰還回路を形成する上記比較増幅回路の出力電
圧が上記第１のＦＥＴのゲートに上記第１の抵抗を直列
に介してバイアス電圧として与えられるよう構成されて
いることを特徴とするＲＦ電力増幅回路。 - 【請求項２】上記第１および第２のＦＥＴは、ＧａＡｓ
・ＦＥＴであることを特徴とする請求項１に記載のＲＦ
電力増幅回路。 - 【請求項３】上記比較増幅回路の出力側に容量素子が並
列に接続され、上記第１および第２のＦＥＴのゲート間
が互いに交流的に遮断されていることを特徴とする請求
項１または２に記載のＲＦ電力増幅回路。 - 【請求項４】上記第１の抵抗と上記第２の抵抗との抵抗
値比が、上記第１のＦＥＴと上記第２のＦＥＴとのチャ
ネル幅比の逆数に略等しいことを特徴とする請求項１乃
至３のいずれかに記載のＲＦ電力増回路。 - 【請求項５】上記第２のＦＥＴのドレインと電源電位の
間に接続してドレイン負荷手段をなす第３の抵抗と、電
源電圧の分圧回路を形成する第４および第５の抵抗とを
有し、 上記第２のＦＥＴのドレイン電圧を上記比較増幅回路の
比較入力に与えるとともに、上記分圧回路の分圧出力電
圧を上記比較増幅回路の基準入力に与えることにより、
上記第２のＦＥＴのドレイン電流と基準値との差分を増
幅することを特徴とする請求項１乃至４のいずれかに記
載のＲＦ電力増幅回路。 - 【請求項６】上記第２のＦＥＴのドレインと電源電位の
間に接続してドレイン負荷手段をなす第３の抵抗と、電
源電圧を分圧して上記比較増幅回路の基準値を生成する
第４および第５の抵抗とを有し、 上記第３〜５の抵抗の少なくとも１つが電気的に可変設
定可能な抵抗で形成されていることを特徴とする請求項
１乃至４のいずれかに記載のＲＦ電力増幅回路。 - 【請求項７】上記第２のＦＥＴのチャネル幅を可変設定
する切換手段を同一半導体チップ上に備えたことを特徴
とする請求項１乃至６のいずれかに記載のＲＦ電力増幅
回路。 - 【請求項８】上記第１のＦＥＴは、多段接続された複数
のＦＥＴを含んで成り、 該 複数のＦＥＴの各ゲートバイアス電圧は、それぞれ、
上記直流負帰還回路を形成する上記比較増幅回路の出力
から分岐して与えられることを特徴とする請求項１乃至
７のいずれかに記載のＲＦ電力増幅回路。 - 【請求項９】ソース接地およびエンハンスメント動作に
よりＲＦ電力増幅を行う第１の接合型ＦＥＴと、該 第１のＦＥＴに対して、同一半導体チップ上に熱的な
結合状態で形成された同種のＦＥＴであって、チャネル
長が略等しく、かつチャネル幅の小さな第２のＦＥＴ
と、該 第２のＦＥＴのドレイン電流と基準値との差分を増幅
して電圧で出力する比較増幅回路と、上記第１のＦＥＴのゲートと上記比較増幅回路の出力側
との間に直列に接続された第１の抵抗と、 上記第２のＦＥＴのゲートと上記比較増幅回路の出力側
との間に直列に接続された第２の抵抗と、 上記 比較増幅回路の出力電圧を上記第２のＦＥＴのゲー
トに上記第２の抵抗を直列に介してバイアス電圧として
与えることにより、上記ドレイン電流が上記基準値と等
しくなるような帰還制御を上記第１のＦＥＴのゲートと
上記第２のＦＥＴのゲートとの間が互いに交流的に遮断
された状態で行う直流負帰還回路とを有するとともに、該 直流負帰還回路を形成する上記比較増幅回路の出力電
圧が上記第１のＦＥＴのゲートに上記第１の抵抗を直列
に介してバイアス電圧として与えられるよう構成された
ＲＦ電力増幅回路を具備することを特徴とする移動体通
信端末装置。 - 【請求項１０】上記第２のＦＥＴのドレインと電源電位
の間に接続してドレイン負荷手段をなす第３の抵抗と、
電源電圧を分圧して上記比較増幅回路の基準値を生成す
る第４および第５の抵抗とを有し、 上記第３〜５の抵抗の少なくとも１つが電気的に可変設
定可能な抵抗で形成され、該可変設定可能な抵抗に基づ
いてＲＦ送信電力の可変設定が行われることを特徴とす
る請求項９に記載の移動体通信端末装置。 - 【請求項１１】上記第２のＦＥＴのチャネル幅を可変設
定する切換手段を有し、該切換手段により設定されたチ
ャネル幅に基づいてＲＦ送信電力の可変設定が行われる
ことを特徴とする請求項９または１０に記載の移動体通
信端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21712596A JP3517765B2 (ja) | 1996-08-19 | 1996-08-19 | Ｒｆ電力増幅回路および移動体通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21712596A JP3517765B2 (ja) | 1996-08-19 | 1996-08-19 | Ｒｆ電力増幅回路および移動体通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065456A JPH1065456A (ja) | 1998-03-06 |
| JP3517765B2 true JP3517765B2 (ja) | 2004-04-12 |
Family
ID=16699252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21712596A Expired - Fee Related JP3517765B2 (ja) | 1996-08-19 | 1996-08-19 | Ｒｆ電力増幅回路および移動体通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3517765B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653902B1 (en) | 2002-09-03 | 2003-11-25 | Triquint Semiconductor, Inc. | Amplifier power control circuit |
| JP4569165B2 (ja) * | 2004-05-13 | 2010-10-27 | ソニー株式会社 | バイアス回路およびこれを有する増幅回路ならびに通信装置 |
| JP4650026B2 (ja) * | 2005-03-01 | 2011-03-16 | 日本電気株式会社 | 電力増幅器 |
| US7863986B2 (en) * | 2008-08-11 | 2011-01-04 | Qualcomm Incorporation | Techniques for improving balun loaded-Q |
| JP2011044876A (ja) * | 2009-08-20 | 2011-03-03 | Yagi Antenna Co Ltd | バースト的に電波を送信する送信装置の送信増幅器 |
| JP6246482B2 (ja) * | 2013-04-03 | 2017-12-13 | 株式会社東芝 | バイアス回路、増幅器 |
| JP7302160B2 (ja) | 2018-10-29 | 2023-07-04 | 富士通株式会社 | 増幅回路及びアンテナ装置 |
-
1996
- 1996-08-19 JP JP21712596A patent/JP3517765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065456A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408413B2 (en) | Circuit for accurately controlling power amplifier output power | |
| US6917246B2 (en) | Doherty bias circuit to dynamically compensate for process and environmental variations | |
| US6967535B2 (en) | High frequency power amplifier circuit | |
| US6236266B1 (en) | Bias circuit and bias supply method for a multistage power amplifier | |
| US10637406B2 (en) | Power amplifier module | |
| US8040186B2 (en) | Radio frequency amplifier circuit and mobile communication terminal using the same | |
| US8140028B2 (en) | Low noise RF driver | |
| US7944306B2 (en) | Dual bias control circuit | |
| TWI424303B (zh) | 用於產生一參考電壓之電路及方法及具有用於產生一參考電壓之電路之一可攜式收發器 | |
| JP2007036973A (ja) | 電力増幅器および通信装置 | |
| JP2016213557A (ja) | 電力増幅モジュール | |
| US20070268074A1 (en) | Dynamically Biased Amplifier | |
| US6426678B1 (en) | High power amplifier system having low power consumption and high dynamic range | |
| JP3517765B2 (ja) | Ｒｆ電力増幅回路および移動体通信端末装置 | |
| US11070176B2 (en) | Amplifier linearization and related apparatus thereof | |
| JP2006303850A (ja) | 高周波電力増幅回路および無線通信端末 | |
| US5471656A (en) | Communication apparatus utilizing high power amplifier | |
| US7038542B2 (en) | Variable gain amplifier | |
| US20150214898A1 (en) | Multiplying current conveyor for amplifier | |
| JP2005020383A (ja) | 高周波電力増幅回路および無線通信システム | |
| JP3517766B2 (ja) | Ｒｆ電力増幅回路および移動体通信端末装置 | |
| US11264962B2 (en) | Fully differential amplifier including feedforward path | |
| CN114094957A (zh) | 射频放大电路 | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| Priya et al. | A Low Power and Low Noise, Self Body Biased Low Noise Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |