JP3512166B2 - プログラマブルロジックデバイスの設定方法 - Google Patents

プログラマブルロジックデバイスの設定方法

Info

Publication number
JP3512166B2
JP3512166B2 JP33634899A JP33634899A JP3512166B2 JP 3512166 B2 JP3512166 B2 JP 3512166B2 JP 33634899 A JP33634899 A JP 33634899A JP 33634899 A JP33634899 A JP 33634899A JP 3512166 B2 JP3512166 B2 JP 3512166B2
Authority
JP
Japan
Prior art keywords
pld
logic
data block
setting data
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33634899A
Other languages
English (en)
Other versions
JP2001156620A (ja
Inventor
敏正 三森
卓也 佐山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP33634899A priority Critical patent/JP3512166B2/ja
Priority to PCT/JP2000/008032 priority patent/WO2001039376A1/ja
Priority to EP00974992A priority patent/EP1235351A4/en
Priority to US10/130,850 priority patent/US6717435B1/en
Priority to KR1020027006710A priority patent/KR100716395B1/ko
Publication of JP2001156620A publication Critical patent/JP2001156620A/ja
Application granted granted Critical
Publication of JP3512166B2 publication Critical patent/JP3512166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プログラマブルロ
ジックデバイス（ＰＬＤ）の設定方法に関するものであ
る。
【０００２】
【従来の技術】近年、回路コンフィギュレーションを自
由にプログラムできるＰＬＤが幅広く用いられている。
ＰＬＤ内部のメモリ領域又は外部メモリにプログラムデ
ータが格納されており、ＰＬＤに電源が投入された時や
リセットがかけられた時にプログラムデータを内部論理
回路へ転送することによって、当該ＰＬＤの機能設定が
達成される。
【０００３】例えば、米国特許第４，８７０，３０２号
には、内部論理回路（配線を含む）のコンフィギュレー
ションを自由に設定できるＰＬＤの一例が示されてい
る。
【０００４】
【発明が解決しようとする課題】従来のＰＬＤの第１の
ステートは電源投入からの初期ステート、第２のステー
トはプログラムデータの転送ステート、第３のステート
は定常ステートである。第２のステート（転送ステー
ト）までの期間中はＰＬＤの外部ピンの状態及び内部論
理回路の状態が不定であり、全プログラムデータの転送
完了後に定常ステートとなって初めて、外部ピンの状態
及び内部論理回路の状態が確定する。
【０００５】上記第２のステート（転送ステート）はＰ
ＬＤの回路規模が拡大するとともに長くなり、それに伴
い外部ピン及び内部論理回路の不定状態の期間が長くな
ることになる。従来、このような不定状態がＰＬＤの周
辺のロジック回路に伝搬し、システム全体の安定性低下
を招いている。特に、パーソナルコンピュータのような
電子回路システム内に存在するバスにＰＬＤを接続する
構成を採る場合には、システムを起動した後、ＰＬＤの
状態が確定するのを待って、改めてシステム全体を初期
化しなければならず、既存の確定した起動シーケンスを
持つシステム中のバスにＰＬＤを接続することは困難と
なる。
【０００６】上記不定状態の回避策として、ＰＬＤとロ
ジック回路との間にトランシーバを挿入し、トランシー
バにて不定状態の伝播を抑制させることも可能である
が、この場合は、部品点数の増加とともに接続遅延の増
大、またＰＬＤの状態が確定するまでロジック回路がＰ
ＬＤの状態を参照することができないといった問題があ
る。
【０００７】本発明は、上記課題に鑑みてなされたもの
であって、その目的はシステム起動時のＰＬＤの不定状
態の期間を短縮することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、プログラムデータを、複数の外部ピン
の各々の初期状態を定義するためのピン設定データブロ
ックと、内部論理回路の機能を定義するための論理設定
データブロックとに分割し、更に論理設定データブロッ
クを、システム起動時に必要な一部の内部論理回路の機
能（システムの安定動作に必要な機能）を定義するため
の最小限論理設定データブロックと、全内部論理回路の
機能を定義するための完全論理設定データブロックとに
分割することとした。
【０００９】そして、ＰＬＤへの最小限論理設定データ
ブロックの転送完了後に、当該ＰＬＤへの完全論理設定
データブロックの転送に先立って、システム中のロジッ
ク回路が当該ＰＬＤから情報を受け取ることができるよ
うに定常ステートへ一旦移行することとした。これによ
り、システム起動時に周辺ロジック回路がＰＬＤの状態
を早期に参照できることとなる。
【００１０】更に、上記最小限論理設定データブロック
に先行してピン設定データブロックをＰＬＤが受け取る
こととすれば、システム起動時にＰＬＤの外部ピンの状
態が早期に確定する。
【００１１】また、ＰＬＤの複数の外部ピンのうち「出
力」の属性が設定された外部ピンの論理レベルを固定す
るための情報を上記ピン設定データブロックとすれば、
ＰＬＤの内部状態が不定（未定義）であっても、この不
定状態がロジック回路へ伝搬することはない。
【００１２】
【発明の実施の形態】図１は、本発明に係るＰＬＤを用
いたシステムの構成例を示している。図１のシステム
は、各々電源電圧Ｖｄｄ及びＶｓｓ並びにリセット（Ｒ
ＳＴ）信号の供給を受ける、ＰＬＤ１０と、メモリ回路
１１と、ロジック回路１２とを備えている。ＲＳＴ信号
は、システムの電源投入時などに一定時間だけアクティ
ブレベル（Ｈレベル）を保持するようになっている。メ
モリ回路１１は、ＰＬＤ１０に設定すべきプログラムデ
ータを格納した書き換え可能な不揮発性メモリ（例えば
１Ｍビットの容量）と、クロックジェネレータと、ステ
ート管理のためのユニットとを内蔵したものであって、
クロック（ＣＬＫ）信号と、コントロール（ＣＴＬ）信
号と、データ（ＤＴ）信号とをＰＬＤ１０へ与える。Ｐ
ＬＤ１０は、ＣＴＬ信号がアクティブレベル（Ｌレベ
ル）を保持している間に、プログラムデータを表すＤＴ
信号をＣＬＫ信号に同期して受け取る。例えばマイクロ
プロセッサを含むロジック回路１２は、プログラミング
が完了したＰＬＤ１０と協働して一定のシステム機能を
達成する。
【００１３】図２は、図１中のＰＬＤ１０の内部構成例
を示している。ＰＬＤ１０は実際には多数のロジックア
レイ（プログラマブルな内部論理回路ユニット）を内蔵
したものであるが、図２では説明の簡略化のために第１
及び第２のロジックアレイ２０，３０のみが示されてい
る。また、ＰＬＤ１０は実際にはロジック回路１２との
接続のための多数の外部ピン（例えば２４０ピン）を有
するものであるが、図２では説明の簡略化のために２本
の外部ピン２４，３４のみが示されている。第１のロジ
ックアレイ２０は、セレクタ２２を内蔵した外部ピン制
御回路２１と、Ｉ／Ｏパッド２３とを介して外部ピン２
４に接続され、第２のロジックアレイ３０は、セレクタ
３２を内蔵した外部ピン制御回路３１と、Ｉ／Ｏパッド
３３とを介して外部ピン３４に接続されている。セレク
タ２２は、外部ピン２４が出力ピンとして使用される場
合に、システム起動時にはＨ又はＬの固定レベルを、最
終的には第１のロジックアレイ２０の出力をそれぞれＩ
／Ｏパッド２３へ選択的に伝達するものである。セレク
タ３２は、外部ピン３４が出力ピンとして使用される場
合に、システム起動時にはＨ又はＬの固定レベルを、最
終的には第２のロジックアレイ３０の出力をそれぞれＩ
／Ｏパッド３３へ選択的に伝達するものである。両ロジ
ックアレイ２０，３０の間の情報交換は、幹線バス４０
を介して行われる。図２のＰＬＤ１０は、メモリ回路１
１から与えられたＣＬＫ信号、ＣＴＬ信号及びＤＴ信号
を受け取るＰＬＤ制御回路４１を更に備えている。ＰＬ
Ｄ制御回路４１は、ＣＴＬ信号がアクティブレベル（Ｌ
レベル）を保持している間にＣＬＫ信号に同期してＤＴ
信号を受け取り、第１及び第２のロジックアレイ２０，
３０並びに外部ピン制御回路２１，３１へプログラムデ
ータを供給する。また、ＰＬＤ１０の各内部回路は、Ｈ
レベルのＲＳＴ信号により初期化されるようになってい
る。
【００１４】図３は、図２中の第１のロジックアレイ２
０の内部構成例を示している。このロジックアレイ２０
は、多数のロジックユニット５０を備えている。各ロジ
ックユニット５０は、プログラマブルなロジックエレメ
ント５１と、セレクタ５２とで構成されている。セレク
タ５２の第１入力は当該ロジックユニット５０中のロジ
ックエレメント５１の出力を幹線バス４０へ伝達するも
のであり、セレクタ５２の第２入力は隣接ロジックユニ
ットの出力を幹線バス４０へ直接に伝達するためのバイ
パス線５３に接続されている。ロジックアレイ２０は、
幹線バス４０から受け取った情報のバイパス経路を形成
するためのセレクタ（不図示）をも備えている。図２中
の第２のロジックアレイ３０もまた、同様のバイパス経
路を備えている。
【００１５】図４は、図１中のメモリ回路１１の格納デ
ータの例を示している。図４に示すとおり、プログラム
データは、アドレスの若い方から順に、外部ピン２４，
３４の各々の初期状態を定義するためのピン設定データ
ブロック６０と、システム起動時に必要な一部の内部論
理回路（第１のロジックアレイ２０）の機能を定義する
ための最小限論理設定データブロック６１と、全内部論
理回路（第１及び第２のロジックアレイ２０，３０）の
機能を定義するための完全論理設定データブロック６２
とに分割されている。最小限論理設定データブロック６
１に格納されたプログラムデータは、第２のロジックア
レイ３０を使用せずに第１のロジックアレイ２０のみで
システム起動時に必要なＰＬＤ１０の機能を実現できる
ように作成されている。
【００１６】図５は、図１のシステムの起動時のステー
ト遷移を示している。第１のステートＳ１は初期ステー
トであり、第２のステートＳ２はピン設定データブロッ
ク６０の転送ステートであり、第３のステートＳ３は最
小限論理設定データブロック６１の転送ステートであ
り、第４のステートＳ４はシステム起動時に必要な機能
をＰＬＤ１０に設定し終えた第１次定常ステートであ
り、第５のステートＳ５は完全論理設定データブロック
６２の転送ステートであり、第６のステートＳ６はＰＬ
Ｄ１０の全ての機能を設定し終えた第２次定常ステート
である。以下、各ステートについて順次説明する。
【００１７】図１のシステムの電源が投入された時、す
なわちシステム起動時には、ＲＳＴ信号が一定時間だけ
アクティブレベル（Ｈレベル）を保持する。メモリ回路
１１は、電源の投入に応答してＣＬＫ信号の供給を開始
し、かつＨレベルのＲＳＴ信号に応答してＣＴＬ信号を
非アクティブレベル（Ｈレベル）に保持する。この状態
が第１のステートＳ１、すなわち初期ステートである。
ＰＬＤ１０の内部では、ＨレベルのＲＳＴ信号に応答し
て、第１及び第２のロジックアレイ２０，３０の各々の
中の全てのセレクタ５２がバイパス線５３を選択する。
したがって、全てのロジックエレメント５１が幹線バス
４０から切り離されている。外部ピン制御回路２１，３
１は、全ての外部ピン２４、３４の属性を「入力」に設
定し、かつ全てのセレクタ２２，３２にＬレベルの固定
入力を選択させる。ただし、全てのセレクタ２２，３２
にＨレベルの固定入力を選択させるようにしてもよい。
【００１８】ＲＳＴ信号が非アクティブレベル（Ｌレベ
ル）になると、メモリ回路１１は、ＣＴＬ信号をアクテ
ィブレベル（Ｌレベル）に変更したうえ、ＣＬＫ信号の
供給を継続しながら、このＣＬＫ信号に同期して、ピン
設定データブロック６０に係るＤＴ信号をＰＬＤ１０へ
順次与える。この状態が第２のステートＳ２である。Ｐ
ＬＤ１０の内部では、ＰＬＤ制御回路４１が、Ｌレベル
のＣＴＬ信号を確認しながらＣＬＫ信号に同期してＤＴ
信号を受け取り、外部ピン制御回路２１，３１へピン設
定データを供給する。このピン設定データは、各ピンに
ついてピン属性及びピン値が１組になったデータであ
る。これにより、全ての外部ピン２４，３４の状態が確
定する。特に、「出力」の属性が設定された外部ピンの
論理レベルが所定のピン値（セレクタ２２又は３２によ
り選択されたＨ又はＬの固定レベル）に確定するので、
第１及び第２のロジックアレイ２０，３０がいずれも不
定（未定義）状態のままであっても、この不定状態がロ
ジック回路１２へ伝搬することはない。
【００１９】全ての外部ピン２４，３４の状態設定が完
了すると、第３のステートＳ３へ移行する。第３のステ
ートＳ３では、メモリ回路１１が、ＣＴＬ信号をアクテ
ィブレベル（Ｌレベル）に保持しながら、ＣＬＫ信号に
同期して、最小限論理設定データブロック６１に係るＤ
Ｔ信号をＰＬＤ１０へ順次与える。ＰＬＤ１０の内部で
は、ＰＬＤ制御回路４１が、ＬレベルのＣＴＬ信号を確
認しながらＣＬＫ信号に同期してＤＴ信号を受け取り、
第１のロジックアレイ２０へ最小限論理設定データを供
給する。これにより、システム起動時に必要な機能（シ
ステムの安定動作に必要な機能）を実現するための第１
のロジックアレイ２０の回路コンフィギュレーションが
確定する。ただし、第２のロジックアレイ３０は不定状
態のままである。
【００２０】最小限論理設定データブロック６１の転送
が完了すると、メモリ回路１１は、ＣＴＬ信号を一旦非
アクティブレベル（Ｈレベル）に戻す。この状態が第４
のステートＳ４、すなわち第１次定常ステートである。
既に機能が確定した第１のロジックアレイ２０は、第２
のロジックアレイ３０の中のバイパス経路を介して外部
ピン３４にアクセスすることも可能である。図１中のロ
ジック回路１２は、第１次定常ステートにあるＰＬＤ１
０から、外部ピン２４，３４を介して情報を受け取るこ
とができる。したがって、ＰＬＤ１０の状態に応じたロ
ジック回路１２の初期化が可能である。
【００２１】システムがＰＬＤ１０の全機能を使用する
段階になると、メモリ回路１１は、ＣＴＬ信号をアクテ
ィブレベル（Ｌレベル）に戻したうえ、ＣＬＫ信号に同
期して、完全論理設定データブロック６２に係るＤＴ信
号をＰＬＤ１０へ順次与える。この状態が第５のステー
トＳ５である。ＰＬＤ１０の内部では、ＰＬＤ制御回路
４１が、ＬレベルのＣＴＬ信号を確認しながらＣＬＫ信
号に同期してＤＴ信号を受け取り、第１及び第２のロジ
ックアレイ２０，３０へ完全論理設定データを供給す
る。これにより、第１及び第２のロジックアレイ２０，
３０の最終的な回路コンフィギュレーションが確定す
る。
【００２２】完全論理設定データブロック６２の転送が
完了すると、メモリ回路１１は、ＣＴＬ信号を非アクテ
ィブレベル（Ｈレベル）に戻す。この状態が第６のステ
ートＳ６、すなわち第２次定常ステートである。これ以
後は、ロジック回路１２と、プログラミングが完了した
ＰＬＤ１０とが協働して一定のシステム機能を達成す
る。
【００２３】以上のとおり、本発明に係るＰＬＤ１０を
備えたシステムでは、ピン設定データブロック６０の転
送が第２のステートＳ２において早期に完了するので、
システム起動時のＰＬＤ１０の不定状態の期間が短縮さ
れる。しかも、完全論理設定データブロック６２に先行
した最小限論理設定データブロック６１の転送が第３の
ステートＳ３において完了するので、システム起動時に
ロジック回路１２がＰＬＤ１０の状態を早期に参照でき
ることとなる。ピン設定データブロック６０のデータ数
はＰＬＤ１０の外部ピンの数に応じて、また最小限論理
設定データブロック６１のデータ数はＰＬＤ１０の内部
論理回路の規模やシステム仕様に応じてそれぞれ増減す
る。
【００２４】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、総じてシステム起動時のＰＬＤの不定状態の期間が
短縮される。
【００２５】特に、ＰＬＤへの最小限論理設定データブ
ロックの転送完了後に、定常ステートへ一旦移行したう
えで完全論理設定データブロックの転送を適宜行うこと
としたので、パーソナルコンピュータのような電子回路
システム内に存在するバスにＰＬＤを接続する構成を採
る場合でも、デバイス認識システムが早い段階でＰＬＤ
の状態を参照できるようになる。
【図面の簡単な説明】
【図１】本発明に係るＰＬＤを用いたシステムの構成例
を示すブロック図である。
【図２】図１中のＰＬＤの内部構成例を示すブロック図
である。
【図３】図２中のロジックアレイの内部構成例を示すブ
ロック図である。
【図４】図１中のメモリ回路の格納データの例を示す概
念図である。
【図５】図１のシステムの起動時のステート遷移を示す
流れ図である。
【符号の説明】
１０ プログラマブルロジックデバイス（ＰＬＤ） １１ メモリ回路 １２ ロジック回路 ２０ 第１のロジックアレイ（内部論理回路） ２１ 外部ピン制御回路 ２２ セレクタ ２３ Ｉ／Ｏパッド ２４ 外部ピン ３０ 第２のロジックアレイ（内部論理回路） ３１ 外部ピン制御回路 ３２ セレクタ ３３ Ｉ／Ｏパッド ３４ 外部ピン ４０ 幹線バス ４１ ＰＬＤ制御回路 ５０ ロジックユニット ５１ ロジックエレメント ５２ セレクタ ５３ バイパス線 ６０ ピン設定データブロック ６１ 最小限論理設定データブロック ６２ 完全論理設定データブロック
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−146664（ＪＰ，Ａ) 特開 平11−274915（ＪＰ，Ａ) 特開 平11−74360（ＪＰ，Ａ) 特開 平８−307246（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/173 101 H01L 21/82

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 プログラマブルロジックデバイス（ＰＬ
    Ｄ）の設定方法であって、前記ＰＬＤの全内部論理回路のうち、前記ＰＬＤを含む
    システムの起動時に必要な一部の内部論理回路の機能を
    定義するための最小限論理設定データブロックを前記Ｐ
    ＬＤへ転送するステップと、 前記最小限論理設定データブロックの転送完了後に、前
    記システム中のロジック回路が前記ＰＬＤから情報を受
    け取ることができるように定常ステートへ移行するステ
    ップと、 前記定常ステートを一時停止して、前記ＰＬＤの全内部
    論理回路の機能を定義するための完全論理設定データブ
    ロックを前記ＰＬＤへ転送するステップと を備えたこと
    を特徴とする方法。
  2. 【請求項２】 プログラマブルロジックデバイス（ＰＬ
    Ｄ）の設定方法であって、前記ＰＬＤの複数の外部ピンの各々の初期状態を定義す
    るためのピン設定データブロックを前記ＰＬＤへ転送す
    るステップと、 前記ピン設定データブロックの転送完了後に、前記ＰＬ
    Ｄの全内部論理回路のうち、前記ＰＬＤを含むシステム
    の起動時に必要な一部の内部論理回路の機能を定義する
    ための最小限論理設定データブロックを前記ＰＬＤへ転
    送するステップと、 前記最小限論理設定データブロックの転送完了後に、前
    記システム中のロジック回路が前記ＰＬＤから情報を受
    け取ることができるように定常ステートへ移行するステ
    ップと、 前記定常ステートを一時停止して、前記ＰＬＤの全内部
    論理回路の機能を定義するための完全論理設定データブ
    ロックを前記ＰＬＤへ転送するステップと を備えたこと
    を特徴とする方法。
  3. 【請求項３】 プログラマブルロジックデバイス（ＰＬ
    Ｄ）の設定方法であって、 前記ＰＬＤの複数の外部ピンのうち、「出力」の属性が
    設定された外部ピンの論理レベルを固定するためのピン
    設定データブロックを前記ＰＬＤへ転送するステップ
    と、 前記ピン設定データブロックの転送完了後に、前記ＰＬ
    Ｄの全内部論理回路のうち、前記ＰＬＤを含むシステム
    の起動時に必要な一部の内部論理回路の機能を定義する
    ための最小限論理設定データブロックを前記ＰＬＤへ転
    送するステップと、 前記最小限論理設定データブロックの転送完了後に、前
    記ＰＬＤの全内部論理回路の機能を定義するための完全
    論理設定データブロックを前記ＰＬＤへ転送するステッ
    プとを備えたことを特徴とする方法。
JP33634899A 1999-11-26 1999-11-26 プログラマブルロジックデバイスの設定方法 Expired - Fee Related JP3512166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33634899A JP3512166B2 (ja) 1999-11-26 1999-11-26 プログラマブルロジックデバイスの設定方法
PCT/JP2000/008032 WO2001039376A1 (fr) 1999-11-26 2000-11-14 Dispositif a logique programmable et procede de programmation
EP00974992A EP1235351A4 (en) 1999-11-26 2000-11-14 PROGRAMMABLE LOGICAL DEVICE AND PROGRAMMING METHOD
US10/130,850 US6717435B1 (en) 1999-11-26 2000-11-14 Programmable logic device and programming method
KR1020027006710A KR100716395B1 (ko) 1999-11-26 2000-11-14 프로그램형 논리소자 및 프로그래밍 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33634899A JP3512166B2 (ja) 1999-11-26 1999-11-26 プログラマブルロジックデバイスの設定方法

Publications (2)

Publication Number Publication Date
JP2001156620A JP2001156620A (ja) 2001-06-08
JP3512166B2 true JP3512166B2 (ja) 2004-03-29

Family

ID=18298206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33634899A Expired - Fee Related JP3512166B2 (ja) 1999-11-26 1999-11-26 プログラマブルロジックデバイスの設定方法

Country Status (5)

Country Link
US (1) US6717435B1 (ja)
EP (1) EP1235351A4 (ja)
JP (1) JP3512166B2 (ja)
KR (1) KR100716395B1 (ja)
WO (1) WO2001039376A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605962B2 (en) 2001-05-06 2003-08-12 Altera Corporation PLD architecture for flexible placement of IP function blocks
US7076595B1 (en) 2001-05-18 2006-07-11 Xilinx, Inc. Programmable logic device including programmable interface core and central processing unit
US6798239B2 (en) 2001-09-28 2004-09-28 Xilinx, Inc. Programmable gate array having interconnecting logic to support embedded fixed logic circuitry
US6781407B2 (en) 2002-01-09 2004-08-24 Xilinx, Inc. FPGA and embedded circuitry initialization and processing
US7420392B2 (en) 2001-09-28 2008-09-02 Xilinx, Inc. Programmable gate array and embedded circuitry initialization and processing
US6983405B1 (en) 2001-11-16 2006-01-03 Xilinx, Inc., Method and apparatus for testing circuitry embedded within a field programmable gate array
US6996758B1 (en) 2001-11-16 2006-02-07 Xilinx, Inc. Apparatus for testing an interconnecting logic fabric
US6886092B1 (en) 2001-11-19 2005-04-26 Xilinx, Inc. Custom code processing in PGA by providing instructions from fixed logic processor portion to programmable dedicated processor portion
US6820248B1 (en) 2002-02-14 2004-11-16 Xilinx, Inc. Method and apparatus for routing interconnects to devices with dissimilar pitches
US6754882B1 (en) 2002-02-22 2004-06-22 Xilinx, Inc. Method and system for creating a customized support package for an FPGA-based system-on-chip (SoC)
US6976160B1 (en) 2002-02-22 2005-12-13 Xilinx, Inc. Method and system for controlling default values of flip-flops in PGA/ASIC-based designs
US6934922B1 (en) 2002-02-27 2005-08-23 Xilinx, Inc. Timing performance analysis
US7007121B1 (en) 2002-02-27 2006-02-28 Xilinx, Inc. Method and apparatus for synchronized buses
US6839874B1 (en) 2002-02-28 2005-01-04 Xilinx, Inc. Method and apparatus for testing an embedded device
US7111217B1 (en) 2002-02-28 2006-09-19 Xilinx, Inc. Method and system for flexibly nesting JTAG TAP controllers for FPGA-based system-on-chip (SoC)
US7111220B1 (en) 2002-03-01 2006-09-19 Xilinx, Inc. Network physical layer with embedded multi-standard CRC generator
US7187709B1 (en) 2002-03-01 2007-03-06 Xilinx, Inc. High speed configurable transceiver architecture
US7088767B1 (en) 2002-03-01 2006-08-08 Xilinx, Inc. Method and apparatus for operating a transceiver in different data rates
US6961919B1 (en) 2002-03-04 2005-11-01 Xilinx, Inc. Method of designing integrated circuit having both configurable and fixed logic circuitry
US6973405B1 (en) 2002-05-22 2005-12-06 Xilinx, Inc. Programmable interactive verification agent
US6772405B1 (en) 2002-06-13 2004-08-03 Xilinx, Inc. Insertable block tile for interconnecting to a device embedded in an integrated circuit
US7085973B1 (en) 2002-07-09 2006-08-01 Xilinx, Inc. Testing address lines of a memory controller
US7099426B1 (en) 2002-09-03 2006-08-29 Xilinx, Inc. Flexible channel bonding and clock correction operations on a multi-block data path
US7092865B1 (en) 2002-09-10 2006-08-15 Xilinx, Inc. Method and apparatus for timing modeling
US7421014B2 (en) 2003-09-11 2008-09-02 Xilinx, Inc. Channel bonding of a plurality of multi-gigabit transceivers
JP4321472B2 (ja) * 2005-03-28 2009-08-26 トヨタ自動車株式会社 制御装置
TWI266477B (en) * 2005-03-29 2006-11-11 Realtek Semiconductor Corp Chip with adjustable pinout function and method thereof
US8327173B2 (en) * 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US9423846B2 (en) 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
CN102057575A (zh) * 2008-06-05 2011-05-11 松下电器产业株式会社 信号处理装置、信号处理方法、信号处理用集成电路及电视接收机
US8166431B1 (en) * 2009-08-20 2012-04-24 Xilinx, Inc. Reducing startup time of an embedded system that includes an integrated circuit
JP6061973B2 (ja) * 2015-04-01 2017-01-18 三菱電機株式会社 プログラマブルデバイスのコンフィグレーション制御方法およびプログラマブルデバイスを有する制御装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380070A (en) * 1979-11-20 1983-04-12 Lockheed Corporation Automatic circuit identifier
US4870302A (en) 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US5317211A (en) 1993-03-05 1994-05-31 Motorola, Inc. Programmable pin for use in programmable logic devices
US5381058A (en) * 1993-05-21 1995-01-10 At&T Corp. FPGA having PFU with programmable output driver inputs
US5592105A (en) * 1995-01-20 1997-01-07 Xilinx, Inc. Configuration logic to eliminate signal contention during reconfiguration
JPH08307246A (ja) 1995-05-08 1996-11-22 Nec Eng Ltd 集積回路装置および論理回路の構成方法
US5811987A (en) * 1995-06-02 1998-09-22 Advanced Micro Devices, Inc. Block clock and initialization circuit for a complex high density PLD
US5969543A (en) * 1995-09-15 1999-10-19 Xilinx, Inc. Input signal interface with independently controllable pull-up and pull-down circuitry
US5640107A (en) 1995-10-24 1997-06-17 Northrop Grumman Corporation Method for in-circuit programming of a field-programmable gate array configuration memory
JPH1174360A (ja) 1997-08-27 1999-03-16 Nec Kansai Ltd 半導体論理回路装置
JP2891979B1 (ja) 1998-02-06 1999-05-17 日本電気アイシーマイコンシステム株式会社 部分書き換え可能なｐｌｄ
JPH11274915A (ja) 1998-03-25 1999-10-08 Victor Co Of Japan Ltd Ｆｐｇａの書換処理装置
US6507211B1 (en) * 1999-07-29 2003-01-14 Xilinx, Inc. Programmable logic device capable of preserving user data during partial or complete reconfiguration

Also Published As

Publication number Publication date
KR100716395B1 (ko) 2007-05-11
KR20020087390A (ko) 2002-11-22
US6717435B1 (en) 2004-04-06
JP2001156620A (ja) 2001-06-08
EP1235351A4 (en) 2006-06-07
WO2001039376A1 (fr) 2001-05-31
EP1235351A1 (en) 2002-08-28

Similar Documents

Publication Publication Date Title
JP3512166B2 (ja) プログラマブルロジックデバイスの設定方法
US7788558B2 (en) Semiconductor integrated circuit and control method thereof
US5860125A (en) Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
JP3883655B2 (ja) 構成メモリおよびデジタルシステム、ならびに、プログラマブルロジックデバイスを構成かつプログラムする方法および構成メモリをプログラムする方法
US4442508A (en) Storage cells for use in two conductor data column storage logic arrays
KR100432923B1 (ko) 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법
US6928586B1 (en) Method and apparatus for saving peripheral device states of a microcontroller
JP2009530732A (ja) 電力消費量を極めて少なくした疑似同期小型レジスタ設計及びその実施方法
US5656959A (en) Clock synthesizer dual function pin system and method therefor
JP3520810B2 (ja) バックアップ機能を有するデータ保持回路
US6734693B2 (en) Semiconductor integrated circuit having a semiconductor storage circuit and a test circuit for testing the semiconductor storage circuit
JPH07325754A (ja) ページ選択機能を有するメモリー装置
JP2734394B2 (ja) 半導体集積回路装置
JP4251692B2 (ja) 集積回路設計方法
US6954879B1 (en) Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path
JPH10133768A (ja) クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置
CN116737650A (zh) 一种加载电路、系统及方法
JPH1155081A (ja) フリップフロップ回路および回路設計システム
US6693453B1 (en) Re-programmable logic array
JP3226881B2 (ja) バスファイト防止装置及びバスファイト防止方法
US7184353B2 (en) Semiconductor device
JPH10327064A (ja) 回路装置及びプログラムを記録した記録媒体
JPH10242841A (ja) 論理集積回路
GB2149989A (en) Data storage cell
JP2000268587A (ja) 同期型半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees