JP3508239B2 - 液晶プロジェクタ装置 - Google Patents

液晶プロジェクタ装置

Info

Publication number
JP3508239B2
JP3508239B2 JP23903594A JP23903594A JP3508239B2 JP 3508239 B2 JP3508239 B2 JP 3508239B2 JP 23903594 A JP23903594 A JP 23903594A JP 23903594 A JP23903594 A JP 23903594A JP 3508239 B2 JP3508239 B2 JP 3508239B2
Authority
JP
Japan
Prior art keywords
liquid crystal
memory
crystal display
signal
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23903594A
Other languages
English (en)
Other versions
JPH08102901A (ja
Inventor
勲 三津谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23903594A priority Critical patent/JP3508239B2/ja
Publication of JPH08102901A publication Critical patent/JPH08102901A/ja
Application granted granted Critical
Publication of JP3508239B2 publication Critical patent/JP3508239B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、液晶表示パネルに光源
からの光を照射して投射レンズを介してスクリーン面上
に画像を投射する液晶プロジェクタ装置に関する。 【0002】 【従来の技術】テレビジョン映像等の画像をスクリーン
面上に投影するプロジェクタ装置としては、従来より陰
極線管(CRT)を用いたCRTプロジェクタ装置が知
られている。 【0003】また近年においては、液晶表示パネルを用
い、投射用光源からの光を液晶表示パネルの裏面から照
射し投射レンズ等の光学系を介してスクリーン面上に画
像を投影するような液晶プロジェクタ装置も多く用いら
れるようになってきている。 【0004】このようなプロジェクタ装置においては、
プロジェクタの設置位置により、スクリーンに投影され
た画像がスクリーンから外れるあるいは中心がずれるこ
とがある。 【0005】このような投影画像とスクリーンとの中心
合わせ、あるいはセンターリング調整は、上記CRTプ
ロジェクタ装置の場合には、CRTあるいはいわゆるブ
ラウン管の偏向回路の電気的な調整により、管面上で比
較的容易に行える。 【0006】 【発明が解決しようとする課題】ところで、液晶プロジ
ェクタ装置の場合には、液晶表示パネルと投射レンズと
の相対位置を変えるような光学的な調整を行うことや、
プロジェクタ本体の位置を変えることによって投射位置
を変えて、上記センターリング調整を行っているが、例
えば天井等に取り付けられる場合には手作業での調整が
困難である。また、航空機に搭載したり天井に埋め込ん
で使用される場合のように、設置条件によっては、機械
的な微調整機構を設けることが困難であり、プロジェク
タの取付構造やスクリーン位置に高い精度を求められる
ことになる。 【0007】そこで、本発明は上述の実情に鑑み、電気
的な信号処理により上記投影画像とスクリーンとの中心
合わせ、あるいはセンターリング調整が行え、スクリー
ンとの位置関係が変わっても簡単に対応できるような液
晶プロジェクタ装置を提供することを目的とする。 【0008】 【課題を解決するための手段】本発明に係る液晶プロジ
ェクタ装置は、光源からの光により液晶表示パネルを照
明し投射レンズを介してスクリーン面上に投射する液晶
プロジェクタ装置において、入力映像信号から同期信号
を分離する同期分離手段と、上記入力映像信号について
上記スクリーン面に対して斜めに投射されることにより
生ずるキーストーン歪を補正する補間回路と、上記補間
回路により補正された表示画像データの書き込み、読み
出しタイミングを制御可能なメモリと、上記同期分離手
段からの同期信号に対する上記メモリの読み出しタイミ
ングを制御することにより液晶表示パネルの有効画面よ
り位置調整範囲分だけ小さい表示領域を水平及び垂直方
向に移動制御する位置調整手段と、上記補間回路により
上記キーストーン歪が補正され、上記位置調整手段によ
り表示領域が移動された映像信号を上記液晶表示パネル
上に表示駆動する液晶表示駆動手段とを備え、上記位置
調整手段は、上記表示領域に対応する範囲の上記メモリ
内の書き込み領域に上記表示画像データを書き込み、上
記表示領域の移動量に対応する所定のタイミングで上記
表示画像データを上記メモリから読み出すことにより上
記有効画面内で上記表示領域を移動させることにより上
述した課題を解決する。 【0009】 【0010】 【作用】電気的にセンタリング調整が行え、スクリーン
との位置関係が変わっても簡単に対応できる。 【0011】 【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。 【0012】図1は、本発明に係る液晶プロジェクタ装
置の一実施例の概略的な構成を示すブロック図である。 【0013】この図1に示す装置において、入力端子1
1に供給された複合カラー映像信号は、同期分離及びY
(輝度)/C(クロマ)分離回路12に送られて、同期
信号と、Y(輝度)信号と、クロマ信号とに分離され
る。クロマ信号はクロマデコーダ回路13により色差信
号であるR−YとB−Yとに変換される。このクロマデ
コーダ回路13からの色差信号R−Y、B−Yと、上記
Y信号とが、キーストーン歪補正及び位置調整回路14
に送られる。キーストーン歪補正及び位置調整回路14
では、スクリーン面に対して斜めに投射されることによ
り生ずるキーストーン歪の補正及びスクリーン面上での
投射画像の位置の調整が行われ、出力映像信号であるY
信号及び色差信号がRGBデコーダ15に送られる。R
GBデコーダ15では、Y、R−Y、B−Yの各信号に
基づいて、R(赤)、G(緑)、B(青)の3原色の映
像信号が取り出され、液晶表示装置(LCD)駆動回路
16に送られて、このLCD駆動回路16が各色に対応
する3枚の液晶表示パネル18R、18G、18Bを表
示駆動する。これらの液晶表示パネル18R、18G、
18Bは、ランプ等の光源17からの光が透過して得ら
れた各色R、G、Bの画像が、投射レンズ19を介して
スクリーン面に投射される。 【0014】この図1のキーストーン歪補正及び位置調
整回路14は、例えば図2のような構成を有している。 【0015】この図2において、入力端子21Y、21
RY、21BYには、上記クロマデコーダ13からのY(輝
度)信号、R−Y色差信号、及びB−Y色差信号がそれ
ぞれ供給されている。これらの各信号は、それぞれアナ
ログ/ディジタル(A/D)変換器22Y、22RY、2
2BYに送られてディジタル信号に変換され、ラッチ回路
23Y、23RY、23BYを介して補間回路24Y、24
RY、24BYにそれぞれ送られている。 【0016】補間回路24Y、24RY、24BYでは、走
査線内の画素数を所定走査線数単位で変化させる、ある
いは時間軸を変化させるようなディジタル信号処理を行
うことにより、いわゆるキーストーン歪の補正を行って
いる。 【0017】補間回路24Yからの出力信号はメモリ2
5Yへ、また補間回路24RY、24BYからの各出力信号
はマルチプレクサ26で合成されてメモリ25Cへ、そ
れぞれ送られる。これらのメモリ25Y、25Cにおい
ては、後述するメモリ制御回路36により、上記補間回
路24Yやマルチプレクサ26からの出力信号であるデ
ィジタルデータの書き込み及び読み出し動作を制御して
いる。このときの書き込み、読み出しタイミングを制御
することにより、表示位置の調整、いわゆるセンターリ
ング調整を行っている。 【0018】メモリ25Yから読み出された出力はラッ
チ回路27Yを介して、またメモリ25Cから読み出さ
れた出力は切換回路28で交互に切り換えられてラッチ
回路27RY及び27BYを介して、それぞれ出力端子29
Y、29RY、29BYより取り出される。 【0019】また、端子31Hには水平同期信号が、端
子31Vには垂直同期信号がそれぞれ供給されており、
端子31Hからの水平同期信号はクロック発生回路32
に送られてクロック信号が発生され、このクロック信号
が各回路部に供給されるようになっている。各端子31
H、31Vからの水平、垂直同期信号は、係数制御回路
33及びメモリ制御回路36に送られている。係数制御
回路33は、補間演算のための係数が記憶された係数R
OM34を制御して必要な係数を読み出し、この係数が
バッファ35を介して上記各補間回路24Y、24RY、
24BYに送られている。メモリ制御回路36は、上記各
メモリ25Y、25Cの書き込み/読み出しを制御す
る。 【0020】さらに、端子37には、キーストーン歪補
正のための補正制御情報や位置調整いわゆるセンターリ
ング調整のための制御情報が供給されており、これがデ
コーダ38でデコードされて、レジスタ39を介して上
記係数制御回路33に、またレジスタ40を介して上記
メモリ制御回路36に送られている。 【0021】次に、上記メモリ25Y、25Cに対する
書き込み、読み出し制御による投影画像の位置調整ある
いはセンターリング調整について説明する。 【0022】図3は、この位置調整あるいはセンターリ
ング調整の原理を説明するための図であり、上記メモリ
25Y、25Cに対する書き込み時には、図3のAに示
す液晶表示パネルの有効画面42に対する書き込み範囲
を図中の領域44とし、また上記メモリ25Y、25C
に対する読み出し時には、図3のBに示す液晶表示パネ
ルの有効画面42に対して読み出して表示する範囲を図
中の領域46としている。すなわち、液晶表示パネルの
有効画面42の水平方向の長さをH+h、垂直方向の長
さをV+vとするとき、書き込み領域44は、有効画面
42の左右の端辺からそれぞれh/2だけ内側で、上下
の端辺からそれぞれv/2だけ内側の、水平長さH、垂
直長さVの範囲としており、これに対して読み出し領域
46は、必要とされる水平位置調整量及び垂直位置調整
量だけずらした位置のH×Vの範囲とする。図3のBの
具体例の読み出し領域46は、有効画面42の左端から
hだけずらし、上端からvだけずらした位置で表示を行
わせるようにしている。この場合、水平方向の位置調整
可能な量あるいはピクセル数は、基準位置に対して±h
/2、すなわち合計でhとなり、また垂直方向の位置調
整可能な量あるいはライン数は、基準位置に対して±v
/2、すなわち合計でvとなる。 【0023】この図3に示すように、液晶表示パネルの
有効画面42に対して、調整範囲分だけ小さい領域46
の画像をスクリーン画面に投射することにより、見かけ
上の水平位置、垂直位置の調整を電気的に行えるように
している。すなわち、有効画面42内の領域46よりも
外側の部分は、いわゆるブランキング状態あるいは黒レ
ベルにすることでマスクし、領域46内の画像がスクリ
ーン画面に位置合わせされて投影されることで、スクリ
ーン画面から外れて投影される像の発生を防止してい
る。この場合のメモリからの読み出しタイミングを制御
することで、上記水平方向に±h/2、垂直方向に±v
/2の範囲内で、電気的に位置調整することができるわ
けである。 【0024】図4は、上記メモリ制御回路36として、
書き込み時のアドレス制御に着目した構成を示してお
り、図5は、書き込み時の各部信号を示している。 【0025】これらの図4及び図5において、入力端子
51には、画素すなわちピクセル単位のクロックである
ピクセルクロックP-CLK が供給されている。このピクセ
ルクロックP-CLK は、h/2カウンタ52、Hカウンタ
53及び書き込みアドレス生成回路54にそれぞれ送ら
れている。これらのh/2カウンタ52及びHカウンタ
53からの出力は、書き込みアドレス生成回路54に送
られている。入力端子55には、水平走査周期の水平ク
ロックH-CLK が供給されており、この水平クロックH-CL
K は、書き込みアドレス生成回路54、v/2カウンタ
56及びVカウンタ57にそれぞれ送られている。また
この水平クロックH-CLK は、立ち下がりが水平リセット
タイミングH-RESET を示す信号として、書き込みアドレ
ス生成回路54、h/2カウンタ52及びHカウンタ5
3に送られている。端子58には、垂直走査周期の垂直
クロックV-CLK が供給されており、この垂直クロックV-
CLK は、書き込みアドレス生成回路54に送られると共
に、立ち下がりが垂直リセットタイミングを示す信号と
して、v/2カウンタ56及びVカウンタ57にそれぞ
れ送られている。 【0026】このような構成において、上記図3の有効
画面42の左端は、図5の水平ブランキング信号H-BLK
の立ち上がりに相当しており、この水平ブランキング信
号H-BLK は、上記有効画面に応じて上記水平クロックH-
CLK からのタイミングを設定すればよい。h/2カウン
タ52は、この水平ブランキング信号H-BLK の立ち上が
りから上記調整量hの1/2に相当するh/2だけカウ
ントした時点で立ち上がるような信号を出力し、この立
ち上がりがスタートタイミングstart として書き込みア
ドレス生成回路54に送られて、上記図2のメモリ25
Y、25Cをアクセスするためのアドレスの出力が開始
される。Hカウンタ53は、このスタートタイミングst
art から上記水平方向の書き込み範囲に相当するHだけ
カウントした時点で立ち上がるような信号を出力し、こ
の出力の立ち上がりがストップタイミングstopとなって
書き込みアドレス生成回路54に送られ、上記メモリア
クセスのアドレス出力が終了する。あるいは、上記スタ
ートタイミングstart とストップタイミングstopとの間
のみ、書き込みアドレス生成回路54から書き込みアド
レスWDが上記メモリに送られ、メモリ内の対応するア
ドレス範囲内に入力データが書き込まれる。 【0027】このような水平方向のメモリ書き込み制御
と同様に、垂直方向のメモリ書き込み制御も行われる。
すなわち、図3の有効画面42の上端に相当するタイミ
ングで垂直ブランキング信号V-BLK が立ち上がり、この
タイミングからv/2個の水平クロックH-CLK をv/2
カウンタ56がカウントした時点でカウント出力が立ち
上がり、これがスタートタイミングstart となって書き
込みアドレス生成回路54に送られる。このスタートタ
イミングstart からV個の水平クロックH-CLK をVカウ
ンタ56がカウントした時点でカウント出力が立ち上が
り、これがストップタイミングstopとなって書き込みア
ドレス生成回路54に送られる。これらのスタートタイ
ミングstart とストップタイミングstopとの間だけ書き
込みアドレス生成回路54から書き込みアドレスWDが
上記メモリに送られ、メモリ内の対応する垂直方向のア
ドレス範囲内に、入力データが書き込まれる。 【0028】このようにして、図3のAの液晶表示パネ
ル42内の縦横の両端からそれぞれh/2ずつ及びv/
2ずつ内側の位置の書き込み範囲44内に相当するメモ
リ領域に、入力データが書き込まれる。なお、有効画面
の水平、垂直同期信号に対する位置は、任意に設定する
ことができる。 【0029】次に、図6は、上記メモリ制御回路36に
おいて、データ読み出し時のアドレス制御に着目した構
成を示しており、図7は、この読み出し時の各部信号を
示している。 【0030】これらの図6及び図7において、入力端子
61には、画素すなわちピクセル単位のクロックである
ピクセルクロックP-CLK が供給されている。このピクセ
ルクロックP-CLK は、プログラマブルカウンタ62及び
読み出しアドレス生成回路63にそれぞれ送られてい
る。プログラマブルカウンタ62からの出力は、読み出
しアドレス生成回路63に送られている。入力端子64
には、水平走査周期の水平クロックH-CLK が供給されて
おり、この水平クロックH-CLK は、読み出しアドレス生
成回路63及びプログラマブルカウンタ65にそれぞれ
送られている。またこの水平クロックH-CLK は、立ち下
がりが水平リセットタイミングH-RESET を示す信号とし
て、読み出しアドレス生成回路63及びプログラマブル
カウンタ62に送られている。端子64には、垂直走査
周期の垂直クロックV-CLK が供給されており、この垂直
クロックV-CLK は、立ち下がりが垂直リセットタイミン
グを示す信号として、読み出しアドレス生成回路63及
びプログラマブルカウンタ65にそれぞれ送られてい
る。また、端子65には、メモリ読み出し開始位置情報
が供給されており、この情報は、レジスタ66を介して
プログラマブルカウンタ62に、また、レジスタ67を
介してプログラマブルカウンタ65に、それぞれ送られ
ている。 【0031】このような構成において、プログラマブル
カウンタ62は、上記水平クロックH-CLK の立ち上がり
から、レジスタ66を介してロードされた水平方向の位
置調整値h-var だけピクセルクロックP-CLK をカウント
した時点でカウント出力が立ち上がり、この立ち上がり
がスタートタイミングstart として読み出しアドレス生
成回路63に送られている。このスタートタイミングst
art は、上記図3のBの有効画面42の左端辺からhだ
けずれた読み出し範囲46の左端のタイミングに相当し
ている。このスタートタイミングstart から上記Hに相
当する個数のピクセルクロックP-CLK をカウントした時
点、すなわち図7の例では水平リセットタイミングH-RE
SET の時点まで、読み出しアドレスRDがメモリに送ら
れて、メモリ読み出しが行われる。 【0032】また、プログラマブルカウンタ65は、上
記垂直クロックV-CLK の立ち上がりから、レジスタ67
を介してロードされた垂直方向の位置調整値v-var だけ
水平クロックH-CLK をカウントした時点でカウント出力
が立ち上がり、この立ち上がりがスタートタイミングst
art として読み出しアドレス生成回路63に送られてい
る。このスタートタイミングstart は、上記図3のBの
有効画面42の上端辺からvだけずれた読み出し範囲4
6の上端のタイミングに相当している。このスタートタ
イミングstart から上記Vに相当する個数の水平クロッ
クH-CLK をカウントした時点、すなわち図7の例では垂
直リセットタイミングV-RESET の時点まで、読み出しア
ドレスRDがメモリに送られて、メモリ読み出しが行わ
れる。 【0033】以上のようにして、図3のBの液晶表示パ
ネル42内の左端から例えばh、上端からvだけずれた
位置の書き込み範囲46に相当するタイミングで、上記
メモリからデータが読み出され、液晶表示パネルにて表
示される。なお、水平及び垂直位置の調整量としては、
上記最大調整量h、vの範囲内で任意に設定することが
できる。 【0034】以上の実施例においては、図2のメモリ2
5Y、25Cに対する書き込み、読み出しタイミングを
制御することにより、液晶表示パネルの周辺部を、投射
画像の位置調整量に応じて例えばブランキング状態の部
分としてマスクして、このブランキングの位相を変える
ことにより、見かけ上の水平位置、垂直位置の調整を電
気的に行うことができる。 【0035】この他、図2の回路中の例えば補間処理の
前段階でブランキングの位置を調整することにより、投
射画像の位置調整を行わせてもよい。 【0036】すなわち、例えば図8に示すように、ラッ
チ回路23Yと補間回路24Yとの間にブランキング回
路71Yを、また、ラッチ回路23RY、23BYと補間回
路24RY、24BYとの間にブランキング回路71RY、7
1BYを、それぞれ挿入し、これらのブランキング回路7
1y、71RY、71BYにブランキング生成回路72から
のブランキング信号を送ってブランキング位置を調整す
ることにより、投射画像のスクリーン画面に対する位置
調整、いわゆるセンターリング調整を行わせている。こ
れは、ブランキング回路71y、71RY、71BYに入力
される映像信号の有効画面の周辺部に対してブランキン
グを施してこの部分をマスクするようにし、このブラン
キングの位相を変えることにより見かけ上の水平位置、
垂直位置調整を電気的に行うものである。 【0037】なお、図8の他の構成は、上記図2と同様
であるため、対応する部分に同じ指示符号を付して説明
を省略する。ただし、メモリ制御回路36によるメモリ
25Y、25Cの書き込み、読み出し制御は、同じタイ
ミングで行えばよい。 【0038】このように、電気的に投影画像位置調整あ
るいはセンターリング調整を行わせることにより、液晶
プロジェクタ装置の取付位置とスクリーン位置との寸法
誤差等による投射画像の位置ずれを容易に補正できる。 【0039】なお、本発明は上述の実施例のみに限定さ
れるものではなく、例えば、輝度信号と色差信号との組
み合せの代わりに、R、G、Bの3原色信号を用いてそ
れぞれに対して補間処理を行わせるようにしてもよい。
また、上記実施例はASIC等のハードウェア回路回路
として、あるいはマイクロプロセッサ、マイクロコンピ
ュータ、ディジタル信号プロセッサ等のプログラマブル
デバイスを用いて、あるいはハードウェア回路とプログ
ラマブルデバイスとの組み合せの装置により実現でき
る。 【0040】さらに、本発明の特定の実施例については
図面を参照しながら詳述したが、本発明はこれらの厳密
な実施例に限定されるものではなく、本発明の趣旨を逸
脱しない範囲で種々の変形や変更が行えることは勿論で
ある。 【0041】 【発明の効果】以上の説明からも明らかなように、本発
明に係る液晶プロジェクタ装置は、光源からの光により
液晶表示パネルを照明し投射レンズを介してスクリーン
面上に投射する液晶プロジェクタ装置において、入力映
像信号から分離して得られる同期信号に基づいて液晶表
示パネルの有効画面内での表示領域を移動制御する表示
移動手段と、この表示移動手段により表示領域が移動さ
れた映像信号を上記液晶表示パネル上に表示駆動する液
晶表示駆動手段と有して成ることにより、電気的に投射
画像の位置調整あるいはセンターリング調整が行え、プ
ロジェクタ設置位置とスクリーン位置との寸法誤差の補
正が容易に行える。 【0042】ここで、上記表示移動手段として、表示画
像のメモリへの書き込み、読み出しタイミングを制御し
て有効画面内で表示領域を移動させる構成、あるいは入
力映像信号に対して有効画面内の周辺部をブランキング
状態とすることでマスクし、このブランキングの位相を
電気的に変化させる構成を用いることにより、簡単な回
路構成で位置調整が行える。
【図面の簡単な説明】 【図1】本発明に係る液晶プロジェクタ装置の一実施例
の概略的な構成を示すブロック図である。 【図2】液晶プロジェクタ装置に用いられるキーストー
ン歪補正及び位置調整回路の概略構成の一例を示すブロ
ック回路図である。 【図3】メモリに対する書き込み、読み出し領域を示す
図である。 【図4】メモリ書き込みアドレス生成のための構成の一
例を示すブロック図である。 【図5】メモリ書き込みアドレス生成動作の具体例を説
明するためのタイミングチャートである。 【図6】メモリ読み出しアドレス生成のための構成の一
例を示すブロック図である。 【図7】メモリ読み出しアドレス生成動作の具体例を説
明するためのタイミングチャートである。 【図8】液晶プロジェクタ装置に用いられるキーストー
ン歪補正及び位置調整回路の概略構成の他の例を示すブ
ロック回路図である。 【符号の説明】 12 同期分離及びY/C分離回路 13 クロマデコーダ 14 キーストーン歪補正及び位置調整回路 15 RGBデコーダ 16 LCD駆動回路 18R、18G、18B 液晶表示パネル 19 投射レンズ 24Y、24RY、24BY 補間回路 25Y、25C メモリ 33 係数制御回路 34 係数ROM 36 メモリ制御回路

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 光源からの光により液晶表示パネルを照
    明し投射レンズを介してスクリーン面上に投射する液晶
    プロジェクタ装置において、 入力映像信号から同期信号を分離する同期分離手段と、 上記入力映像信号について上記スクリーン面に対して斜
    めに投射されることにより生ずるキーストーン歪を補正
    する補間回路と、 上記補間回路により補正された表示画像データの書き込
    み、読み出しタイミングを制御可能なメモリと、 上記同期分離手段からの同期信号に対する上記メモリの
    読み出しタイミングを制御することにより液晶表示パネ
    ルの有効画面より位置調整範囲分だけ小さい表示領域を
    水平及び垂直方向に移動制御する位置調整手段と、 上記補間回路により上記キーストーン歪が補正され、上
    記位置調整手段により表示領域が移動された映像信号を
    上記液晶表示パネル上に表示駆動する液晶表示駆動手段
    とを備え、 上記位置調整手段は、上記表示領域に対応する範囲の上記メモリ内の書き込み
    領域に 上記表示画像データ書き込み、 上記表示領域の移動量に対応する所定のタイミングで上
    記表示画像データを上記メモリから読み出すことにより
    上記有効画面内で上記表示領域を移動させることを特徴
    とする液晶プロジェクタ装置。
JP23903594A 1994-10-03 1994-10-03 液晶プロジェクタ装置 Expired - Fee Related JP3508239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23903594A JP3508239B2 (ja) 1994-10-03 1994-10-03 液晶プロジェクタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23903594A JP3508239B2 (ja) 1994-10-03 1994-10-03 液晶プロジェクタ装置

Publications (2)

Publication Number Publication Date
JPH08102901A JPH08102901A (ja) 1996-04-16
JP3508239B2 true JP3508239B2 (ja) 2004-03-22

Family

ID=17038914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23903594A Expired - Fee Related JP3508239B2 (ja) 1994-10-03 1994-10-03 液晶プロジェクタ装置

Country Status (1)

Country Link
JP (1) JP3508239B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916098B2 (en) * 2003-05-14 2005-07-12 Infocus Corporation Preset key for a projection device
JP2005192188A (ja) 2003-12-03 2005-07-14 Seiko Epson Corp プロジェクタ
JP3880609B1 (ja) * 2006-02-10 2007-02-14 シャープ株式会社 画像投影方法及びプロジェクタ
JP5211992B2 (ja) 2008-09-30 2013-06-12 セイコーエプソン株式会社 画像処理装置、画像表示装置及び画像処理方法
JP5320940B2 (ja) 2008-09-30 2013-10-23 セイコーエプソン株式会社 画像処理装置及び画像表示装置
JP6115069B2 (ja) * 2012-10-17 2017-04-19 セイコーエプソン株式会社 電子機器、電子機器の制御装置、電子機器の駆動方法、電気光学装置の駆動方法

Also Published As

Publication number Publication date
JPH08102901A (ja) 1996-04-16

Similar Documents

Publication Publication Date Title
KR100188218B1 (ko) 투사형 화상표시시스템의 비대칭화면 보정위치제어 방법
KR940010951B1 (ko) 디지탈 컨버젼스 보정장치
US7679690B2 (en) Digital correction module for video projector
US10148924B2 (en) Projection apparatus, method of controlling projection apparatus, and projection system
JP3508239B2 (ja) 液晶プロジェクタ装置
US6642970B1 (en) Single panel color projector
JPH08102900A (ja) 液晶プロジェクタ装置
JPH10133633A (ja) 画像表示装置
JPS6211388A (ja) デイジタルコンバ−ゼンス装置
JP2002051279A (ja) 投射型表示装置、液晶プロジェクタ装置、および画像処理システム
JP2006081078A (ja) 液晶投射装置
KR20030064657A (ko) 왜곡 보정 기능을 갖는 투사형 표시 장치
JP2973438B2 (ja) 投写型画像表示装置
EP0806875B1 (en) Video image projector
JP2003323168A (ja) プロジェクタ装置
KR100469265B1 (ko) Lcd 프로젝터의 키스톤 보정장치 및 방법
JPH0514844A (ja) 液晶パネル駆動制御回路
JPH05143026A (ja) 液晶パネル及び液晶表示装置
JPH04365280A (ja) 投写型画像表示装置
JPH11142805A (ja) 投写型画像表示装置
JPS6163177A (ja) デイジタルコンバ−ゼンス装置
JPH06189236A (ja) 液晶プロジェクタの投射画像補正回路
JPH0759091B2 (ja) デイジタルコンバ−ゼンス装置
JPH07121128B2 (ja) コンバ−ゼンス装置
JP2002215110A (ja) 表示装置および表示方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees