JP3508133B2 - 系統連系用電力変換装置及びその制御方法 - Google Patents
系統連系用電力変換装置及びその制御方法Info
- Publication number
- JP3508133B2 JP3508133B2 JP2001273614A JP2001273614A JP3508133B2 JP 3508133 B2 JP3508133 B2 JP 3508133B2 JP 2001273614 A JP2001273614 A JP 2001273614A JP 2001273614 A JP2001273614 A JP 2001273614A JP 3508133 B2 JP3508133 B2 JP 3508133B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- inverter
- phase
- power
- phase current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は系統連系用電力変換
装置に関し、詳しくは、太陽電池や燃料電池などの分散
電源を電力系統に連系させるため、分散電源と系統電源
間に複数台のインバータを並列接続した系統連系用電力
変換装置に関する。
装置に関し、詳しくは、太陽電池や燃料電池などの分散
電源を電力系統に連系させるため、分散電源と系統電源
間に複数台のインバータを並列接続した系統連系用電力
変換装置に関する。
【０００２】
【従来の技術】例えば、太陽電池や燃料電池などの分散
電源を電力系統に連系させる系統連系システムでは、分
散電源の直流電力を交流電力に変換するインバータを並
列多重接続する場合がある。図１２〜図１６は複数台
（例えば二台）の三相インバータＩＮＶ1，ＩＮＶ2を並
列接続した電力変換装置の構成例を示す。
電源を電力系統に連系させる系統連系システムでは、分
散電源の直流電力を交流電力に変換するインバータを並
列多重接続する場合がある。図１２〜図１６は複数台
（例えば二台）の三相インバータＩＮＶ1，ＩＮＶ2を並
列接続した電力変換装置の構成例を示す。
【０００３】図１２〜図１６に示す電力変換装置はイン
バータＩＮＶ1，ＩＮＶ2を並列多重接続した構成を具備
し、両インバータＩＮＶ1，ＩＮＶ2の直流側を分散電源
Ｂに共通して接続すると共に、その交流側を連系トラン
スＴＲを介して三相交流の系統電源Ｖｓに接続すること
によりシステム構成されている。
バータＩＮＶ1，ＩＮＶ2を並列多重接続した構成を具備
し、両インバータＩＮＶ1，ＩＮＶ2の直流側を分散電源
Ｂに共通して接続すると共に、その交流側を連系トラン
スＴＲを介して三相交流の系統電源Ｖｓに接続すること
によりシステム構成されている。
【０００４】インバータＩＮＶ1，ＩＮＶ2はフルブリッ
ジ構成のスイッチング素子Ｓ1〜Ｓ6を備え、その直流側
に電解コンデンサＣ、交流側に出力フィルタ用三相リア
クトルＦＬがそれぞれ接続され、その交流側に設けられ
た変流器ＣＴにより検出された出力電流Ｉに基づくＰＷ
Ｍ制御によりスイッチング素子Ｓ1〜Ｓ6を点弧させるた
めのゲートパルスＧを生成する制御部Ｅを具備する。
ジ構成のスイッチング素子Ｓ1〜Ｓ6を備え、その直流側
に電解コンデンサＣ、交流側に出力フィルタ用三相リア
クトルＦＬがそれぞれ接続され、その交流側に設けられ
た変流器ＣＴにより検出された出力電流Ｉに基づくＰＷ
Ｍ制御によりスイッチング素子Ｓ1〜Ｓ6を点弧させるた
めのゲートパルスＧを生成する制御部Ｅを具備する。
【０００５】この電力変換装置では、分散電源Ｂから出
力される直流電力を電解コンデンサＣに充電し、その充
電電力をインバータＩＮＶ1，ＩＮＶ2のスイッチングに
より交流変換し、その交流電力を電力系統の負荷（図示
せず）に供給するようにしている。インバータＩＮ
Ｖ1，ＩＮＶ2を並列多重接続した電力変換装置では、そ
れぞれのインバータＩＮＶ1，ＩＮＶ2の制御部ＥでＰＷ
Ｍ制御によりスイッチング素子Ｓ1〜Ｓ6を点弧させるゲ
ートパルスＧを独自に生成するようにしている。
力される直流電力を電解コンデンサＣに充電し、その充
電電力をインバータＩＮＶ1，ＩＮＶ2のスイッチングに
より交流変換し、その交流電力を電力系統の負荷（図示
せず）に供給するようにしている。インバータＩＮ
Ｖ1，ＩＮＶ2を並列多重接続した電力変換装置では、そ
れぞれのインバータＩＮＶ1，ＩＮＶ2の制御部ＥでＰＷ
Ｍ制御によりスイッチング素子Ｓ1〜Ｓ6を点弧させるゲ
ートパルスＧを独自に生成するようにしている。
【０００６】このようにインバータＩＮＶ1，ＩＮＶ2の
制御部Ｅで独自のＰＷＭ制御によりゲートパルスＧを生
成していることから、それぞれのインバータＩＮＶ1，
ＩＮＶ2でゲートパルスＧの位相ずれが発生することが
ある。このゲートパルスＧの位相ずれによりインバータ
ＩＮＶ1とＩＮＶ2間でスイッチング素子Ｓ1〜Ｓ6の点弧
タイミングにずれが生じ、図１７に示すようにインバー
タＩＮＶ1とＩＮＶ2間で横流と称される零相電流Ｉ0が
流れるという不具合が発生する。
制御部Ｅで独自のＰＷＭ制御によりゲートパルスＧを生
成していることから、それぞれのインバータＩＮＶ1，
ＩＮＶ2でゲートパルスＧの位相ずれが発生することが
ある。このゲートパルスＧの位相ずれによりインバータ
ＩＮＶ1とＩＮＶ2間でスイッチング素子Ｓ1〜Ｓ6の点弧
タイミングにずれが生じ、図１７に示すようにインバー
タＩＮＶ1とＩＮＶ2間で横流と称される零相電流Ｉ0が
流れるという不具合が発生する。
【０００７】そこで、従来の電力変換装置では、以下の
ような〜の手段によりインバータＩＮＶ1とＩＮＶ2
間で流れる零相電流Ｉ0を抑制するようにしていた。
ような〜の手段によりインバータＩＮＶ1とＩＮＶ2
間で流れる零相電流Ｉ0を抑制するようにしていた。
【０００８】インバータＩＮＶ1，ＩＮＶ2の制御部Ｅ
間で、ゲートパルスＧの点弧タイミングおよびパルス幅
を一致させるための同期信号Ｄの送受信を行う（図１２
参照）。この同期信号Ｄによりそれぞれの制御部Ｅから
出力されるゲートパルスＧの点弧タイミングおよびパル
ス幅を完全に一致させることが実現可能となる。
間で、ゲートパルスＧの点弧タイミングおよびパルス幅
を一致させるための同期信号Ｄの送受信を行う（図１２
参照）。この同期信号Ｄによりそれぞれの制御部Ｅから
出力されるゲートパルスＧの点弧タイミングおよびパル
ス幅を完全に一致させることが実現可能となる。
【０００９】インバータＩＮＶ1，ＩＮＶ2の交流側に
絶縁トランスＴをそれぞれ設ける（図１３参照）。この
絶縁トランスＴにより、インバータＩＮＶ1とＩＮＶ2間
の零相インピーダンスが原理的に無限大となるため、両
制御部Ｅにおいてスイッチング周波数レベルで零相電圧
を発生していても、インバータＩＮＶ1とＩＮＶ2間で零
相電流Ｉ0が流れることはない。
絶縁トランスＴをそれぞれ設ける（図１３参照）。この
絶縁トランスＴにより、インバータＩＮＶ1とＩＮＶ2間
の零相インピーダンスが原理的に無限大となるため、両
制御部Ｅにおいてスイッチング周波数レベルで零相電圧
を発生していても、インバータＩＮＶ1とＩＮＶ2間で零
相電流Ｉ0が流れることはない。
【００１０】インバータＩＮＶ1，ＩＮＶ2の直流側
に、零相電流Ｉ0が流れる場合にのみ高インピーダンス
となるインダクタンス（例えばコモンモードチョークコ
イルと称されるフィルタＦ）を挿入する（図１４参
照）。このインダクタンスが発揮するブロッキング（フ
ィルタリング）効果により、インバータＩＮＶ1とＩＮ
Ｖ2間で零相電流Ｉ0が流れることを抑止できる。
に、零相電流Ｉ0が流れる場合にのみ高インピーダンス
となるインダクタンス（例えばコモンモードチョークコ
イルと称されるフィルタＦ）を挿入する（図１４参
照）。このインダクタンスが発揮するブロッキング（フ
ィルタリング）効果により、インバータＩＮＶ1とＩＮ
Ｖ2間で零相電流Ｉ0が流れることを抑止できる。
【００１１】インバータＩＮＶ1，ＩＮＶ2の交流側に
設けられた出力フィルタ用三相リアクトルＦＬ（図１２
〜図１４参照）に代えて三台の単相リアクトルＦＬｕ，
ＦＬｖ，ＦＬｗをインバータＩＮＶ1，ＩＮＶ2の交流側
にそれぞれ設ける（図１５参照）。三相リアクトルＦＬ
の場合、インバータＩＮＶ1とＩＮＶ2間の零相インピー
ダンスが極めて小さくなるため、インバータＩＮＶ1，
ＩＮＶ2から発生する零相電圧に対してはブロッキング
（フィルタリング）効果がないことから、前記で
述べたような零相電流Ｉ0を抑止する手段が別途必要で
ある。これに対して、単相リアクトルＦＬｕ，ＦＬｖ，
ＦＬｗの場合、インバータＩＮＶ1，ＩＮＶ2から発生す
る零相電圧に対してブロッキング（フィルタリング）効
果を発揮させ得るインダクタンスが確保されるため、単
相リアクトル自体で零相電流Ｉ0を抑止することができ
る。
設けられた出力フィルタ用三相リアクトルＦＬ（図１２
〜図１４参照）に代えて三台の単相リアクトルＦＬｕ，
ＦＬｖ，ＦＬｗをインバータＩＮＶ1，ＩＮＶ2の交流側
にそれぞれ設ける（図１５参照）。三相リアクトルＦＬ
の場合、インバータＩＮＶ1とＩＮＶ2間の零相インピー
ダンスが極めて小さくなるため、インバータＩＮＶ1，
ＩＮＶ2から発生する零相電圧に対してはブロッキング
（フィルタリング）効果がないことから、前記で
述べたような零相電流Ｉ0を抑止する手段が別途必要で
ある。これに対して、単相リアクトルＦＬｕ，ＦＬｖ，
ＦＬｗの場合、インバータＩＮＶ1，ＩＮＶ2から発生す
る零相電圧に対してブロッキング（フィルタリング）効
果を発揮させ得るインダクタンスが確保されるため、単
相リアクトル自体で零相電流Ｉ0を抑止することができ
る。
【００１２】インバータＩＮＶ1，ＩＮＶ2の交流側に
ＬＣＬのπ型フィルタＦＬ1，ＦＣ，ＦＬ2を設ける（図
１６参照）。つまり、三相リアクトルを構成する第一の
フィルタリアクトルＦＬ1とフィルタコンデンサＦＣと
連系用の第二のフィルタリアクトルＦＬ2とで構成す
る。この第一のフィルタリアクトルＦＬ1とフィルタコ
ンデンサＦＣとで構成したＬＣフィルタによりインバー
タＩＮＶ1，ＩＮＶ2から発生するスイッチング周波数レ
ベルの電圧成分を除去しているので、スイッチングレベ
ルでの零相電圧が発生しないことから零相電流Ｉ0を抑
止できる。第二のフィルタリアクトルＦＬ2には、イン
バータＩＮＶ1とＩＮＶ2間あるいはインバータと電力系
統間の連系インピーダンスの機能を持たせ、交流電源同
士の並列運転に近いシステム構成となっている。
ＬＣＬのπ型フィルタＦＬ1，ＦＣ，ＦＬ2を設ける（図
１６参照）。つまり、三相リアクトルを構成する第一の
フィルタリアクトルＦＬ1とフィルタコンデンサＦＣと
連系用の第二のフィルタリアクトルＦＬ2とで構成す
る。この第一のフィルタリアクトルＦＬ1とフィルタコ
ンデンサＦＣとで構成したＬＣフィルタによりインバー
タＩＮＶ1，ＩＮＶ2から発生するスイッチング周波数レ
ベルの電圧成分を除去しているので、スイッチングレベ
ルでの零相電圧が発生しないことから零相電流Ｉ0を抑
止できる。第二のフィルタリアクトルＦＬ2には、イン
バータＩＮＶ1とＩＮＶ2間あるいはインバータと電力系
統間の連系インピーダンスの機能を持たせ、交流電源同
士の並列運転に近いシステム構成となっている。
【００１３】
【発明が解決しようとする課題】ところで、前述したよ
うにインバータＩＮＶ1とＩＮＶ2間で流れる零相電流Ｉ
0を抑制する〜の手段を備えた従来の電力変換装置
では、ハードウェア面での対策を講じなければならず、
それぞれ以下のような問題があった。
うにインバータＩＮＶ1とＩＮＶ2間で流れる零相電流Ｉ
0を抑制する〜の手段を備えた従来の電力変換装置
では、ハードウェア面での対策を講じなければならず、
それぞれ以下のような問題があった。
【００１４】インバータＩＮＶ1，ＩＮＶ2の制御部Ｅ
間で、ゲートパルスＧを同期させるための同期信号Ｄの
送受信を行う手段（図１２参照）を採用した場合、この
同期信号Ｄには、ゲートパルスＧの点弧タイミングとパ
ルス幅の情報を含めなければならない。ここで、スイッ
チング周波数は例えば１０ｋＨｚ〜２０ｋＨｚで１周期
２０μ秒〜１００μ秒程度である。
間で、ゲートパルスＧを同期させるための同期信号Ｄの
送受信を行う手段（図１２参照）を採用した場合、この
同期信号Ｄには、ゲートパルスＧの点弧タイミングとパ
ルス幅の情報を含めなければならない。ここで、スイッ
チング周波数は例えば１０ｋＨｚ〜２０ｋＨｚで１周期
２０μ秒〜１００μ秒程度である。
【００１５】例えば、信号送信側（マスター側）のイン
バータＩＮＶ1の制御部Ｅでは、同期信号Ｄの情報、つ
まり、ゲートパルスＧの点弧タイミングおよびパルス幅
を演算処理する必要がある。この演算処理後に同期信号
Ｄを信号受信側（スレーブ側）のインバータＩＮＶ2の
制御部Ｅに伝送することになるが、信号送信側と信号受
信側の両インバータＩＮＶ1，ＩＮＶ2における制御時間
が短すぎるために、同期信号Ｄの送受信を実行すること
が困難となる。
バータＩＮＶ1の制御部Ｅでは、同期信号Ｄの情報、つ
まり、ゲートパルスＧの点弧タイミングおよびパルス幅
を演算処理する必要がある。この演算処理後に同期信号
Ｄを信号受信側（スレーブ側）のインバータＩＮＶ2の
制御部Ｅに伝送することになるが、信号送信側と信号受
信側の両インバータＩＮＶ1，ＩＮＶ2における制御時間
が短すぎるために、同期信号Ｄの送受信を実行すること
が困難となる。
【００１６】また、ゲートパルスＧを信号送信側から信
号受信側へ直接に伝送するパルス伝達方式が考えられる
が、両インバータＩＮＶ1，ＩＮＶ2の制御部Ｅを絶縁す
る必要性から、送受信パルスの絶縁回路部（例えば光信
号を採用）を設けなければならない。これら信号伝達手
段は、インバータＩＮＶ1，ＩＮＶ2の並列多重数により
変更されるため、電力変換装置の標準化が困難となる。
号受信側へ直接に伝送するパルス伝達方式が考えられる
が、両インバータＩＮＶ1，ＩＮＶ2の制御部Ｅを絶縁す
る必要性から、送受信パルスの絶縁回路部（例えば光信
号を採用）を設けなければならない。これら信号伝達手
段は、インバータＩＮＶ1，ＩＮＶ2の並列多重数により
変更されるため、電力変換装置の標準化が困難となる。
【００１７】インバータＩＮＶ1，ＩＮＶ2の交流側に
絶縁トランスＴをそれぞれ設ける手段（図１３参照）を
採用した場合、インバータＩＮＶ1，ＩＮＶ2の交流側に
それぞれ設けた絶縁トランスＴの定格周波数は系統周波
数であるため、その絶縁トランスＴは大型および大重量
のものが必要であり、電力変換装置の大型化およびコス
トアップを招来する。
絶縁トランスＴをそれぞれ設ける手段（図１３参照）を
採用した場合、インバータＩＮＶ1，ＩＮＶ2の交流側に
それぞれ設けた絶縁トランスＴの定格周波数は系統周波
数であるため、その絶縁トランスＴは大型および大重量
のものが必要であり、電力変換装置の大型化およびコス
トアップを招来する。
【００１８】インバータＩＮＶ1，ＩＮＶ2の直流側
に、零相電流Ｉ0が流れる場合にのみ高インピーダンス
となるインダクタンスを有するフィルタＦ（例えばコモ
ンモードチョークコイル）を挿入する手段（図１４参
照）を採用した場合、前記のケースと同様、インバー
タＩＮＶ1，ＩＮＶ2の直流側にそれぞれ設けたフィルタ
Ｆが大型および大重量であるため、電力変換装置の大型
化およびコストアップを招来する。
に、零相電流Ｉ0が流れる場合にのみ高インピーダンス
となるインダクタンスを有するフィルタＦ（例えばコモ
ンモードチョークコイル）を挿入する手段（図１４参
照）を採用した場合、前記のケースと同様、インバー
タＩＮＶ1，ＩＮＶ2の直流側にそれぞれ設けたフィルタ
Ｆが大型および大重量であるため、電力変換装置の大型
化およびコストアップを招来する。
【００１９】三台の単相リアクトルＦＬｕ，ＦＬｖ，
ＦＬｗをインバータＩＮＶ1，ＩＮＶ2の交流側にそれぞ
れ設ける手段（図１５参照）を採用した場合、一台の三
相リアクトルＦＬの場合と比較しても、コストや大きさ
が二倍、取り付け工数が三倍となり、低コスト化が必要
な汎用の電力変換装置にとっては不適である。
ＦＬｗをインバータＩＮＶ1，ＩＮＶ2の交流側にそれぞ
れ設ける手段（図１５参照）を採用した場合、一台の三
相リアクトルＦＬの場合と比較しても、コストや大きさ
が二倍、取り付け工数が三倍となり、低コスト化が必要
な汎用の電力変換装置にとっては不適である。
【００２０】インバータＩＮＶ1，ＩＮＶ2の交流側に
ＬＣＬのπ型フィルタＦＬ1，ＦＣ，ＦＬ2を設ける手段
（図１６参照）を採用した場合、前述したのケース
と同様、フィルタが大型および大重量となるため、電力
変換装置の大型化およびコストアップを招来する。
ＬＣＬのπ型フィルタＦＬ1，ＦＣ，ＦＬ2を設ける手段
（図１６参照）を採用した場合、前述したのケース
と同様、フィルタが大型および大重量となるため、電力
変換装置の大型化およびコストアップを招来する。
【００２１】そこで、本発明は前記問題点に鑑みて提案
されたもので、その目的とするところは、インバータ間
でハードウェア面での対策を施すことなく、簡便な手段
によりインバータ間で零相電流が流れることを抑止し得
る系統連系用電力変換装置およびその制御方法を提供す
ることにある。
されたもので、その目的とするところは、インバータ間
でハードウェア面での対策を施すことなく、簡便な手段
によりインバータ間で零相電流が流れることを抑止し得
る系統連系用電力変換装置およびその制御方法を提供す
ることにある。
【００２２】
【課題を解決するための手段】前記目的を達成するため
の技術的手段として、本発明は、ＰＷＭ制御の方式（三
角波比較方式、ヒステリシスコンパレータ方式、ベクト
ル方式）の観点から以下の点を特徴とする。ここで、Ｐ
ＷＭ制御の方式のうちで、三角波比較方式とは、時間に
対して直線的に変化するキャリア（搬送）信号（例えば
三角波または鋸波）と変調信号（例えば正弦波）との比
較によってＰＷＭ波形（スイッチング素子駆動波形）出
力を得る方式を意味し、ヒステリシスコンパレータ方式
とは、インバータの出力と指令値の誤差信号をヒステリ
シス幅を持つコンパレータに入力し、誤差がコンパレー
タのしきい値以内になるように振動的に追従させる方式
を意味し、ベクトル方式とは、インバータが発生する８
個の電圧ベクトルに基づき、ある時間の電圧ベクトルの
平均値が電圧指令ベクトルに一致するようにパルス幅信
号に変換する方式を意味する。前記いずれの方式を採用
した場合も、本発明は、インバータ間でハードウェア面
での対策を施すことなく、前記方式によるＰＷＭ制御で
インバータ間での零相電流の抑止が図れる。
の技術的手段として、本発明は、ＰＷＭ制御の方式（三
角波比較方式、ヒステリシスコンパレータ方式、ベクト
ル方式）の観点から以下の点を特徴とする。ここで、Ｐ
ＷＭ制御の方式のうちで、三角波比較方式とは、時間に
対して直線的に変化するキャリア（搬送）信号（例えば
三角波または鋸波）と変調信号（例えば正弦波）との比
較によってＰＷＭ波形（スイッチング素子駆動波形）出
力を得る方式を意味し、ヒステリシスコンパレータ方式
とは、インバータの出力と指令値の誤差信号をヒステリ
シス幅を持つコンパレータに入力し、誤差がコンパレー
タのしきい値以内になるように振動的に追従させる方式
を意味し、ベクトル方式とは、インバータが発生する８
個の電圧ベクトルに基づき、ある時間の電圧ベクトルの
平均値が電圧指令ベクトルに一致するようにパルス幅信
号に変換する方式を意味する。前記いずれの方式を採用
した場合も、本発明は、インバータ間でハードウェア面
での対策を施すことなく、前記方式によるＰＷＭ制御で
インバータ間での零相電流の抑止が図れる。
【００２３】（１）三角波比較方式
本発明装置は、直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、三角波比較方式のＰＷＭ制御に基づくゲートパ
ルスによりスイッチング素子を点弧させてインバータの
出力電流を制御する系統連系用電力変換装置において、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
三角波信号を基準位相から移相させる制御部をそれぞれ
のインバータについて具備したことを特徴とする。
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、三角波比較方式のＰＷＭ制御に基づくゲートパ
ルスによりスイッチング素子を点弧させてインバータの
出力電流を制御する系統連系用電力変換装置において、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
三角波信号を基準位相から移相させる制御部をそれぞれ
のインバータについて具備したことを特徴とする。
【００２４】それぞれのインバータの前記制御部は、イ
ンバータの出力電流の零相分を検出する零相電流検出部
と、その零相電流の極性および大きさを演算する演算部
と、その零相電流の極性および大きさに基づいて、前記
零相電流が流れるスイッチング素子のゲートパルスを、
三角波信号を基準位相から移相させて生成するパルス発
生部とを備えた構成とすることが可能である。
ンバータの出力電流の零相分を検出する零相電流検出部
と、その零相電流の極性および大きさを演算する演算部
と、その零相電流の極性および大きさに基づいて、前記
零相電流が流れるスイッチング素子のゲートパルスを、
三角波信号を基準位相から移相させて生成するパルス発
生部とを備えた構成とすることが可能である。
【００２５】本発明方法は、複数台のインバータを並列
接続して系統電源に連系させ、三角波比較方式のＰＷＭ
制御に基づくゲートパルスによりスイッチング素子を点
弧させてインバータの出力電流を制御することにより、
各インバータに共通して設けられた分散電源の直流電力
を交流電力に変換する系統連系用電力変換装置の制御方
法において、それぞれのインバータの制御部にて、前記
インバータの出力電流の零相分を検出し、その零相電流
の極性および大きさに基づいて、前記零相電流が流れる
スイッチング素子のゲートパルスを生成するための三角
波信号を基準位相から移相させることを特徴とする。
接続して系統電源に連系させ、三角波比較方式のＰＷＭ
制御に基づくゲートパルスによりスイッチング素子を点
弧させてインバータの出力電流を制御することにより、
各インバータに共通して設けられた分散電源の直流電力
を交流電力に変換する系統連系用電力変換装置の制御方
法において、それぞれのインバータの制御部にて、前記
インバータの出力電流の零相分を検出し、その零相電流
の極性および大きさに基づいて、前記零相電流が流れる
スイッチング素子のゲートパルスを生成するための三角
波信号を基準位相から移相させることを特徴とする。
【００２６】本発明では、三角波比較方式のＰＷＭ制御
に基づいて、インバータに発生した零相電流の極性およ
び大きさに応じて三角波信号を基準位相から補正値分だ
け移相させることにより、各インバータ間のゲートパル
スの位相ずれを補正することができ、その結果、各イン
バータにおけるスイッチング素子のスイッチングタイミ
ングを完全に一致させて同期をとることができる。
に基づいて、インバータに発生した零相電流の極性およ
び大きさに応じて三角波信号を基準位相から補正値分だ
け移相させることにより、各インバータ間のゲートパル
スの位相ずれを補正することができ、その結果、各イン
バータにおけるスイッチング素子のスイッチングタイミ
ングを完全に一致させて同期をとることができる。
【００２７】（２）ヒステリシスコンパレータ方式
本発明装置は、直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ヒステリシスコンパレータ方式のＰＷＭ制御に
基づくゲートパルスによりスイッチング素子を点弧させ
てインバータの出力電流を制御する系統連系用電力変換
装置において、前記インバータの出力電流の零相分を検
出し、その零相電流の極性および大きさに基づいて、前
記零相電流が流れるスイッチング素子のゲートパルスを
生成するためのヒステリシス幅をインバータの出力電流
基準値に対して調整する制御部をそれぞれのインバータ
について具備したことを特徴とする。
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ヒステリシスコンパレータ方式のＰＷＭ制御に
基づくゲートパルスによりスイッチング素子を点弧させ
てインバータの出力電流を制御する系統連系用電力変換
装置において、前記インバータの出力電流の零相分を検
出し、その零相電流の極性および大きさに基づいて、前
記零相電流が流れるスイッチング素子のゲートパルスを
生成するためのヒステリシス幅をインバータの出力電流
基準値に対して調整する制御部をそれぞれのインバータ
について具備したことを特徴とする。
【００２８】それぞれのインバータの前記制御部は、イ
ンバータの出力電流の零相分を検出する零相電流検出部
と、その零相電流の極性および大きさに応じてインバー
タの出力電流基準値に対するヒステリシス幅を調整する
ヒステリシス幅決定部と、そのヒステリシス幅を調整す
るインバータのスイッチング素子を選択する補正対象選
択部とを備えた構成とすることが可能である。
ンバータの出力電流の零相分を検出する零相電流検出部
と、その零相電流の極性および大きさに応じてインバー
タの出力電流基準値に対するヒステリシス幅を調整する
ヒステリシス幅決定部と、そのヒステリシス幅を調整す
るインバータのスイッチング素子を選択する補正対象選
択部とを備えた構成とすることが可能である。
【００２９】本発明方法は、複数台のインバータを並列
接続して系統電源に連系させ、ヒステリシスコンパレー
タ方式のＰＷＭ制御に基づくゲートパルスによりスイッ
チング素子を点弧させてインバータの出力電流を制御す
ることにより、各インバータに共通して設けられた分散
電源の直流電力を交流電力に変換する系統連系用電力変
換装置の制御方法において、それぞれのインバータの制
御部にて、前記インバータの出力電流の零相分を検出
し、その零相電流の極性および大きさに基づいて、前記
零相電流が流れるスイッチング素子のゲートパルスを生
成するためのヒステリシス幅をインバータの出力電流基
準値に対して調整することを特徴とする。
接続して系統電源に連系させ、ヒステリシスコンパレー
タ方式のＰＷＭ制御に基づくゲートパルスによりスイッ
チング素子を点弧させてインバータの出力電流を制御す
ることにより、各インバータに共通して設けられた分散
電源の直流電力を交流電力に変換する系統連系用電力変
換装置の制御方法において、それぞれのインバータの制
御部にて、前記インバータの出力電流の零相分を検出
し、その零相電流の極性および大きさに基づいて、前記
零相電流が流れるスイッチング素子のゲートパルスを生
成するためのヒステリシス幅をインバータの出力電流基
準値に対して調整することを特徴とする。
【００３０】本発明では、ヒステリシスコンパレータ方
式のＰＷＭ制御に基づいて、インバータに発生した零相
電流の極性および大きさに応じて、インバータの出力電
流基準値に対するヒステリシス幅を補正値分だけ増減す
ることにより、零相電流の極性に基づいて選択した所望
のスイッチング素子のゲートパルスを補正することがで
き、その結果、各インバータにおけるスイッチング素子
のスイッチングタイミングを完全に一致させて同期をと
ることができる。
式のＰＷＭ制御に基づいて、インバータに発生した零相
電流の極性および大きさに応じて、インバータの出力電
流基準値に対するヒステリシス幅を補正値分だけ増減す
ることにより、零相電流の極性に基づいて選択した所望
のスイッチング素子のゲートパルスを補正することがで
き、その結果、各インバータにおけるスイッチング素子
のスイッチングタイミングを完全に一致させて同期をと
ることができる。
【００３１】（３）ベクトル方式
本発明装置は、直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ベクトル方式のＰＷＭ制御に基づくゲートパル
スによりスイッチング素子を点弧させてインバータの出
力電流を制御する系統連系用電力変換装置において、前
記インバータの出力電流の零相分を検出し、その零相電
流の極性および大きさに基づいて零相電流が流れるスイ
ッチング素子のいずれかを選択し、その選択されたスイ
ッチング素子をＯＦＦさせる出力電圧ベクトルを決定す
る制御部をそれぞれのインバータについて具備したこと
を特徴とする。
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ベクトル方式のＰＷＭ制御に基づくゲートパル
スによりスイッチング素子を点弧させてインバータの出
力電流を制御する系統連系用電力変換装置において、前
記インバータの出力電流の零相分を検出し、その零相電
流の極性および大きさに基づいて零相電流が流れるスイ
ッチング素子のいずれかを選択し、その選択されたスイ
ッチング素子をＯＦＦさせる出力電圧ベクトルを決定す
る制御部をそれぞれのインバータについて具備したこと
を特徴とする。
【００３２】それぞれのインバータの前記制御部は、イ
ンバータの出力電流の零相分を検出する零相電流検出部
と、その零相電流の極性および大きさに基づいて零相電
流が流れるスイッチング素子のいずれかを選択し、その
選択されたスイッチング素子をＯＦＦさせる出力電圧ベ
クトルを決定するベクトル決定部とを備えた構成とする
ことが可能である。
ンバータの出力電流の零相分を検出する零相電流検出部
と、その零相電流の極性および大きさに基づいて零相電
流が流れるスイッチング素子のいずれかを選択し、その
選択されたスイッチング素子をＯＦＦさせる出力電圧ベ
クトルを決定するベクトル決定部とを備えた構成とする
ことが可能である。
【００３３】本発明方法は、複数台のインバータを並列
接続して系統電源に連系させ、ベクトル方式のＰＷＭ制
御に基づくゲートパルスによりスイッチング素子を点弧
させてインバータの出力電流を制御することにより、各
インバータに共通して設けられた分散電源の直流電力を
交流電力に変換する系統連系用電力変換装置の制御方法
において、それぞれのインバータの制御部にて、前記イ
ンバータの出力電流の零相分を検出し、その零相電流の
極性および大きさに基づいて、零相電流が流れるスイッ
チング素子のいずれかを選択し、その選択されたスイッ
チング素子をＯＦＦさせる出力電圧ベクトルを決定する
ことを特徴とする。
接続して系統電源に連系させ、ベクトル方式のＰＷＭ制
御に基づくゲートパルスによりスイッチング素子を点弧
させてインバータの出力電流を制御することにより、各
インバータに共通して設けられた分散電源の直流電力を
交流電力に変換する系統連系用電力変換装置の制御方法
において、それぞれのインバータの制御部にて、前記イ
ンバータの出力電流の零相分を検出し、その零相電流の
極性および大きさに基づいて、零相電流が流れるスイッ
チング素子のいずれかを選択し、その選択されたスイッ
チング素子をＯＦＦさせる出力電圧ベクトルを決定する
ことを特徴とする。
【００３４】本発明では、ベクトル方式のＰＷＭ制御に
基づいて、インバータに発生した零相電流の極性および
大きさに基づいて零相電流が流れるスイッチング素子の
いずれかを選択し、その選択されたスイッチング素子を
ＯＦＦさせる出力電圧ベクトルを決定することにより、
各インバータ間のゲートパルスを補正することができ、
その結果、各インバータ間の零相電流を抑制することが
できる。
基づいて、インバータに発生した零相電流の極性および
大きさに基づいて零相電流が流れるスイッチング素子の
いずれかを選択し、その選択されたスイッチング素子を
ＯＦＦさせる出力電圧ベクトルを決定することにより、
各インバータ間のゲートパルスを補正することができ、
その結果、各インバータ間の零相電流を抑制することが
できる。
【００３５】
【発明の実施の形態】本発明の第１〜第３の実施形態を
以下に詳述する。第１の実施形態は三角波比較方式のＰ
ＷＭ制御を用いた場合、第２の実施形態はヒステリシス
コンパレータ方式のＰＷＭ制御を用いた場合、第３の実
施形態はベクトル方式のＰＷＭ制御を用いた場合で、第
１〜第３の実施形態ではＰＷＭ制御の方式が異なり、ハ
ードウェア構成については共通する。
以下に詳述する。第１の実施形態は三角波比較方式のＰ
ＷＭ制御を用いた場合、第２の実施形態はヒステリシス
コンパレータ方式のＰＷＭ制御を用いた場合、第３の実
施形態はベクトル方式のＰＷＭ制御を用いた場合で、第
１〜第３の実施形態ではＰＷＭ制御の方式が異なり、ハ
ードウェア構成については共通する。
【００３６】図１は第１〜第３の実施形態で共通する系
統連系用電力変換装置のハードウェア構成を示す。同図
に示す電力変換装置は、例えば、太陽電池や燃料電池な
どの分散電源Ｂを電力系統に連系させる系統連系システ
ムに設置されるもので、複数台（例えば二台）の三相イ
ンバータＩＮＶ1，ＩＮＶ2を並列接続した構成を具備
し、両インバータＩＮＶ1，ＩＮＶ2の直流側を分散電源
Ｂに共通して接続すると共に、その交流側を連系トラン
スＴＲを介して三相交流系統電源Ｖｓに接続することに
よりシステム構成されている。
統連系用電力変換装置のハードウェア構成を示す。同図
に示す電力変換装置は、例えば、太陽電池や燃料電池な
どの分散電源Ｂを電力系統に連系させる系統連系システ
ムに設置されるもので、複数台（例えば二台）の三相イ
ンバータＩＮＶ1，ＩＮＶ2を並列接続した構成を具備
し、両インバータＩＮＶ1，ＩＮＶ2の直流側を分散電源
Ｂに共通して接続すると共に、その交流側を連系トラン
スＴＲを介して三相交流系統電源Ｖｓに接続することに
よりシステム構成されている。
【００３７】インバータＩＮＶ1，ＩＮＶ2はフルブリッ
ジ構成のスイッチング素子Ｓ1〜Ｓ6を備え、その直流側
に電解コンデンサＣ、交流側に出力フィルタ用三相リア
クトルＦＬがそれぞれ接続され、その交流側に設けられ
た変流器ＣＴにより検出された出力電流Ｉに基づくＰＷ
Ｍ制御によりスイッチング素子Ｓ1〜Ｓ6を点弧させるた
めのゲートパルスＧを生成する制御部Ｅを具備し、分散
電源Ｂから出力される直流電力を電解コンデンサＣに充
電し、その充電電力をインバータＩＮＶ1，ＩＮＶ2のス
イッチングにより交流変換し、その交流電力を電力系統
の負荷（図示せず）に供給するようにしている。
ジ構成のスイッチング素子Ｓ1〜Ｓ6を備え、その直流側
に電解コンデンサＣ、交流側に出力フィルタ用三相リア
クトルＦＬがそれぞれ接続され、その交流側に設けられ
た変流器ＣＴにより検出された出力電流Ｉに基づくＰＷ
Ｍ制御によりスイッチング素子Ｓ1〜Ｓ6を点弧させるた
めのゲートパルスＧを生成する制御部Ｅを具備し、分散
電源Ｂから出力される直流電力を電解コンデンサＣに充
電し、その充電電力をインバータＩＮＶ1，ＩＮＶ2のス
イッチングにより交流変換し、その交流電力を電力系統
の負荷（図示せず）に供給するようにしている。
【００３８】ところで、インバータＩＮＶ1，ＩＮＶ2を
並列多重接続した電力変換装置では、それぞれのインバ
ータＩＮＶ1，ＩＮＶ2の制御部ＥでＰＷＭ制御によりス
イッチング素子Ｓ1〜Ｓ6を点弧させるゲートパルスＧを
生成するようにしている。このようにインバータＩＮＶ
1，ＩＮＶ2の制御部Ｅで独自のＰＷＭ制御によりゲート
パルスＧを生成していることから、それぞれのインバー
タＩＮＶ1，ＩＮＶ2でゲートパルスＧの位相ずれが発生
することがある。このゲートパルスＧの位相ずれにより
インバータＩＮＶ1とＩＮＶ2間でスイッチング素子Ｓ1
〜Ｓ6の点弧タイミングにずれが生じ、インバータＩＮ
Ｖ1とＩＮＶ2間で零相電流Ｉ0が流れる（図１７参照）
という不具合が発生する。
並列多重接続した電力変換装置では、それぞれのインバ
ータＩＮＶ1，ＩＮＶ2の制御部ＥでＰＷＭ制御によりス
イッチング素子Ｓ1〜Ｓ6を点弧させるゲートパルスＧを
生成するようにしている。このようにインバータＩＮＶ
1，ＩＮＶ2の制御部Ｅで独自のＰＷＭ制御によりゲート
パルスＧを生成していることから、それぞれのインバー
タＩＮＶ1，ＩＮＶ2でゲートパルスＧの位相ずれが発生
することがある。このゲートパルスＧの位相ずれにより
インバータＩＮＶ1とＩＮＶ2間でスイッチング素子Ｓ1
〜Ｓ6の点弧タイミングにずれが生じ、インバータＩＮ
Ｖ1とＩＮＶ2間で零相電流Ｉ0が流れる（図１７参照）
という不具合が発生する。
【００３９】（第１の実施形態）この零相電流Ｉ0が流
れるという不具合を防止するため、第１の実施形態で
は、制御部Ｅにおいて三角波比較方式によるＰＷＭ制御
に基づいてインバータＩＮＶ1とＩＮＶ2間でのゲートパ
ルスＧの位相ずれを補正する。
れるという不具合を防止するため、第１の実施形態で
は、制御部Ｅにおいて三角波比較方式によるＰＷＭ制御
に基づいてインバータＩＮＶ1とＩＮＶ2間でのゲートパ
ルスＧの位相ずれを補正する。
【００４０】この第１の実施形態の電力変換装置は、図
２に示すようにインバータＩＮＶ1，ＩＮＶ2の出力電流
の零相分を検出する零相電流検出部１と、その零相電流
Ｉ0の極性および大きさをＰＩ制御により演算する演算
部２と、その零相電流Ｉ0の極性および大きさに基づい
て、零相電流Ｉ0が流れるスイッチング素子Ｓ1〜Ｓ6の
ゲートパルスＧを生成するための三角波信号を基準位相
から移相させてそのスイッチング素子Ｓ1〜Ｓ6のゲート
パルスＧを出力するパルス発生部３とで構成された制御
部Ｅを具備する。
２に示すようにインバータＩＮＶ1，ＩＮＶ2の出力電流
の零相分を検出する零相電流検出部１と、その零相電流
Ｉ0の極性および大きさをＰＩ制御により演算する演算
部２と、その零相電流Ｉ0の極性および大きさに基づい
て、零相電流Ｉ0が流れるスイッチング素子Ｓ1〜Ｓ6の
ゲートパルスＧを生成するための三角波信号を基準位相
から移相させてそのスイッチング素子Ｓ1〜Ｓ6のゲート
パルスＧを出力するパルス発生部３とで構成された制御
部Ｅを具備する。
【００４１】一般的に、三角波比較方式のＰＷＭ制御で
は、図３に示すように制御部Ｅで生成された基準正弦波
信号Ｉと三角波信号IIとを比較することによりインバー
タＩＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を点弧
させるためのゲートパルスＧを生成する。ここで、イン
バータＩＮＶ1，ＩＮＶ2に発生した零相電流Ｉ0の極性
および大きさを零相電流検出部１で検出し、その零相電
流Ｉ0の極性および大きさを基準値＝０と比較した上で
零相電流Ｉ0の極性および大きさに基づいて演算部２で
ＰＩ制御によりバイアス値（補正値）αを算出する。パ
ルス発生部３では、このバイアス値αに基づいて三角波
信号IIを基準位相から移相させることにより補正する。
は、図３に示すように制御部Ｅで生成された基準正弦波
信号Ｉと三角波信号IIとを比較することによりインバー
タＩＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を点弧
させるためのゲートパルスＧを生成する。ここで、イン
バータＩＮＶ1，ＩＮＶ2に発生した零相電流Ｉ0の極性
および大きさを零相電流検出部１で検出し、その零相電
流Ｉ0の極性および大きさを基準値＝０と比較した上で
零相電流Ｉ0の極性および大きさに基づいて演算部２で
ＰＩ制御によりバイアス値（補正値）αを算出する。パ
ルス発生部３では、このバイアス値αに基づいて三角波
信号IIを基準位相から移相させることにより補正する。
【００４２】すなわち、図４に示すようにバイアス値α
がプラスになれば（図中鎖線で示す三角波信号II’）、
ゲートパルスＧの点弧タイミングが早まるように三角波
信号IIを基準位相から移相させることによりそのゲート
パルスＧの位相ずれを補正する（図中鎖線で示すゲート
パルスＧ’）。逆に、バイアス値αがマイナスになれば
（図中破線で示す三角波信号II’’）、ゲートパルスＧ
の点弧タイミングが遅れるように三角波信号IIを基準位
相から移相させることによりそのゲートパルスＧの位相
ずれを補正する（図中破線で示すゲートパルス
Ｇ’’）。
がプラスになれば（図中鎖線で示す三角波信号II’）、
ゲートパルスＧの点弧タイミングが早まるように三角波
信号IIを基準位相から移相させることによりそのゲート
パルスＧの位相ずれを補正する（図中鎖線で示すゲート
パルスＧ’）。逆に、バイアス値αがマイナスになれば
（図中破線で示す三角波信号II’’）、ゲートパルスＧ
の点弧タイミングが遅れるように三角波信号IIを基準位
相から移相させることによりそのゲートパルスＧの位相
ずれを補正する（図中破線で示すゲートパルス
Ｇ’’）。
【００４３】この第１の実施形態では、三角波比較方式
のＰＷＭ制御に基づいて、インバータＩＮＶ1，ＩＮＶ2
に発生した零相電流Ｉ0の極性および大きさに応じて三
角波信号IIを基準位相からバイアス値αだけ移相させる
ことにより、インバータＩＮＶ1とＩＮＶ2間のゲートパ
ルスＧの位相ずれを補正することができ、その結果、両
インバータＩＮＶ1，ＩＮＶ2におけるスイッチング素子
Ｓ1〜Ｓ6のスイッチングタイミングを完全に一致させて
同期をとることができ、インバータＩＮＶ1とＩＮＶ2間
で零相電流Ｉ0が流れなくなる。
のＰＷＭ制御に基づいて、インバータＩＮＶ1，ＩＮＶ2
に発生した零相電流Ｉ0の極性および大きさに応じて三
角波信号IIを基準位相からバイアス値αだけ移相させる
ことにより、インバータＩＮＶ1とＩＮＶ2間のゲートパ
ルスＧの位相ずれを補正することができ、その結果、両
インバータＩＮＶ1，ＩＮＶ2におけるスイッチング素子
Ｓ1〜Ｓ6のスイッチングタイミングを完全に一致させて
同期をとることができ、インバータＩＮＶ1とＩＮＶ2間
で零相電流Ｉ0が流れなくなる。
【００４４】なお、このゲートパルスの位相ずれの補正
は、二台のインバータＩＮＶ1，ＩＮＶ2のいずれか一方
のインバータ（例えばＩＮＶ1）を基準として、他方の
インバータ（例えばＩＮＶ2）について三角波比較方式
のＰＷＭ制御で三角波信号IIを基準位相からバイアス値
αだけ移相させるようにすればよい。この三角波比較方
式のＰＷＭ制御の場合、ゲートパルスＧの位相ずれの補
正は、Ｕ相、Ｖ相、Ｗ相の各相ごとに行われる。
は、二台のインバータＩＮＶ1，ＩＮＶ2のいずれか一方
のインバータ（例えばＩＮＶ1）を基準として、他方の
インバータ（例えばＩＮＶ2）について三角波比較方式
のＰＷＭ制御で三角波信号IIを基準位相からバイアス値
αだけ移相させるようにすればよい。この三角波比較方
式のＰＷＭ制御の場合、ゲートパルスＧの位相ずれの補
正は、Ｕ相、Ｖ相、Ｗ相の各相ごとに行われる。
【００４５】（第２の実施形態）第２の実施形態では、
前述した零相電流Ｉ0が流れるという不具合を防止する
ため、制御部Ｅにおいてヒステリシスコンパレータ方式
によるＰＷＭ制御に基づいてインバータＩＮＶ1とＩＮ
Ｖ2間でのゲートパルスＧを補正する。
前述した零相電流Ｉ0が流れるという不具合を防止する
ため、制御部Ｅにおいてヒステリシスコンパレータ方式
によるＰＷＭ制御に基づいてインバータＩＮＶ1とＩＮ
Ｖ2間でのゲートパルスＧを補正する。
【００４６】一般的に、ヒステリシスコンパレータ方式
のＰＷＭ制御は、制御部Ｅにおいて、図５に示すように
インバータＩＮＶ1，ＩＮＶ2の出力電流基準値Ｉ
ref（Ｕ相電流基準値Ｉｕref、Ｖ相電流基準値Ｉ
ｖref、Ｗ相電流基準値Ｉｗref）およびその出力電流基
準値Ｉrefに対するヒステリシス幅ΔＩ（固定）を予め
設定し、インバータＩＮＶ1，ＩＮＶ2の出力電流Ｉ（Ｕ
相電流Ｉｕ、Ｖ相電流Ｉｖ、Ｗ相電流Ｉｗ）を検出しな
がら、その出力電流Ｉが出力電流基準値Ｉref±ヒステ
リシス幅ΔＩの範囲（図６参照）内に入るようにインバ
ータＩＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を点
弧するゲートパルスＧ（Ｕ相、Ｖ相、Ｗ相ゲートパルス
Ｇｕ，Ｇｖ，Ｇｗ）を生成する。
のＰＷＭ制御は、制御部Ｅにおいて、図５に示すように
インバータＩＮＶ1，ＩＮＶ2の出力電流基準値Ｉ
ref（Ｕ相電流基準値Ｉｕref、Ｖ相電流基準値Ｉ
ｖref、Ｗ相電流基準値Ｉｗref）およびその出力電流基
準値Ｉrefに対するヒステリシス幅ΔＩ（固定）を予め
設定し、インバータＩＮＶ1，ＩＮＶ2の出力電流Ｉ（Ｕ
相電流Ｉｕ、Ｖ相電流Ｉｖ、Ｗ相電流Ｉｗ）を検出しな
がら、その出力電流Ｉが出力電流基準値Ｉref±ヒステ
リシス幅ΔＩの範囲（図６参照）内に入るようにインバ
ータＩＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を点
弧するゲートパルスＧ（Ｕ相、Ｖ相、Ｗ相ゲートパルス
Ｇｕ，Ｇｖ，Ｇｗ）を生成する。
【００４７】なお、図５および図７中で「上ＯＮ」「上
ＯＦＦ」と表記しているのは、図１のインバータＩＮＶ
1，ＩＮＶ2のＰ側に接続されたスイッチング素子Ｓ1，
Ｓ3，Ｓ5を点弧させることを意味し、逆に、「下ＯＮ」
「下ＯＦＦ」はインバータＩＮＶ1，ＩＮＶ2のＮ側に接
続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6を点弧させる
ことを意味している。
ＯＦＦ」と表記しているのは、図１のインバータＩＮＶ
1，ＩＮＶ2のＰ側に接続されたスイッチング素子Ｓ1，
Ｓ3，Ｓ5を点弧させることを意味し、逆に、「下ＯＮ」
「下ＯＦＦ」はインバータＩＮＶ1，ＩＮＶ2のＮ側に接
続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6を点弧させる
ことを意味している。
【００４８】この第２の実施形態の電力変換装置は、図
８に示すようにインバータＩＮＶ1，ＩＮＶ2の出力電流
Ｉの零相分を検出する零相電流検出部５と、その零相電
流Ｉ0の極性および大きさに応じてインバータＩＮＶ1，
ＩＮＶ2の出力電流基準値Ｉrefに対するヒステリシス幅
ΔＩを調整するヒステリシス幅決定部６と、そのヒステ
リシス幅ΔＩを調整すべきインバータＩＮＶ1，ＩＮＶ2
のスイッチング素子Ｓ1〜Ｓ6を選択する補正対象選択部
７とを前述のパルス発生部４に付加した制御部Ｅを具備
する。
８に示すようにインバータＩＮＶ1，ＩＮＶ2の出力電流
Ｉの零相分を検出する零相電流検出部５と、その零相電
流Ｉ0の極性および大きさに応じてインバータＩＮＶ1，
ＩＮＶ2の出力電流基準値Ｉrefに対するヒステリシス幅
ΔＩを調整するヒステリシス幅決定部６と、そのヒステ
リシス幅ΔＩを調整すべきインバータＩＮＶ1，ＩＮＶ2
のスイッチング素子Ｓ1〜Ｓ6を選択する補正対象選択部
７とを前述のパルス発生部４に付加した制御部Ｅを具備
する。
【００４９】ヒステリシスコンパレータ方式のＰＷＭ制
御では、前述したようにインバータＩＮＶ1，ＩＮＶ2の
出力電流Ｉが出力電流基準値Ｉref±ヒステリシス幅Δ
Ｉの範囲（図６参照）内に入るようにインバータＩＮＶ
1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を点弧するゲー
トパルスＧを生成する。
御では、前述したようにインバータＩＮＶ1，ＩＮＶ2の
出力電流Ｉが出力電流基準値Ｉref±ヒステリシス幅Δ
Ｉの範囲（図６参照）内に入るようにインバータＩＮＶ
1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を点弧するゲー
トパルスＧを生成する。
【００５０】つまり、インバータＩＮＶ1，ＩＮＶ2に発
生した零相電流Ｉ0の極性および大きさを零相電流検出
部５で検出し、その零相電流Ｉ0の極性および大きさに
応じた補正値αを、固定のヒステリシス幅ΔＩに対して
加減算することによりヒステリシス幅決定部６で調整す
る。このヒステリシス幅ΔＩを調整すべきインバータＩ
ＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を補正対象
選択部７で選択し、そのスイッチング素子Ｓ1〜Ｓ6に対
する補正信号Ｈ（Ｕ相、Ｖ相、Ｗ相補正信号Ｈｕ，Ｈ
ｖ，Ｈｗ）によりゲートパルスＧ（Ｕ相、Ｖ相、Ｗ相ゲ
ートパルスＧｕ，Ｇｖ，Ｇｗ）を補正する。なお、補正
値αは、零相電流Ｉ0に対して一定のゲインｋを乗算す
ることにより、その零相電流Ｉ0に比例して可変するも
のである。
生した零相電流Ｉ0の極性および大きさを零相電流検出
部５で検出し、その零相電流Ｉ0の極性および大きさに
応じた補正値αを、固定のヒステリシス幅ΔＩに対して
加減算することによりヒステリシス幅決定部６で調整す
る。このヒステリシス幅ΔＩを調整すべきインバータＩ
ＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6を補正対象
選択部７で選択し、そのスイッチング素子Ｓ1〜Ｓ6に対
する補正信号Ｈ（Ｕ相、Ｖ相、Ｗ相補正信号Ｈｕ，Ｈ
ｖ，Ｈｗ）によりゲートパルスＧ（Ｕ相、Ｖ相、Ｗ相ゲ
ートパルスＧｕ，Ｇｖ，Ｇｗ）を補正する。なお、補正
値αは、零相電流Ｉ0に対して一定のゲインｋを乗算す
ることにより、その零相電流Ｉ0に比例して可変するも
のである。
【００５１】前記ヒステリシス幅決定部７での調整は、
零相電流Ｉ0の極性がプラスであれば、インバータＩＮ
Ｖ1，ＩＮＶ2のＰ側に接続されたスイッチング素子
Ｓ1，Ｓ3，Ｓ5のスイッチング時間を短くするように上
側ヒステリシス幅を固定のヒステリシス幅ΔＩから補正
値αだけ小さくする。逆に、零相電流Ｉ0の極性がマイ
ナスであれば、インバータＩＮＶ1，ＩＮＶ2のＮ側に接
続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6のスイッチン
グ時間を短くするように下側ヒステリシス幅を固定のヒ
ステリシス幅ΔＩから補正値αだけ小さくする。
零相電流Ｉ0の極性がプラスであれば、インバータＩＮ
Ｖ1，ＩＮＶ2のＰ側に接続されたスイッチング素子
Ｓ1，Ｓ3，Ｓ5のスイッチング時間を短くするように上
側ヒステリシス幅を固定のヒステリシス幅ΔＩから補正
値αだけ小さくする。逆に、零相電流Ｉ0の極性がマイ
ナスであれば、インバータＩＮＶ1，ＩＮＶ2のＮ側に接
続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6のスイッチン
グ時間を短くするように下側ヒステリシス幅を固定のヒ
ステリシス幅ΔＩから補正値αだけ小さくする。
【００５２】図７は、例えば後者の場合を具体的に例示
したもので、零相電流Ｉ0の極性がマイナスであり、イ
ンバータＩＮＶ1，ＩＮＶ2のＮ側に接続されたスイッチ
ング素子Ｓ2，Ｓ4，Ｓ6のスイッチング時間を短くする
ように下側ヒステリシス幅を固定のヒステリシス幅ΔＩ
から補正値αだけ小さくしている。図中点線は補正前の
インバータＩＮＶ1，ＩＮＶ2の出力電流Ｉ、実線は補正
後のインバータＩＮＶ 1，ＩＮＶ2の出力電流Ｉ’をそれ
ぞれ示している。
したもので、零相電流Ｉ0の極性がマイナスであり、イ
ンバータＩＮＶ1，ＩＮＶ2のＮ側に接続されたスイッチ
ング素子Ｓ2，Ｓ4，Ｓ6のスイッチング時間を短くする
ように下側ヒステリシス幅を固定のヒステリシス幅ΔＩ
から補正値αだけ小さくしている。図中点線は補正前の
インバータＩＮＶ1，ＩＮＶ2の出力電流Ｉ、実線は補正
後のインバータＩＮＶ 1，ＩＮＶ2の出力電流Ｉ’をそれ
ぞれ示している。
【００５３】この第２の実施形態では、ヒステリシスコ
ンパレータ方式のＰＷＭ制御に基づいて、インバータＩ
ＮＶ1，ＩＮＶ2に発生した零相電流Ｉ0の極性および大
きさに応じて、インバータＩＮＶ1，ＩＮＶ2の出力電流
基準値Ｉrefに対するヒステリシス幅ΔＩを補正値α分
だけ増減することにより、零相電流Ｉ0の極性に基づい
て選択した所望のスイッチング素子Ｓ1〜Ｓ6のゲートパ
ルスＧを補正することができ、その結果、両インバータ
ＩＮＶ1，ＩＮＶ2におけるスイッチング素子Ｓ 1〜Ｓ6の
スイッチングタイミングを完全に一致させて同期をとる
ことができる。
ンパレータ方式のＰＷＭ制御に基づいて、インバータＩ
ＮＶ1，ＩＮＶ2に発生した零相電流Ｉ0の極性および大
きさに応じて、インバータＩＮＶ1，ＩＮＶ2の出力電流
基準値Ｉrefに対するヒステリシス幅ΔＩを補正値α分
だけ増減することにより、零相電流Ｉ0の極性に基づい
て選択した所望のスイッチング素子Ｓ1〜Ｓ6のゲートパ
ルスＧを補正することができ、その結果、両インバータ
ＩＮＶ1，ＩＮＶ2におけるスイッチング素子Ｓ 1〜Ｓ6の
スイッチングタイミングを完全に一致させて同期をとる
ことができる。
【００５４】なお、このゲートパルスＧの補正は、二台
のインバータＩＮＶ1，ＩＮＶ2のいずれか一方のインバ
ータ（例えばＩＮＶ1）を基準として、他方のインバー
タ（例えばＩＮＶ2）についてヒステリシスコンパレー
タ方式のＰＷＭ制御でヒステリシス幅ΔＩを補正値α分
だけ増減させるようにすればよい。このヒステリシスコ
ンパレータ方式のＰＷＭ制御の場合、ゲートパルスＧの
補正は、Ｕ相、Ｖ相、Ｗ相の各相ごとに行われる。
のインバータＩＮＶ1，ＩＮＶ2のいずれか一方のインバ
ータ（例えばＩＮＶ1）を基準として、他方のインバー
タ（例えばＩＮＶ2）についてヒステリシスコンパレー
タ方式のＰＷＭ制御でヒステリシス幅ΔＩを補正値α分
だけ増減させるようにすればよい。このヒステリシスコ
ンパレータ方式のＰＷＭ制御の場合、ゲートパルスＧの
補正は、Ｕ相、Ｖ相、Ｗ相の各相ごとに行われる。
【００５５】（第３の実施形態）この第３の実施形態で
は、前述した零相電流Ｉ0が流れるという不具合を防止
するため、制御部Ｅにおいてベクトル方式によるＰＷＭ
制御に基づいて両インバータＩＮＶ1，ＩＮＶ2間でのゲ
ートパルスＧを補正する。
は、前述した零相電流Ｉ0が流れるという不具合を防止
するため、制御部Ｅにおいてベクトル方式によるＰＷＭ
制御に基づいて両インバータＩＮＶ1，ＩＮＶ2間でのゲ
ートパルスＧを補正する。
【００５６】ここで、インバータＩＮＶ1，ＩＮＶ2が発
生できる出力電圧ベクトルＶ0〜Ｖ7は、図９（ａ）
（ｂ）に示すようにスイッチング素子Ｓ1〜Ｓ6の８つの
点弧パターンからなり、ベクトル方式のＰＷＭ制御にお
いては、前記出力電圧ベクトルＶ 0〜Ｖ7の選択とその発
生時間を制御するようにしている。なお、図９（ｂ）の
スイッチング素子Ｓ1〜Ｓ6の点弧パターンにおいて、ス
イッチング素子Ｓ1とＳ2、Ｓ3とＳ4、Ｓ5とＳ6とはそれ
ぞれ反対に点弧される。
生できる出力電圧ベクトルＶ0〜Ｖ7は、図９（ａ）
（ｂ）に示すようにスイッチング素子Ｓ1〜Ｓ6の８つの
点弧パターンからなり、ベクトル方式のＰＷＭ制御にお
いては、前記出力電圧ベクトルＶ 0〜Ｖ7の選択とその発
生時間を制御するようにしている。なお、図９（ｂ）の
スイッチング素子Ｓ1〜Ｓ6の点弧パターンにおいて、ス
イッチング素子Ｓ1とＳ2、Ｓ3とＳ4、Ｓ5とＳ6とはそれ
ぞれ反対に点弧される。
【００５７】この８つの出力電圧ベクトルＶ0〜Ｖ7を基
準として（以下、基準出力電圧ベクトルと称す）、この
基準出力電圧ベクトルＶ0〜Ｖ7に対して図１０に示すよ
うな補正出力電圧ベクトルＶＮ1k〜ＶＮ6kを新たに定義
する。補正出力電圧ベクトルＶＮ1k〜ＶＮ6kにおいて、
図１０中で表記したＮはインバータＩＮＶ1，ＩＮＶ2の
Ｐ側に接続されたスイッチング素子Ｓ1，Ｓ3，Ｓ5とＮ
側に接続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6の両方
をＯＦＦすることを意味している。また、ｋは零相電流
Ｉ0が流れている相のスイッチング素子Ｓ1〜Ｓ6を選択
することを意味し、Ｕ相の場合にはｋ＝１、Ｖ相の場合
にはｋ＝２、Ｗ相の場合にはｋ＝３となる。
準として（以下、基準出力電圧ベクトルと称す）、この
基準出力電圧ベクトルＶ0〜Ｖ7に対して図１０に示すよ
うな補正出力電圧ベクトルＶＮ1k〜ＶＮ6kを新たに定義
する。補正出力電圧ベクトルＶＮ1k〜ＶＮ6kにおいて、
図１０中で表記したＮはインバータＩＮＶ1，ＩＮＶ2の
Ｐ側に接続されたスイッチング素子Ｓ1，Ｓ3，Ｓ5とＮ
側に接続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6の両方
をＯＦＦすることを意味している。また、ｋは零相電流
Ｉ0が流れている相のスイッチング素子Ｓ1〜Ｓ6を選択
することを意味し、Ｕ相の場合にはｋ＝１、Ｖ相の場合
にはｋ＝２、Ｗ相の場合にはｋ＝３となる。
【００５８】この第３の実施形態の電力変換装置は、図
１１に示すようにインバータＩＮＶ 1，ＩＮＶ2の出力電
流Ｉの零相分を検出する零相電流検出部８と、その零相
電流Ｉ0の極性および大きさに基づいて零相電流Ｉ0が流
れるスイッチング素子Ｓ1〜Ｓ6のいずれかを選択し、そ
の選択されたスイッチング素子Ｓ1〜Ｓ6をＯＦＦさせる
出力電圧ベクトルを決定するベクトル決定部９とを出力
電流制御部１０に付加した制御部Ｅを具備する。
１１に示すようにインバータＩＮＶ 1，ＩＮＶ2の出力電
流Ｉの零相分を検出する零相電流検出部８と、その零相
電流Ｉ0の極性および大きさに基づいて零相電流Ｉ0が流
れるスイッチング素子Ｓ1〜Ｓ6のいずれかを選択し、そ
の選択されたスイッチング素子Ｓ1〜Ｓ6をＯＦＦさせる
出力電圧ベクトルを決定するベクトル決定部９とを出力
電流制御部１０に付加した制御部Ｅを具備する。
【００５９】このベクトル方式のＰＷＭ制御では、イン
バータＩＮＶ1，ＩＮＶ2間で発生した零相電流Ｉ0が流
れている相のスイッチング素子、つまり、インバータＩ
ＮＶ1，ＩＮＶ2のＰ側に接続されたスイッチング素子Ｓ
1，Ｓ3，Ｓ5またはＮ側に接続されたスイッチング素子
Ｓ2，Ｓ4，Ｓ6の少なくともいずれか一方をＯＦＦさせ
る出力電圧ベクトルを基準出力電圧ベクトルＶ0〜Ｖ7と
補正出力電圧ベクトルＶＮ1k〜ＶＮ6kのうちから選択
し、これによりインバータＩＮＶ1，ＩＮＶ2のスイッチ
ング素子Ｓ1〜Ｓ6を点弧するゲートパルスＧを生成す
る。
バータＩＮＶ1，ＩＮＶ2間で発生した零相電流Ｉ0が流
れている相のスイッチング素子、つまり、インバータＩ
ＮＶ1，ＩＮＶ2のＰ側に接続されたスイッチング素子Ｓ
1，Ｓ3，Ｓ5またはＮ側に接続されたスイッチング素子
Ｓ2，Ｓ4，Ｓ6の少なくともいずれか一方をＯＦＦさせ
る出力電圧ベクトルを基準出力電圧ベクトルＶ0〜Ｖ7と
補正出力電圧ベクトルＶＮ1k〜ＶＮ6kのうちから選択
し、これによりインバータＩＮＶ1，ＩＮＶ2のスイッチ
ング素子Ｓ1〜Ｓ6を点弧するゲートパルスＧを生成す
る。
【００６０】すなわち、インバータＩＮＶ1，ＩＮＶ2に
発生した零相電流Ｉ0の極性および大きさを零相電流検
出部８で検出する。ここで、零相電流Ｉ0を検出するに
際しては、不感帯βを予め設定することにより、インバ
ータＩＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6にお
ける過度のハンチングが発生することを防止している。
従って、前記零相電流Ｉ0が不感帯βの範囲内であれ
ば、基準出力電圧ベクトルＶ0〜Ｖ7による通常のベクト
ル制御を実行する。零相電流Ｉ0が不感帯βの範囲外で
あれば、その零相電流Ｉ0の流れ方向の違いにより、基
準出力電圧ベクトルＶ0〜Ｖ7と補正出力電圧ベクトルＶ
Ｎ1k〜ＶＮ6kのうちから所望の出力電圧ベクトルを選択
する以下のようなベクトル制御を実行する。
発生した零相電流Ｉ0の極性および大きさを零相電流検
出部８で検出する。ここで、零相電流Ｉ0を検出するに
際しては、不感帯βを予め設定することにより、インバ
ータＩＮＶ1，ＩＮＶ2のスイッチング素子Ｓ1〜Ｓ6にお
ける過度のハンチングが発生することを防止している。
従って、前記零相電流Ｉ0が不感帯βの範囲内であれ
ば、基準出力電圧ベクトルＶ0〜Ｖ7による通常のベクト
ル制御を実行する。零相電流Ｉ0が不感帯βの範囲外で
あれば、その零相電流Ｉ0の流れ方向の違いにより、基
準出力電圧ベクトルＶ0〜Ｖ7と補正出力電圧ベクトルＶ
Ｎ1k〜ＶＮ6kのうちから所望の出力電圧ベクトルを選択
する以下のようなベクトル制御を実行する。
【００６１】零相電流Ｉ0が不感帯＋βよりも大きい
と、通常の出力電圧ベクトルＶ1，Ｖ2，Ｖ4（各インバ
ータＩＮＶ1，ＩＮＶ2のＰ側に接続されたスイッチング
素子Ｓ1，Ｓ3，Ｓ5のいずれか１つのみがＯＮ）につい
ては、基準出力電圧ベクトルＶ0を選択し、その他の通
常の出力電圧ベクトルＶ3，Ｖ5，Ｖ6については、補正
出力電圧ベクトルＶＮ3k，ＶＮ5k，ＶＮ6kを選択する。
逆に、零相電流Ｉ0が不感帯−βよりも小さいと、通常
の出力電圧ベクトルＶ3，Ｖ5，Ｖ6（各インバータＩＮ
Ｖ1，ＩＮＶ2のＮ側に接続されたスイッチング素子
Ｓ2，Ｓ4，Ｓ6のいずれか１つのみがＯＮ）について
は、基準出力電圧ベクトルＶ7を選択し、その他の通常
の出力電圧ベクトルＶ1，Ｖ2，Ｖ4については、補正出
力電圧ベクトルＶＮ1 k，ＶＮ2k，ＶＮ4kを選択する。
と、通常の出力電圧ベクトルＶ1，Ｖ2，Ｖ4（各インバ
ータＩＮＶ1，ＩＮＶ2のＰ側に接続されたスイッチング
素子Ｓ1，Ｓ3，Ｓ5のいずれか１つのみがＯＮ）につい
ては、基準出力電圧ベクトルＶ0を選択し、その他の通
常の出力電圧ベクトルＶ3，Ｖ5，Ｖ6については、補正
出力電圧ベクトルＶＮ3k，ＶＮ5k，ＶＮ6kを選択する。
逆に、零相電流Ｉ0が不感帯−βよりも小さいと、通常
の出力電圧ベクトルＶ3，Ｖ5，Ｖ6（各インバータＩＮ
Ｖ1，ＩＮＶ2のＮ側に接続されたスイッチング素子
Ｓ2，Ｓ4，Ｓ6のいずれか１つのみがＯＮ）について
は、基準出力電圧ベクトルＶ7を選択し、その他の通常
の出力電圧ベクトルＶ1，Ｖ2，Ｖ4については、補正出
力電圧ベクトルＶＮ1 k，ＶＮ2k，ＶＮ4kを選択する。
【００６２】このように第３の実施形態では、ベクトル
方式のＰＷＭ制御に基づいて、インバータＩＮＶ1，Ｉ
ＮＶ2間で発生した零相電流Ｉ0が流れている相のスイッ
チング素子、つまり、インバータＩＮＶ1，ＩＮＶ2のＰ
側に接続されたスイッチング素子Ｓ1，Ｓ3，Ｓ5または
Ｎ側に接続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6の少
なくともいずれか一方をＯＦＦさせる出力電圧ベクトル
を基準出力電圧ベクトルＶ0〜Ｖ7と補正出力電圧ベクト
ルＶＮ1k〜ＶＮ6kのうちから選択することにより、各イ
ンバータＩＮＶ1，ＩＮＶ2間のゲートパルスＧを補正す
ることができ、その結果、両インバータＩＮＶ1，ＩＮ
Ｖ2間の零相電流Ｉ0を抑制することができる。
方式のＰＷＭ制御に基づいて、インバータＩＮＶ1，Ｉ
ＮＶ2間で発生した零相電流Ｉ0が流れている相のスイッ
チング素子、つまり、インバータＩＮＶ1，ＩＮＶ2のＰ
側に接続されたスイッチング素子Ｓ1，Ｓ3，Ｓ5または
Ｎ側に接続されたスイッチング素子Ｓ2，Ｓ4，Ｓ6の少
なくともいずれか一方をＯＦＦさせる出力電圧ベクトル
を基準出力電圧ベクトルＶ0〜Ｖ7と補正出力電圧ベクト
ルＶＮ1k〜ＶＮ6kのうちから選択することにより、各イ
ンバータＩＮＶ1，ＩＮＶ2間のゲートパルスＧを補正す
ることができ、その結果、両インバータＩＮＶ1，ＩＮ
Ｖ2間の零相電流Ｉ0を抑制することができる。
【００６３】なお、このゲートパルスＧの補正は、二台
のインバータＩＮＶ1，ＩＮＶ2のいずれか一方のインバ
ータ（例えばＩＮＶ1）を基準として、他方のインバー
タ（例えばＩＮＶ2）についてベクトル方式のＰＷＭ制
御で零相電流Ｉ0が流れるスイッチング素子Ｓ1〜Ｓ6の
いずれかを選択し、その選択されたスイッチング素子Ｓ
1〜Ｓ6をＯＦＦさせる出力電圧ベクトルを決定すればよ
い。このベクトル方式のＰＷＭ制御の場合、ゲートパル
スＧの補正は、Ｕ相、Ｖ相、Ｗ相で一括して行われる。
のインバータＩＮＶ1，ＩＮＶ2のいずれか一方のインバ
ータ（例えばＩＮＶ1）を基準として、他方のインバー
タ（例えばＩＮＶ2）についてベクトル方式のＰＷＭ制
御で零相電流Ｉ0が流れるスイッチング素子Ｓ1〜Ｓ6の
いずれかを選択し、その選択されたスイッチング素子Ｓ
1〜Ｓ6をＯＦＦさせる出力電圧ベクトルを決定すればよ
い。このベクトル方式のＰＷＭ制御の場合、ゲートパル
スＧの補正は、Ｕ相、Ｖ相、Ｗ相で一括して行われる。
【００６４】
【発明の効果】本発明によれば、三角波比較方式のＰ
ＷＭ制御に基づいて、インバータに発生した零相電流の
極性および大きさに応じて三角波を基準位相から補正値
分だけ移相させる手段、ヒステリシスコンパレータ方
式のＰＷＭ制御に基づいて、インバータに発生した零相
電流の極性および大きさに応じて、インバータの出力電
流基準値に対するヒステリシス幅を補正値分だけ増減す
る手段、ベクトル方式のＰＷＭ制御に基づいて、イン
バータに発生した零相電流の極性および大きさに基づい
て零相電流が流れるスイッチング素子のいずれかを選択
し、その選択されたスイッチング素子をＯＦＦさせる出
力電圧ベクトルを決定する手段のいずれかにより、イン
バータ間でハードウェア面での対策を施すことなく、簡
便な手段によりインバータ間で零相電流が流れることを
抑止することができ、その結果、製品のコスト低減化お
よび小型化を図ることが容易となる。
ＷＭ制御に基づいて、インバータに発生した零相電流の
極性および大きさに応じて三角波を基準位相から補正値
分だけ移相させる手段、ヒステリシスコンパレータ方
式のＰＷＭ制御に基づいて、インバータに発生した零相
電流の極性および大きさに応じて、インバータの出力電
流基準値に対するヒステリシス幅を補正値分だけ増減す
る手段、ベクトル方式のＰＷＭ制御に基づいて、イン
バータに発生した零相電流の極性および大きさに基づい
て零相電流が流れるスイッチング素子のいずれかを選択
し、その選択されたスイッチング素子をＯＦＦさせる出
力電圧ベクトルを決定する手段のいずれかにより、イン
バータ間でハードウェア面での対策を施すことなく、簡
便な手段によりインバータ間で零相電流が流れることを
抑止することができ、その結果、製品のコスト低減化お
よび小型化を図ることが容易となる。
【図１】本発明の実施形態で、系統連系用電力変換装置
のハードウェア構成を示す回路図である。
のハードウェア構成を示す回路図である。
【図２】図１の電力変換装置において、三角波比較方式
のＰＷＭ制御による制御部の構成を示すブロック図であ
る。
のＰＷＭ制御による制御部の構成を示すブロック図であ
る。
【図３】三角波比較方式のＰＷＭ制御において、三角波
信号と正弦波信号との比較でゲートパルスを生成する要
領を説明するための波形図である。
信号と正弦波信号との比較でゲートパルスを生成する要
領を説明するための波形図である。
【図４】三角波比較方式のＰＷＭ制御において、三角波
信号を移相してゲートパルスを補正する要領を説明する
ための波形図である。
信号を移相してゲートパルスを補正する要領を説明する
ための波形図である。
【図５】ヒステリシスコンパレータ方式のＰＷＭ制御に
おいて、インバータの出力電流基準値に対するヒステリ
シス幅を設定してゲートパルスを生成する要領を説明す
るための構成を示すブロック図である。
おいて、インバータの出力電流基準値に対するヒステリ
シス幅を設定してゲートパルスを生成する要領を説明す
るための構成を示すブロック図である。
【図６】ヒステリシスコンパレータ方式のＰＷＭ制御に
おいて、インバータの出力電流基準値に対するヒステリ
シス幅を設定することにより得られた出力電流を示す波
形図である。
おいて、インバータの出力電流基準値に対するヒステリ
シス幅を設定することにより得られた出力電流を示す波
形図である。
【図７】ヒステリシスコンパレータ方式のＰＷＭ制御に
おいて、ヒステリシス幅の調整によりゲートパルスを補
正する要領を説明するための波形図である。
おいて、ヒステリシス幅の調整によりゲートパルスを補
正する要領を説明するための波形図である。
【図８】図１の電力変換装置において、ヒステリシスコ
ンパレータ方式のＰＷＭ制御による制御部の構成を示す
ブロック図である。
ンパレータ方式のＰＷＭ制御による制御部の構成を示す
ブロック図である。
【図９】ベクトル方式のＰＷＭ制御において、インバー
タが発生できる基準出力電圧ベクトルで、（ａ）はベク
トル図、（ｂ）はベクトル表である。
タが発生できる基準出力電圧ベクトルで、（ａ）はベク
トル図、（ｂ）はベクトル表である。
【図１０】ベクトル方式のＰＷＭ制御において、新たに
定義した補正出力電圧ベクトルを示す一覧表である。
定義した補正出力電圧ベクトルを示す一覧表である。
【図１１】図１の電力変換装置において、ベクトル方式
のＰＷＭ制御による制御部の構成を示すブロック図であ
る。
のＰＷＭ制御による制御部の構成を示すブロック図であ
る。
【図１２】系統連系用電力変換装置の従来例１を示す回
路図である。
路図である。
【図１３】系統連系用電力変換装置の従来例２を示す回
路図である。
路図である。
【図１４】系統連系用電力変換装置の従来例３を示す回
路図である。
路図である。
【図１５】系統連系用電力変換装置の従来例４を示す回
路図である。
路図である。
【図１６】系統連系用電力変換装置の従来例５を示す回
路図である。
路図である。
【図１７】インバータ間で零相電流が流れるメカニズム
を説明するための部分回路図である。
を説明するための部分回路図である。
Ｂ 分散電源
Ｓ1〜Ｓ6 スイッチング素子
ＴＲ 連系トランス
Ｖｓ 系統電源
ＩＮＶ1，ＩＮＶ2 インバータ
Ｅ 制御部
Ｉ0 零相電流
Ｉ 出力電流
Ｇ ゲートパルス
Ｉref 出力電流基準値
ΔＩ ヒステリシス幅
Ｖ0〜Ｖ7 出力電圧ベクトル（基準出力電圧ベクトル）
ＶＮ1k〜ＶＮ6k 出力電圧ベクトル（補正出力電圧ベク
トル） １ 零相電流検出部 ２ 演算部 ３ パルス発生部 ５ 零相電流検出部 ６ ヒステリシス幅決定部 ７ 補正対象選択部 ８ 零相電流検出部 ９ ベクトル決定部
トル） １ 零相電流検出部 ２ 演算部 ３ パルス発生部 ５ 零相電流検出部 ６ ヒステリシス幅決定部 ７ 補正対象選択部 ８ 零相電流検出部 ９ ベクトル決定部
フロントページの続き
(56)参考文献 特開 平11−41811（ＪＰ，Ａ)
特開2001−157383（ＪＰ，Ａ)
特開 昭63−287371（ＪＰ，Ａ)
特開 平７−222455（ＪＰ，Ａ)
特開 平４−117137（ＪＰ，Ａ)
国際公開95／024069（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02J 3/38
Claims (9)
- 【請求項１】 直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、三角波比較方式のＰＷＭ制御に基づくゲートパ
ルスによりスイッチング素子を点弧させてインバータの
出力電流を制御する系統連系用電力変換装置において、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
三角波信号を基準位相から移相させる制御部をそれぞれ
のインバータについて具備したことを特徴とする系統連
系用電力変換装置。 - 【請求項２】 それぞれのインバータの前記制御部は、
インバータの出力電流の零相分を検出する零相電流検出
部と、その零相電流の極性および大きさを演算する演算
部と、その零相電流の極性および大きさに基づいて、前
記零相電流が流れるスイッチング素子のゲートパルス
を、三角波信号を基準位相から移相させて生成するパル
ス発生部とを備えていることを特徴とする請求項１に記
載の系統連系用電力変換装置。 - 【請求項３】 複数台のインバータを並列接続して系統
電源に連系させ、三角波比較方式のＰＷＭ制御に基づく
ゲートパルスによりスイッチング素子を点弧させてイン
バータの出力電流を制御することにより、各インバータ
に共通して設けられた分散電源の直流電力を交流電力に
変換する系統連系用電力変換装置の制御方法において、
それぞれのインバータの制御部にて、前記インバータの
出力電流の零相分を検出し、その零相電流の極性および
大きさに基づいて、前記零相電流が流れるスイッチング
素子のゲートパルスを生成するための三角波信号を基準
位相から移相させることを特徴とする系統連系用電力変
換装置の制御方法。 - 【請求項４】 直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ヒステリシスコンパレータ方式のＰＷＭ制御に
基づくゲートパルスによりスイッチング素子を点弧させ
てインバータの出力電流を制御する系統連系用電力変換
装置において、前記インバータの出力電流の零相分を検
出し、その零相電流の極性および大きさに基づいて、前
記零相電流が流れるスイッチング素子のゲートパルスを
生成するためのヒステリシス幅をインバータの出力電流
基準値に対して調整する制御部をそれぞれのインバータ
について具備したことを特徴とする系統連系用電力変換
装置。 - 【請求項５】 それぞれのインバータの前記制御部は、
インバータの出力電流の零相分を検出する零相電流検出
部と、その零相電流の極性および大きさに応じてインバ
ータの出力電流基準値に対するヒステリシス幅を調整す
るヒステリシス幅決定部と、そのヒステリシス幅を調整
するインバータのスイッチング素子を選択する補正対象
選択部とを備えていることを特徴とする請求項４に記載
の系統連系用電力変換装置。 - 【請求項６】 複数台のインバータを並列接続して系統
電源に連系させ、ヒステリシスコンパレータ方式のＰＷ
Ｍ制御に基づくゲートパルスによりスイッチング素子を
点弧させてインバータの出力電流を制御することによ
り、各インバータに共通して設けられた分散電源の直流
電力を交流電力に変換する系統連系用電力変換装置の制
御方法において、それぞれのインバータの制御部にて、
前記インバータの出力電流の零相分を検出し、その零相
電流の極性および大きさに基づいて、前記零相電流が流
れるスイッチング素子のゲートパルスを生成するための
ヒステリシス幅をインバータの出力電流基準値に対して
調整することを特徴とする系統連系用電力変換装置の制
御方法。 - 【請求項７】 直流側に分散電源が共通して接続される
と共に交流側に連系トランスを介して系統電源が接続さ
れ、かつ、スイッチング素子を点弧させて分散電源の直
流電力を交流電力に変換する複数台のインバータを並列
接続し、ベクトル方式のＰＷＭ制御に基づくゲートパル
スによりスイッチング素子を点弧させてインバータの出
力電流を制御する系統連系用電力変換装置において、前
記インバータの出力電流の零相分を検出し、その零相電
流の極性および大きさに基づいて零相電流が流れるスイ
ッチング素子のいずれかを選択し、その選択されたスイ
ッチング素子をＯＦＦさせる出力電圧ベクトルを決定す
る制御部をそれぞれのインバータについて具備したこと
を特徴とする系統連系用電力変換装置。 - 【請求項８】 それぞれのインバータの前記制御部は、
インバータの出力電流の零相分を検出する零相電流検出
部と、その零相電流の極性および大きさに基づいて零相
電流が流れるスイッチング素子のいずれかを選択し、そ
の選択されたスイッチング素子をＯＦＦさせる出力電圧
ベクトルを決定するベクトル決定部とを備えていること
を特徴とする請求項７に記載の系統連系用電力変換装
置。 - 【請求項９】 複数台のインバータを並列接続して系統
電源に連系させ、ベクトル方式のＰＷＭ制御に基づくゲ
ートパルスによりスイッチング素子を点弧させてインバ
ータの出力電流を制御することにより、各インバータに
共通して設けられた分散電源の直流電力を交流電力に変
換する系統連系用電力変換装置の制御方法において、そ
れぞれのインバータの制御部にて、前記インバータの出
力電流の零相分を検出し、その零相電流の極性および大
きさに基づいて、零相電流が流れるスイッチング素子の
いずれかを選択し、その選択されたスイッチング素子を
ＯＦＦさせる出力電圧ベクトルを決定することを特徴と
する系統連系用電力変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273614A JP3508133B2 (ja) | 2001-09-10 | 2001-09-10 | 系統連系用電力変換装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273614A JP3508133B2 (ja) | 2001-09-10 | 2001-09-10 | 系統連系用電力変換装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003088139A JP2003088139A (ja) | 2003-03-20 |
| JP3508133B2 true JP3508133B2 (ja) | 2004-03-22 |
Family
ID=19098807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273614A Expired - Fee Related JP3508133B2 (ja) | 2001-09-10 | 2001-09-10 | 系統連系用電力変換装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508133B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2865868A1 (fr) * | 2004-01-29 | 2005-08-05 | Renault Sas | Dispositif d'alimentation d'un actionneur a aimant permanent |
| ATE543198T1 (de) * | 2004-12-24 | 2012-02-15 | Huettinger Elektronik Gmbh | Plasmaanregungssystem |
| JP4755504B2 (ja) * | 2006-02-16 | 2011-08-24 | 三菱電機株式会社 | 電力変換装置 |
| KR101032720B1 (ko) | 2008-10-22 | 2011-05-06 | 주식회사 준성이엔알 | 제어용 인버터를 포함하는 계통 연계형 인버터 시스템 |
| JP5407329B2 (ja) * | 2008-12-27 | 2014-02-05 | シンフォニアテクノロジー株式会社 | 直流電源装置及びリアクトル装置 |
| JP5493783B2 (ja) * | 2009-12-02 | 2014-05-14 | 日新電機株式会社 | ３相インバータ装置 |
| CN106464162B (zh) * | 2014-06-20 | 2019-02-19 | 通用电气公司 | 用于对多逆变器功率变换器的控制的装置及方法 |
| DE102014219052A1 (de) * | 2014-09-22 | 2016-03-24 | Wobben Properties Gmbh | Verfahren zum Erzeugen eines elektrischen Wechselstroms |
| CN105207499B (zh) * | 2015-09-16 | 2018-05-04 | 上海交通大学 | 一种直流微网用无变压器的三相dc-ac变换器 |
| KR101752068B1 (ko) * | 2015-11-30 | 2017-07-11 | 주식회사 포스코아이씨티 | 계통전압 급변시 계통 연계가 유지되는 전력관리장치 및 그 운전 방법 |
| CN111342694A (zh) * | 2018-11-28 | 2020-06-26 | 广东威灵汽车部件有限公司 | 逆变器的控制装置、方法和开绕组电机的控制系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287371A (ja) * | 1987-05-15 | 1988-11-24 | Mitsubishi Electric Corp | 相間リアクトル多重式ｐｗｎインバ−タ |
| JP2906616B2 (ja) * | 1990-09-06 | 1999-06-21 | 株式会社明電舎 | 並列多重インバータ |
| JP3237983B2 (ja) * | 1994-01-28 | 2001-12-10 | 隆夫 川畑 | 多重インバータ装置 |
| EP0697763B1 (en) * | 1994-03-02 | 2001-06-20 | Kabushiki Kaisha Yaskawa Denki | Multi-coupled power converter and its controlling method |
| JPH1141811A (ja) * | 1997-07-22 | 1999-02-12 | Nissin Electric Co Ltd | 電力貯蔵装置 |
| JP2001157383A (ja) * | 1999-11-25 | 2001-06-08 | Nissin Electric Co Ltd | 電力貯蔵装置 |
-
2001
- 2001-09-10 JP JP2001273614A patent/JP3508133B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003088139A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978964B2 (en) | Medium and high voltage energy conversion system | |
| US9425622B2 (en) | Power converter circuit with AC output and at least one transformer | |
| US20110128763A1 (en) | Power converting apparatus | |
| US7920395B2 (en) | Pulse width modulation method for a power converter | |
| US8154893B2 (en) | Three-phase power converting apparatus | |
| US11005268B2 (en) | Optimizer, control method and parallel arrangement for photovoltaic system | |
| JP6552739B2 (ja) | 並列電源装置 | |
| JP5939096B2 (ja) | 電力変換装置 | |
| KR102518248B1 (ko) | 차량 탑재형 충전 시스템 | |
| JP3508133B2 (ja) | 系統連系用電力変換装置及びその制御方法 | |
| JP2009124836A (ja) | 無停電電源システムの制御装置 | |
| JP2008178158A (ja) | 電力変換装置 | |
| He et al. | Switching-Cycle-Based Startup for Grid-tied Inverters | |
| JP6276370B2 (ja) | ハイブリッド電源装置 | |
| JP4968465B2 (ja) | 電力変換装置 | |
| JPH07163153A (ja) | 単相３線式インバータ装置の制御方法 | |
| CN111817412A (zh) | 一种基于串联数字化稳压器的中高压充电系统控制方法 | |
| JP4365171B2 (ja) | 電力変換装置及びそれを用いたパワーコンディショナ | |
| JP2006042480A (ja) | インバータ制御装置 | |
| Chen et al. | A simplified control strategy to precisely control the reactive power through bi-directional switching in single phase bidirectional AC/DC converter for V2G techniques | |
| KR20080041310A (ko) | 무변압기형 계통연계 태양광 발전 시스템에서의 ｄｃ/ａｃ컨버터 제어 장치 | |
| JP2008220049A (ja) | 無停電電源装置 | |
| JP2004282872A (ja) | 分散型電源の出力安定化装置とその制御方法。 | |
| WO2021124577A1 (ja) | 電力変換装置 | |
| KR101936564B1 (ko) | 멀티레벨 인버터 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |