JP3504662B2 - デジタル・パイプラインド信号加算器において信号を合成する方法および装置 - Google Patents
デジタル・パイプラインド信号加算器において信号を合成する方法および装置Info
- Publication number
- JP3504662B2 JP3504662B2 JP50809695A JP50809695A JP3504662B2 JP 3504662 B2 JP3504662 B2 JP 3504662B2 JP 50809695 A JP50809695 A JP 50809695A JP 50809695 A JP50809695 A JP 50809695A JP 3504662 B2 JP3504662 B2 JP 3504662B2
- Authority
- JP
- Japan
- Prior art keywords
- combiner
- signal
- output
- signals
- pipelined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 2
- 238000001228 spectrum Methods 0.000 description 7
- 230000007480 spreading Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/04—Driving mechanisms; Clutches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3884—Pipelining
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Radio Transmission System (AREA)
- Complex Calculations (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は、通信システムに関し、さらに詳しくは、パ
イプラインド信号加算器（pipelined signal adder）に
関する。
イプラインド信号加算器（pipelined signal adder）に
関する。
発明の背景
スペクトル拡散符号化を利用するセルラ通信システム
は周知である。直接シーケンス（DS:diect sequence）
および周波数ホッピングは、符号分割多重接続（CDMA:c
ode division multiple access）スペクトル拡散技術の
もっとも知られたものの２つであり、情報信号は、干渉
の影響を低減するため比較的広いスペクトル領域におい
て分散される。周波数ホッピングは、多数の従来の狭バ
ンド・チャネルを介してホッピングして、任意の１つの
チャネルまたはチャネルのグループにおける干渉の平均
的影響を低減することにより、スペクトル拡散送信の利
点を達成する。
は周知である。直接シーケンス（DS:diect sequence）
および周波数ホッピングは、符号分割多重接続（CDMA:c
ode division multiple access）スペクトル拡散技術の
もっとも知られたものの２つであり、情報信号は、干渉
の影響を低減するため比較的広いスペクトル領域におい
て分散される。周波数ホッピングは、多数の従来の狭バ
ンド・チャネルを介してホッピングして、任意の１つの
チャネルまたはチャネルのグループにおける干渉の平均
的影響を低減することにより、スペクトル拡散送信の利
点を達成する。
DS−CDMAは、理想的にはランダムな性質な特性を有す
る拡散符号で情報信号を変調することにより、指定され
たスペクトル上で情報信号を拡散する。一方、実際に用
いられる拡散符号は、一般に疑似ランダム数発生器の出
力であり、この疑似ランダム数発生器は、比較的長い時
間期間において反復する数字シーケンスを与える。
る拡散符号で情報信号を変調することにより、指定され
たスペクトル上で情報信号を拡散する。一方、実際に用
いられる拡散符号は、一般に疑似ランダム数発生器の出
力であり、この疑似ランダム数発生器は、比較的長い時
間期間において反復する数字シーケンスを与える。
受信機では、DSスペクトル拡散信号は、拡散信号と同
じ特性を有する収縮符号（de−spreading code）を用い
て収縮しなければならない。収縮は、受信拡散信号と拡
散符号の同期されたレプリカ（replica）とを相関する
ことによって行われる。
じ特性を有する収縮符号（de−spreading code）を用い
て収縮しなければならない。収縮は、受信拡散信号と拡
散符号の同期されたレプリカ（replica）とを相関する
ことによって行われる。
ランダム信号（および含まれる周波数のランダム分
散）の特性を有する拡散符号を用いることにより、送信
信号は送信スペクトル全体においてランダムに拡散され
る。周波数のランダム分散は、信号自体のランダム性質
により、およびランダム信号が進むランダム経路を生じ
させるために比較的多数の周波数の相互作用が必要であ
るという事実によって保証される。
散）の特性を有する拡散符号を用いることにより、送信
信号は送信スペクトル全体においてランダムに拡散され
る。周波数のランダム分散は、信号自体のランダム性質
により、およびランダム信号が進むランダム経路を生じ
させるために比較的多数の周波数の相互作用が必要であ
るという事実によって保証される。
受信機において（収縮のために）拡散信号の複製を必
要とすることにより、拡散（および収縮）符号は、送信
機および受信機の両方において既知の反復シーケンスで
なければならない。送信機および受信機の両方において
同じ拡散および収縮符号を用いることは、DS−CDMAフォ
ーマットに基づく同じスペクトル内の複数の対の通信当
事者間の通信の基盤となる。
要とすることにより、拡散（および収縮）符号は、送信
機および受信機の両方において既知の反復シーケンスで
なければならない。送信機および受信機の両方において
同じ拡散および収縮符号を用いることは、DS−CDMAフォ
ーマットに基づく同じスペクトル内の複数の対の通信当
事者間の通信の基盤となる。
DS−CDMA通信ユニットへのサービスは、関連地理的エ
リア内で通信サービスを提供する基地トランシーバ局
（BTS:base transceiver station）を介して一般に提供
される。多数の通信ユニットは地理的エリア内で同時に
サービスを必要とすることがあるので、BTSは多数のCDM
A信号を同時に送受信できなければならない。信号を処
理するため多数のCDMAトランシーバおよびアンテナをBT
Sに配置できるが、このような方法はきわめて高価であ
る。より経済的な方法として、このような使用に適した
トランシーバを用いて１つのアンテナを介して信号を送
受信する方法がある。
リア内で通信サービスを提供する基地トランシーバ局
（BTS:base transceiver station）を介して一般に提供
される。多数の通信ユニットは地理的エリア内で同時に
サービスを必要とすることがあるので、BTSは多数のCDM
A信号を同時に送受信できなければならない。信号を処
理するため多数のCDMAトランシーバおよびアンテナをBT
Sに配置できるが、このような方法はきわめて高価であ
る。より経済的な方法として、このような使用に適した
トランシーバを用いて１つのアンテナを介して信号を送
受信する方法がある。
共通のアンテナを介して多数のCDMA信号を送受信する
タスクを達成するため、各アクティブCDMAチャネルの出
力は、パワー増幅の前に一般に合成される。共通のアン
テナを介して送信される多数の信号のパワー増幅は、線
形パワー増幅器（LPA:linear power amplifier）を用い
て行われる。
タスクを達成するため、各アクティブCDMAチャネルの出
力は、パワー増幅の前に一般に合成される。共通のアン
テナを介して送信される多数の信号のパワー増幅は、線
形パワー増幅器（LPA:linear power amplifier）を用い
て行われる。
従来技術では、CDMA信号を合成する１つの方法は、ま
ず各デジタルCDMA信号サンプルをアナログ信号に変換
し、次に抵抗アレイ内で多数の信号を合成することが教
示されている。このような方法は効果的であるが、CDMA
システムで実施することは困難である。１つの問題は、
共通の基準に多数のCDMA信号を同期することに関する。
CDMAに関する通信規制機関（EIA/TIA（Electronic Indu
stry Association/Telecommunications Industry Assoc
iation）規格の中間規格（IS:Interim Standard）95）
は、BTSによって送信される多数の信号のうち各CDMA信
号は、各チャネルについてパイロット信号の±50ns内に
同期することを規定している。CDMA信号をアナログ・フ
ォーマットに変換し、抵抗アレイ内で加算することは、
EIT/TIA規格と矛盾する非確定的時間遅延（indetermina
nt time delay）を生じ、またCDMA信号間で正確に同期
する必要が生じる。
ず各デジタルCDMA信号サンプルをアナログ信号に変換
し、次に抵抗アレイ内で多数の信号を合成することが教
示されている。このような方法は効果的であるが、CDMA
システムで実施することは困難である。１つの問題は、
共通の基準に多数のCDMA信号を同期することに関する。
CDMAに関する通信規制機関（EIA/TIA（Electronic Indu
stry Association/Telecommunications Industry Assoc
iation）規格の中間規格（IS:Interim Standard）95）
は、BTSによって送信される多数の信号のうち各CDMA信
号は、各チャネルについてパイロット信号の±50ns内に
同期することを規定している。CDMA信号をアナログ・フ
ォーマットに変換し、抵抗アレイ内で加算することは、
EIT/TIA規格と矛盾する非確定的時間遅延（indetermina
nt time delay）を生じ、またCDMA信号間で正確に同期
する必要が生じる。
CDMA信号を合成するために抵抗アレイを用いることの
固有の別の問題点は、このようなシステムの故障探求が
困難な点である。問題が生じた場合、抵抗アレイは信号
をアレイ内で上流および下流の両方で移動させることが
でき、そのため解析のために個別の信号を弁別すること
が困難となる。
固有の別の問題点は、このようなシステムの故障探求が
困難な点である。問題が生じた場合、抵抗アレイは信号
をアレイ内で上流および下流の両方で移動させることが
でき、そのため解析のために個別の信号を弁別すること
が困難となる。
抵抗アレイ合成方法を従来のように用いることはある
用途では効果的であるが、このような利用は高価であ
り、同期条件が厳密な場合には実施することが困難な場
合が多い。合成信号間の同期，チャネル維持および故障
解析を容易にするCDMA信号の合成方法が必要とされる。
用途では効果的であるが、このような利用は高価であ
り、同期条件が厳密な場合には実施することが困難な場
合が多い。合成信号間の同期，チャネル維持および故障
解析を容易にするCDMA信号の合成方法が必要とされる。
図面の簡単な説明
第１図は、本発明によるパイプラインド加算器の簡略
ブロック図である。
ブロック図である。
第２図は、本発明による冗長信号経路を有するパイプ
ラインド加算器の簡略ブロック図である。
ラインド加算器の簡略ブロック図である。
第３図は、本発明による加算器のブロック図である。
第４図は、本発明による10チャネル加算器のブロック
図である。
図である。
第５図は、本発明によるパイプラインド加算器動作の
フローチャートである。
フローチャートである。
好適な実施例の詳細な説明
合成信号間の同期，チャネル維持および故障解析を容
易にするCDMA信号を合成する方法を提供する問題に対す
る解決は、概念的には、符号化の直後でアナログフォー
マットへの変換前に、パイプラインド加算器（pipeline
d adder）においてCDMA信号をデジタル加算することに
ある。このような方法により、各CDMA信号サンプルの絶
対値は他のCDMA信号の値と加算でき、しかもきわめて厳
密な同期許容差を維持できる。また、パイプラインド加
算器を介し冗長信号経路を用いることは、１つまたはそ
れ以上のパイプラインド加算器が故障しても（または外
されても）機能できるようにすることにより、信頼性を
改善する。
易にするCDMA信号を合成する方法を提供する問題に対す
る解決は、概念的には、符号化の直後でアナログフォー
マットへの変換前に、パイプラインド加算器（pipeline
d adder）においてCDMA信号をデジタル加算することに
ある。このような方法により、各CDMA信号サンプルの絶
対値は他のCDMA信号の値と加算でき、しかもきわめて厳
密な同期許容差を維持できる。また、パイプラインド加
算器を介し冗長信号経路を用いることは、１つまたはそ
れ以上のパイプラインド加算器が故障しても（または外
されても）機能できるようにすることにより、信頼性を
改善する。
第５図は、本発明の実施例のよるパイプラインド加算
器動作のフローチャートである。本発明を理解するた
め、第５図を適宜参照する。
器動作のフローチャートである。本発明を理解するた
め、第５図を適宜参照する。
第１図は、本発明の実施例によるｎチャネルCDMA合成
器の簡略パイプラインド加算器10を示す。簡略パイプラ
インド加算器10内において、ｎ＋１ローカルCDMA入力
は、送信機に印加され広帯域増幅器11内で増幅される前
に、主信号経路において加算される。簡略パイプライン
ド加算器10内において、第１ローカル入力ｎ＋１および
第２ローカル入力ｎは、第１合成器ｎ内で第１クロック
・サイクル中に加算される。第２合成器ｎ−１内で、第
３ローカル入力ｎ−１は、第２クロック・サイクル中に
第１合成器ｎの出力に加算される。ｎ番目のクロック・
サイクル中に、ローカル入力１は、合成器１内で合成器
２の出力に加算され、合成器１の出力で与えられるすべ
てのローカル入力１〜ｎの和は、入力として広帯域増幅
器に印加される。
器の簡略パイプラインド加算器10を示す。簡略パイプラ
インド加算器10内において、ｎ＋１ローカルCDMA入力
は、送信機に印加され広帯域増幅器11内で増幅される前
に、主信号経路において加算される。簡略パイプライン
ド加算器10内において、第１ローカル入力ｎ＋１および
第２ローカル入力ｎは、第１合成器ｎ内で第１クロック
・サイクル中に加算される。第２合成器ｎ−１内で、第
３ローカル入力ｎ−１は、第２クロック・サイクル中に
第１合成器ｎの出力に加算される。ｎ番目のクロック・
サイクル中に、ローカル入力１は、合成器１内で合成器
２の出力に加算され、合成器１の出力で与えられるすべ
てのローカル入力１〜ｎの和は、入力として広帯域増幅
器に印加される。
この和が広域増幅器11に達するのに要する時間は、各
ローカル入力１〜ｎが加算される点から前進する和（ad
vancing sum）まで異なるので、合成器１〜ｎに与えら
れるローカル入力１〜ｎは、パイプラインド加算器10に
おける合成器の位置に基づいて時間的に前進させなけれ
ばならない。ローカル入力１〜ｎの入力の時間を前進さ
せることは、２つの方法のうち１つによって行うことが
できる。第１の方法では、すべてのCDMA信号はGPS（glo
bal positioning system）によって与えられる１つおき
のクロック信号に同期される。デジタル送信信号シンセ
サイザ・ハードウェアは、このクロック信号に対する前
進で動作する。動作中、シンセサイザは、必要な前進に
基づいて時間的に早くチャネル・データを要求する。そ
れに応じて、データを生成するシステム要素（音声コー
ダなど）は、データを与えるためフレームを進める。
ローカル入力１〜ｎが加算される点から前進する和（ad
vancing sum）まで異なるので、合成器１〜ｎに与えら
れるローカル入力１〜ｎは、パイプラインド加算器10に
おける合成器の位置に基づいて時間的に前進させなけれ
ばならない。ローカル入力１〜ｎの入力の時間を前進さ
せることは、２つの方法のうち１つによって行うことが
できる。第１の方法では、すべてのCDMA信号はGPS（glo
bal positioning system）によって与えられる１つおき
のクロック信号に同期される。デジタル送信信号シンセ
サイザ・ハードウェアは、このクロック信号に対する前
進で動作する。動作中、シンセサイザは、必要な前進に
基づいて時間的に早くチャネル・データを要求する。そ
れに応じて、データを生成するシステム要素（音声コー
ダなど）は、データを与えるためフレームを進める。
第２の方法では（チャネル・ハードウェアが第１の方
法のタイミング前進をサポートしない場合に）、シンセ
サイザ出力と合成器１〜ｎとの間に可変サイズFIFO（fi
rst−first−in−out）バッファが追加される。合成器
１〜ｎが連鎖（広帯域増幅器11）の端部に近づくにつれ
て、バッファのサイズは大きくなる。
法のタイミング前進をサポートしない場合に）、シンセ
サイザ出力と合成器１〜ｎとの間に可変サイズFIFO（fi
rst−first−in−out）バッファが追加される。合成器
１〜ｎが連鎖（広帯域増幅器11）の端部に近づくにつれ
て、バッファのサイズは大きくなる。
第２図は、本発明の実施例によるより詳細なパイプラ
インド加算器10を示す。第２図には、個別の合成器１〜
ｎの故障に対処するため故障許容を提供する２次（冗
長）信号経路（第２図において二重線を用いて表され
る）が示される。
インド加算器10を示す。第２図には、個別の合成器１〜
ｎの故障に対処するため故障許容を提供する２次（冗
長）信号経路（第２図において二重線を用いて表され
る）が示される。
本発明の実施例では、パリティ・チェック・ビットが
各合成器１〜ｎの出力に含まれる。このパリティ・チェ
ック・ビットは、パイプラインド加算器10の下流の合成
器１〜ｎ内の各合成器１〜ｎの出力をエラー・チェック
する101ために用いられる。合成器によるエラー・チェ
ックにより、上流の出力が不合格であると判定される
と、エラー・チェック合成器は、冗長信号を入力として
選択し102、このエラーチェック合成器のすぐ上流の合
成器を迂回する。エラー・チェック101により、上流の
合成器の出力がエラー・チェックに合格と判断される
と、この上流の合成器の出力が入力として選択される10
3。
各合成器１〜ｎの出力に含まれる。このパリティ・チェ
ック・ビットは、パイプラインド加算器10の下流の合成
器１〜ｎ内の各合成器１〜ｎの出力をエラー・チェック
する101ために用いられる。合成器によるエラー・チェ
ックにより、上流の出力が不合格であると判定される
と、エラー・チェック合成器は、冗長信号を入力として
選択し102、このエラーチェック合成器のすぐ上流の合
成器を迂回する。エラー・チェック101により、上流の
合成器の出力がエラー・チェックに合格と判断される
と、この上流の合成器の出力が入力として選択される10
3。
第３図は、合成器１〜ｎを表す合成器20のより詳細な
図である。合成器20内で、主信号経路30の入力は、セレ
クタと、パリティ・チェッカ22と、加算器およびパリテ
ィ発生器23とに印加される。パリティ・チェッカ22内で
エラー・チェックが完了すると、エラー・チェックの状
態表示がカード・コントローラ24に送られる。主信号経
路30上のサンプルがエラー・チェックに不合格の場合、
カード・コントローラ24は、セレクタ・スイッチ22の起
動により冗長サンプル経路から冗長信号31を選択する。
主信号経路30上のサンプルがエラー・チェックに合格す
ると、セレクタ・スイッチ22によって主信号経路が選択
される。
図である。合成器20内で、主信号経路30の入力は、セレ
クタと、パリティ・チェッカ22と、加算器およびパリテ
ィ発生器23とに印加される。パリティ・チェッカ22内で
エラー・チェックが完了すると、エラー・チェックの状
態表示がカード・コントローラ24に送られる。主信号経
路30上のサンプルがエラー・チェックに不合格の場合、
カード・コントローラ24は、セレクタ・スイッチ22の起
動により冗長サンプル経路から冗長信号31を選択する。
主信号経路30上のサンプルがエラー・チェックに合格す
ると、セレクタ・スイッチ22によって主信号経路が選択
される。
加算シーケンスの同期をパイプラインド加算器10内で
維持するため、冗長信号31の信号経路内にユニット遅延
21が設けられる。このユニット遅延21は、２ポジション
FIFOシフト・レジスタからなる。冗長信号経路31に着信
する信号は、中間合成器を迂回して、主信号経路を介し
て着信する対応する信号よりも１クロックサイクル前に
着信するため、ユニット遅延21は必要である。合成器
は、次のクロック・サイクル中に用いられる可能性に備
えて、ユニット遅延内に冗長信号サンプルを格納するこ
とにより時間差に対処する。
維持するため、冗長信号31の信号経路内にユニット遅延
21が設けられる。このユニット遅延21は、２ポジション
FIFOシフト・レジスタからなる。冗長信号経路31に着信
する信号は、中間合成器を迂回して、主信号経路を介し
て着信する対応する信号よりも１クロックサイクル前に
着信するため、ユニット遅延21は必要である。合成器
は、次のクロック・サイクル中に用いられる可能性に備
えて、ユニット遅延内に冗長信号サンプルを格納するこ
とにより時間差に対処する。
一例として、第４図は、本発明の実施例による10チャ
ネルCDMAパイプラインド加算器60である。各合成器40〜
49は、第３図（および第１図および第２図の簡略図に示
すように）の合成器20と機能的に同等である。前述の符
号の説明と同様に、信号ラインの矢印は主信号経路を表
し、二重線の矢印は冗長信号経路を表す。
ネルCDMAパイプラインド加算器60である。各合成器40〜
49は、第３図（および第１図および第２図の簡略図に示
すように）の合成器20と機能的に同等である。前述の符
号の説明と同様に、信号ラインの矢印は主信号経路を表
し、二重線の矢印は冗長信号経路を表す。
冗長信号経路51は、第２から最後の合成器48と広帯域
増幅器50との間に設けられる。冗長信号経路51は、最後
の合成器49が故障し、かつ広帯域増幅器50が最後の合成
器48の上流のカード故障を認識するための措置（例え
ば、ユニット遅延，セレクタ・スイッチ，コントローラ
など）を設ける必要がある場合に提供される。
増幅器50との間に設けられる。冗長信号経路51は、最後
の合成器49が故障し、かつ広帯域増幅器50が最後の合成
器48の上流のカード故障を認識するための措置（例え
ば、ユニット遅延，セレクタ・スイッチ，コントローラ
など）を設ける必要がある場合に提供される。
パイプラインド信号加算器60において、第１および第
２ローカル信号は第１合成器40内で合成される。第１お
よび第２信号の和は、第１クロック期間後に、（パリテ
ィ・チェックとともに）主信号経路上で第２合成器41に
出力される。第１および第２信号の一方は、第１合成器
40が故障した場合に少なくとも１つの信号を救う手段と
して、冗長信号経路上で第２下流合成器42に送られる。
２ローカル信号は第１合成器40内で合成される。第１お
よび第２信号の和は、第１クロック期間後に、（パリテ
ィ・チェックとともに）主信号経路上で第２合成器41に
出力される。第１および第２信号の一方は、第１合成器
40が故障した場合に少なくとも１つの信号を救う手段と
して、冗長信号経路上で第２下流合成器42に送られる。
第２合成器41内では、第１合成器40の出力信号に対し
てエラー・チェックが行われる。第１合成器40の出力信
号がエラーチェックに合格すると、第２クロック期間中
に第２合成器41内で第３ローカル信号と加算するため
に、主信号経路は入力として選択される。第１合成器40
の出力がエラー・チェックに不合格の場合には、第２ク
ロック期間中に第２合成器41内で第３ローカル入力と加
算するために、冗長信号経路が選択される。
てエラー・チェックが行われる。第１合成器40の出力信
号がエラーチェックに合格すると、第２クロック期間中
に第２合成器41内で第３ローカル信号と加算するため
に、主信号経路は入力として選択される。第１合成器40
の出力がエラー・チェックに不合格の場合には、第２ク
ロック期間中に第２合成器41内で第３ローカル入力と加
算するために、冗長信号経路が選択される。
同様に、エラー・チェックおよび加算は、残りの合成
器42〜49内で行われる。最後の合成器49の出力を広帯域
増幅器50に印加すると、広帯域増幅器50は、主信号経路
または冗長信号経路を入力として用いるかどうかを調べ
る。前述のように、最後の合成器49の出力がエラー・チ
ェックに合格すると、主信号経路が選択される。もし合
格しなければ、冗長信号経路が選択される。
器42〜49内で行われる。最後の合成器49の出力を広帯域
増幅器50に印加すると、広帯域増幅器50は、主信号経路
または冗長信号経路を入力として用いるかどうかを調べ
る。前述のように、最後の合成器49の出力がエラー・チ
ェックに合格すると、主信号経路が選択される。もし合
格しなければ、冗長信号経路が選択される。
本発明の別の実施例において、合成器20を含む各チャ
ネル・カードは、セルフ・チェックを行う。カード20が
セルフ・チェックに合格すると、カード20は「カード良
好（card good）」出力36を次の下流カードに与える。
次の下流カード20は、主信号経路または冗長信号経路を
選択する別の表示として「カード良好」を用いる。
ネル・カードは、セルフ・チェックを行う。カード20が
セルフ・チェックに合格すると、カード20は「カード良
好（card good）」出力36を次の下流カードに与える。
次の下流カード20は、主信号経路または冗長信号経路を
選択する別の表示として「カード良好」を用いる。
別の実施例では、システム・コントローラの信号37
は、主信号経路または冗長信号経路の選択として利用で
きる。システム・コントローラは、システム・コントロ
ーラがカード誤動作を検出した場合、または（合成器へ
の入力として用いられる）ローカル・チャネルが未使用
の場合に、チャネル・カード20に指示して冗長信号経路
を使用させる。
は、主信号経路または冗長信号経路の選択として利用で
きる。システム・コントローラは、システム・コントロ
ーラがカード誤動作を検出した場合、または（合成器へ
の入力として用いられる）ローカル・チャネルが未使用
の場合に、チャネル・カード20に指示して冗長信号経路
を使用させる。
パイプラインド加算器60を用いることにより、EIA/TI
A規格IS−95に準拠してチャネル加算中に正確な同期を
行い、しかもカード誤動作に対して許容を提供する。カ
ードが故障した場合、またはシステム60から取り外され
ると、「カード良好」出力36の不在は、次の下流のカー
ドに冗長信号経路を選択させる指標となる。システム入
力35を用いてチャネル動作のシステム制御のための機能
により、個別のチャネルまたはチャネルのブロックをサ
ービスから解除して、動作状態の変更に対処できる。
A規格IS−95に準拠してチャネル加算中に正確な同期を
行い、しかもカード誤動作に対して許容を提供する。カ
ードが故障した場合、またはシステム60から取り外され
ると、「カード良好」出力36の不在は、次の下流のカー
ドに冗長信号経路を選択させる指標となる。システム入
力35を用いてチャネル動作のシステム制御のための機能
により、個別のチャネルまたはチャネルのブロックをサ
ービスから解除して、動作状態の変更に対処できる。
本発明の多くの特徴および利点は詳細な明細書から明
らかであり、請求の範囲は発明の真の精神および範囲に
入るシステムのすべての機能および特徴を網羅するもの
とする。さらに、多くの修正および変更（例えば、パイ
プラインド加算器をTDMAシステムに適用する）は当業者
に容易に想起されるので、本発明を図説の構造および動
作に制限することは望ましくなく、よって発明の範囲に
含まれるすべての適切な修正等に適用される。
らかであり、請求の範囲は発明の真の精神および範囲に
入るシステムのすべての機能および特徴を網羅するもの
とする。さらに、多くの修正および変更（例えば、パイ
プラインド加算器をTDMAシステムに適用する）は当業者
に容易に想起されるので、本発明を図説の構造および動
作に制限することは望ましくなく、よって発明の範囲に
含まれるすべての適切な修正等に適用される。
もちろん、本発明は図面内の特定の図に制限されず、
請求の範囲内の任意に修正からなることが理解される。
請求の範囲内の任意に修正からなることが理解される。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 セガル，ゲリー・マイケル
アメリカ合衆国イリノイ州パラチネ、ア
パートメント・ディー33、ブランドン・
コート129
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 13/00 - 13/06
H04B 1/69 - 1/713
Claims (9)
- 【請求項１】デジタル・パイプラインド信号合成器にお
いて複数の信号を合成する方法であって： 第１合成器において第１および第２信号を加算して、第
１合成器出力を生成する段階； 第２合成器への入力として、前記第１合成器出力と、ロ
ーカル信号とを与える段階； 第２下流合成器への入力として、前記第１および第２信
号の一方を与える段階； 前記第２合成器において、前記第１合成器出力をエラー
・チェックする段階； 前記第１合成器出力がエラー・チェックに合格した場合
に、前記第２下流合成器へ出力する主信号経路を選択す
るとともに、該第２下流合成器への入力として、 前記第１合成器出力と、前記ローカル信号とを加算した
第２合成器の出力を選択する段階；および 前記第１合成器出力がエラー・チェックに不合格した場
合に、前記主信号経路以外へ出力する冗長信号経路を選
択するとともに、前記第２合成器の出力として、前記第
１合成器出力および前記ローカル信号の一方を選択する
段階； によって構成されることを特徴とする方法。 - 【請求項２】前記第２下流合成器内で加算する前に、前
記第１および第２信号の一方を遅延する段階をさらに含
んで構成されることを特徴とする請求項１記載の方法。 - 【請求項３】前記第１および第２信号の一方を遅延する
前記段階は、後段の前記第１および第２信号をFIFOバッ
ファにバッファする段階をさらに含んで構成されること
を特徴とする請求項２記載の方法。 - 【請求項４】前記第１および第２信号の一方と、パイプ
ラインド加算器の加算とをクロック信号に基づいて繰り
上げる段階をさらに含んで構成されることを特徴とする
請求項３記載の方法。 - 【請求項５】前記第１合成器において故障が検出された
場合に、前記第１および第２信号の一方を選択する段階
をさらに含んで構成されることを特徴とする請求項１記
載の方法。 - 【請求項６】デジタル・パイプラインド信号加算器にお
いて複数の信号を合成する装置であって： 第１合成器において、前記複数の信号の第１ローカル信
号と、前段の合成器において複数の信号を加算すること
により生成されるパイプラインド信号とを加算して、第
１合成器出力信号を生成する段階； 第２合成器において前記第１合成器出力信号をエラー・
チェックする段階； 前記第１合成器出力信号がエラー・チェックに合格した
場合に、前記第１合成器出力信号を選択する段階； 前記第１合成器出力信号がエラー・チェックに不合格の
場合に、前記前段の合成器内で加算されなかった複数の
信号の一方である冗長信号を選択する段階；および 第２合成器内で、前記選択された信号と、前記複数の信
号の第２ローカル入力とを加算して、第２合成器出力を
生成する段階； によって構成されることを特徴とする装置。 - 【請求項７】前記第２合成器内で加算する前に、パイプ
ラインド信号を遅延する手段をさらに含んで構成される
ことを特徴とする請求項６記載の装置。 - 【請求項８】パイプラインド信号を遅延する前記手段
は、後段のパイプラインド信号を第LFIFOバッファにバ
ッファする手段をさらに含んで構成されることを特徴と
する請求項７記載の装置。 - 【請求項９】前記第２合成器に動作可能に結合され、第
２合成器出力信号とパイプラインド信号とを受ける少な
くとも第３合成器； 前記第２合成器出力におけるエラーを検出する、前記少
なくとも第３合成器内のエラー検出器； 前記第２合成器出力信号においてエラーが検出された場
合に、前記パイプラインド信号を選択し、それ以外の場
合には、前記第２合成器出力を選択するデータ・セレク
タ； 前記データ・セレクタからの選択された信号を前記複数
の信号の少なくとも第３入力に加算して、少なくとも第
３合成器出力を生成する、前記少なくとも第３合成器内
の加算器； をさらに含んで構成されることを特徴とする請求項６記
載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/114,722 | 1993-08-30 | ||
| US08/114,722 US5528599A (en) | 1993-08-30 | 1993-08-30 | Method and apparatus of combining signals in a digital pipelined signal adder |
| PCT/US1994/007468 WO1995007015A2 (en) | 1993-08-30 | 1994-07-05 | Method and apparatus of combining signals in a digital pipelined signal adder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08503593A JPH08503593A (ja) | 1996-04-16 |
| JP3504662B2 true JP3504662B2 (ja) | 2004-03-08 |
Family
ID=22357040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50809695A Expired - Fee Related JP3504662B2 (ja) | 1993-08-30 | 1994-07-05 | デジタル・パイプラインド信号加算器において信号を合成する方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5528599A (ja) |
| JP (1) | JP3504662B2 (ja) |
| KR (1) | KR950704891A (ja) |
| SE (1) | SE515241C2 (ja) |
| WO (1) | WO1995007015A2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100199959B1 (ko) * | 1996-10-14 | 1999-06-15 | 김영환 | 시디엠에이 이동통신 시스템의 패리티 검사장치 및 그 방법 |
| KR100238631B1 (ko) * | 1997-04-18 | 2000-01-15 | 김영환 | 코드분할 다원접속(cdma) 이동통신 시스템의 주파수 자동 변경방법 |
| US6282685B1 (en) * | 1997-11-20 | 2001-08-28 | Ericsson Inc. | Methods and apparatus for signaling using parity status |
| US6741633B1 (en) * | 1999-03-11 | 2004-05-25 | Itt Manufacturing Enterprises, Inc. | Hop overlay signal structure for including additional signaling channels in code division multiple access communication and navigation systems |
| EP1092285B1 (en) * | 1999-04-29 | 2010-09-08 | Samsung Electronics Co., Ltd. | Appararus and method for synchronizing channels in a w-cdma communication system |
| WO2004080453A1 (ja) | 2003-03-10 | 2004-09-23 | Mitsubishi Corporation | 抗ｃ型肝炎ウイルス剤と抗ｈｉｖ剤 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438844B2 (ja) * | 1974-07-19 | 1979-11-24 | ||
| FR2473820A1 (fr) * | 1980-01-11 | 1981-07-17 | Telecommunications Sa | Procede et systeme d'initialisation de la securisation d'une ligne d'une artere de transmission numerique |
| CA1247206A (en) * | 1983-11-11 | 1988-12-20 | Satoshi Ikeuchi | Protection switching system for carrier transmission line |
| JPS6151253A (ja) * | 1984-08-20 | 1986-03-13 | Nec Corp | 誤り訂正回路 |
| US4894827A (en) * | 1988-03-02 | 1990-01-16 | International Telesystems Corporation | Redundancy and buffering circuits |
| US5424969A (en) * | 1992-02-05 | 1995-06-13 | Fujitsu Limited | Product-sum operation unit |
| US5285441A (en) * | 1992-03-17 | 1994-02-08 | At&T Bell Laboratories | Errorless line protection switching in asynchronous transer mode (ATM) communications systems |
-
1993
- 1993-08-30 US US08/114,722 patent/US5528599A/en not_active Expired - Fee Related
-
1994
- 1994-07-05 WO PCT/US1994/007468 patent/WO1995007015A2/en active Application Filing
- 1994-07-05 JP JP50809695A patent/JP3504662B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-28 SE SE9501569A patent/SE515241C2/sv not_active IP Right Cessation
- 1995-04-29 KR KR1019950701701A patent/KR950704891A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950704891A (ko) | 1995-11-20 |
| SE9501569D0 (sv) | 1995-04-28 |
| WO1995007015A3 (en) | 1995-04-06 |
| SE515241C2 (sv) | 2001-07-02 |
| WO1995007015A2 (en) | 1995-03-09 |
| SE9501569L (sv) | 1995-06-22 |
| US5528599A (en) | 1996-06-18 |
| JPH08503593A (ja) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493376B1 (en) | Multi-layered PN code spreading in a multi-user communications system | |
| KR0184990B1 (ko) | 데이타 신호 전송 및 수신 장치 및 그 방법 | |
| US6717977B1 (en) | Apparatus for acquiring pseudo noise code and direct sequence code division multiple access receiver including the same | |
| KR100387411B1 (ko) | 개개의수신자위상시간및에너지를추적하는확산스펙트럼통신시스템에서의완전스펙트럼전송전력을사용하는방법및장치 | |
| JP3483991B2 (ja) | 符号分割多重アクセス通信用拡散符号発生器、符号分割多重アクセス通信システム及び符号分割多重アクセス通信用拡散符号発生方法 | |
| US6449302B2 (en) | System and method for peak power reduction in spread spectrum communications systems | |
| US6128329A (en) | Spread-spectrum receiver | |
| AU683694B2 (en) | A method of generating a spread code | |
| CA2364349A1 (en) | Method and apparatus for efficient synchronization in spread spectrum communications | |
| CN101841500B (zh) | 用于产生同步时钟信号的系统和方法 | |
| EP0564937A1 (en) | CDMA Radio communication system with pilot signal transmission between base and handsets for channel distortion compensation | |
| US6163566A (en) | Spread spectrum transmitter, spread spectrum receiver, and spread spectrum communications system | |
| US6882682B1 (en) | Fixed pattern detection apparatus | |
| JP2000508864A (ja) | 受信機を送信機と同期させる同期方法および関連回路 | |
| US7773678B2 (en) | Method and apparatus for reducing the dynamic range of a radio signal | |
| NO155079B (no) | Fremgangsmaate for aa sende og motta data i et kommunikasjonssystem, samt mottakerkorrelatoranordning for aa motta og korrelere et flertall pulser. | |
| US7532694B2 (en) | Apparatus and method for compensating for distortion caused by a phase slew of a frame reference signal in an asynchronous wideband code division multiple access communication system | |
| JP3504662B2 (ja) | デジタル・パイプラインド信号加算器において信号を合成する方法および装置 | |
| US3168699A (en) | Communication techniue for multipath distortion | |
| KR100493074B1 (ko) | 비동기방식의 부호분할다중접속 이동통신시스템에서 코드생성장치 및 방법 | |
| JPH1041919A (ja) | Ｃｄｍａ方式多重伝送装置 | |
| US20020015441A1 (en) | Radio communication systems | |
| JP3259776B2 (ja) | 送信回路 | |
| RU2123763C1 (ru) | Способ кодовременного разделения каналов в подвижных системах радиосвязи | |
| US20040247017A1 (en) | Method and apparatus for monitoring a reductant (standby) transmitter in a radio communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031211 |
|
| LAPS | Cancellation because of no payment of annual fees |