JP3494539B2 - 信号伝達回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、従属接続された複
数の処理回路間で信号を順次伝達すると共に、その回路
内の断線や短絡等の故障が検知可能な信号伝達回路に関
する。

【０００２】

【従来の技術】従来の信号伝達回路としては、図１９の
ブロック図に示すように、例えばＤフリップフロップ等
の処理回路Ｂ１，Ｂ２，Ｂ３，Ｂ４，・・・を順次直列
に接続して、シフトレジスタ回路を構成したものや、図
２０のブロック図に示すように、直列に接続された処理
回路Ｂ１，Ｂ２，Ｂ３，Ｂ４，・・・の各出力端子に回
路Ａ１，Ａ２，Ａ３，Ａ４，・・・の出力端子を接続し
て構成した回路などがある。

【０００３】この従来回路では、例えば図２０の回路に
おいて、入力信号ＳＰに応じて処理回路Ｂ１から出力信
号Ｑ１が出力される。この出力信号Ｑ１は、回路Ａ１の
出力信号ＱＡ１に依存して変化し後段の処理回路Ｂ２に
伝達され、以降、同様にして順次後段の処理回路Ｂ３，
Ｂ４，・・・に伝達される。また、最後段の処理回路の
出力信号をモニタすることによって、処理回路Ｂ１，Ｂ
２，Ｂ３，Ｂ４，・・・間の信号の伝達状態が検出され
る。

【０００４】上記の従来回路により信号の伝達を確実に
行うためには、まず、それぞれの回路間を接続する配線
の断線故障に配慮しなければならない。例えば、処理回
路Ｂ１，Ｂ２間の配線としては、図２０に示すように
ａ，ｂ，ｃの３つの部分が考えられる。ａまたはｂの配
線部分に断線故障が生じた場合には、処理回路Ｂ１の出
力信号Ｑ１が後段の処理回路Ｂ２に伝達されないため、
処理回路Ｂ２以降に信号が伝達されないことにより断線
故障の発生を検知できる。しかしながら、配線部分ｃに
断線故障が生じた場合には、出力信号Ｑ１は回路Ａ１の
出力信号ＱＡ１に依存せずそのまま処理回路Ｂ２に伝達
されてしまうため、最後段の処理回路の出力信号により
故障を検知することができない。

【０００５】そこで、上記全ての断線故障を検知するた
め、例えば、図２１に示すように、処理回路Ｂ１の出力
配線ａを、回路Ａ１を介して後段の処理回路Ｂ２の入力
端子に接続し、その他の処理回路Ｂ２，Ｂ３，Ｂ４，・
・・の各出力配線も同様に接続する。このような構成と
することによって、配線部分ａ，ｂだけでなく配線部分
ｃの断線故障時にも処理回路Ｂ１の出力信号Ｑ１は処理
回路Ｂ２に伝達されないため、信号が最後段まで伝達さ
れないことにより全ての配線部分の断線故障を検知する
ことができる。

【０００６】

【発明が解決しようとする課題】ところで、従来の信号
伝達回路では、単一のパッケージ内に複数の処理回路を
集積化した集積回路（以下、ＩＣとする）を用いて回路
が構成される場合がある。通常、ＩＣを用いる場合に
は、電気的に隣り合う処理回路に対して１パッケージ内
の処理回路を使用することが多い。ここで、電気的に隣
り合う処理回路とは、その処理回路間の信号伝達経路に
他の処理回路が存在しないことを意味する。例えば、上
記図１９や図２１の場合に、破線で示すように、２つの
処理回路を含むＩＣを用いるとすると、処理回路Ｂ１と
処理回路Ｂ２に同一ＩＣ内の処理回路が使用され、処理
回路Ｂ３と処理回路Ｂ４に同一ＩＣ内の処理回路が使用
される。

【０００７】しかしながら、ＩＣを用いて信号伝達回路
を構成すると、回路図上には表れない寄生短絡経路が存
在するようになる。即ち、図２１の回路図上では、配線
部分ａと配線部分ｂとの間隔は十分にとられているの
で、配線同士が短絡することは普通配慮しない。しか
し、同一ＩＣを処理回路Ｂ１，Ｂ２に用いると、ＩＣ内
において半導体チップレベルでの短絡故障が発生するこ
とが考えられる。半導体チップレベルで処理回路Ｂ１の
出力が処理回路Ｂ２の入力に短絡すると、実際には配線
部分ａ，ｂ，ｃのいずれかに断線故障が発生している場
合であっても、処理回路Ｂ１の出力信号Ｑ１が直接処理
回路Ｂ２に伝達されるため、発生した断線故障を検知で
きなくなってしまう。

【０００８】尚、図１９の回路のＩＣ内部で半導体チッ
プレベルでの短絡故障が発生した場合には、処理回路の
出力が次段の処理回路の入力に短絡しても、元々外部配
線で接続されているので回路動作は影響されない。しか
し、ＩＣ内部で短絡故障が生じた場合、ＩＣ（半導体回
路など）の劣化等が考えられ、劣化したＩＣがそのまま
用いられることは、特に、安全関連の回路では望ましく
ない。

【０００９】本発明は上記問題点に着目してなされたも
ので、処理回路としてＩＣを用いる場合でも回路内の故
障発生を確実に検知できる信号伝達回路を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】このため本発明のうちの
請求項１に記載の発明では、複数の処理回路を従属接続
して構成され、前記複数の処理回路を少なくとも２以上
の別個の集積回路で構成した信号伝達回路であって、前
記各集積回路内には、前記従属接続された複数の処理回
路のうちの電気的に隣接しない処理回路を設け、かつ、
前記複数の処理回路の信号伝達経路上の信号を受信し、
その受信した信号と前記複数の処理回路が正常に動作す
る時の信号とが異なる時に故障の発生を検知する故障検
知手段を備えて構成される。

【００１１】 かかる構成によれば、従属接続された複
数の処理回路のうちの電気的に隣接する処理回路が、別
個の集積回路内に存在するようになり、それらの処理回
路間を信号が伝達される。そして、故障検知手段におい
て、複数の処理回路の信号伝達経路を伝達された信号と
正常動作時の信号とが比較され、その比較結果に基づい
て故障発生が検知されるようになる。

【００１２】 請求項２に記載の発明では、請求項１に
記載の発明において、前記故障検知手段が、前記複数の
処理回路のうちの最後段の処理回路から出力される信号
を受信し、その受信した信号を基に故障の発生を検知す
るものとする。

【００１３】 また、請求項３に記載の発明では、請求
項２に記載の発明の具体的な構成として、前記故障検知
手段が、前記最後段の処理回路から出力される信号につ
いて、論理値１レベルの継続時間と論理値０レベルの継
続時間とを監視して、該監視結果が、正常動作時の監視
結果と異なる時に故障の発生を検知するものとする。更
に、請求項４に記載の発明では、請求項３に記載の発明
の具体的な構成として、前記故障検知手段は、前記最後
段の処理回路から出力される信号の論理値０レベルの継
続時間が、正常動作時の信号の論理値０レベルの継続時
間より短くなった時に故障の発生を検知するものとす
る。

【００１４】

【００１５】 請求項５に記載の発明では、請求項１に
記載の発明において、前記故障検知手段が、前記複数の
処理回路のうちの最前段の処理回路に入力される信号と
最後段の処理回路から出力される信号とを受信し、受信
した２信号を基に故障の発生を検知するものとする。ま
た、請求項６に記載の発明では、請求項５に記載の発明
の具体的な構成として、前記故障検知手段が、前記最前
段の処理回路に入力される信号と前記最後段の処理回路
から出力される信号との同期状態を監視して、該同期状
態が、正常動作時の同期状態と異なる時に故障の発生を
検知するものとする。

【００１６】 更に、請求項７に記載の発明では、請求
項６に記載の発明の具体的な構成として、前記故障検知
手段は、前記最前段の処理回路に入力される信号の論理
値レベルと前記最後段の処理回路から出力される信号の
論理値レベルとが、同一のレベルとなるタイミングの異
なる時に故障の発生を検知するものとする。

【００１７】 請求項８に記載の発明では、請求項１に
記載の発明において、前記故障検知手段が、前記複数の
処理回路毎にそれぞれ出力される信号を受信し、受信し
た各信号を基に故障の発生を検知するものとする。ま
た、請求項９に記載の発明では、請求項８に記載の発明
の具体的な構成として、前記故障検知手段が、前記複数
の処理回路毎にそれぞれ出力される信号の論理値レベル
の変化状態を監視して、該変化状態が、正常動作時の変
化状態と異なる時に故障の発生を検知するものとする。

【００１８】 更に、請求項１０に記載の発明では、請
求項８に記載の発明の具体的な構成として、前記故障検
知手段は、同一時刻において、前記複数の処理回路毎に
それぞれ出力される信号のいずれか１つの信号のみが論
理値１レベルでその他の信号が論理値０である場合以外
の時に、故障の発生を検知するものとする。加えて、請
求項１１に記載の発明では、請求項１０に記載の発明の
具体的な構成として、前記故障検知手段が、前記複数の
処理回路毎にそれぞれ出力される信号を入力し、その各
入力信号の排他的論理和を演算する排他的論理和回路
と、該排他的論理和回路からの出力信号を入力し、その
入力信号の立ち上がりに応じて遅れて立ち上がる検知信
号を出力する第４オンディレーと、を備えるものとす
る。

【００１９】

【００２０】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、第１の実施形態の信号伝達
回路の回路図である。図１において、本回路は、単一の
パッケージ内に、処理回路としての、例えば、２つのＤ
フリップフロップＦＦ１，ＦＦ３が集積化されたＩＣ１
と、このＩＣ１と同様に、単一のパッケージ内に処理回
路としての２つのＤフリップフロップＦＦ２，ＦＦ４が
集積化されたＩＣ２と、これらのＤフリップフロップＦ
Ｆ１〜ＦＦ４間を伝達された信号Ｆに基づいて故障検知
を行う故障検知手段としての故障検知回路５Ａとから成
り、シフトレジスタ回路を構成したものである。

【００２１】ＤフリップフロップＦＦ１〜ＦＦ４は、そ
れぞれ共通のクロック信号ＣＬＫがクロック入力端子に
入力され、そのクロック信号ＣＬＫが論理値１から論理
値０になる立ち下がり時に同期してデータ入力端子の信
号レベルを出力端子に出力するものである。各Ｄフリッ
プフロップＦＦ１〜ＦＦ４は、異なるＩＣ内のＤフリッ
プフロップが交互に配置するように接続される。具体的
には、ＩＣ１内のＤフリップフロップＦＦ１は、そのデ
ータ入力端子に入力信号ＳＰが入力され、出力端子に
は、ＩＣ２内のＤフリップフロップＦＦ２のデータ入力
端子が接続される。また、ＤフリップフロップＦＦ２の
出力端子には、ＩＣ１内のＤフリップフロップＦＦ３の
データ入力端子が接続され、同様に、Ｄフリップフロッ
プＦＦ３の出力端子には、ＩＣ２内のＤフリップフロッ
プＦＦ４のデータ入力端子が接続される。更に、Ｄフリ
ップフロップＦＦ４の出力端子には、故障検知回路５Ａ
の入力端子が接続される。

【００２２】故障検知回路５Ａは、図２に示すように、
ＤフリップフロップＦＦ４の出力信号Ｆを受信する第１
オンディレーとしてのオンディレーＯＮＤ１と、オンデ
ィレーＯＮＤ１の出力信号Ｋ１を受信して信号Ｎ１を出
力する第１オフディレーとしてのオフディレーＯＦＦＤ
１と、信号Ｆを反転する第１インバータとしてのインバ
ータＩＮＶ１と、インバータＩＮＶ１からの反転信号Ｆ
を受信する第２オンディレーとしてのオンディレーＯＮ
Ｄ２と、オンディレーＯＮＤ２の出力信号Ｋ２を受信し
て信号Ｎ２を出力する第２オフディレーとしてのオフデ
ィレーＯＦＦＤ２と、オフディレーＯＦＦＤ１，ＯＦＦ
Ｄ２からの出力信号Ｎ１，Ｎ２の論理積を演算して検知
信号ＯＵＴを出力する論理積回路ＡＮＤから成る。

【００２３】オンディレーＯＮＤ１，ＯＮＤ２は、それ
ぞれ論理値１の信号が入力されると、所定の遅れ時間Ｔ
on1,Ｔon2 経過後に論理値１の信号を出力する。また、
入力信号が論理値０となると即座に論理値０の信号を出
力する。オフディレーＯＦＦＤ１，ＯＦＦＤ２は、それ
ぞれ入力信号が論理値１から論理値０に変化した後も論
理値１の信号を出力し、所定の遅れ時間Ｔoff1, Ｔoff2
経過後に論理値０の信号を出力する。

【００２４】次に、第１の実施形態の動作を図３のタイ
ムチャートを用いて説明する。図３に示すように、入力
信号ＳＰは、例えばクロック信号ＣＬＫの３クロック周
期毎に１クロック周期の間、論理値１になり、その他の
期間は論理値０になるものとする。この入力信号ＳＰ
は、時刻ｔ₁ においてクロック信号ＣＬＫが立ち下がる
と、ＤフリップフロップＦＦ１に取り込まれ、Ｄフリッ
プフロップＦＦ１の出力信号Ｑ１が論理値１のレベルに
なる。

【００２５】次に、時刻ｔ₂ でクロック信号ＣＬＫが変
化して立ち下がると、ＤフリップフロップＦＦ２のデー
タ入力信号は論理値１のレベルであるから、その出力信
号Ｑ２は論理値１のレベルになる。一方、Ｄフリップフ
ロップＦＦ１への入力信号ＳＰは、このとき論理値０の
レベルであるから、ＤフリップフロップＦＦ１の出力信
号Ｑ１は論理値０のレベルになる。以降、これと同様
に、クロック信号ＣＬＫの立ち下がり毎に、順次Ｄフリ
ップフロップＦＦ３，ＦＦ４の出力信号Ｑ３，Ｑ４が論
理値１のレベルに変化する。

【００２６】このようにして入力信号ＳＰがＤフリップ
フロップＦＦ１から最後段のＤフリップフロップＦＦ４
まで正常に伝達されると、ＤフリップフロップＦＦ４の
出力信号Ｑ４は、図３に示すように、入力信号ＳＰと略
一致するようになる。そして、ＤフリップフロップＦＦ
４の出力信号Ｑ４は、故障検知回路５Ａへの入力信号Ｆ
となる。この信号Ｆは、ＤフリップフロップＦＦ４の出
力端子と故障検知回路５Ａの入力端子との間で断線等の
故障が発生しない限り、ＤフリップフロップＦＦ４の出
力信号Ｑ４と同様の波形となる。

【００２７】故障検知回路５ＡのオンディレーＯＮＤ１
は、信号Ｆの論理値１の継続時間を監視しており、信号
Ｆが論理値１になってから遅れ時間Ｔon1 経過後に論理
値１の信号Ｋ１を出力する。本回路が正常に動作してい
るときには、周期的に論理値１の信号Ｋ１がオンディレ
ーＯＮＤ１から生成されるように、遅れ時間Ｔon1 が設
定される。そして、信号Ｆが論理値１から論理値０に変
化すると、即座に信号Ｋ１は論理値０になる。

【００２８】オンディレーＯＮＤ１の出力信号Ｋ１が論
理値０になった後も、オフディレーＯＦＦＤ１は、遅れ
時間Ｔoff1の間論理値１の信号Ｎ１を出力する。本回路
が正常に動作しているときには、信号Ｋ１は４クロック
周期毎に論理値１になるが、遅れ時間Ｔoff1は、この周
期よりも長く設定されるので、正常時、信号Ｎ１は論理
値１を継続する。

【００２９】ここで、例えば、ＩＣ１内の半導体チップ
レベルでの短絡故障発生により、ＤフリップフロップＦ
Ｆ１の出力がＤフリップフロップＦＦ３の入力に直接伝
達される場合を考える。ＤフリップフロップＦＦ１の出
力がＤフリップフロップＦＦ２及びＤフリップフロップ
ＦＦ３の両方に直接伝達されて、ＤフリップフロップＦ
Ｆ１，ＦＦ２の論理和信号がＤフリップフロップＦＦ３
に入力されるような故障特性の場合には、図４（Ａ）に
示すように、時刻ｔ₁ において、上記の場合と同様、Ｄ
フリップフロップＦＦ１の出力信号Ｑ１が論理値１のレ
ベルになるが、その出力信号Ｑ１は、Ｄフリップフロッ
プＦＦ２及びＦＦ３の入力端子に伝達される。このた
め、時刻ｔ₂ では、ＤフリップフロップＦＦ２，ＦＦ３
の出力信号Ｑ２，Ｑ３がそれぞれ論理値１のレベルにな
る。そして、次のクロック信号ＣＬＫの立ち下がり時
（時刻ｔ₃ ）には、出力信号Ｑ２の入力によりＤフリッ
プフロップＦＦ３の出力信号Ｑ３が継続して論理値１の
レベルになると共に、出力信号Ｑ３の入力によりＤフリ
ップフロップＦＦ４の出力信号Ｑ４も論理値１のレベル
になる。更に、次のクロック信号ＣＬＫの立ち下がり時
（時刻ｔ₄ ）には、出力信号Ｑ３の入力によりＤフリッ
プフロップＦＦ４の出力信号Ｑ４が継続して論理値１の
レベルになる。

【００３０】これにより、故障検知回路５Ａに入力され
る信号Ｆは、正常動作時と比較して、論理値１の継続時
間が長くなり、逆に論理値０の継続時間が短くなる。従
って、オフディレーＯＦＦＤ１の出力信号Ｎ１は、正常
時と同様に論理値１を継続する。一方、反転信号Ｆの論
理値１の継続時間は正常時より短くなるが、この論理値
１の継続時間よりもオンディレーＯＮＤ２の遅れ時間Ｔ
off2を長くしておくと、その出力信号Ｋ２は論理値１に
なることがなく、オフディレーＯＦＦＤ２の出力信号Ｎ
２も論理値１になることがない。従って、論理積回路Ａ
ＮＤの検知信号ＯＵＴは論理値０になり、このことによ
って故障の発生が検知される。尚、上記の説明で明らか
な様に、少なくとも論理値０の継続時間を監視（インバ
ータＩＮＶ１、オンディレーＯＮＤ２及びオフディレー
ＯＦＦＤ２を含む経路による監視）すれば、故障の発生
を検知することができる。

【００３１】上述したように第１の本実施形態によれ
ば、異なるＩＣ内のＤフリップフロップを交互に接続す
る構成としたことによって、ＩＣ内の半導体チップレベ
ルの短絡故障が発生した場合であっても、Ｄフリップフ
ロップ間を伝達された信号を基に短絡故障の発生を検知
することが可能であり、回路図上には表れない寄生短絡
経路を確実に検出できる信号伝達回路が提供される。ま
た、寄生短絡故障以外にも、例えば、断線故障などで信
号が伝達されないような故障も、勿論、検知できる。こ
のような回路構成は、特に、安全関連の装置等に用いら
れる信号伝達回路への適用が有用である。

【００３２】ただし、第１の実施形態では、例えば、Ｉ
Ｃ１内部で短絡故障が発生した場合において、Ｄフリッ
プフロップＦＦ１の出力がＤフリップフロップＦＦ２に
は伝達されずに、ＤフリップフロップＦＦ３のみに伝達
されるような故障特性の場合には、図５に示すように、
時刻ｔ₂ において、ＤフリップフロップＦＦ３の出力信
号Ｑ３だけが論理値１のレベルになり、Ｄフリップフロ
ップＦＦ２の出力信号Ｑ２は論理値０のレベルのままと
なる。そして、時刻ｔ₃ では、出力信号Ｑ３の入力によ
りＤフリップフロップＦＦ４の出力信号Ｑ４が論理値１
のレベルになり、その出力信号Ｑ４は、時刻ｔ₄ で論理
値０のレベルに変化する。従って、故障検知回路５Ａに
入力される信号Ｆは、入力信号ＳＰに対して１クロック
周期ずれた信号となるが、論理値１の継続時間及び論理
値０の継続時間は変化せず、正常時と同様になる。この
ため、上述の図２に示した故障検知回路５Ａでは、この
場合の故障発生を検知することは困難である。

【００３３】そこで、上記のような故障特性の場合にも
対処するために、第２、３の実施形態では、第１の実施
形態の故障検知回路５Ａに代えて、他の構成の故障検知
回路を用いた場合について説明する。ただし、第２、３
の実施形態の故障検知回路以外の構成は第１の実施形態
の構成と同様であるため、ここでは説明を省略する。図
６は、第２の実施形態で用いる故障検知回路の構成を示
す回路図である。

【００３４】図６において、故障検知回路５Ｂは、第２
インバータとしてのインバータＩＮＶ２と、ダイオード
Ｄ１，Ｄ２を有する論理和回路としてのワイヤードＯＲ
回路ＷＯＲと、第３オンディレーとしてのオンディレー
ＯＮＤ３と、で構成される。インバータＩＮＶ２には、
ＤフリップフロップＦＦ４からの信号Ｆが入力され、そ
の反転信号ＦがダイオードＤ２のアノード端子に入力さ
れる。また、ダイオードＤ１のアノード端子には入力信
号ＳＰが入力される。そして、各ダイオードＤ１，Ｄ２
のカソード端子が互いに接続され、更に、オンディレー
ＯＮＤ３の入力端子に接続される。このオンディレーＯ
ＮＤ３の出力が検知信号ＯＵＴとなる。尚、符号Ｓは、
オンディレーＯＮＤ３に入力される信号を表す。また、
ワイヤードＯＲ回路ＷＯＲは、ここでは、論理値１に相
当する電圧レベルが論理値０に相当する電圧レベルより
高い場合の構成となっている。

【００３５】第２の実施形態の動作は、図７のタイムチ
ャートに示すように、入力信号ＳＰがＤフリップフロッ
プＦＦ１から最後段のＤフリップフロップＦＦ４まで正
常に伝達されると、上述した第１の実施形態の動作と同
様に、ＤフリップフロップＦＦ４の出力信号Ｑ４が、入
力信号ＳＰと略一致するようになる。そして、Ｄフリッ
プフロップＦＦ４の出力信号Ｑ４は、故障検知回路５Ｂ
への入力信号Ｆとなり、インバータＩＮＶ２に入力され
た信号Ｆは、反転された後にダイオードＤ２に入力され
る。また、故障検知回路５ＢのダイオードＤ１には入力
信号ＳＰが入力される。そして、ダイオードＤ１，Ｄ２
の各出力がワイヤードＯＲ接続されて、オンディレーＯ
ＮＤ３に入力される信号Ｓとなる。この信号Ｓは、正常
時には、論理値１を継続する。オンディレーＯＮＤ３
は、信号Ｓが論理値１になってから所定の遅れ時間Ｔon
3 経過後に論理値１の検知信号ＯＵＴを出力し、信号Ｓ
が論理値０に変化すると即座に論理値０の検知信号ＯＵ
Ｔを出力する。ここでは、信号Ｓが論理値１を継続する
ため、検知信号ＯＵＴも論理値１が維持される。

【００３６】一方、ＩＣ１内の半導体チップレベルでの
短絡故障発生により、ＤフリップフロップＦＦ１の出力
がＤフリップフロップＦＦ３の入力に直接伝達される場
合で、ＤフリップフロップＦＦ１の出力がＤフリップフ
ロップＦＦ２及びＤフリップフロップＦＦ３の両方に直
接伝達されて、ＤフリップフロップＦＦ１，ＦＦ２の論
理和信号がＤフリップフロップＦＦ３に入力されるよう
な故障特性の場合には、図８（Ａ）に示すように、故障
検知回路５Ｂに入力される信号Ｆは、正常動作時と比較
して、論理値１の継続時間が１クロック周期分長くな
る。このため、オンディレーＯＮＤ３への入力信号Ｓ
は、一定の周期で論理値０となる。信号Ｓが論理値０と
なる周期よりもオンディレーＯＮＤ３の遅れ時間Ｔon3
を長くしておくと、オンディレーＯＮＤ３から出力され
る検知信号ＯＵＴは、論理値０を継続する。これによっ
て故障発生が検知される。

【００３７】また、ＤフリップフロップＦＦ１の出力が
ＤフリップフロップＦＦ２には伝達されず、Ｄフリップ
フロップＦＦ３のみに伝達されるような故障特性の場合
には、図８（Ｂ）に示すように、故障検知回路５Ｂに入
力される信号Ｆは、入力信号ＳＰに対して１クロック周
期ずれた信号となる。このため、オンディレーＯＮＤ３
への入力信号Ｓは、上記と同様に、一定の周期で論理値
０となり、オンディレーＯＮＤ３から出力される検知信
号ＯＵＴも、上記と同様に、論理値０を継続するように
なり故障発生が検知される。

【００３８】尚、ここでは、オンディレーＯＮＤ３を設
けることによって、故障発生時に検知信号ＯＵＴが論理
値０を継続するようにしたが、ワイヤードＯＲ回路ＷＯ
Ｒの出力信号Ｓが周期的に論理値０となることで故障を
検知することも可能である。この場合、オンディレーＯ
ＮＤ３は不要となる。次に、第３の実施形態について説
明する。

【００３９】図９は、第３の実施形態に用いる故障検知
回路の構成を示す回路図である。図９において、故障検
知回路５Ｃは、各ＤフリップフロップＦＦ１〜ＦＦ４の
出力信号Ｑ１〜Ｑ４（図１参照）を入力し、排他的論理
和を演算して信号Ｒを出力する排他的論理和回路Ｅｘ−
ＯＲと、その信号Ｒを入力して検知信号ＯＵＴを出力す
る第４オンディレーとしてのオンディレーＯＮＤ４とか
ら構成される。

【００４０】排他的論理和回路Ｅｘ−ＯＲの出力Ｒは、
次に示す論理式で表現される。 R = (Q1 ・バーQ2・バーQ3・バーQ4) + ( バーQ1・Q2・
バーQ3・バーQ4)+ ( バーQ1・バーQ2・Q3・バーQ4) +
( バーQ1・バーQ2・バーQ3・Q4) ここで、・は論理積を表し、バーＱは信号Ｑの否定を表
すものとする。第３の実施形態の動作は、図１０のタイ
ムチャートに示すように、正常動作時には、入力信号Ｓ
ＰがＤフリップフロップＦＦ１〜ＦＦ４間を伝達される
と共に、各々のＤフリップフロップＦＦ１〜ＦＦ４の出
力信号Ｑ１〜Ｑ４が、故障検知回路５Ｃの排他的論理和
回路Ｅｘ−ＯＲへの入力信号となる。信号Ｑ１〜Ｑ４
は、各時刻においていずれか１つの信号のみが論理値１
になるため、排他的論理和回路Ｅｘ−ＯＲは、論理値１
の出力信号Ｒを継続してオンディレーＯＮＤ４に出力す
る。従って、オンディレーＯＮＤ４からも、論理値１の
検知信号ＯＵＴが継続して出力される。

【００４１】一方、ＩＣ１内で短絡故障が発生し、Ｄフ
リップフロップＦＦ１，ＦＦ２の論理和信号がＤフリッ
プフロップＦＦ３に入力されるような故障特性の場合に
は、図１１（Ａ）に示すように、時刻ｔ₂ 〜ｔ₃ におい
て、信号Ｑ２，Ｑ３が論理値１となり、時刻ｔ₃ 〜ｔ₄
において、信号Ｑ３，Ｑ４が論理値１となる。つまり、
時刻ｔ₂ 〜ｔ₄ の間で、故障検知回路５Ｃへの入力信号
のうちの２信号が論理値１となるため、排他的論理和回
路Ｅｘ−ＯＲの出力信号Ｒは、この間論理値０となる。
信号Ｒが論理値０となる周期よりもオンディレーＯＮＤ
４の遅れ時間Ｔon4 を長くしておくと、オンディレーＯ
ＮＤ４から出力される検知信号ＯＵＴは論理値０を継続
して、故障発生が検知される。

【００４２】また、ＤフリップフロップＦＦ１の出力が
ＤフリップフロップＦＦ２には伝達されず、Ｄフリップ
フロップＦＦ３のみに伝達されるような故障特性の場合
には、図１１（Ｂ）に示すように、時刻ｔ₄ 〜ｔ₅ で信
号Ｑ１〜Ｑ４が論理値０となる。従って、時刻ｔ₄ 〜ｔ
₅ の間で、故障検知回路５Ｃへの全ての入力信号が論理
値０となるため、排他的論理和回路Ｅｘ−ＯＲの出力信
号Ｒは、この間論理値０となる。この信号Ｒがオンディ
レーＯＮＤ４に入力され、オンディレーＯＮＤ４から出
力される検知信号ＯＵＴが論理値０を継続して、故障発
生が検知される。

【００４３】尚、上述した第２の実施形態と同様に、オ
ンディレーＯＮＤ４を設けることによって、故障発生時
に検知信号ＯＵＴが論理値０を継続するようにしたが、
排他的論理和回路Ｅｘ−ＯＲの出力信号Ｒが周期的に論
理値０となることで故障を検知することも可能である。
この場合、オンディレーＯＮＤ４は不要となる。 このよ
うに、第２または第３の実施形態によれば、故障検知回
路５Ｂまたは故障検知回路５Ｃを用いることによって、
ＩＣ内部で短絡故障が発生した場合で、その故障したＩ
Ｃ内の一方のＤフリップフロップの出力が、接続する他
のＩＣ内のＤフリップフロップには伝達されず、故障し
たＩＣ内の他方のＤフリップフロップのみに伝達される
ような故障特性の場合であっても、その故障発生を検知
することが可能になる。

【００４４】 次に、第４の実施形態について説明する。
第４の実施形態では、処理回路として、例えば、ＪＫフ
リップフロップを用いて構成されたカウンタ回路につい
て説明する。 図１２は、第４の実施形態のカウンタ回路
の構成を示す回路図である。 図１２において、本カウン
タ回路は、単一のパッケージ内に、２つのＪＫフリップ
フロップＦＦ５，ＦＦ７が集積化されたＩＣ３と、ＪＫ
フリップフロップＦＦ６を有する別のパッケージのＩＣ
４と、ＪＫフリップフロップＦＦ６からの出力信号ＴＳ
に基づいて故障検知を行う、上述の図２に示した故障検
知回路５Ａとから構成される。

【００４５】 ＪＫフリップフロップＦＦ５〜ＦＦ７は、
それぞれＪ入力及びＫ入力に論理値１の信号が入力さ
れ、各ＪＫフリップフロップの出力Ｑ５〜Ｑ７は、クロ
ック（ＣＰ）入力の立ち下がりで反転する。ＪＫフリッ
プフロップＦＦ５のＣＰ入力にはクロック入力信号ＣＳ
が入力され、ＪＫフリップフロップＦＦ６のＣＰ入力に
はＪＫフリップフロップＦＦ５の出力信号Ｑ５が入力さ
れる。また、ＪＫフリップフロップＦＦ７のＣＰ入力に
はＪＫフリップフロップＦＦ６の出力信号Ｑ６が入力さ
れる。

【００４６】 このカウンタ回路の動作は、図１３のタイ
ムチャートに示すように、正常動作時には、入力信号Ｃ
Ｓの立ち下がりで、ＪＫフリップフロップＦＦ５の出力
信号Ｑ５が反転し、その信号Ｑ５の立ち下がりを受けて
ＪＫフリップフロップＦＦ６の出力信号Ｑ６が反転す
る。更に、その信号Ｑ６の立ち下がりを受けてＪＫフリ
ップフロップＦＦ７の出力信号Ｑ７が反転する。ＪＫフ
リップフロップＦＦ６の出力信号Ｑ６は、故障検知回路
５Ａへの入力信号ＴＳとなり、オンディレーＯＮＤ１及
びインバータＩＮＶ１に入力される。尚、故障検知回路
５Ａへの入力信号を最後段の出力信号Ｑ７としない理由
については、後述の故障時の動作において説明する。

【００４７】 故障検知回路５Ａでは、正常動作時、第１
の実施形態の場合と同様に、オンディレーＯＮＤ１が、
信号ＴＳの論理値１の継続時間を監視して、４クロック
周期毎に論理値１となる信号Ｋ１を出力し、この信号Ｋ
１を受けてオフディレーＯＦＦＤ１の出力信号Ｎ１は論
理値１を継続する。また、信号ＴＳをインバータＩＮＶ
１で反転した反転信号ＦがオンディレーＯＮＤ２に入力
され、そのオンディレーＯＮＤ２は、反転信号Ｆの論理
値１の継続時間を監視して、４クロック周期毎に論理値
１となる信号Ｋ２を出力し、この信号Ｋ２を受けてオフ
ディレーＯＦＦＤ２の出力信号Ｎ２も論理値１を継続す
る。そして、信号Ｎ１，Ｎ２が論理和回路ＡＮＤに入力
されて、論理値１の検知信号ＯＵＴが出力され正常動作
が確認される。

【００４８】 次に、ＩＣ３内で短絡故障が発生し、ＪＫ
フリップフロップＦＦ５の出力がＪＫフリップフロップ
ＦＦ７の入力に寄生短絡故障した場合を考える。 図１４
は、ＪＫフリップフロップＦＦ７のＣＰ入力として、Ｊ
ＫフリップフロップＦＦ５の出力信号Ｑ５とＪＫフリッ
プフロップＦＦ６の出力信号Ｑ６との論理和信号が伝達
された場合の回路動作を説明するタイムチャートであ
る。

【００４９】 図１４に示すように、ＪＫフリップフロッ
プＦＦ７の出力信号Ｑ７は、上記の図１３に示した正常
時の信号Ｑ７と同一となる。従って、前記のように故障
検知回路５Ａに信号Ｑ７を入力しても、この場合の故障
発生を検知することができない。このため、ここでは、
ＪＫフリップフロップＦＦ６の出力信号Ｑ６を故障検知
回路５Ａの入力とした。ただし、後述する図１５に示す
ように、寄生短絡故障の発生により信号Ｑ５が信号Ｑ６
に優先してＪＫフリップフロップＦＦ７のＣＰ入力とし
て伝達される場合には、ＪＫフリップフロップＦＦ７の
出力信号Ｑ７は、正常時の信号Ｑ７の２倍の周期になる
ので、この信号Ｑ７を故障検知回路５Ａの入力として
も、発生した故障を検知することは可能である。

【００５０】図１４において、信号Ｑ５と信号Ｑ６との
論理和信号である信号ＴＳが故障検知回路５Ａに入力さ
れると、オンディレーＯＮＤ１で信号ＴＳの論理値１の
継続時間が監視され、４クロック周期毎に論理値１とな
る信号Ｋ１を出力し、この信号Ｋ１を受けてオフディレ
ーＯＦＦＤ１の出力信号Ｎ１も論理値１を継続する。ま
た、オンディレーＯＮＤ２は、インバータＩＮＶ１で信
号ＴＳを反転した反転信号Ｆの論理値０の周期が遅れ時
間Ｔon2 より短いため、論理値０の信号Ｋ２を継続して
出力し、この信号Ｋ２を受けてオフディレーＯＦＦＤ２
も論理値０の信号Ｎ２を出力する。従って、論理積回路
ＡＮＤからは論理値０の検知信号ＯＵＴが継続して出力
されて、故障発生が検知される。

【００５１】一方、寄生短絡故障の発生により信号Ｑ５
が信号Ｑ６に優先してＪＫフリップフロップＦＦ７のＣ
Ｐ入力として伝達される場合には、図１５のタイムチャ
ートに示すように、ＪＫフリップフロップＦＦ７の出力
信号Ｑ７が、信号Ｑ５の立ち下がりに応じて反転し、正
常時の信号Ｑ７（図１３）の２倍の周期になり、故障検
知回路５Ａへの入力信号ＴＳは、信号Ｑ５と同様とな
る。

【００５２】故障検知回路５Ａでは、信号ＴＳの論理値
０の周期がオンディレーＯＮＤ１の遅れ時間Ｔon1 より
短いため、オンディレーＯＮＤ１から論理値０の信号Ｋ
１が継続して出力され、この信号Ｋ１を受けてオフディ
レーＯＦＦＤ１からも論理値０の信号Ｎ１が出力され
る。また、インバータＩＮＶ１で信号ＴＳを反転した反
転信号Ｆの論理値０の周期が遅れ時間Ｔon2 より短いた
め、オンディレーＯＮＤ１からから論理値０の信号Ｋ２
が継続して出力され、この信号Ｋ２を受けてオフディレ
ーＯＦＦＤ２からも論理値０の信号Ｎ２が出力される。
従って、論理積回路ＡＮＤからは論理値０の検知信号Ｏ
ＵＴが継続して出力されて、故障発生が検知される。

【００５３】このように、第４の実施形態によれば、Ｉ
Ｃ３内のＪＫフリップフロップＦＦ５にＩＣ４内のＪＫ
フリップフロップＦＦ６を接続し、このＪＫフリップフ
ロップＦＦ６にＩＣ３内のＪＫフリップフロップＦＦ７
を接続して、カウンタ回路を構成すると共に、ＪＫフリ
ップフロップＦＦ６からの出力信号Ｑ６を故障検知回路
の入力信号ＴＳとすることによって、カウンタ回路に用
いるＩＣ内部での故障発生を確実に検知することができ
る。

【００５４】次に、第５の実施形態について説明する。
第５の実施形態では、信号を伝達する処理回路の動作が
他の回路の動作に影響を及ぼす場合について説明する。
図１６は、第５の実施形態の信号伝達回路の構成を示す
回路図である。図１６において、本信号伝達回路は、第
１〜３の実施形態と同様に、単一のパッケージ内に、２
つのＤフリップフロップＦＦ１，ＦＦ３が集積化された
ＩＣ１と、このＩＣ１と同様に、単一のパッケージ内に
２つのＤフリップフロップＦＦ２，ＦＦ４が集積化され
たＩＣ２と、各ＤフリップフロップＦＦ１〜ＦＦ４の出
力に応じてそれぞれ発光する発光素子ＰＰ１〜ＰＰ４
と、その各発光素子ＰＰ１〜ＰＰ４とＧＮＤとの間に接
続される抵抗Ｒ１〜Ｒ４と、ＤフリップフロップＦＦ１
への入力信号ＳＰ及びＤフリップフロップＦＦ１〜ＦＦ
４間を伝わり発光素子ＰＰ４を通過した信号Ｆに基づい
て故障検知を行う、例えば、上述した図６に示す故障検
知回路５Ｂとから構成される。尚、ここでは、故障検知
回路５Ｂを適用したが、上述した図２の故障検知回路５
Ａあるいは図９の故障検知回路５Ｃを適用しても構わな
い。

【００５５】ＩＣ１内のＤフリップフロップＦＦ１は、
そのデータ入力端子に入力信号ＳＰが入力され、出力端
子には、発光素子ＰＰ１を介してＩＣ２内のＤフリップ
フロップＦＦ２のデータ入力端子が接続される。また、
ＤフリップフロップＦＦ２の出力端子には、発光素子Ｐ
Ｐ２を介してＩＣ１内のＤフリップフロップＦＦ３のデ
ータ入力端子が接続され、同様に、Ｄフリップフロップ
ＦＦ３の出力端子には、発光素子ＰＰ３を介してＩＣ２
内のＤフリップフロップＦＦ４のデータ入力端子が接続
される。更に、ＤフリップフロップＦＦ４の出力端子に
は、発光素子ＰＰ４を介して故障検知回路５Ｂの入力端
子が接続される。

【００５６】各発光素子ＰＰ１〜ＰＰ４は、前段回路の
出力端子から後段回路の入力端子に向かう方向を順方向
として、各Ｄフリップフロップ間或いはＤフリップフロ
ップＦＦ４と故障検知回路５Ｂとの間に直列に接続され
る。また、各発光素子ＰＰ１〜ＰＰ４の後段回路側の端
子とＧＮＤとの間には、抵抗Ｒ１〜Ｒ４がそれぞれ介装
される。

【００５７】次に、第５の実施形態の動作を説明する。
ただし、第５の実施形態の動作は、発光素子ＰＰ１〜Ｐ
Ｐ４の発光動作が第２の実施形態の動作と異なるだけで
あるため、ここでは、その発光動作についてのみ説明
し、第２の実施形態と同様の動作については説明を省略
する。上述した図７に示したように、時刻ｔ₁ において
クロック信号ＣＬＫが立ち下がると、入力信号ＳＰがＤ
フリップフロップＦＦ１に取り込まれ、Ｄフリップフロ
ップＦＦ１の出力信号Ｑ１が論理値１のレベルになる。
ただし、この場合の論理値１のレベルは、Ｄフリップフ
ロップの電源電圧Ｖccとする。このとき、Ｄフリップフ
ロップＦＦ１の出力端子（電圧Ｖcc）からＧＮＤへ、発
光素子ＰＰ１及び抵抗Ｒ１を介して電流が流れ、この電
流により発光素子ＰＰ１が発光する。

【００５８】次に、時刻ｔ₂ でクロック信号ＣＬＫが変
化して立ち下がると、ＤフリップフロップＦＦ２のデー
タ入力信号は論理値１のレベルであるから、その出力信
号Ｑ２は論理値１のレベル、即ち、電源電圧Ｖccにな
る。一方、ＤフリップフロップＦＦ１への入力信号ＳＰ
は、このとき論理値０レベル（ＧＮＤレベル）であるか
ら、ＤフリップフロップＦＦ１の出力信号Ｑ１は論理値
０のレベルになる。従って、発光素子ＰＰ１は発光しな
くなり、代わって発光素子ＰＰ２が発光を始める。以
降、これと同様に、クロック信号ＣＬＫの立ち下がり毎
に、順次ＤフリップフロップＦＦ３，ＦＦ４の出力信号
Ｑ３，Ｑ４が論理値１のレベルに変化して、発光素子Ｐ
Ｐ３，ＰＰ４が発光する。

【００５９】このようにして入力信号ＳＰがＤフリップ
フロップＦＦ１から最後段のＤフリップフロップＦＦ４
まで正常に伝達されると、ＤフリップフロップＦＦ４の
出力信号Ｑ４は、入力信号ＳＰと略一致するようにな
る。そして、ＤフリップフロップＦＦ４の出力信号Ｑ４
は、発光素子ＰＰ４を通過して故障検知回路５Ｂへの入
力信号Ｆとなる。以降、故障検知回路５Ｂでの故障検知
動作は、第２の実施形態の動作と同様である。

【００６０】上述したように第５の実施形態によれば、
信号を伝達するＤフリップフロップの動作が発光素子Ｐ
Ｐ１〜ＰＰ４等の動作に影響を及ぼす場合であっても、
第２の実施形態の効果と同様に、ＩＣ内の半導体チップ
レベルでの故障発生を検知することが可能である。次
に、第６の実施形態について説明する。

【００６１】第６の実施形態では、第５の実施形態の故
障検知回路５Ｂに代えて、各発光素子ＰＰ１〜ＰＰ４の
発光動作を基に、ＤフリップフロップＦＦ１〜ＦＦ４の
故障発生を検知する故障検知回路５Ｄを用いた場合を考
える。故障検知回路５Ｄ以外の第６の実施形態の構成
は、第５の実施形態の構成と同様であるため、以下で
は、故障検知回路５Ｄの構成、動作について説明する。

【００６２】図１７は、第５の実施形態の故障検知回路
５Ｄの構成を示す回路図である。図１７において、故障
検知回路５Ｄは、各発光素子ＰＰ１〜ＰＰ４からの光を
それぞれ受光する受光素子ＰＤ１〜ＰＤ４と、各受光素
子ＰＤ１〜ＰＤ４の一端とＧＮＤとの間に介装される抵
抗Ｒ５〜Ｒ８と、上述した図９に示す故障検知回路５Ｃ
と同様の排他的論理和回路Ｅｘ−ＯＲと、オンディレー
ＯＮＤ４とから構成される。

【００６３】各受光素子ＰＤ１〜ＰＤ４は、他端に電源
電圧Vcc が印加され、発光素子ＰＰ１〜ＰＰ４からの光
を受光するとオン状態となって、電源レベル（Vcc ）の
信号Ｑ１’〜Ｑ４’が発生する。ここでは、電源レベル
を論理値１とする。発生した信号Ｑ１’〜Ｑ４’は、排
他的論理和回路Ｅｘ−ＯＲに入力される。この故障検知
回路５Ｄの動作は、例えば、ＤフリップフロップＦＦ１
（図１６）の出力信号Ｑ１が論理値１のとき、信号Ｑ１
は電源レベルとなって発光素子ＰＰ１が発光する。受光
素子ＰＤ１は、発光素子ＰＰ１からの光を受光するとオ
ン状態となり、信号Ｑ１’は電源レベル（論理値１）に
なる。受光素子ＰＤ１が受光していないとき、即ち、発
光素子ＰＰ１が発光していないときには、オフ状態とな
って、信号Ｑ１’はＧＮＤレベル（論理値０とする）と
なる。また、他の受光素子ＰＤ２〜ＰＤ４の動作につい
ても受光素子ＰＤ１の動作と同様である。

【００６４】正常時には、ＤフリップフロップＦＦ１〜
ＦＦ４からの信号Ｑ１〜Ｑ４は、同時刻にいずれか１信
号が論理値１で、その他の信号は論理値０となるので、
発光素子ＰＰ１〜ＰＰ４は同時刻にいずれか１素子が発
光しており、その他の発光素子は発光していない。従っ
て、受光素子ＰＤ１〜ＰＤ４からの信号Ｑ１’〜Ｑ４’
は、同時刻にいずれか１信号のみが論理値１となり、そ
の他の信号は論理値０となる。上記のような信号Ｑ１’
〜Ｑ４’が排他的論理和回路Ｅｘ−ＯＲに入力されて、
上述した第３の実施形態の動作と同様に、オンディレー
ＯＮＤ４から論理値１の検知信号ＯＵＴが出力される。

【００６５】ＩＣ内で寄生短絡故障が発生した場合に
は、上述の図１１に示すように、ＤフリップフロップＦ
Ｆ１〜ＦＦ４からの信号Ｑ１〜Ｑ４は、同時刻に２信号
が論理値１となったり（図１１（Ａ））、同時刻に全て
の信号が論理値０となる（図１１（Ｂ））ため、受光素
子ＰＤ１〜ＰＤ４からの信号Ｑ１’〜Ｑ４’も、信号Ｑ
１〜Ｑ４に応じて同時刻に２信号が論理値１となった
り、同時刻に全ての信号が論理値０となる。従って、第
３の実施形態と同様に、信号Ｑ１’〜Ｑ４’に基づい
て、故障検知回路５Ｄで故障の発生を検知することがで
きる。

【００６６】このように第６の実施形態によれば、各Ｄ
フリップフロップ間を伝達される信号に影響される信号
（各発光素子の発光動作）に基づいても、ＩＣ内の半導
体チップレベルでの故障発生を検知することが可能であ
る。尚、上述した第１〜６の実施形態では、シフトレジ
スタ回路、カウンタ回路やＤフリップフロップの出力に
より発光素子を発光させる回路について説明したが、本
発明に係る信号伝達回路はこれに限られるものではな
い。例えば、図１８の回路図に示すように、Ｄフリップ
フロップＦＦ１，ＦＦ２，ＦＦ３，・・・（ただし、隣
り合うＤフリップフロップは異なるＩＣ内の回路とす
る）の反転出力を、インバータＩＮ１，ＩＮ２，・・
・、受光素子ＰＤ１’，ＰＤ２’，・・・及び受光信号
増幅器ＡＭＰ１，ＡＭＰ２・・・を介して後段のＤフリ
ップフロップに伝達する構成等としてもよい。この場合
には、例えば、受光素子ＰＤ１’が光を受光している時
だけ、インバータＩＶ１を介したＤフリップフロップＦ
Ｆ１からの出力信号Ｑ１（論理値１）をＤフリップフロ
ップＦＦ２に伝達する。従って、受光素子ＰＤ１’，Ｐ
Ｄ２’，・・・が、少なくとも対応するＤフリップフロ
ップからの出力が論理値１の時に受光していれば、入力
信号ＳＰが各Ｄフリップフロップ間を伝達される。そし
て、上述した実施形態と同様に、最後段のＤフリップフ
ロップまで伝達された信号、若しくは、増幅器ＡＭＰ
１，ＡＭＰ２・・・から出力される信号を基に故障検知
回路で故障の発生を検知することが可能である。

【００６７】また、処理回路としてＤフリップフロップ
やＪＫフリップフロップを用いた場合を説明したが、本
発明の処理回路はこれに限られるものではない。例え
ば、最後段または途中の処理回路からの出力信号を基に
短絡故障を検知する場合などでは、処理回路を演算増幅
器（オペアンプ）とした回路であってもよい。更に、本
信号伝達回路を構成するＩＣの個数及び各ＩＣ内に含ま
れる処理回路の個数は、本回路の構成に応じて適宜な個
数とすることができる。

【００６８】加えて、第６の実施形態では、各発光素子
ＰＰ１〜ＰＰ４からの光を受光素子ＰＤ１〜ＰＤ４で受
光して、受光素子ＰＤ１〜ＰＤ４からの信号Ｑ１’〜Ｑ
４’を基に故障を検知する構成としたが、受光素子ＰＤ
４からの信号Ｑ４’はＤフリップフロップＦＦ４からの
信号Ｑ４と同じであることから、故障検知回路５Ａ（図
２）に信号Ｑ４’を入力して故障の発生を検知すること
も応用可能である。

【００６９】また、ＩＣ内で寄生短絡故障が発生して
も、その故障発生を検知できる信号伝達回路について説
明してきたが、本質的に、ＩＣ内での寄生短絡故障が起
きないようにする手段として、処理回路を全て別パッケ
ージの集積回路とすることが考えられる。

【００７０】

【発明の効果】以上説明したように本発明は、同一のＩ
Ｃ内の処理回路が、従属接続された複数の処理回路のう
ちの電気的に隣接しない処理回路で構成されることによ
って、集積回路内部で故障が発生した場合でも、その故
障発生の影響が処理回路の信号伝達経路上の信号に表れ
るため、この信号を基に、回路図上には表れない集積回
路内部の寄生短絡故障や、処理回路間の断線故障等の発
生を故障検知手段によって検知することが可能となり、
本回路自体が故障検知機能を備えるようになるため、安
全性の優れた信号伝達回路が提供できる。特に、この回
路構成は安全関連の装置等に用いられる信号伝達回路へ
の適用が有用である。

【００７１】

【図面の簡単な説明】

【図１】本発明の第１の実施形態の構成を示す回路図で
ある。

【図２】同上第１の実施形態の故障検知回路の構成を示
す回路図である。

【図３】同上第１の実施形態の正常時の動作を説明する
タイムチャートである。

【図４】同上第１の実施形態の故障発生時の動作を説明
するタイムチャートである。

【図５】故障発生時に同一ＩＣ内でのみ信号が伝達され
る場合の動作を説明するタイムチャートである。

【図６】本発明の第２の実施形態の故障検知回路の構成
を示す回路図である。

【図７】同上第２の実施形態の正常時の動作を説明する
タイムチャートである。

【図８】同上第２の実施形態の故障発生時の動作を説明
するタイムチャートである。

【図９】本発明の第３の実施形態の故障検知回路の構成
を示す回路図である。

【図１０】同上第３の実施形態の正常時の動作を説明す
るタイムチャートである。

【図１１】同上第３の実施形態の故障発生時の動作を説
明するタイムチャートである。

【図１２】本発明の第４の実施形態の構成を示す回路図
である。

【図１３】同上第４の実施形態の正常時の動作を説明す
るタイムチャートである。

【図１４】同上第４の実施形態の故障発生時の一動作を
説明するタイムチャートである。

【図１５】同上第４の実施形態の故障発生時の他の動作
を説明するタイムチャートである。

【図１６】本発明の第５の実施形態の構成を示す回路図
である。

【図１７】本発明の第６の実施形態の故障検知回路の構
成を示す回路図である。

【図１８】受光素子を用いた他の信号伝達回路の構成の
一例を示す回路図である。

【図１９】従来の信号伝達回路の構成の一例を示すブロ
ック図である。

【図２０】従来の信号伝達回路の構成の他の例を示すブ
ロック図である。

【図２１】断線故障の検知が可能な従来の信号伝達回路
の構成を示すブロック図である。

【符号の説明】

ＩＣ１，ＩＣ２，ＩＣ３，ＩＣ４ 集積回路（Ｉ
Ｃ） ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４ Ｄフリップフロ
ップ ＦＦ５，ＦＦ６，ＦＦ７ ＪＫフリップフ
ロップ ＰＰ１，ＰＰ２，ＰＰ３，ＰＰ４ 発光素子 ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４ 受光素子 Ｒ１〜Ｒ８ 抵抗 ５Ａ，５Ｂ，５Ｃ，５Ｄ 故障検知回路 ＯＮＤ１，ＯＮＤ２，ＯＮＤ３，ＯＮＤ４ オンデ
ィレー ＯＦＦＤ１，ＯＦＦＤ２ オフディレー ＡＮＤ 論理積回路 Ｅｘ−ＯＲ 排他的論理和回路 ＩＮＶ１，ＩＮＶ２ インバータ Ｄ１，Ｄ２ ダイオード ＳＰ 入力信号 ＣＬＫ クロック信号 ＯＵＴ 検知信号

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−3243（ＪＰ，Ａ) 特開 昭63−186167（ＪＰ，Ａ) 特開 平６−230075（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 - 31/3193 G01R 31/28

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】複数の処理回路を従属接続して構成され、
   前記複数の処理回路を少なくとも２以上の別個の集積回
   路で構成した信号伝達回路であって、 前記各集積回路内には、前記従属接続された複数の処理
   回路のうちの電気的に隣接しない処理回路を設け、か
   つ、前記複数の処理回路の信号伝達経路上の信号を受信
   し、その受信した信号と前記複数の処理回路が正常に動
   作する時の信号とが異なる時に故障の発生を検知する故
   障検知手段を備えて構成されたことを特徴とする信号伝
   達回路。
2. 【請求項２】前記故障検知手段が、前記複数の処理回路
   のうちの最後段の処理回路から出力される信号を受信
   し、その受信した信号を基に故障の発生を検知すること
   を特徴とする請求項１記載の信号伝達回路。
3. 【請求項３】前記故障検知手段が、前記最後段の処理回
   路から出力される信号について、論理値１レベルの継続
   時間と論理値０レベルの継続時間とを監視して、該監視
   結果が、正常動作時の監視結果と異なる時に故障の発生
   を検知することを特徴とする請求項２記載の信号伝達回
   路。
4. 【請求項４】前記故障検知手段は、前記最後段の処理回
   路から出力される信号の論理値０レベルの継続時間が、
   正常動作時の信号の論理値０レベルの継続時間より短く
   なった時に故障の発生を検知することを特徴とする請求
   項３記載の信号伝達回路。
5. 【請求項５】前記故障検知手段が、前記複数の処理回路
   のうちの最前段の処理回路に入力される信号と最後段の
   処理回路から出力される信号とを受信し、受信した２信
   号を基に故障の発生を検知することを特徴とする請求項
   １記載の信号伝達回路。
6. 【請求項６】前記故障検知手段が、前記最前段の処理回
   路に入力される信号と前記最後段の処理回路から出力さ
   れる信号との同期状態を監視して、該同期状態が、正常
   動作時の同期状態と異なる時に故障の発生を検知するこ
   とを特徴とする請求項５記載の信号伝達回路。
7. 【請求項７】前記故障検知手段は、前記最前段の処理回
   路に入力される信号の論理値レベルと前記最後段の処理
   回路から出力される信号の論理値レベルとが、同一のレ
   ベルとなるタイミングの異なる時に故障の発生を検知す
   ることを特徴とする請求項６記載の信号伝達回路。
8. 【請求項８】前記故障検知手段が、前記複数の処理回路
   毎にそれぞれ出力される信号を受信し、受信した各信号
   を基に故障の発生を検知することを特徴とする請求項１
   記載の信号伝達回路。
9. 【請求項９】前記故障検知手段が、前記複数の処理回路
   毎にそれぞれ出力される信号の論理値レベルの変化状態
   を監視して、該変化状態が、正常動作時の変化状態と異
   なる時に故障の発生を検知することを特徴とする請求項
   ８記載の信号伝達回路。
10. 【請求項１０】前記故障検知手段は、同一時刻におい
    て、前記複数の処理回路毎にそれぞれ出力される信号の
    いずれか１つの信号のみが論理値１レベルでその他の信
    号が論理値０である場合以外の時に、故障の発生を検知
    することを特徴とする請求項９記載の信号伝達回路。
11. 【請求項１１】前記故障検知手段が、前記複数の処理回
    路毎にそれぞれ出力される信号を入力し、その各入力信
    号の排他的論理和を演算する排他的論理和回路と、該排
    他的論理和回路からの出力信号を入力し、その入力信号
    の立ち上がりに応じて遅れて立ち上がる検知信号を出力
    する第４オンディレーと、を備えたことを特徴とする請
    求項１０記載の信号伝達回路。