JP3487660B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パソコン、ワークステ
ーション等の表示データを液晶パネルに表示させるのに
好適な液晶表示コントローラ、および、液晶表示装置に
関する。

【０００２】

【従来の技術】パソコン、ワークステーション等では、
液晶表示装置が広く使用されている。

【０００３】以下、液晶表示装置の構成及び動作を、図
１７，１８，１９を用いて説明する。 ここでの説明
は、水平解像度が、Ｒ，Ｇ，Ｂの各画素につき６４０画
素（合計１９２０（＝６４０×３）画素）、垂直解像度
が４８０ラインの液晶パネルを、株式会社日立製作所製
の表示コントローラ（商品名”カラム回路ＨＤ６６３１
０”）によって駆動する場合を例にとって行う。なお、
該説明の内容については、株式会社日立製作所半導体事
業部発行の日立ＬＣＤドライバＬＳＩデータブックｐ６
６１、６６２に記載されているものである。

【０００４】図１７に示すとおり、ドライバ制御手段２
１１０には、表示データ２４０１と、これに同期した同
期信号２４０２とが、パソコンやワークステーション等
から入力されている。なお、同期信号２４０２には、ド
ットクロック、水平同期信号、垂直同期信号が含まれ
る。

【０００５】ドライバ制御手段２１１０内のデータ変換
回路２１２０は、後述するカラム回路２１００のインタ
フェイスに合わせるように表示データ２４０１を変換し
ている。そして、該変換後のデータを、ドライバ用表示
データ２１０３として出力している（図１８参照）。

【０００６】分周回路２１２１は、同期信号２４０２に
含まれているドットクロックを分周することで、表示デ
ータが有効な期間中、表示データ取り込みクロック２１
１１を生成し、これを出力している（図１８参照）。

【０００７】また、遅延回路２１２２は、同期信号２４
０２に含まれている水平同期信号を遅延させ、表示デー
タラッチクロック２１０４と、イネーブル信号２１０５
と、を生成し、出力している（図１８参照）。

【０００８】これらの信号のうち、ドライバ用表示デー
タ２１０３、表示データ取り込みクロック２１１１は、
カラム回路２１００へ出力されている。一方、イネーブ
ル信号２１０５は走査駆動回路２１３１へ出力してい
る。表示データラッチクロッック２１０４は、カラム回
路２１００と、走査駆動回路２１３１との両方に出力さ
れている。

【０００９】カラム回路２１００は、表示データ取り込
みクロック２１１１の立ち下がりにおいて、ドライバ用
表示データ２１０３を取り込むものである。ここで、カ
ラム回路２１００として使用している株式会社日立製作
所製のカラム回路ＨＤ６６３１０は、出力を１６０本有
するものであるため、該液晶表示装置では、ＨＤ６６３
１０を１２個（＝１９２０／１６０）使用している。以
下、カラム回路２１００−１〜２１００−１２を総称し
て、カラム回路群２１３０と呼ぶ。カラム回路２１００
は、イネーブル信号入力ＥＩＯ１がローレベルの時だ
け、ドライバ用表示データ２１０３を取り込むようにな
っている。

【００１０】また、該カラム回路２１００は、６０画素
分の表示データを取り込むと、イネーブル信号出力ＥＩ
Ｏ２がハイレベルからローレベルに変化するようになっ
ている。そして、各カラム回路２１００のイネーブル信
号入力ＥＩＯ１には、左隣に位置するカラム回路２１０
０のイネーブル出力信号ＥＩＯ２が入力されている。な
お、最左端に位置するカラム回路２１００−１について
はイネーブル信号入力ＥＩＯ１を接地されている。な
お、カラム回路ＨＤ６６３１０の内部構成については、
後ほど具体的に説明する。

【００１１】カラム回路２１００−１が、１６０画素分
の表示データ２１０３を取り込みを完了すると、そのイ
ネーブル出力信号ＥＩＯ２はハイレベルからローレベル
に変化する。すると、次段（右隣）のカラム回路２１０
０−２がイネーブルになる。そして、今度は当該カラム
回路２１００−２が表示データ２１０３の取り込みを開
始する。

【００１２】以後同様にして、左側に位置するカラム回
路２１００から順次１６０画素ずつ表示データを取り込
んで行く。

【００１３】そして、１ライン分のドライバ用表示デー
タ２１０３を取り込み終わると、カラムカイロ群２１３
０は、当該１ライン分の表示データに対応する表示電圧
を液晶パネル２１３２に印加する。

【００１４】一方、走査駆動回路２１３１は、イネーブ
ル信号２１０５に同期して、垂直ラインを順次走査して
いる。

【００１５】すると、カラム回路２１００が出力する表
示データ（後述するラッチ回路２３０３がラッチしてい
るデータ）は、その時、走査駆動回路２１３１によって
選択されているラインにおいて表示されることとなる。

【００１６】なお、ライン毎に表示データが変化しない
場合でも、データの書き込みが行われている。

【００１７】次に、カラム回路ＨＤ６６３１０の概要を
図１９を用いて説明する。

【００１８】カラム回路ＨＤ６６３１０には、４画素分
の該入力表示データ２１０３がパラレルで入力される構
成となっている。入力表示データ２１０３は、各画素に
ついて諧調データ３ビットである。また、液晶駆動電圧
を出力するための信号線２１０１を１６０本備えてい
る。

【００１９】ラッチアドレスカウンタ２３０１は、表示
データ取り込みクロック２１１１の立ち下がりをカウン
トして、ラッチ信号を生成する。なお、表示データ取り
込みクロック２１１１は、イネーブル信号入力ＥＩＯ１
でマスクできるようになっている。イネーブル信号入力
ＥＩＯ１がハイレベルの時には、ラッチ信号を生成しな
い。また、表示データ取り込みクロック２１１１を４０
回カウントした後は、イネーブル信号出力ＥＩＯ２をロ
ーレベルにする。なお、後述するとおり、一度に４画素
分の表示データを取り込むことができるため、４０回の
カウントは、１６０（＝４×４０）画素分の表示データ
の取り込みに相当する。

【００２０】ラッチ回路２３０２は、４画素毎４０段に
分割されている。該ラッチ回路２３０２は、ラッチアド
レスカウンタ２３０１からのラッチ信号に同期して、ド
ライバ用表示データ２１００３を同時に４画素分だけ取
り込む。

【００２１】ラッチ回路２３０３は、１６０画素分のラ
ッチ回路で構成されている。ラッチ回路２３０３は、ラ
ッチ回路２３０２の取り込んだ表示データを、表示デー
タラッチクロック２１０４に同期してラッチする。そし
て、このラッチしたデータを、１ライン時間保持する。

【００２２】レベルシフタ回路２３０４は、ラッチ回路
２３０３がラッチした表示データをデコードし、液晶印
加電圧を選択するためのセレクト信号を生成する。

【００２３】液晶駆動回路２３０５は、８種類存在する
液晶駆動電圧２３０６のうちの１つをセレクト信号に従
って選択し、該選択した電圧を印加電圧２１０１として
液晶パネルのＸ電極へ出力する。

【００２４】以上述べたように、液晶表示装置における
表示動作は、その大部分がカラム回路２１００への表示
データのラッチ動作の繰り返しである。

【００２５】液晶表示装置の駆動方式には、この他に
も、液晶パネルの水平方向を２つの領域に分け、各々の
領域毎の表示データを同時に転送するというものがあ
る。該駆動方式においては、表示メモリを２つ備え、一
方に表示データを書き込んでいる時には、他方の表示メ
モリから表示データを読み込んで、該読み込んだ表示デ
ータをパラレルに出力している。このような技術につい
ては、例えば、特開平１−１１３７９３号公報、特開平
２−１２６２８５号公報、特開平５−２３２８９８号公
報に記載されている。

【００２６】

【発明が解決しようとする課題】現在では、液晶パネル
にも高精細表示が求められるようになっている。これに
対応するには、画素ピッチの微細化だけでなく、カラム
回路の出力ピッチも微細化しなければならない。これ
は、カラム回路の上述したカスケード接続ができないか
らである。また、カラム回路自体の小面積化、また、カ
ラム回路の出力を液晶パネル接続するＴＡＢの小ピッチ
化等も図らなければならない。

【００２７】ところが、ＴＡＢと液晶パネルを微細化す
ると、その接合部分の位置合わせや接合技術に高度な技
術を要することになり、生産コストが高くなるという別
の問題を生じていた。そのため、従来の液晶駆動回路を
用いつつ、高精細表示の液晶パネルに対応する技術が求
められていた。

【００２８】本発明は、従来の液晶駆動回路を用いつ
つ、画素ピッチを微細化した液晶パネルに対応可能な表
示コントローラ、および、液晶表示装置を提供すること
を目的とする。

【００２９】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その第１の態様としては、
Ｍ個のＹ電極と、Ｎ個のＸ電極とを備えた、アクティブ
マトリックス型の液晶パネルと、選択電圧と、非選択電
圧と、複数種類の階調電圧とを生成する機能を備え、上
記選択電圧を出力する選択電圧端子と、上記非選択電圧
を出力する非選択電圧端子と、上記階調電圧を出力する
階調電圧端子とを備えた電源回路と、ｎ個（ｎ＜Ｎ）の
出力端子を備え、上記電源回路から出力される上記階調
電圧のうちのいずれかを、別途与えられたデータ列に対
応して該出力端子毎に選択し、該選択した階調電圧を当
該出力端子から出力するカラム回路と、上記Ｙ電極のい
ずれか一つに上記選択電圧を、また、その他のＹ電極に
は上記非選択電圧を印加するコモン手段と、構成要素が
ｎ個以下である複数のグループに上記Ｘ電極を分類し、
該グループのうちいずれか一つを選択して、該選択され
たグループに属するＸ電極のみを上記カラム回路の上記
出力端子と予め定められた対応関係をもって接続するＸ
電極スイッチ手段と、少なくとも、表示データと水平同
期信号とが外部から入力されており、該外部から入力さ
れた表示データの順番を並べ替えて、対応するＸ電極の
属する上記グループが互いに一致する表示データの集ま
り毎に、順次、上記カラム回路へ出力する表示コントロ
ーラと、を有することを特徴とする液晶表示装置が提供
される。

【００３０】上記表示コントローラは、少なくとも１ラ
イン分のデータを記憶可能な第１のメモリと、少なくと
も１ライン分のデータを記憶可能な第２のメモリと、外
部から入力されてくる表示データを取り入れ、上記第１
のメモリまたは第２のメモリに書き込む書き込み手段
と、上記第１のメモリと第２のメモリとのうち、その時
点で上記書き込み手段による書き込み動作の実行対象と
なっていない方から、当該メモリに既に格納されている
表示データを、対応するＸ電極の属する上記グループが
互いに一致する表示データの集まり毎に、順次、読み出
して出力する読み出し手段と、上記カラム回路が、ある
グループに属するＸ電極に階調電圧を出力し終わった
後、次のグループのＸ電極に対応する階調電圧の出力を
開始する前に、上記Ｘ電極スイッチ手段による上記グル
ープの選択を、該次のグループのＸ電極とカラム回路の
出力端子とが接続されるように変更させる選択指示手段
と、上記書き込み手段による上記表示データの書き込み
動作の対象とされるメモリを、上記水平同期信号が有効
になるのを契機として、上記第１のメモリと上記第２の
メモリとの間で交互に切り替えさせる制御手段と、を含
んで構成されてもよい。

【００３１】上記表示データの外部からの入力はパラレ
ルで行われるものであり、上記外部から入力されてくる
表示データを予め定められた画素数分だけ受け付けて、
該受け付けた表示データを、当該表示データが対応する
Ｘ電極の属するグループに基づいて分類して、該分類毎
に出力する変換手段をさらに備え、上記書き込み手段は
上記変換手段が出力する表示データを、上記第１のメモ
リまたは上記第２のメモリに書き込むものであってもよ
い。

【００３２】上記書き込み手段は、別途生成される書き
込みクロックに同期して、上記書き込み動作を行うもの
であり、上記読み出し手段は、上記書き込みクロックと
は非同期の別途生成される読み出しクロックに同期し
て、上記読み出しを行うものであり、上記制御手段は、
上記書き込み手段による上記表示データの書き込み対象
とされるメモリの切り替えを、上記水平同期信号に代わ
って、１画面分の表示データを書き込んだことを確認し
て行わせるものであり、上記第１のメモリおよび上記第
２のメモリは、上記液晶パネル１画面分の表示データを
記憶可能な記憶容量を備えてもよい。

【００３３】上記コモン手段は、ｍ個（ｍ＜Ｍ）の出力
端子を備え、該出力端子のうちの１つを順次選択し、該
選択された出力端子からは上記選択電圧を、他の出力端
子からは非選択電圧を出力するコモン回路と、上記Ｙ電
極を構成要素がｍ個以下である複数のグループに分け、
いずれかのグループに属するＹ電極のみを選択的に上記
コモン回路の上記出力端子と予め定められた対応関係を
もって接続するとともに、その時点で上記コモン回路と
接続されていないＹ電極を上記電源回路の非選択電圧端
子に接続するＹ電極スイッチ手段とを備え、上記表示コ
ントローラは、上記コモン回路がすべての出力端子を選
択し終わる度ごとに、上記Ｙ電極スイッチ手段による上
記グループの選択を変更させるものであること好まし
い。

【００３４】上記第１のメモリおよび上記第２のメモリ
は、その記憶容量を変更可能に構成されていることがよ
り好ましい。

【００３５】本発明の第２の態様としては、Ｍ個のＹ電
極と、Ｎ個のＸ電極とを備えた、アクティブマトリック
ス型の液晶パネルと、ｎ個（ｎ＜Ｎ）の出力端子を備
え、該出力端子から別途別途与えられたデータ列に対応
した階調電圧を出力するカラム回路と、構成要素がｎ個
以下である複数のグループに上記Ｘ電極を分類し、該グ
ループのうちいずれか一つを選択して、該選択されたグ
ループに属するＸ電極のみを上記カラム回路の上記出力
端子と予め定められた対応関係をもって接続するＸ電極
スイッチ手段と、を含んで構成された液晶表示装置の駆
動に使用される表示コントローラにおいて、少なくとも
１ライン分のデータを記憶可能な第１のメモリと、少な
くとも１ライン分のデータを記憶可能な第２のメモリ
と、外部から入力されてくる表示データを取り入れ、上
記第１のメモリまたは第２のメモリに書き込む書き込み
手段と、上記第１のメモリと第２のメモリとのうち、そ
の時点で上記書き込み手段による書き込み動作の実行対
象となっていない方から、当該メモリに既に格納されて
いる表示データを、対応するＸ電極の属する上記グルー
プが互いに一致する表示データの集まり毎に、順次、読
み出して出力する読み出し手段と、上記カラム回路が、
あるグループに属するＸ電極に階調電圧を出力し終わっ
た後、次のグループのＸ電極に対応する階調電圧の出力
を開始する前に、上記Ｘ電極スイッチ手段による上記グ
ループの選択を、該次のグループのＸ電極とカラム回路
の出力端子とが接続されるように変更させる選択指示手
段と、上記書き込み手段による上記表示データの書き込
み動作の対象とされるメモリを、上記水平同期信号が有
効になるのを契機として、上記第１のメモリと上記第２
のメモリとの間で交互に切り替えさせる制御手段と、を
含んで構成されることを特徴とする表示コントローラが
提供される。

【００３６】

【作用】電源回路は、選択電圧端子からは選択電圧を、
非選択電圧端子からは非選択電圧を、階調電圧端子から
は階調電圧端子を出力している。

【００３７】Ｘ電極スイッチ手段は、構成要素がｎ個以
下である複数のグループに上記Ｘ電極を分類し、該グル
ープのうちいずれか一つを選択して、該選択されたグル
ープに属するＸ電極のみを上記カラム回路の上記出力端
子と予め定められた対応関係をもって接続している。

【００３８】表示コントローラは、外部から入力された
表示データの順番を並べ替えて、対応するＸ電極の属す
る上記グループが互いに一致する表示データの集まり毎
に、順次、上記カラム回路へ出力する。表示コントロー
ラは、例えば、以下のように構成することができる。

【００３９】書き込み手段は、外部から入力されてくる
表示データを取り入れ、上記第１のメモリまたは第２の
メモリに書き込んでいる。読み出し手段は、第１のメモ
リと第２のメモリとのうち、その時点で上記書き込み手
段による書き込み動作の実行対象となっていない方か
ら、当該メモリに既に格納されている表示データを、対
応するＸ電極の属する上記グループが互いに一致する表
示データの集まり毎に、順次、読み出して出力してい
る。この時、制御手段は、書き込み手段による表示デー
タの書き込み動作の対象とされるメモリを、水平同期信
号が有効になるのを契機として、上記第１のメモリと上
記第２のメモリとの間で交互に切り替えさせている。こ
れにより、第１のメモリと第２のメモリとには、交互
に、表示データが１ライン分ずつ書き込み／読み出しが
行われて行く。並べ替えは、この書き込みあるいは読み
出しの際に、各グループに対応したアドレスを指定して
行くことで行う。

【００４０】カラム回路は、階調電圧のうちのいずれか
を、表示コントローラから与えられるデータ列に対応し
て出力端子毎に選択し、該選択した階調電圧を当該出力
端子から出力する。この時、表示コントローラの選択指
示手段は、カラム回路が、あるグループに属するＸ電極
に階調電圧を出力し終わった後、次のグループのＸ電極
に対応する階調電圧の出力を開始する前に、Ｘ電極スイ
ッチ手段によるグループの選択を、該次のグループのＸ
電極とカラム回路の出力端子とが接続されるように変更
させている。その結果、その時カラム回路の出力してい
る階調電圧は、この時選択されているグループに属する
Ｘ電極に印加されることになる。

【００４１】なお、表示データの外部からの入力はパラ
レルである場合には、表示データを、変換手段によっ
て、グループ毎に分類し、該分類ごとに出力させるよう
にする。そして、書き込み手段は変換手段が出力する表
示データを、上記第１のメモリまたは上記第２のメモリ
に書き込むようにすればよい。また、書き込み手段が同
期するクロックと、読み出し手段が同期するクロックと
が、互いに非同期出ある場合には、制御手段は、上記書
き込み手段による上記表示データの書き込み対象とされ
るメモリの切り替えを、１画面分の表示データを書き込
んだことを確認して行うようにする。そして、第１のメ
モリおよび上記第２のメモリは、上記液晶パネル１画面
分の表示データを記憶可能な記憶容量を備えるようにす
る。

【００４２】一方、コモン手段は、Ｙ電極のいずれか一
つに選択電圧を、また、その他のＹ電極には上記非選択
電圧を印加する。該コモン手段は、例えば、以下のよう
に構成できる。コモン回路は、該出力端子のうちの１つ
を順次選択し、該選択された出力端子からは上記選択電
圧を、他の出力端子からは非選択電圧を出力している。
Ｙ電極スイッチ手段は、Ｙ電極を構成要素がｍ個以下で
ある複数のグループに分け、いずれかのグループに属す
るＹ電極のみを選択的に上記コモン回路の上記出力端子
と予め定められた対応関係をもって接続する。また、そ
の時点で上記コモン回路と接続されていないＹ電極を上
記電源回路の非選択電圧端子に接続する。そして、表示
コントローラは、コモン回路がすべての出力端子を選択
し終わる度ごとに、上記Ｙ電極スイッチ手段による選択
状況を変更させる。

【００４３】

【実施例】本発明の実施例を図面を用いて説明する。

【００４４】本発明の第１の実施例を図１から図６を用
いて説明する。

【００４５】本実施例の液晶表示装置は、図１に示すと
おり、液晶パネル１０１と、液晶パネル１０１のＸ電極
を駆動するためのカラム回路１１０と、液晶パネル１０
１のＹ電極を駆動するためのコモン回路１１２と、外部
から入力されてくる各種信号および表示データ等に従っ
て、カラム回路１１０及びコモン回路１１２を作動させ
る表示コントローラ１０２と、電源回路１０９と、から
構成されている。当然、これらは、各種信号等を授受す
るための信号線１０３，１０４，１０５，１０６，１０
８，１２７，１２２〜１２５、およびバス１１１，１１
３，１１５，１２６，１１７，１０７によって接続され
ている。さらに、本実施例では、液晶パネル１０１とカ
ラム回路１１０との接続を、表示コントローラ１０２か
らの指示に従って作動するスイッチ群１１８〜１２１を
介して行っている。本実施例は、このスイッチ群１１８
〜１２１を設けたこと、及び、これに対応した表示制御
を最大の特徴とするものである。

【００４６】なお、以下の説明においては説明文と図面
との対応関係を判り易くするため、これら信号線やバス
を通じて授受される信号を、当該信号線、バスの番号を
付して呼ぶ場合がある。例えば、バス１０７を通じて入
力される表示データを、表示データ１０７と呼ぶことと
する。他の実施例の説明についても同様である。

【００４７】液晶パネル１０１は、３２０本のＸ電極
と、２４０本のＹ電極とでマトリックスを構成し、その
交点にスイッチング素子を持つアクティブマトリックス
型のものである。

【００４８】表示コントローラ１０２は、外部から入力
される表示データ１０７および各種制御信号に基づい
て、液晶パネル１０１に表示を行うための表示データ１
２６及び各種信号を生成するものである。外部から入力
される制御信号には、垂直同期信号１０３と、水平同期
信号１０４と、表示データの有効範囲を示すブランク信
号１０５と、ドットクロック１０６とがある。表示デー
タ１０７は、ドットクロック１０６に同期して、画面上
における表示位置に従った順番で、シリアルで送られて
くるものである。

【００４９】表示コントローラ１０２は、これら制御信
号１０３〜１０６、表示データ１０７に基づいて、交流
化信号１０８、カラム制御信号１１５、コモン制御信号
１１７、表示データ１２６、およびスイッチ群１１８〜
１２１を制御するスイッチ制御信号１２２〜１２５を生
成し出力している。

【００５０】本実施例の表示コントローラ１０２は、該
表示データ１０７をスイッチ群１１８〜１２１等の接続
関係に対応して並べ替え、表示データ１２６として出力
する機能を備えている。本実施例では、スイッチ群が４
つあることに対応して、表示データを並べ替えた上で、
４つのグループに分けて出力している。このグループ分
けは、画面上における表示位置を、４の剰余系に従って
分類することで行っている。これは、各スイッチ群１１
８〜１２１と、Ｘ電極との接続関係が、４の剰余系に従
っていることに対応したものである。各グループ内で
は、表示位置が左側にあるものほど先に出力される。該
表示コントローラ１０２及び該並べ替えの詳細について
は後ほど説明する。

【００５１】電源回路１０９は、液晶パネルへ印加する
各種電圧（対向電極電圧１２７、階調電圧１１１、選択
／非選択電圧１１３）を生成するためのものである。階
調電圧１１１は、交流化信号１０８に同期して生成され
て、カラム回路１１０に供給されている。該階調電圧１
１１には、対向電極電圧１２７に対して、正極性のもの
と、負極性のものとがある。選択／非選択電圧１１３
は、コモン回路１１２へ出力されている。

【００５２】カラム回路１１０は、バス１１１を通じて
入力された階調電圧のうちいずれかを画素毎に選択し、
該選択されたものを出力バス１１４（出力端子ｓ０〜ｓ
８０）から出力するものである。該階調電圧は、上述の
スイッチ１１８群１１８〜１２１によって、その時、出
力バス１１４と導通状態とされている所定のＸ電極にの
み供給される。該カラム回路１１０は、表示コントロー
ラ１０２の出力するカラム回路制御信号１１５によって
その動作状態を制御されている。

【００５３】コモン回路１１２は、バス１１３を通じて
入力される選択電圧／非選択電圧を、出力バス１１６を
通じて液晶パネル１０１のＹ電極へ出力するものであ
る。該コモン回路１１２は、表示コントローラ１０２の
出力するコモン回路制御信号１１７によってその動作状
態を制御されている。

【００５４】スイッチ群１１８〜１２１は、カラム回路
１１０の出力バス１１４を構成する出力端子ｓ０〜ｓ８
０と、液晶パネル１０１のＸ電極（電極ｘ０〜ｘ３１
９）との接続関係を、適宜変更するためのものである。
各スイッチ群１１８〜１２１は、それぞれ８０個のスイ
ッチで構成されている。液晶パネル１０１の電極ｘ０〜
ｘ３１９は、左側からの位置を予め定められた規則（本
実施例では、４の剰余系）に従って分類することで４つ
のグループに分けられている。スイッチ群１１８〜１２
１は、制御信号１２２〜１２５からの指示に従ってＯＮ
／ＯＦＦ状態をそれぞれ変更することで、適宜、いずれ
かの群に属するＸ電極のみをカラム回路の出力バス１１
４と接続するようになっている。ここでは第１スイッチ
群１１８に属するスイッチを、左側から順に、スイッチ
１−１，スイッチ１−２、…、スイッチ１−８０と呼
ぶ。第２スイッチ群に属するスイッチを、スイッチ２−
１、スイッチ２−２、…、スイッチ２−８０と呼ぶ。第
３スイッチ群１２０、第４スイッチ群１２１に属するス
イッチについても同様の呼び方をする出力端子ｓ０〜ｓ
８０と、スイッチ群１８１〜１２１と、電極ｘ０〜ｘ３
１９と、の具体適接続関係は以下のとおりである。出力
端子ｓ０は、スイッチ１−１によって電極ｘ０と、スイ
ッチ２−１によって電極ｘ１と、スイッチ３−１によっ
て電極ｘ２と、スイッチ４−１によって電極ｘ３と、接
続可能になっている。同様に、出力端子ｓ１は、スイッ
チ１−２，２−２，３−２，４−２によって、電極ｘ
４，ｘ５，ｘ６，ｘ７と接続可能となっている。出力端
子ｓ２〜ｓ８０、電極ｘ８〜ｘ３１９の間も、同様の関
係を持って接続されている。

【００５５】従って、第１スイッチ群１１８（スイッチ
１−１〜１−８０）のみをＯＮに、他のスイッチ群１１
９，１２０，１２１をＯＦＦにすることで、出力端子ｓ
０〜ｓ８０から出力される階調電圧を、電極ｘ０，ｘ
４，ｘ８，ｘ１２，…，ｘ３１６へ印加できる。第２ス
イッチ群１１９（スイッチ２−１〜２−８０）のみを、
ＯＮにすれば、同様に出力端子ｓ０〜ｓ８０から出力さ
れる階調電圧を、電極ｘ１，ｘ５，ｘ９，ｘ１１３，
…，ｘ３１７へ印加できる。第３スイッチ群１２０（ス
イッチ３−１〜３−８０）、第４スイッチ群１２１（ス
イッチ４−４〜３−８０）についても、同様である。

【００５６】第１スイッチ群１１８の状態（ＯＮ／ＯＦ
Ｆ）は、表示コントローラ１０２の出力する第１制御信
号１２２によって変更される。第２スイッチ群１１９の
状態（ＯＮ／ＯＦＦ）は、第２制御信号１２３によって
変更される。第３スイッチ群１２０の状態（ＯＮ／ＯＦ
Ｆ）は、第３制御信号１２４によって変更される。第４
スイッチ群１２１の状態（ＯＮ／ＯＦＦ）は、第４制御
信号１２５によって変更される構成となっている。

【００５７】次に、表示コントローラ１０２について、
図２を用いてさらに詳細に説明する。 表示コントロー
ラ１０２は、クロック制御部２０１、メモリ系制御バス
２０２、メモリ制御部２０３、メモリ制御バス２０４、
メモリ制御バス２０５、バス制御線２０６、メモリ２０
７、メモリ２０８、データバス２０９，２１０、バスセ
レクタ２１１、ラッチ回路２１３を含んで構成されてい
る。

【００５８】クロック制御部２０１は、垂直同期信号１
０３、水平同期信号１０４、ブランク信号１０５、ドッ
トクロック１０６に基づいて、交流化信号１０８、カラ
ム制御信号１１５、コモン制御信号１１７、スイッチ制
御信号１２２〜１２５を生成するものである。さらに、
クロック制御部２０１は、表示コントローラ１０２内を
制御するメモリ系制御信号２０２、ラッチクロック２１
４も生成している。

【００５９】メモリ系制御信号２０２は、読み出しクロ
ックを含んで構成されている。ラッチクロック２１４
は、カラム制御バス１１５の中のデータ転送クロックに
同期したものである。また、後述の図４，図６におけ
る、データ転送クロック、出力クロックは、カラム制御
信号１１５に含まれているものである。また、図６にお
けるＦＬＭ、ライン信号は、コモン制御信号１１７に含
まれているものである。

【００６０】メモリ制御部２０３は、メモリ２０７，２
０８へのデータの書き込み／読み出し、及び、バスセレ
クタ２１１の状態を制御するためのものである。そのた
め、メモリ制御部２０３は、メモリ系制御信号２０２に
同期したメモリ制御信号２０４，２０５を生成し、各メ
モリ２０７，２０８へ出力している。メモリ制御信号２
０４，２０５には、図３における、メモリ２０７，２０
８を書き込み可能状態とするライトイネーブル信号と、
読み出し可能状態とするリードイネーブル信号、データ
を書き込みアドレスを指定するアドレス信号、とが含ま
れている。

【００６１】さらに、メモリ制御部２０３は、バス制御
信号２０６をバスセレクタ２１１へ出力している。メモ
リ制御部２０３は、メモリ２０７への書き込みを行う時
には、バス制御信号２０６を”ハイ”に、一方、メモリ
２０８に書き込みを行う時には、バス制御信号２０６
を”ロー”にする。

【００６２】メモリ２０７およびメモリ２０８は、それ
ぞれ１ライン分の表示データを記憶可能な記憶容量を有
している。該メモリ２０７、２０８へのデータの書き込
み、読み出しはデータバス２０９、データバス２１０を
通じてなされる。

【００６３】上述の表示データの並べ替えは、該メモリ
２０７（あるいは、２０８）への表示データの格納、読
み出しに伴って行われる構成となっている。

【００６４】バスセレクタ２１１は、メモリ２０７，２
０８のいずれか一方を選択して、表示データ１０７を書
き込むためのものである。また、メモリ２０７またはメ
モリ２０８のいずれか一方を選択して、当該選択された
メモリに格納されている表示データを読み出して表示デ
ータ２１２としてラッチ回路２１３へ出力するものであ
る。

【００６５】バス制御信号２０６が”ハイ”の時、バス
セレクタ２１１は、表示データバス１０７とデータバス
２０９とを、また、出力バス２１２とデータバス２１０
とを接続状態にする。一方、バス制御信号２０６が’ロ
ー”の場合、表示データバス１０７とデータバス２１０
とを、また、出力バス２１２とデータバス２０９とを接
続する。

【００６６】ラッチ回路２１３は、ラッチクロック２１
４に従って、表示データ２１２を一時記憶するものであ
る。ラッチ回路２１３は、この後、該記憶したデータを
表示データ信号１２６としてカラム回路１１０へ出力す
る構成となっている。

【００６７】

【００６８】

【００６９】本実施例の液晶表示装置の動作を説明す
る。

【００７０】まず、表示コントローラ１０２およびカラ
ム回路１１０の動作を、図２乃至図５を用いて説明す
る。ここでは、外部から入力されて来た表示データ１０
７をメモリ２０７に書き込みつつ、これと並行して、メ
モリ２０８に格納されている表示データを読み出す場合
について説明する。

【００７１】ブランク信号１０５が、”有効”を意味す
るローレベルになる。すると、メモリ制御回路２０３
は、バス制御信号２０６を”ハイ”にする。また、これ
と同時に、メモリ制御部２０３は、メモリ制御信号２０
４中のライトイネーブル信号を”有効”にするととも
に、当該データを格納するアドレスを指定する。

【００７２】すると、バス制御信号２０６が”ハイ”と
なったことで、バスセレクタ２１１は、表示データ１０
７を、メモリ２０７へ出力する。これを受けて、メモリ
２０７は、当該表示データを、メモリ制御信号２０４に
おいて指定されているアドレスに格納する。

【００７３】この場合、書き込もうとするデータが最初
のデータ（０番目のデータ）であれば、メモリ制御回路
２０３はアドレス”０”を指定する。次のデータ（１番
目のデータ）に対しては、アドレス８０を指定する。さ
らに、この次に入力されてくる２番目のデータに対して
はアドレス１６０を、３番目のデータに対しては、アド
レス２４０を指定する。４番目のデータは、アドレス１
を指定する。５番目のデータに対してはアドレス８１
を、６番目のデータに対してはアドレス１６１を、７番
目のデータに対してはアドレス２４１を指定する。つま
り、各グループのスタートアドレスを８０以上ずらした
上で、各グルーブ内においては、アドレスを１ずつ１イ
ンクリメントしてゆくようにする。

【００７４】アドレス指定をこのように行うことで、図
５に示すとおり、アドレス０からアドレス７９までの領
域には、第１スイッチ群１１８を通じてＸ電極に出力さ
れるデータが格納されることになる。また、アドレス８
０から１５９までの領域には、第２スイッチ群１１９を
通じて出力されるデータが格納されることになる。同様
に、アドレス１６０〜２３９には、第３スイッチ群１２
０に対応するデータが、また、アドレス２４０〜３１９
には、第４スイッチ群１２１に対応するデータが格納さ
れる。

【００７５】以上述べたメモリ２０７への表示データの
書き込み動作と並行して、メモリ２０８に格納されてい
るデータのラッチ回路２１３への出力も行われている。

【００７６】図３において、水平同期信号１０４が”有
効”になると、クロック制御部２０１は、メモリ制御信
号２０２中の読み出しクロック（図示せず）を８０個づ
つ出力する。

【００７７】また、メモリ制御部２０３は、データを読
み出してくるアドレスを、該読み出しクロックに同期し
てメモリ制御信号２０５中において指定する。この場合
のアドレスの指定は、アドレス０から１ずつ順次インク
リメントしてゆくものとする。

【００７８】すると、最初に、第１スイッチ群１１８に
対応する表示データが、メモリ２０８からバスセレクタ
２１１を通じてラッチ回路２１３へ出力されてくる。続
いて、第２スイッチ群１１９、第３スイッチ群１２０、
第４スイッチ群１２１に対応するデータが順次出力され
てくる。

【００７９】ラッチ回路２１３は、出力されてきたデー
タをラッチクロック２１４に同期して記憶する。ラッチ
回路２１３は、次のラッチクロック２１４が有効になる
まで、ラッチしたデータを表示データバス１２６に出力
し続ける。

【００８０】読み出しクロックを８０個出力した後、ク
ロック制御部２０１は、カラム制御信号１１５に含まれ
ている、出力クロックを”有効”にする。なお、この出
力クロックは、階調電圧を出力するタイミングをカラム
回路１１０へ指示するためのものである。また、これと
並行して、クロック制御部２０１は、スイッチ制御信号
１２２〜１２５によって、その時、表示データ１２６と
して出力しているデータの対応するスイッチ群をＯＮ
に、また、他のスイッチ群はＯＦＦにする。例えば、そ
の時の表示データ１２６が、第１スイッチ群１１８に対
応したもの（図５においては、アドレス８０〜１５９）
であれば、第１スイッチ群１１８をＯＮに、第２、第
３、第４スイッチ群１１９，１２０，１２１をＯＦＦに
する。これにより、カラム回路１１０は、その時の表示
データ信号１２６に対応した階調電圧を、次の出力クロ
ックが有効になるまでの期間、所定のＸ電極にのみ出力
することになる。なお、スイッチ制御信号１２２〜１２
５の出力のタイミングは、カラム回路１１０が、前の表
示データに対応する階調電圧を出力し終わってから、次
の表示データの階調電圧の出力を開始するまでであれ
ば、特に限定されない。場合によっては、目的とする表
示データの階調電圧の出力を開始した後であっても、構
わない。適宜、実際の各部回路の特性等にあわせて設定
すれば良い。

【００８１】第１スイッチ群１１８を通じて階調電圧が
Ｘ電極（電極ｘ０，ｘ４，ｘ８，…，ｘ３１６）に印加
されている間は、第２スイッチ群１１９に対応するデー
タ（図５においては、アドレス８０〜１５９）がメモリ
２０８から読み出されている。この後も、同様に、第２
スイッチ群１１９を通じて階調電圧が出力されている間
は、第３スイッチ群１２０に対応するデータ（図５にお
いては、アドレス１６０〜２３９）の読み出しが、さら
に、該第３スイッチ群１２０を通じて階調電圧が出力さ
れている間は、第４スイッチ群１２１に対応するデータ
（図５においては、アドレス２４０〜３１９）の読み出
しが行われる。第４制御信号１２５は、コモン回路１１
２が次のＹ電極を選択する前に無効にされる。このよう
にして、表示データ１０７のメモリ２０７への書き込
み、およびメモリ２０８からの表示データ１２６の出力
が、１ライン分だけ終わる。

【００８２】この後、次の水平同期信号１０４が有効に
なると、今度は、表示データ１０７はメモリ２０８へ書
き込まれる。そして、メモリ２０７から次の行の表示デ
ータが読み出される。このようにメモリ２０７，２０８
の間で交互に読み出し／書き込み動作を繰り返すことに
より、表示コントローラ１０２からは、表示データ１０
７から１水平期間遅れて表示データ１２６が出力されて
いる。

【００８３】以上の動作を繰り返すことで、表示データ
に対応した諧調電圧が、順次、液晶パネル１０１に出力
される。

【００８４】次に、コモン回路１１２の動作について、
図１と図６を用いて説明する。

【００８５】図６のように、コモン制御信号１１７のう
ち、最初のラインを示すファーストラインマーカ（以
下、”ＦＬＭ”と略す）および選択ラインの切り替えを
指示するライン信号が有効になると、コモン回路１１２
は、出力バス１１６を通じて電極ｙ０に選択電圧を出力
する。一方、他のＹ電極（ここでは、電極ｙ１〜ｙ２３
９）には、非選択電圧を出力する。すると、電極ｙ０の
スイッチング素子だけが導通状態になる。その結果、そ
の時Ｘ電極に印加されている階調電圧は、電極ｙ０に対
応する行の画素にだけ印加される。

【００８６】ライン信号が次回有効になると、コモン回
路１１２は今度は電極ｙ１に選択電圧を出力する。電極
ｙ０および電極ｙ２〜ｙ２３９には非選択電圧を出力す
る。これにより、その時Ｘ電極に印加されている階調電
圧は、電極ｙ１に対応する行の画素にだけ印加される。
この動作を電極ｙ２３９まで繰り返すことで、１画面分
の表示が完了する。この後、表示コントローラ１０２
は、ＦＬＭを有効にして、再び電極ｙ０から順次選択電
圧を出力してゆく。

【００８７】以上、述べてきた動作を繰り返すことによ
り、本実施例の液晶表示装置は、表示データに対応した
表示を行うことが可能になる。

【００８８】本発明の第２の実施例を図７から図１０を
用いて説明する。

【００８９】本実施例は、表示コントローラへの表示デ
ータの入力、及び表示コントローラからの表示データの
出力が、パラレルで行なわれる点が実施例１とは異なる
ものである。なお、以下の説明は実施例１との相違点を
中心に行い、同じ機能部分については説明を省略する場
合がある。

【００９０】先ず概要を説明する。

【００９１】本実施例の液晶表示装置は、図７に示すと
おり、液晶パネル７０１と、液晶パネル７０１のＸ電極
を駆動するためのカラム回路７０４と、液晶パネル７０
１のＹ電極を駆動するためのコモン回路１１２と、外部
から入力されてくる表示データなどに従ってカラム回路
７０４およびコモン回路１１２を作動させる表示コント
ローラ７０２と、電源回路１０９と、から構成されてい
る。また、カラム回路７０４と液晶パネル７０１のＸ電
極との間には、実施例１におけるスイッチ群１１８〜１
２１と同様の構成をもって、スイッチ群７０７〜７１０
が設けられている。当然、これらおよび後述の各部は、
各種信号等を授受するための信号線、バスによって接続
されている。

【００９２】液晶パネル７０１は、９６０画素×２４０
ラインのアクティブマトリックス型のものである。

【００９３】表示コントローラ７０２には、垂直同期信
号１０３、水平同期信号１０４、ブランク信号１０５、
ドットクロック１０６、表示データ７０３が入力されて
いる。表示コントローラ７０２は、これらの入力に基づ
いて、交流化信号１０８、カラム制御信号１１５、コモ
ン制御信号１１７、表示データ７０５、およびスイッチ
群７０７〜７１０を制御するスイッチ制御信号１２２〜
１２５を生成し出力している。

【００９４】本実施例における表示データ７０３は、ド
ットクロック１０６に同期して、３画素分が同時に（パ
ラレルで）転送されてくるものである。表示コントロー
ラ７０２は、この表示データ７０３を各スイッチ群７０
７〜７１０に対応した順番に並べ換え、これを表示デー
タ７０５としてカラム回路１１０へ出力している。表示
データ７０５も、３画素分が同時にパラレルに送られて
いる。表示データバス７０３，７０５は当然、これに対
応したものとなっている。

【００９５】カラム回路７０４は、表示データ７０５を
記憶し、該記憶した表示データに対応した階調電圧を、
カラム制御信号バス１１５中の出力クロックに同期し
て、出力バス７０６から出力することで、液晶パネル７
０１への表示を行わせるものである。本実施例のカラム
回路７０４は、３画素分がまとめて送られてくる表示デ
ータ７０５を１度に記憶可能となっている。カラム回路
７０４は、２４０個の出力を備えているため、該カラム
回路７０４は、この記憶動作を８０回繰り返すことで、
２４０出力分の表示データを記憶している。

【００９６】コモン回路１１２、電源回路１０９につい
ては、実施例１と同様であるため説明を省略する。

【００９７】次に、表示コントローラ７０２について図
８を用いてさらに詳細に説明する。

【００９８】表示コントローラ７０２は、図８に示すと
おり、クロック制御部２０１、メモリ制御部８０１、ラ
ッチクロックバス８０２、データラッチ回路８０３、バ
ス８０４、メモリ制御信号バス８０５，８０６、それぞ
れが１ライン分の表示データを記憶できるメモリ８０
７、８０８、メモリ８０７，８０８のデータバス８０
９，８１０、バスセレクタ８１１、バスセレクタ８１２
の出力バス８１２、データラッチ回路８１３、バス制御
信号線２０６を含んで構成されている。

【００９９】メモリ制御部８０１は、クロック制御部２
０１から供給されるメモリ系制御信号２０２に基づい
て、ラッチクロック８０２、メモリ制御信号８０５、８
０６を生成している。そして、ラッチクロック８０２は
データラッチ回路８０３へ、また、メモリ制御信号８０
５，８０６はメモリ８０７，８０８へ出力している。ラ
ッチクロック８０２は、データラッチ回路８０３による
表示データ７０５の取り込みのタイミングを規定するも
のであり、ドットクロック１０６に同期した信号が含ま
れている。メモリ制御信号８０５、８０６は、それぞれ
メモリ８０７，８０８の動作状態（読み出し／書き込
み）を指定・変更するための信号と、読み出し／書き込
みのタイミングを規定するためのクロックと、読み出し
／書き込みを行うアドレスと、を含んで構成されてい
る。

【０１００】データラッチ回路８０３は、３画素分づつ
パラレルで入力されてくる表示データ７０３を、スイッ
チ群７０７〜７１０に対応して並び換えるためのもので
ある。該データラッチ回路８０３は、並び変えた後の表
示データを出力バス８０４から出力している。データラ
ッチ回路８０３については、この後図９を用いてさらに
詳細に説明する。本実施例では、データラッチ回路８０
３は、表示データの並びを変換する変換手段として機能
する。

【０１０１】メモリ８０７，８０８は、それぞれ１ライ
ン分の表示データを格納可能なものである。該メモリ８
０７，８０８は、メモリ制御部８０１から入力されるメ
モリ制御信号８０５，８０６によってその動作状態（書
き込み／読みだし）が変更されるようになっている。ま
た、表示データの入出力は、データバス８０９，８１０
を通じて行われる。

【０１０２】メモリ８０７，８０８への表示データ８０
４の格納は、メモリ制御信号８０５，８０６中のクロッ
クに同期して行われる。また、メモリ８０７，８０８か
らの表示データの読み出しは、メモリ制御信号８０５，
８０６の読み出しクロックに同期して行われる構成とな
っている。

【０１０３】バスセレクタ８１１は、出力バス８０４
と、出力バス８１２と、データバス８０９と、データバ
ス８１０と、の接続関係をバス制御信号２０６に従って
変更するためのものである。つまり、表示データ８０４
をメモリ８０７へ格納すると同時に、メモリ８０８から
表示データの読み出しを行う場合には、出力バス８０４
とデータバス８０９とを、また、出力バス８１２とデー
タバス８１０とを接続する。逆に、表示データ８０４を
メモリ８０８へ格納すると同時に、メモリ８０７からは
表示データの読み出しを行う場合には、出力バス８０４
とデータバス８１０とを、また、出力バス８１１２とデ
ータバス８０９とを接続する。

【０１０４】ラッチ回路８１３は、出力バス８１２を通
じてメモリ８０７（あるいは８０８）から読みだされた
表示データをラッチし、表示データ７０５として出力す
るものである。ラッチは、ラッチクロック２１４に従っ
て行なわれている。表示データ７０５の出力は、カラム
回路制御信号１１５に含まれているデータ転送クロック
に同期して行なわれている。

【０１０５】データラッチ回路８０３を図９を用いてさ
らに詳細に説明する。

【０１０６】データラッチ回路８０３は、ラッチ回路９
０１〜９０４、ラッチ回路９１０〜９１３、出力バス９
０５〜９０８、出力バス９１４〜９１７、データセレク
タ９１８から構成されている。

【０１０７】ラッチ回路９０１〜９０４およびラッチ回
路９１０〜９１３は、３画素分の表示データを１度にラ
ッチ可能なものである。これらは、ラッチしたデータを
それぞれの出力バス９０５〜９０８、出力バス９１４〜
９１７から出力可能となっている。

【０１０８】データセレクタ回路９１８は、出力バス９
１４〜９１７を通じて出力されてくる表示データの中か
ら所定のものを選択し、これを表示データ８０４とし
て、ラッチクロック８０２に同期して出力するものであ
る。該選択は、表示データ８０４が、スイッチ群７０７
〜７１０に対応したものとなるような順番で行われる。
該選択の順番は、実際にはメモリ制御部８０１の出力し
てくるラッチクロック８０２によって指定されている。
該指定の詳細は動作説明において行う。

【０１０９】本実施例の動作を、図７〜図１０を用いて
説明する。ここでの説明は、表示コントローラ７０２を
中心として行う。

【０１１０】図８において、表示コントローラ７０２に
ドットクロック１０６に同期して表示データ７０３が送
られてくる。すると、データラッチ回路８０３は、ラッ
チクロックバス８０２に従って、表示データ７０３を４
回、つまり１２（３×４）画素分の表示データをラッチ
する。更に、データラッチ回路８０３は、ラッチした１
２画素分の表示データを、スイッチ群７０７〜７１０に
対応した順番に並べ換えて、表示データ８０４として出
力する。

【０１１１】該表示データ８０４は、ある１つのスイッ
チ群に属する表示データが３画素分づつまとめられてい
る。つまり、最初に、第１スイッチ群７０７に対応した
データだけが３画素分出力される。続いて、第２スイッ
チ群７０８に対応するデータだけが３画素分出力され
る。この後も、同様に、第３スイッチ群、第４スイッチ
群に対応するデータだけが、それぞれ３画素分づつ出力
される。なお、データラッチ回路８０３の動作について
は、図９、図１０を用いてこの後、さらに詳細に説明す
る。

【０１１２】該表示データ８０４は、メモリ８０７とメ
モリ８０８とのうちいずれかへ格納される。バス制御信
号２０６が”ロー”になっていれば、バスセレクタ８１
１は、出力バス８０４と出力バス８０９を導通状態にし
ている。そのため、この時データラッチ回路８０３から
出力される表示データ８０４は、メモリ８０７へ書き込
まれる。バス制御信号２０６が”ハイ”になっている場
合には、この時出力される表示データ８０４はメモリ８
０８へ書き込まれる。

【０１１３】データを書き込むアドレスは、各スイッチ
群７０７〜７１０に対応して、メモリ制御部８０１が指
定する。例えば、最初の３画素分のデータは、第１スイ
ッチ群７０７に対応するものであるため、アドレス０を
指定する。続く、３画素分のデータは第２スイッチ群７
０８に対応するものであるため、アドレス８０を指定す
る。続く、第３スイッチ群７０９に対応するデータには
アドレス１６０を、第４スイッチ群７１０に対応するデ
ータには、アドレス２４０を指定する。本実施例の液晶
パネルはＸ電極を９６０本備えているため、各スイッチ
群に割り当てるアドレスの初期値は８０以上間隔をあけ
る必要がある。

【０１１４】なお、図１０において、メモリ制御部８０
１は、ブランク信号１０５が有効になってからドットク
ロック１０６の５クロック目の立ち下がりに同期して、
メモリ制御信号８０５のライトイネーブル信号を有効に
する。そして、以後は、ドットクロック１０６に同期し
て、ライトイネーブル信号の状態（有効（ロー）／無効
（ハイ）を制御している。図１０では、表示データ８０
４がメモリ８０７へ書き込まれ、メモリ８０８に対して
は以下において述べる読み出し動作が行われている場合
の様子を示した。

【０１１５】以上の格納動作と並行して、メモリ８０８
からの表示データの読み出しおよびカラム回路７０４へ
の転送が行なわれている。

【０１１６】読み出すデータのアドレスは、メモリ制御
部８０１から入力されているメモリ制御信号８０６によ
り指定されている。水平同期信号１０４が有効になる
と、メモリ制御部８０１は、メモリ系制御信号２０２中
の読み出しクロックに同期して、該指定するアドレスを
０から７９まで順次インクリメントしてゆく。該読み出
しクロックは、８０クロック出力後にマスクされる。読
み出されたデータは、出力バス８１０、バスセレクタ８
１１、出力バス８１２を通じて、データラッチ回路８１
３へ出力される。

【０１１７】データラッチ回路８１３は、該表示データ
８１２を、ラッチクロック２１４に従ってラッチする。
この後、これをカラム回路制御信号１１５中のデータ転
送クロックに同期して、表示データ７０５としてカラム
回路７０４へ出力する。

【０１１８】カラム回路７０４は、表示データ７０５を
順次記憶してゆく。そして、カラム制御信号バス１１５
の出力クロックが有効になると、出力バス７０６に階調
電圧を出力する。

【０１１９】出力クロックが有効になった後は、読み出
しクロックが再び８０クロック分”有効”となる。この
時には、メモリ制御部８０１は、アドレス”８０”か
ら”１５９”までの表示データをメモリ８０８から読み
出させる。この後も、同様の処理を繰り返してゆく。

【０１２０】以上の読み出し動作を繰り返すことによ
り、メモリ８０８に格納されていた１ライン分の表示デ
ータに対応した階調電圧を出力できる。

【０１２１】次に、データラッチ回路８０３の動作を、
図９、図１０を用いてさらに詳細に説明する。

【０１２２】ここでは、液晶パネル７０１上において表
示される位置を明確にするため、表示データには、ｎ−
ｍという番号を付することにする。ｎは、９６０本のＸ
電極（電極ｘ０〜電極ｘ９５９）を左側から順に４本毎
に区切った場合に、当該表示データの出力される電極の
属する領域が左側から何番目の領域であるかを示す番号
である。ｍは、当該表示データの出力される電極がその
領域内で左側から何番目に位置するかを示す番号であ
る。但し、ｎ，ｍは、０から始まるものとする。ある表
示データｎ−ｍが出力される電極のＸ電極全体の中での
位置は３ｎ＋ｍで表せる。言い替えれば表示データｎ−
ｍは、電極ｘ(3n+m)に出力されるデータである。例え
ば、表示データ０−０は、液晶パネル７０１の電極ｘ０
の表示データである。表示データ０−１は電極ｘ１、表
示データ０−２は電極ｘ２に出力されるべきものであ
る。

【０１２３】データラッチ回路８０３の各部は、ラッチ
クロック８０２に従ってその動作タイミングが決定され
ている。該ラッチクロック８０２には、５種類のラッチ
クロック（以下、それぞれを”第１ラッチクロック”
〜”第５ラッチクロック”という）が含まれている。

【０１２４】図１０に示すとおり、第１〜第４ラッチク
ロックは、ドットクロック１０６の４サイクル毎に有効
とされる。これらは第１クロックから順番に、ドットク
ロック１０６の１サイクル分ずつ位相が遅れている。第
５ラッチクロックは、ドットクロッック１０６の４サイ
クル毎に１回有効にされるものである。該第５ラッチク
ロックは、第４ラッチクロックよりも、ドットクロック
１０６の半サイクル分だけ位相が遅れている。

【０１２５】図１０において、ブランク信号１０５が有
効になると、ドットクロック１０６の最初の立ち下がり
に同期して、第１ラッチクロックが有効になる。する
と、ラッチ回路９０１は、これに同期して、表示データ
７０３のうちの表示データ０−０〜表示データ０−２を
ラッチする。これに続いて、ラッチ回路９０２〜ラッチ
回路９０４も同様に、第２ラッチクロック〜第４ラッチ
クロックに同期して、表示データ１−０〜３−２までの
１２画素分の表示データをラッチする。

【０１２６】ラッチ回路９０１〜９０４は、このラッチ
した表示データを、第５ラッチクロックに同期して１度
にラッチ回路９１０〜９１４に出力する。ラッチ回路９
１０〜９１４はこれをラッチし、第５ラッチクロックが
次回”有効”になるまで、出力バス９１４〜９１７から
出力しつづける。

【０１２７】データセレクタ９１８は、ラッチ回路９０
１〜９０４から同時に出力されて来ている１２画素分の
データのうち、第１スイッチ群７０７に対応した表示デ
ータ列（ここでは電極ｘ０，ｘ４，ｘ８対応した表示デ
ータ０−０，１−１，２−２）だけを選択し、これを表
示データ８０４としてバスセレクタ８１１へ出力する。
この場合の出力は、次回の第１ラッチクロックに同期し
て実行される。

【０１２８】続いて、データセレクタ９１８は、第２ス
イッチ群７０８に対応した表示データ列だけを選択し、
これを表示データ８０４としてバスセレクタ８１１へ出
力する。この場合の、出力は、第２ラッチクロックに同
期して行われる。以下同様に、データセレクタ９１８
は、第３ラッチクロックに同期して第３スイッチ群７０
９に対応した表示データを、第４ラッチクロックに同期
して第４スイッチ群７１０に対応した表示データを、表
示データ８０４として出力する。

【０１２９】以上説明した第２の実施例によれば、パラ
レルで入力されてくる表示データに対しても、カラム回
路７０４等を変更することなく、液晶パネルの高精細化
へ対応できる。

【０１３０】本発明の第３の実施例を説明する。

【０１３１】該第３の実施例は、メモリからのデータ読
み込みクロックと、メモリへのデータ書き込みクロック
とが、互いに非同期である点が第２の実施例とは異なる
ものである。

【０１３２】本実施例の液晶表示装置は、図１１に示す
とおり、液晶パネル７０１と、液晶パネル７０１のＸ電
極を駆動するためのカラム回路７０４と、液晶パネル７
０１のＹ電極を駆動するためのコモン回路１１２と、外
部から入力されてくる表示データ等に従って、カラム回
路７０４及びコモン回路１１２を作動させる表示コント
ローラ１１０１と、電源回路１０９と、スイッチ群７０
７〜７１０と、を含んで構成されている。さらに、本実
施例では、表示コントローラ１１０１に外部クロック１
１０３を供給する発振器１１０２を備えている。該外部
クロック１１０３は、後述するとおり、メモリからの表
示データの読み出しクロックの基にされるものである。

【０１３３】既に述べたとおり、表示コントローラ１１
０１は、各種入力信号１０３，１０４，１０５，１０
６、表示データ７０３に加え、発振器１１０２から入力
される外部クロック１１０３が入力されている。表示コ
ントローラ１１０２は、これらの入力に基づいて、表示
データ７０５および各種信号１１５，１２２〜１２５，
１０８，１１７等を生成し、外部クロック１１０３に同
期して出力している。

【０１３４】表示コントローラ１１０１の詳細を図１２
を用いて説明する。

【０１３５】表示コントローラ１１０１は、図１２に示
すとおり、クロック制御部１２０１、クロック制御部１
２０３、メモリ制御部１２０５、バスセレクタ１２０
８、メモリ１２１３，１２１４、データラッチ回路８０
３、データラッチ回路８１３を含んで構成されている。
また、これらの各部の間を接続し、データ、信号の授受
を行うための各種バス、信号線を備えている。なお、図
を簡単にするため、図１２においては、図１１における
信号１１５，１２２〜１２５，１０８，１１７をまとめ
て、信号１１２６として描いている。

【０１３６】クロック制御部１２０１は、垂直同期信号
１０３、水平同期信号１０４、ブランク信号１０５、ド
ットクロッック１０６に基づいて、書き込み制御信号１
２０２、ラッチクロック８０２、を生成するものであ
る。

【０１３７】書き込み制御信号１２０２には、垂直同期
信号１０３、水平同期信号１０４、書き込みクロックが
含まれている。垂直同期信号１０３および水平同期信号
１０４は、表示データ８０４が、何ライン目のデータで
あるかをメモリ制御部１２０５が判断するために用いら
れる。書き込みクロックは、表示データ８０４が有効と
なっている時間範囲を、メモリ制御部１２０５に知らせ
るためのものである。

【０１３８】クロック制御部１２０３は、外部クロック
１１０３に同期した、メモリ読み込み制御信号１２０
４、信号１２１６、ラッチクロック２１４を生成するも
のである。

【０１３９】メモリ制御部１２０５は、メモリ１２１
３，１２１４へのデータの書き込み、および、これらか
らのデータの読み出しを制御するものである。該メモリ
制御部１２０５は、書き込み制御信号１２０２、読み込
み制御信号１２０４に基づいて、ドットクロック１０６
に同期したメモリ書き込み制御信号１２０６と、外部ク
ロック１１０３に同期したメモリ読み込み制御信号１２
０７と、バス制御信号２０６と、を生成しこれをセレク
タ１２０８へ出力する構成となっている。

【０１４０】メモリ書き込み制御信号１２０６、メモリ
読み込み制御信号１２０７は、それぞれリードイネーブ
ル信号、ライトイネーブル信号、アドレス信号、データ
信号とから構成されている（図１３参照）。読み出しイ
ネーブル信号は、読み出し完了を示すためのものであ
る。なお、バス制御信号２０６及びリードイネーブル信
号は、バス１２０４を通じてクロック制御部１２０３に
も出力されている。

【０１４１】データラッチ回路８０３、データラッチ回
路８１３は、実施例２と同様の機能を有するものであ
る。

【０１４２】メモリ１２１３，１２１４は、ぞれぞれ１
画面分の表示データを記憶可能な容量を備えたものであ
る。メモリ１２１３，１２１４内での表示データの配置
の仕方は、基本的には実施例１、２と同様である（図５
参照）。但し、本実施例では、データを１画面分記憶す
るようになっているため、図１４に示すとおり、各ライ
ンのデータを、液晶パネルの走査線の本数分（本実施例
では、２４０本分）だけ並べて配置したものとなってい
る。このようなデータの配置は、メモリ制御部１２０５
からのアドレスの指定の仕方によって実現される。

【０１４３】バスセレクタ１２０８は、バス制御信号２
０６に従って、バス８０４と、バス１２１５と、バス１
２１１とバス１２１２との接続関係を変更するものであ
る。また、書き込み制御信号バス１２０６と、読み出し
制御信号バス１２０７と、メモリ制御バス１２０９，１
２１０との接続関係を変更するものである。

【０１４４】このバスセレクタ１２０８は、バス制御信
号２０６が”ハイ”の時には、表示データ８０４はメモ
リ１２１３に書き込まれ、メモリ１２１４からは表示デ
ータの読み出しが行われるようにする。つまり、メモリ
制御バス１２０９と書き込み制御信号バス１２０６と
を、また、出力バス８８０４とデータバス１２１１と
を、導通状態とする。さらに、出力バス１２１５とメモ
リデータバス１２１２とを、また、メモリ制御バス１２
１０とメモリ書き込み信号バス１２０７とを、導通状態
とする。

【０１４５】一方、バス制御信号２０６が”ロー”の時
には、表示データ８０４はメモリ１２１４に書き込ま
れ、メモリ１２１３からは表示データの読み出しが行わ
れるようにする。つまり、メモリ制御バス１２１０と書
き込み制御信号バス１２０６とを、また、出力バス８０
４とデータバス１２１２とを、導通状態とする。さら
に、出力バス１２１５とメモリデータバス１２１１と
を、また、メモリ制御バス１２０９とメモリ書き込み信
号バス１２０７とを、導通状態とする。

【０１４６】本実施例の動作を図１３を用いて説明す
る。

【０１４７】図１１において、本実施例の動作は、交流
化信号１０８、カラム制御信号バス１１５、コモン制御
信号バス１１７、第１制御信号１２２、第２制御信号１
２３、第３制御信号１２４、第４制御信号１２５、表示
データ７０５が、外部クロック１１０３に同期して出力
されること以外は、実施例２と同様である。従って、こ
こでは、表示コントローラ１１０１の内部動作について
のみ説明する。

【０１４８】クロック制御部１２０１，１２０３は、外
部から入力されてくる信号１０３，１０４，１０５，１
０６，１１０３に基づいて、各種信号８０２，１２０
２，１１２０４，２１４，１２１６を出力している。

【０１４９】また、メモリ制御部１２０５は、書き込み
制御信号１２０２と読み込み制御信号１２０４から、メ
モリ書き込み制御信号１２０６、メモリ読み込み制御信
号１２０７を生成し、セレクタ１２０８へ出力してい
る。また、バス制御信号２０６をセレクタ１２０８へ出
力している。

【０１５０】データラッチ回路８０３は、クロック制御
部１２０１から入力されてくるラッチクロック８０２に
同期して表示データ７０３を取り込み、これを並べ変え
た上で、各スイッチ群７０７〜７１０に対応した表示デ
ータ８０４として出力する。該並べ替えの詳細は、実施
例２と同様である。ある１つのスイッチ群に対応する３
画素分のデータが、スイッチ群ごとに順次、表示データ
８０４として出力されている。

【０１５１】メモリ制御部１２０５は、セレクタ１２０
８によって、１画面分の表示データ８０４を、メモリ１
２１３とメモリ１２１４とのいずれかに格納させる。ま
たこれと並行して、クロック制御部１２０３から出力さ
れてくる読み出しクロックに同期しつつ、メモリ１２１
３（あるいは１２１４）から１画面分の表示データを読
み出させる。該表示データの読み出しは、他の実施例と
同様、その時データの書き込み動作が行われていない方
のメモリから行われる。

【０１５２】データラッチ回路８１３は、メモリ１２１
３（あるいは１２１４）から読み出された表示データを
ラッチクロック２１４に同期してラッチする。そして、
カラム制御信号１１５（図１２では信号１２１６）に含
まれている転送クロックに同期して表示データを表示デ
ータ７０５として出力する。

【０１５３】図１３に示すとおり、メモリ制御部１２０
５は、読み出しを完了すると、メモリ制御信号１２０７
中のリードイネーブル信号を無効（本実施例では、”ロ
ー”）にする。このリードイネーブル信号を受けたクロ
ック制御部１２０３は、読み出しクロックの出力を休止
する。

【０１５４】１画面分の表示データの、メモリ１２１３
への格納およびメモリ１２１４からの読み出しが完了す
ると、図１３に示すとおり、メモリ制御部１２０５はバ
ス制御信号２０６の状態（ハイ／ロー）を変更する。

【０１５５】すると、これに対応してセレクタ１２０８
が作動し、表示データ８０４が格納されるメモリと、表
示データが読み出されるメモリとが、次回は入れ替わる
ことになる。また、クロック制御部１２０３は、バス制
御信号２０６の状態変更に対応して自らを初期化する。
そして、次画面の表示に備えて、再び、信号１２１６の
生成を始める。さらに、クロック制御部１２０３は、読
み出しクロックのメモリ制御部１２０５への出力を再開
する。該読み出しクロックを受けたメモリ制御部１２０
５は、該読み出しクロックに同期して、アドレス”０”
から順次表示データを読み出す。

【０１５６】以上の動作を繰り返すことにより、本実施
例の液晶表示装置は、非同期の２系統のクロックを持ち
ながらも、液晶パネル７０１への表示を可能ととしてい
る。

【０１５７】第４の実施例を説明する。

【０１５８】該第４の実施例は、コモン回路と液晶パネ
ルのＹ電極との間に、コモン回路の出力を選択するスイ
ッチ群を配置し、これを表示コントローラによって制御
する点が、実施例１とは異なっている。他の点について
は、基本的には実施例１と同様である。該実施例は、コ
モン回路の出力数が、液晶パネルのライン数より少ない
場合に適用されるものである。

【０１５９】本実施例の液晶表示装置を図１５を用いて
説明する。

【０１６０】液晶パネル１０１自体は、実施例１と同様
のものである。但し、本実施例では、２４０本備えるＹ
電極を２つのグループに分けて、その選択／非選択電圧
の印加を制御されている。以下、図１５における上半分
の領域に位置するＹ電極を第１コモンバス１６１０と、
一方、下半分の領域に位置するＹ電極を第２コモンバス
１６１１と呼ぶ。

【０１６１】スイッチ群１６０６〜１６０９は、液晶パ
ネルのＹ電極と、コモン回路１６０３の出力バス１６０
４と、電源回路１０９からの非選択電圧信号線１６０５
との接続関係を変更するためのものである。

【０１６２】電源回路１０９の生成する非選択電圧は、
走査電圧バス１１３の途中から枝分かれして出ている非
選択電圧信号線１６０５を通じても出力されている。該
非選択電圧信号線１６０５は、上述の第２スイッチ群１
６０７を通じて液晶パネル第１コモンバス１６１０と、
また、第４スイッチ群１６０９を通じて第２コモンバス
１６１１と接続可能に構成されている。

【０１６３】コモン回路１６０３は出力バス１６０４を
構成する出力端子ｙ０〜ｙ１１９のうち、いずれかに選
択電圧を、他には非選択電圧を、出力するものである。
いずれの出力端子から選択電圧を出力するかは、表示コ
ントローラ１６０１から入力されるコモン制御信号１６
０２によって指示されている。

【０１６４】本実施例のコモン回路１６０３の出力バス
１６０４は、第１スイッチ群１６０６を通じて第１コモ
ンバス１６１０と、第３スイッチ群１６０８を通じて第
２コモンバス１６１１と接続可能になっている。

【０１６５】表示コントローラ１６０１は、コモン回路
１６０３を制御するためのコモン制御信号１６０２を生
成し出力している。さらに、スイッチ群１６０６〜１６
０９を制御するための第１制御信号１６１２、第２制御
信号１６１３を出力する構成となっている。これらの制
御信号１６１２，１６１３は、図２のクロック制御部２
０１が生成している。表示コントローラ１６０１の内部
構成は、基本的には図２と同様である。当然、スイッチ
群１１８〜１２１を制御するための第１制御信号１２２
〜第４制御信号１２５も出力している。

【０１６６】表示コントローラ１６０１は、第１コモン
バス１６１０に属するＹ電極のうちのいずれかに選択電
圧を印加する場合には、第１スイッチ群１６０６および
第４スイッチ群１６０９をＯＮに、一方、第２スイッチ
群１６０７及び第３スイッチ群１６０８をＯＦＦにする
ようになっている。これにより、第１コモンバス１６１
０には、コモン回路１６０３からの出力が印加され、第
２コモンバス１６１１には非選択電圧信号１６０５が印
加される。逆に、第２コモンバス１６１１に属するＹ電
極のいずれかに選択電圧を印加する場合には、第１スイ
ッチ群１６０６及び第４スイッチ群１６０９をＯＦＦ
に、一方、第２スイッチ群１６０７および第３スイッチ
群１６０８をＯＮにする。これにより、第１コモンバス
１６１０には非選択電圧信号１６０５が印加され、第２
コモンバス１６１１にはコモン回路１６０３からの出力
が印加される。

【０１６７】

【０１６８】本実施例の動作を、図１５、図１６を用い
て説明する。

【０１６９】本実施例の動作は、コモン回路１６０３の
動作以外は基本的に上記第１の実施例と同じである。そ
のため、ここではコモン回路１６０３の動作のみを説明
する。

【０１７０】第１コモンバス１６１０に属するＹ電極の
うちのいずれかを選択すべき期間中、表示コントローラ
１６０１は、第１制御信号１６１２を”有効”（ハイ）
に、また、第２制御信号１６１３を”無効”（ロー）と
する。その結果、第１スイッチ群１６０６および第４ス
イッチ群１６０９はＯＮ（導通状態）に、一方、第２ス
イッチ群１６０７および第３スイッチ群１６０８はＯＦ
Ｆ（遮断状態）になる。この状態では、第１コモンバス
１６１０に属するＹ電極には、コモン回路１６０３の出
力する選択／非選択電圧１６０４が、一方、第２コモン
バス１６１１に属するＹ電極には、非選択電圧１６０５
が印加されることとなる。コモン回路１６０３は、この
間、選択電圧を出力する出力端子を、ライン信号に同期
して順次、ｙ０→ｙ１→ｙ２→・・・→ｙ１９９と変更
することで、第１コモンバス１６１０の範囲内で走査を
行っている。

【０１７１】第１コモンバス１６１０に属するＹ電極
（電極ｙ０〜ｙ１１９）に対する走査が終わった後（つ
まり、電極ｙ１９９を選択した後）、表示コントローラ
１６０１は、今度は、第２制御信号１６１３を”有効”
（ハイ）に、また、第１制御信号１６１２を”無効”
（ロー）とする。その結果、第１スイッチ群１６０６お
よび第４スイッチ群１６０９はＯＦＦ（遮断状態）に、
一方、第２スイッチ群１６０７および第３スイッチ群１
６０８はＯＮ（導通状態）になる。この状態では、第１
コモンバス１６１０に属するＹ電極には、非選択電圧１
６０５が、一方、第２コモンバス１６１１に属するＹ電
極には、コモン回路１６０３の出力する選択／非選択電
圧１６０４が印加されることとなる。その結果、コモン
回路１６０３の出力する選択電圧が印加されるＹ電極
は、ｙ１２０→ｙ１２１→ｙ１２２→・・・→ｙ２３９
と、順次、変更されてゆくことになる。

【０１７２】なお、表示コントローラ１６０１は、第１
制御信号１６１２および第２制御信号１６１３の有効
（ハイ）／無効（ロー）変更を、ＦＬＭ，ライン信号の
タイミングに基づいて行っている。図１６に示した例で
は、コモン回路１６０３は、コモン制御信号１６０２中
のＦＬＭ信号がハイとなっている期間中に、ライン信号
が有効になるのを契機として、出力端子ｙ０へ選択電圧
を出力するようになっている。コモン回路１６０３が、
次回、出力端子ｙ０へ選択電圧を出力するのは、ライン
信号１６０２中のクロックが１２０クロック分出力され
た後、つまり、電極ｙ１２０へ選択電圧を印加するとき
である。

【０１７３】本実施例では、コモン回路１６０３の出力
バスが液晶パネルのＹ電極数より少ない場合でも、液晶
パネルの電極ｙ０から電極ｙ２３９まで順次走査するこ
とができる。

【０１７４】以上説明した第１〜第４の実施例によれ
ば、液晶パネルの高精細化へ容易に対応できる。また、
液晶パネルの画素数やライン数を増加させる変更があっ
た場合でも、その増加分に合わせて、メモリの記憶容量
を増加させることで対応できる。

【０１７５】表示データの有効データ数が、液晶パネル
の表示数より多い場合に、表示画像のうちの予め定めら
れた領域部分のみを液晶パネルに表示させることも可能
である。これを実現するには、液晶パネルに表示させる
画像領域の範囲を示す座標値を記憶するレジスタを、表
示コントローラに設ける。そして、入力された表示デー
タの表示位置と、該レジスタに格納されている座標値と
を比較し、レジスタ内において指定されている画像領域
についての表示データのみをメモリに記憶すればよい。
このようにすればアスペクト比が液晶パネルと異なって
いる画像も表示できる。

【０１７６】上記実施例では、表示データのメモリへの
書き込み時に、並べ替えを行っていたが、逆に読み出し
時に並べ替えを行うようにしても良い。例えば、書き込
み時には、通常通り入力された順に表示データを並べて
格納する。そして、読み出し時には、ある一つのスイッ
チ群に対応する一連の表示データを読みだす際には、ア
ドレスを４ずつインクリメントしてゆけばよい。第１の
スイッチ群に対応するデータを読みだす際には、アドレ
ス０，４，８…を指定する。

【０１７７】本実施例では、表示コントローラを一つの
ＬＳＩにする事で、小型化できた。

【０１７８】

【発明の効果】本発明によれば、液晶駆動回路であるコ
モン回路、カラム回路の出力ピッチを小さくすることな
く、液晶パネルの高精細化に対応できる。

【０１７９】書き込みクロックと、読み出しクロックが
非同期のクロックの場合にも、１画面分のメモリを持つ
ことで対応可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例である液晶表示装置の構
成図である。

【図２】表示コントローラ１０２の内部構成を示すブロ
ック図である。

【図３】メモリ２０７，２０８へのデータ書き込み／読
み出しのタイミングチャートである。

【図４】スイッチ群１１８〜１２１を作動させる制御信
号１２２〜１２５のタイミングチャートである。

【図５】メモリ２０７，２０８内での表示データの配置
状態を示すマップである。

【図６】コモン回路１１２を制御する信号のタイミング
チャートである。

【図７】本発明の第２の実施例である液晶表示装置の全
体ブロック図である。

【図８】表示コントローラ７０２の内部構成を示すブロ
ック図である。

【図９】データラッチ回路８０３の内部構成を示すブロ
ック図である。

【図１０】メモリ２０７，２０８への表示データの格納
／読み出し動作のタイミングチャートである。

【図１１】本発明の第３の実施例である液晶表示装置の
全体ブロック図である。

【図１２】表示コントローラ１１０１の内部構成を示す
ブロック図である。

【図１３】メモリ１２１３，１２１４への表示データの
格納／読み出し動作のタイミングチャートである。

【図１４】メモリ１２１，１２１４中における表示デー
タの配置の様子を示すメモリマップである。

【図１５】本発明の第４の実施例である液晶表示装置の
全体ブロック図である。

【図１６】コモン回路１６０３の出力電圧と、ｙ電極へ
印加される電圧との関係を示すタイミングチャートであ
る。

【図１７】従来例の液晶表示装置の構成図である。

【図１８】従来例のタイミングチャートである。

【図１９】従来例のカラム回路ＨＤ６６３１０の構成図
である。

【符号の説明】

１０１…液晶パネル、１０２…表示コントローラ、１０
３…垂直同期信号、１０４…水平同期信号１０５…ブラ
ンク信号、１０６…ドットクロック、１０７…表示デー
タバス、１０８…交流化信号１０９…電源回路、１１０
…カラム回路、１１１…諧調電圧バス、１１２…コモン
回路、１１３…走査電圧バス、１１４…出力バス、１１
５…カラム制御信号バス、１１６…出力バス、１１７…
コモン制御バス１１８…第１スイッチ群、１１９…第２
スイッチ群、１２０…第３スイッチ群、１２１…第４ス
イッチ群、１２２…第１制御信号、１２３…第２制御信
号、１２４…第３制御信号、１２５…第４制御信号、１
２６…表示データバス、１２７…対向電圧線、２０１…
クロック制御部、２０２…メモリ系制御バス、２０３…
メモリ制御部、２０４…メモリ制御バス、２０５…メモ
リ制御バス、２０６…バス制御信号、２０７…メモリ、
２０８…メモリ、２０９…データバス、２１０…データ
バス、２１１…バスセレクタ、２１２…出力バス、２１
３…ラッチ回路、２１４…ラッチクロック、７０１…液
晶パネル、７０２…表示コントローラ、７０３…表示デ
ータバス、７０４…カラム回路、７０５…表示データバ
ス、７０６…出力バス、７０７…第１スイッチ群、７０
８…第２スイッチ群、７０９…第３スイッチ群、７１０
…第４スイッチ群、８０１…メモリ制御部、８０２…ラ
ッチクロックバス、８０３…データラッチ回路、８０４
…出力バス、８０５…メモリ制御信号バス、８０６…メ
モリ制御信号バス、８０７…メモリ、８０８…メモリ、
８０９…データバス、８１０…データバス、８１１…バ
スセレクタ、８１２…出力バス、８１３…データラッチ
回路、９０１〜９０４…ラッチ回路、９０５〜９０８…
出力バス、９１０〜９１３…ラッチ回路、９１４〜９１
７…出力バス、９１８…データセレクタ回路、１１０１
…表示コントローラ、１１０２…発振器、１１０３…外
部クロック、１２０１…クロック制御部（１）、１２０
２…書き込み制御信号バス、１２０３…クロック制御部
（２）、１２０４…読み込み制御信号バス、１２０５…
メモリ制御部、１２０６…メモリ書き込み信号バス、１
２０７…メモリ読み込み制御信号バス、１２０８…バス
セレクタ、１２０９…メモリ制御信号バス、１２１０…
メモリ制御信号バス、１２１１…メモリデータバス、１
２１２…メモリデータバス、１２１３…メモリ、１２１
４…メモリ、１２１５…データバス、１２１６…制御信
号バス、２１００…カラム回路、２１０１…信号線、２
１０３…ラッチ回路、２１０４…クロック、２１０５…
イネーブル信号、２１１０…ドライバ制御手段、２１１
１…クロック、２１２０…データ変換回路、２１２１…
分周回路、２１２２…遅延回路、２１３０…カラム回路
群、２１３１…走査駆動回路、２１３２…液晶パネル、
２４０１…表示データ、２４０２…同期信号、２３０１
…ラッチアドレスカウンタ、２３０２…ラッチ回路、２
３０３…ラッチ回路、２３０４…レベルシフタ回路、２
３０５…液晶駆動回路、２３０６…液晶駆動電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (72)発明者 池田 牧子 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (72)発明者 池上 泰生 神奈川県横浜市戸塚区吉田町292番地 株式会社日立画像情報システム内 (72)発明者 田中 武 茨城県日立市大みか町七丁目１番１号 株式会社日立製作所 日立研究所内 (72)発明者 二見 利男 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番１号 株式会社日立製作所 半導体事業部内 (56)参考文献 特開 平４−52684（ＪＰ，Ａ) 特開 平４−3023（ＪＰ，Ａ) 特開 昭61−223791（ＪＰ，Ａ) 特開 昭64−84297（ＪＰ，Ａ) 特開 平６−348237（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/133 505 G09G 3/36

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 入力される表示データの表示を行う液晶
   表示装置であって、 複数のＸ電極と複数のＹ電極とを有するアクティブマト
   リックス型の液晶パネルと、 階調電圧、および、選択／非選択電圧を生成して出力す
   る電源回路と、 複数の出力端子を有し、該複数の出力端子から前記表示
   データに対応して階調電圧を出力して、前記複数のＸ電
   極を駆動するカラム回路と、 前記電源回路から出力される選択／非選択電圧により前
   記複数のＹ電極を駆動するコモン回路と、前記コモン回路と前記Ｙ電極との間に配置され、前記Ｙ
   電極を第１および第２の２つのグループに分け、第１の
   グループに属するＹ電極に、前記コモン回路の前記出力
   端子を予め定められた対応関係で接続する第１のスイッ
   チ群、および、第２のグループに属するＹ電極に、前記
   コモン回路の前記出力端子を予め定められた対応関係で
   接続する第３のスイッチ群、ならびに、前記第１のグル
   ープに属するＹ電極に、前記電源回路から出力される非
   選択電圧を供給する非選択電圧信号線を接続する第２の
   スイッチ群、および、前記第２のグループに属するＹ電
   極に、前記電源回路から出力される非選択電圧を供給す
   る非選択電圧信号線を接続する第４のスイッチ群と、 ２以上のグループに分類された前記複数のＸ電極のう
   ち、選択された前記いずれかのグループに属する１以上
   のＸ電極を、前記カラム回路の前記階調電圧を前記表示
   データに対応して出力する出力端子に接続するＸ電極ス
   イッチ回路と、 表示データをカラム回路に出力すると共に、制御信号を
   出力して、カラム回路、コモン回路および前記第１から
   第４のスイッチ群を制御する表示コントローラと、有
   し、前記コモン回路は、複数の出力端子を有し、選択された
   前記出力端子からは前記選択電圧を、他の出力端子から
   は前記非選択電圧を、それぞれ前記第１および第３のス
   イッチ群を介して前記Ｙ電極に出力するものであり、 前記表示コントローラは、外部から入力される前記表示
   データを、それぞれ表示されるべき位置に対応するＸ電
   極が含まれる前記グループ毎に分けて、表示すべきグル
   ープの表示データを前記カラム回路へ出力し、前記Ｘ電
   極スイッチ回路の複数のスイッチをオンオフ制御するス
   イッチ制御信号を前記Ｘ電極スイッチ回路に出力し、か
   つ、前記選択電圧を出力する出力端子の選択と、前記第
   １から第４のスイッチ群のオンオフ制御とを行い、前記
   第１から第４のスイッチ群のオンオフ制御は、前記第１
   のスイッチ群および第４のスイッチ群をオンする時、前
   記第３のスイッチ群および第２のスイッチ群をオフと
   し、一方、前記第３のスイッチ群および第２のスイッチ
   群をオンする時、前記第１のスイッチ群および第４のス
   イッチ群をオフとすることにより行われること、を特徴
   とする液晶表示装置。
2. 【請求項２】 請求項１記載の液晶表示装置であって、 前記表示コントローラは、 少なくとも１ライン分のデータを記憶可能な第１のメモ
   リと、 少なくとも１ライン分のデータを記憶可能な第２のメモ
   リと、 外部から入力され表示データを取り入れ、前記第１のメ
   モリおよび第２のメモリのうち書き込み対象として選択
   されたメモリに格納する書き込み手段と、 前記第１のメモリと前記第２のメモリのうち、前記書き
   込み手段による書き込み動作の対象となっていないメモ
   リから、当該メモリに格納されている表示データを、対
   応するＸ電極の属する前記グループに含まれる表示デー
   タの集まり毎に、出力する読み出し手段と、 前記カラム回路が、任意のグループに属するＸ電極に階
   調電圧を出力し終わった後、次のグループのＸ電極に対
   応する階調電圧の出力を開始する前に、前記Ｘ電極スイ
   ッチ回路による前記グループの選択を、該次のグループ
   のＸ電極と前記カラム回路の出力端子とが接続されるよ
   うに変更させる選択指示手段と、 前記書き込み手段による前記表示データの書き込み動作
   の対象とされるメモリを、前記水平同期信号が有効にな
   るのを契機として、前記第１のメモリと前記第２のメモ
   リとの間で切り替えさせる制御手段とを有することを特
   徴とする液晶表示装置。
3. 【請求項３】 請求項２記載の液晶表示装置において、 前記表示コントローラは、外部からパラレルで入力され
   た前記表示データを予め定められた画素数分受け付け
   て、前記受け付けた表示データを、当該表示データが対
   応するＸ電極の属するグループに基づいて分類して、分
   類毎に出力する変換手段をさらに有し、 前記書き込み手段は、前記変換手段が出力する前記表示
   データを、前記第１のメモリおよび第２のメモリのうち
   書き込み対象として選択されたメモリに書き込むことを
   特徴とする液晶表示装置。
4. 【請求項４】 請求項２記載の液晶表示装置において、 前記書き込み手段は、書き込みクロックに同期して書き
   込み動作を実行し、 前記読み出し手段は、前記書き込みクロックとは非同期
   の読み出しクロックに同期して、読み出し動作を実行
   し、 前記制御手段は、前記第１のメモリと前記第２のメモリ
   の切り替えを、１画面分の表示データを書き込んだこと
   を確認することで行うことを特徴とする液晶表示装置。
5. 【請求項５】 請求項２〜４のいずれか一項に記載の液
   晶表示装置において、前記第１のメモリおよび前記第２
   のメモリは、当該メモリの記憶容量を変更可能に構成さ
   れていることを特徴とする液晶表示装置。