JP3480682B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3480682B2
JP3480682B2 JP24746998A JP24746998A JP3480682B2 JP 3480682 B2 JP3480682 B2 JP 3480682B2 JP 24746998 A JP24746998 A JP 24746998A JP 24746998 A JP24746998 A JP 24746998A JP 3480682 B2 JP3480682 B2 JP 3480682B2
Authority
JP
Japan
Prior art keywords
reference signal
terminal
signal line
pixel
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24746998A
Other languages
Japanese (ja)
Other versions
JP2000075318A (en
Inventor
晃継 波多野
尚人 井上
智彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24746998A priority Critical patent/JP3480682B2/en
Publication of JP2000075318A publication Critical patent/JP2000075318A/en
Application granted granted Critical
Publication of JP3480682B2 publication Critical patent/JP3480682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置に関
し、より詳しくは、携帯情報端末、ノートブック型パー
ソナルコンピュータおよびディジタルカメラ等のフラッ
トパネルディスプレイの応用分野に用いて好適な、アク
ティブマトリクス駆動型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an active matrix drive type device suitable for application to flat panel displays such as personal digital assistants, notebook type personal computers and digital cameras. The present invention relates to a liquid crystal display device.

【0002】[0002]

【従来の技術】今日、液晶表示装置は、薄型、軽量、低
消費電力の特長を生かして、ワードプロセッサやノート
ブック型パーソナルコンピュータ、携帯情報端末等の各
種商品に広く応用されている。特に、薄膜トランジスタ
(以下、TFTと称す)などの能動素子をスイッチング
素子として用い、画素をマトリクス状に配置したアクテ
ィブマトリクス型の液晶表示装置が、高い表示品位が求
められる商品に使われている。
2. Description of the Related Art Today, liquid crystal display devices are widely applied to various products such as word processors, notebook type personal computers, portable information terminals and the like by taking advantage of their thinness, light weight and low power consumption. In particular, an active matrix type liquid crystal display device in which active elements such as thin film transistors (hereinafter referred to as TFTs) are used as switching elements and pixels are arranged in a matrix is used for products requiring high display quality.

【0003】従来の透過型のアクティブマトリクス型液
晶表示装置は、透光性基板上にアクティブマトリクス素
子を形成したアクティブマトリクス基板と、赤色、緑
色、青色等のカラーフィルター層を形成した対向基板
と、上記アクティブマトリクス基板と上記対向基板との
間に挟持された液晶層とを備えた構成となっている。
A conventional transmissive active matrix liquid crystal display device includes an active matrix substrate in which an active matrix element is formed on a translucent substrate, and an opposite substrate in which color filter layers of red, green, blue, etc. are formed. The liquid crystal layer is sandwiched between the active matrix substrate and the counter substrate.

【0004】図5に示すように、上記アクティブマトリ
クス基板上には、液晶層に電圧を印加するための画素電
極51と、該画素電極51を駆動するためのスイッチン
グ手段であるTFT52とがマトリクス状に形成されて
おり、上記TFT52は該画素電極51に接続されてい
る。
As shown in FIG. 5, a pixel electrode 51 for applying a voltage to the liquid crystal layer and a TFT 52 which is a switching means for driving the pixel electrode 51 are arranged in a matrix on the active matrix substrate. And the TFT 52 is connected to the pixel electrode 51.

【0005】同一行に位置する各TFT52の各ゲート
電極は、同一の走査線53にそれぞれ接続されている。
同一列に位置する各TFT52の各ソース電極は、同一
の信号線54にそれぞれ接続されている。各TFT52
におけるドレイン電極は各画素電極51にそれぞれ接続
されている。
The gate electrodes of the TFTs 52 located in the same row are connected to the same scanning line 53, respectively.
The source electrodes of the TFTs 52 located in the same column are connected to the same signal line 54, respectively. Each TFT 52
The drain electrode in is connected to each pixel electrode 51.

【0006】すなわち、各行毎に設けられている走査線
53と各列毎に設けられている信号線54とは、画素電
極51の周囲を通り、互いに直交するように配置されて
いる。
That is, the scanning line 53 provided in each row and the signal line 54 provided in each column are arranged so as to pass around the pixel electrode 51 and be orthogonal to each other.

【0007】上記の構成においては、走査線53を介し
てゲート信号を制御することによりTFT52のON/
OFF制御が行われ、該TFT52のON時にデータ信
号(表示信号)が信号線54に入力されると、該TFT
52を介して該データ信号が画素電極51に入力され
る。また、上記TFT52のドレイン電極には、画素電
極51と共に付加容量55が接続されている。該付加容
量55および対向基板側の対向電極はそれぞれ共通配線
56に接続されている。該付加容量55は液晶層と並列
になるように接続されて、液晶層に印加される電圧を保
持する役割を果たしている。
In the above structure, the gate signal is controlled via the scanning line 53 to turn on / off the TFT 52.
When the TFT 52 is turned off and a data signal (display signal) is input to the signal line 54 when the TFT 52 is turned on, the TFT 52 is turned off.
The data signal is input to the pixel electrode 51 via 52. Further, the drain electrode of the TFT 52 is connected to the pixel electrode 51 and the additional capacitor 55. The additional capacitor 55 and the counter electrode on the counter substrate side are connected to a common wiring 56, respectively. The additional capacitor 55 is connected in parallel with the liquid crystal layer and plays a role of holding the voltage applied to the liquid crystal layer.

【0008】次に、上記TFT52の具体的な構造を図
6に示す。透明な絶縁性基板61上にゲート電極62が
形成され、該ゲート電極62を覆うようにゲート絶縁膜
63が形成されている。半導体薄膜64は上記ゲート絶
縁膜63を介して上記ゲート電極62の上に形成されて
いる。上記半導体薄膜64の中央上部にチャネル保護膜
65が形成されている。該チャネル保護膜65と上記半
導体薄膜64のソース部側(図中左側)に微結晶n+シ
リコン層からなるソース電極66aが、ドレイン部側
(図中右側)にも同じく微結晶n+シリコン層からなる
ドレイン電極66bが形成されている。ソース配線とな
る金属層67aは上記ソース電極66aに接続されてお
り、ドレイン配線となる金属層67bは上記ドレイン電
極66bに接続されている。
Next, a specific structure of the TFT 52 is shown in FIG. A gate electrode 62 is formed on a transparent insulating substrate 61, and a gate insulating film 63 is formed so as to cover the gate electrode 62. The semiconductor thin film 64 is formed on the gate electrode 62 via the gate insulating film 63. A channel protective film 65 is formed on the upper center of the semiconductor thin film 64. A source electrode 66a made of a microcrystalline n + silicon layer is formed on the source side (left side in the figure) of the channel protective film 65 and the semiconductor thin film 64, and a microcrystalline n + silicon layer is also formed on the drain side (right side in the figure). The drain electrode 66b is formed. The metal layer 67a serving as the source wiring is connected to the source electrode 66a, and the metal layer 67b serving as the drain wiring is connected to the drain electrode 66b.

【0009】上記TFT52の表面は層間絶縁膜68に
よって覆われており、さらに、該層間絶縁膜68の上に
画素電極51となる透明導電膜が形成されている。該画
素電極51は、コンタクトホール69を介して、上記T
FT52のドレイン配線となる金属層67bと接続され
ている。また、図示しないが、画素電極51上には、液
晶を配向させるための配向膜が表示領域全域にほぼ一様
に形成されている。
The surface of the TFT 52 is covered with an interlayer insulating film 68, and a transparent conductive film to be the pixel electrode 51 is formed on the interlayer insulating film 68. The pixel electrode 51 is connected to the above-mentioned T via the contact hole 69.
It is connected to the metal layer 67b that will be the drain wiring of the FT 52. Although not shown, an alignment film for aligning the liquid crystal is formed on the pixel electrode 51 almost uniformly over the entire display area.

【0010】上記層間絶縁膜68としては、CVD(C
hemical Vapor Deposition)
法などで形成した窒化シリコン(SiN)などの無機薄
膜が用いられ、半導体薄膜64としては、CVD法など
で形成した水素化アモルファスシリコン(a−Si:
H)が用いられている。
As the interlayer insulating film 68, a CVD (C
(hemal vapor Deposition)
An inorganic thin film such as silicon nitride (SiN) formed by a CVD method or the like is used, and as the semiconductor thin film 64, hydrogenated amorphous silicon (a-Si: formed by a CVD method or the like:
H) is used.

【0011】また上記と異なる他の従来の液晶表示装置
の構造として、信号線を対向基板側に形成した液晶表示
装置が提案されている(特開平7−20495号公報
等)。この構造においては、共通の基板上で走査線と信
号線とが交差することなく、別の基板上にそれぞれ形成
されているので、ライン欠陥の発生率が低下し歩留まり
を向上させることができる。
As another structure of a conventional liquid crystal display device different from the above, a liquid crystal display device in which a signal line is formed on the counter substrate side has been proposed (Japanese Patent Laid-Open No. 7-20495, etc.). In this structure, the scanning lines and the signal lines do not intersect each other on the common substrate and are formed on different substrates, so that the occurrence rate of line defects can be reduced and the yield can be improved.

【0012】以下に、信号線を対向基板側に形成した液
晶表示装置の構造を図7に基づいて説明する。
The structure of the liquid crystal display device in which the signal line is formed on the counter substrate side will be described below with reference to FIG.

【0013】上記液晶表示装置においては、画素基板と
なる基板70上に、アモルファスシリコン半導体などの
3端子スイッチング素子71と画素電極74とがマトリ
クス状に形成されており、走査線72と基準信号線73
とが互いに平行に複数配設されている。同一行に配置さ
れている各3端子スイッチング素子71の各第1端子は
同一の走査線72に接続され、同一行に配置されている
各3端子スイッチング素子71の各第2端子は同一基準
信号線73に接続されている。また、各3端子スイッチ
ング素子71の第3端子は各画素電極74に接続されて
いる。
In the above liquid crystal display device, a three-terminal switching element 71 such as an amorphous silicon semiconductor and a pixel electrode 74 are formed in a matrix on a substrate 70 which is a pixel substrate, and a scanning line 72 and a reference signal line are provided. 73
And are arranged in parallel with each other. Each first terminal of each three-terminal switching element 71 arranged in the same row is connected to the same scanning line 72, and each second terminal of each three-terminal switching element 71 arranged in the same row has the same reference signal. It is connected to the line 73. The third terminal of each three-terminal switching element 71 is connected to each pixel electrode 74.

【0014】基板70に対向する対向基板75上には、
上記走査線72および上記基準信号線73に直交する方
向に、信号線76が複数配置されている。また、該信号
線76は、画素電極74に対向する部分に配設され、対
向電極を兼ねている。
On the counter substrate 75 facing the substrate 70,
A plurality of signal lines 76 are arranged in a direction orthogonal to the scanning lines 72 and the reference signal lines 73. Further, the signal line 76 is arranged in a portion facing the pixel electrode 74 and also serves as a counter electrode.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、図5お
よび図6に示された上記従来の液晶表示装置の構成で
は、走査線53と信号線54とが透明な絶縁性基板61
上で、マトリクス状に配列された画素電極51の周囲を
通り、互いに直交するように配置されており、上記走査
線53と上記信号線54とが交差する多数の交差部で
は、上記走査線53上にその段差形状を反映して、信号
線54が積層されている。したがって、このような交差
部では、層間絶縁膜68にクラックが入りやすく、上層
の信号線54が製造中に断線しやすいため、信頼性低下
や歩留まり低下の要因となっている。また、層間絶縁膜
68にピンホールがあると、上層の信号線54と下層の
走査線53が短絡して歩留まりを低下させるという問題
もある。
However, in the configuration of the conventional liquid crystal display device shown in FIGS. 5 and 6, the insulating substrate 61 in which the scanning lines 53 and the signal lines 54 are transparent is used.
The scanning lines 53 are arranged so as to pass through the pixel electrodes 51 arranged in a matrix and are orthogonal to each other, and the scanning lines 53 are formed at a number of intersections where the scanning lines 53 and the signal lines 54 intersect. The signal line 54 is laminated on the top of the stepped mirror so as to reflect the stepped shape. Therefore, at such intersections, the interlayer insulating film 68 is likely to be cracked, and the upper-layer signal line 54 is likely to be disconnected during manufacturing, which causes a decrease in reliability and a decrease in yield. Further, if there is a pinhole in the interlayer insulating film 68, there is also a problem that the signal line 54 in the upper layer and the scanning line 53 in the lower layer are short-circuited to reduce the yield.

【0016】上記の問題を解決するために、信号線を対
向基板側に形成した液晶表示装置が特開平7−2049
5号公報等に提案されている。信号線を対向基板側に形
成した液晶表示装置の構成においては、同一基板上で走
査線と信号線とが交差することなく、別の基板上に各々
形成されているので、ライン欠陥の発生率が低下し、歩
留まりが向上する。
In order to solve the above problems, a liquid crystal display device in which a signal line is formed on the counter substrate side is disclosed in Japanese Patent Laid-Open No. 7-2049.
It is proposed in Japanese Patent Publication No. 5 and the like. In the configuration of the liquid crystal display device in which the signal line is formed on the opposite substrate side, the scanning line and the signal line are formed on different substrates without crossing each other on the same substrate. Is reduced and the yield is improved.

【0017】しかしながら、特開平7−20495号公
報では、走査線と基準信号線とが隣接して配置されてい
る。通常、走査線および基準信号線の幅は数10μm以
下と細く、長さは数m以上である。このような走査線お
よび基準信号線が数百本以上、かつ10数μmの間隔で
互いに隣接して形成されているので、画素基板製造工程
中のエッチング不良で線間リークが発生しやすくなるた
め、ライン欠陥による表示不良や歩留まり低下が生じ
る。特に大型の液晶表示装置では、走査線と基準信号線
とが長くなるため、更に線間リークが発生し易くなり歩
留まりが低下することになる。
However, in JP-A-7-20495, the scanning line and the reference signal line are arranged adjacent to each other. Usually, the width of the scanning line and the reference signal line is as thin as several tens of μm or less and the length thereof is several m or more. Since hundreds or more of such scanning lines and reference signal lines are formed adjacent to each other at intervals of ten and several μm, line leakage easily occurs due to etching failure during the pixel substrate manufacturing process. However, display defects due to line defects and a decrease in yield occur. Particularly in a large-sized liquid crystal display device, since the scanning line and the reference signal line are long, line-to-line leak is more likely to occur and the yield is reduced.

【0018】本発明は上記の問題点に鑑みてなされたも
ので、線間リークを低減して歩留まりを向上させ、コス
トダウンを図ると共に、信頼性が高く表示品位の良好な
液晶表示装置を提供することを課題とする。
The present invention has been made in view of the above problems, and provides a liquid crystal display device having a high reliability and a high display quality while reducing the leak between lines to improve the yield and reduce the cost. The task is to do.

【0019】[0019]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1記載の液晶表示装置は、マトリクス状に
配設された3端子スイッチング素子と該3端子スイッチ
ング素子の第1端子に接続された走査線と該3端子スイ
ッチング素子の第2端子に接続されるとともに上記走査
線と並列的に配設された基準信号線と該3端子スイッチ
ング素子の第3端子に接続された画素電極とを有する画
素基板と、上記画素電極の各々に対向する対向電極と上
記走査線と交差するように該対向電極に接続されて配設
された信号線とを有し、上記画素基板に対向して配置さ
れている対向基板と、上記画素基板と上記対向基板との
間に挟持される液晶層とを備えた液晶表示装置におい
て、1つの画素電極が少なくとも2つの分割画素電極か
ら構成され、上記走査線と上記基準信号線とが上記分割
画素電極を各行毎に挟んで交互に配置され、各分割画素
電極は、この各分割画素電極に対応する異なる3端子ス
イッチング素子の第3端子に接続され、上記異なる3端
子スイッチング素子の各第1端子は、上記分割画素電極
の間を通る走査線に接続され、上記異なる3端子スイッ
チング素子の各第2端子は、上記分割画素電極の間を通
る走査線に隣り合う異なる基準信号線に接続され、上記
走査線と基準信号線とが絶縁膜である絶縁層を挟んで配
置されていることを特徴としている。
In order to solve the above-mentioned problems, a liquid crystal display device according to claim 1 has a three-terminal switching element arranged in a matrix and a first terminal of the three-terminal switching element. It connected the pixel electrode connected to the third terminal of the second is connected to the terminal in parallel disposed between Rutotomoni the scanning line reference signal line and the three-terminal switching element of the scan line and the three-terminal switching element A pixel substrate having a pixel electrode, a counter electrode facing each of the pixel electrodes, and a signal line connected to the counter electrode so as to intersect with the scanning line and facing the pixel substrate. a counter substrate disposed Te, the liquid crystal display device and a liquid crystal layer sandwiched between the pixel substrate and the opposed substrate, one pixel electrode is composed of at least two split pixel electrodes, the above査線a and the reference signal lines are arranged alternately across each row of the divided pixel electrodes, each of the divided pixel
The electrodes are different 3-terminal switches corresponding to each divided pixel electrode.
It is connected to the third terminal of the
Each of the first terminals of the child switching elements has the above-mentioned divided pixel electrode.
Connected to the scan line that runs between
Each second terminal of the pendant element is connected between the divided pixel electrodes.
Connected to different reference signal lines adjacent to the scanning line
The scanning line and the reference signal line are arranged with an insulating layer, which is an insulating film, interposed between them.
It is characterized by being placed .

【0020】上記の構成によれば、画素基板側に形成さ
れる走査線と基準信号線とは並列的に形成されており、
さらに対向基板側に上記走査線と交差するように信号線
が形成されているので、各配線同士が同一基板上で交差
することはない。これにより、各配線同士が同一基板上
で交差する交差部で生じやすい、断線や短絡等のライン
欠陥発生率が低下するので、画素基板製造時の歩留りが
向上してコストが低減すると共に、液晶表示装置の信頼
性も向上する。
According to the above arrangement, the scanning line and the reference signal line formed on the pixel substrate side are formed in parallel,
Further, since the signal line is formed on the opposite substrate side so as to intersect with the scanning line, each wiring does not intersect on the same substrate. As a result, the line defect occurrence rate such as disconnection or short circuit, which is likely to occur at the intersection where each wiring intersects on the same substrate, is reduced, and the yield at the time of manufacturing the pixel substrate is improved to reduce the cost and the liquid crystal. The reliability of the display device is also improved.

【0021】さらに、上記の構成によれば、画素電極が
分割画素電極に分割され、走査線と基準信号線とが各行
ごとに該分割画素電極を挟んで、交互に配設されること
により、上記走査線および上記基準信号線のいずれもが
互いに隣接することはない。これにより、画素基板製造
工程中のエッチング不良等により生じる線間リークが発
生し難くなるので、画素基板製造時の歩留りが向上して
製造コストが低減すると共に、液晶表示装置の信頼性も
向上する。
Further, according to the above configuration, the pixel electrode is divided into the divided pixel electrodes, and the scanning line and the reference signal line are alternately arranged with the divided pixel electrode sandwiched in each row. Neither the scanning line nor the reference signal line is adjacent to each other. As a result, line leakage that occurs due to etching defects during the pixel substrate manufacturing process is less likely to occur, so that the yield at the time of manufacturing the pixel substrate is improved, the manufacturing cost is reduced, and the reliability of the liquid crystal display device is also improved. .

【0022】さらに、上記の構成によれば、画素電極が
少なくとも2つの分割画素電極に分割されることによ
り、1画素は少なくとも2つの分割画素で表示される。
これにより、1つの分割画素電極に欠陥が発生したとし
ても、画素欠け状態になることがないので、表示品位の
低下を抑制することが可能となる。
Further, according to the above arrangement, the pixel electrode is divided into at least two divided pixel electrodes, so that one pixel is displayed by at least two divided pixels.
As a result, even if a defect occurs in one of the divided pixel electrodes, the pixel lacking state does not occur, and it is possible to suppress the deterioration of display quality.

【0023】さらに、請求項1の構成において、上記走
査線が主走査線と走査端子とからなり、上記基準信号線
が主基準信号線と基準信号端子とからなり、上記走査端
子と上記基準信号端子とが絶縁膜を挟んで異なる平面上
に配置されていてもよい
Further, in the structure of claim 1, the scanning line includes a main scanning line and a scanning terminal, the reference signal line includes a main reference signal line and a reference signal terminal, and the scanning terminal and the reference signal. The terminals and the terminals may be arranged on different planes with the insulating film interposed therebetween.

【0024】上記の構成によれば、3端子スイッチング
素子近傍で、走査端子と基準信号端子とが絶縁膜を介し
て異なる平面上に配置されることにより、画素電極製造
工程中のエッチング不良等により生じる線間リークがさ
らに発生し難くなるので、画素基板製造時の歩留りが向
上して製造コストが低減すると共に、液晶表示装置の信
頼性も向上する。
According to the above structure, the scanning terminal and the reference signal terminal are arranged on different planes in the vicinity of the three-terminal switching element with the insulating film interposed therebetween. Since the line leakage that occurs is further unlikely to occur, the yield at the time of manufacturing the pixel substrate is improved, the manufacturing cost is reduced, and the reliability of the liquid crystal display device is also improved.

【0025】請求項記載の液晶表示装置は、請求項1
の構成において、上記3端子スイッチング素子が非晶質
シリコン半導体で形成されていることを特徴としてい
る。
A liquid crystal display device according to a second aspect is the first aspect.
In the above configuration, the 3-terminal switching element is formed of an amorphous silicon semiconductor.

【0026】上記の構成によれば、大面積化が比較的容
易な非晶質シリコンを用いることにより、大面積で均質
な特性の3端子スイッチング素子を形成することができ
るので、さらに表示品位を向上させることができる。
According to the above construction, by using the amorphous silicon which is relatively easy to increase in area, it is possible to form a three-terminal switching element having a large area and uniform characteristics, thus further improving the display quality. Can be improved.

【0027】[0027]

【発明の実施の形態】〔実施の形態1〕本発明の実施の
一形態について図1ないし図3に基づいて説明すれば、
以下のとおりである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [Embodiment 1] An embodiment of the present invention will be described with reference to FIGS. 1 to 3.
It is as follows.

【0028】本実施の形態に係る液晶表示装置における
画素基板側の構造の概略図を図1に示し、図1のA−A
線に沿う平面で切断した断面図を図2に示す。
FIG. 1 shows a schematic view of the structure on the pixel substrate side in the liquid crystal display device according to the present embodiment.
FIG. 2 shows a sectional view taken along a plane along the line.

【0029】図1に示すように、画素基板10上には、
画素電極11と該画素電極11を駆動するための3端子
スイッチング素子12とがマトリクス状に形成されてい
る。上記画素電極11は、4つのほぼ同形である矩形の
分割画素電極11a、11b、11c、11dから構成
されており、4つの該分割画素電極11a、11b、1
1c、11dは上下および左右共に対象となるように配
置されている。
As shown in FIG. 1, on the pixel substrate 10,
Pixel electrodes 11 and three-terminal switching elements 12 for driving the pixel electrodes 11 are formed in a matrix. The pixel electrode 11 is composed of four rectangular divided pixel electrodes 11a, 11b, 11c and 11d which are substantially the same shape, and the four divided pixel electrodes 11a, 11b and 1 are formed.
1c and 11d are arranged so as to be symmetrical with respect to the top, bottom, left and right.

【0030】上記スイッチング素子12は、上記分割画
素電極11a、11b、11c、11dに対応するよう
に、4つの分割スイッチング素子12a、12b、12
c、12dから構成されている。4つの該分割スイッチ
ング素子12a、12b、12c、12dの各第3端子
は、対応する上記分割画素電極11a、11b、11
c、11dにそれぞれ接続されている。
The switching element 12 has four divided switching elements 12a, 12b, 12 corresponding to the divided pixel electrodes 11a, 11b, 11c, 11d.
It is composed of c and 12d. Each third terminal of the four divided switching elements 12a, 12b, 12c, 12d has a corresponding divided pixel electrode 11a, 11b, 11
c and 11d, respectively.

【0031】すなわち、本実施の形態に係る液晶表示装
置においては、1画素の表示に、4つの分割画素電極1
1a、11b、11c、11dと4つの分割スイッチン
グ素子12a、12b、12c、12dとが用いられる
構成となっている。
That is, in the liquid crystal display device according to this embodiment, four divided pixel electrodes 1 are used for displaying one pixel.
1a, 11b, 11c, 11d and four split switching elements 12a, 12b, 12c, 12d are used.

【0032】走査線13は主走査線14と、1画素につ
き、上記分割スイッチング素子12a、12b、12
c、12dに対応するように形成された4つの走査端子
15a、15b、15c、15dとから構成されてい
る。各該走査端子15a、15b、15c、15dは、
対応する各上記分割スイッチング素子12a、12b、
12c、12dの各第1端子にそれぞれ接続されてい
る。
The scanning line 13 is a main scanning line 14 and the divided switching elements 12a, 12b, 12 for each pixel.
It is composed of four scanning terminals 15a, 15b, 15c and 15d formed so as to correspond to c and 12d. Each of the scanning terminals 15a, 15b, 15c, 15d is
The corresponding divided switching elements 12a, 12b,
12c and 12d are respectively connected to the respective first terminals.

【0033】第1基準信号線16は第1主基準信号線1
7と第1基準信号端子18a、18bとから構成されて
いる。各該第1基準信号端子18a、18bは、同列
で、かつ互いに隣接する行に配置されている異なる2つ
のスイッチング素子12(他方のスイッチング素子は図
示せず)の第2端子にそれぞれ接続されている。すなわ
ち、第1基準信号端子18aは、画素電極11を構成し
ている、行方向に隣合う2つの分割画素電極11a、1
1bの間を通り、該分割画素電極11a、11bに接続
されている2つの分割スイッチング素子12a、12b
の第2端子に接続されている。
The first reference signal line 16 is the first main reference signal line 1
7 and first reference signal terminals 18a and 18b. Each of the first reference signal terminals 18a and 18b is connected to a second terminal of two different switching elements 12 (the other switching element is not shown) arranged in the same column and in a row adjacent to each other. There is. That is, the first reference signal terminal 18a is composed of the two divided pixel electrodes 11a, 1a which are adjacent to each other in the row direction and which constitute the pixel electrode 11.
Two divided switching elements 12a and 12b which pass between 1b and are connected to the divided pixel electrodes 11a and 11b.
Is connected to the second terminal of the.

【0034】第1基準信号線16と同様に、第2基準信
号線19も第2主基準信号線20と第2基準信号端子2
1a、21bとから構成されている。各該第2基準信号
端子21a、21bも各上記第1基準信号端子18a、
18bと同様に、同列で、かつ互いに隣接する行に配置
されている異なる2つのスイッチング素子12(他方の
スイッチング素子は図示せず)の第2端子にそれぞれ接
続されている。すなわち、第2基準信号端子21bは、
画素電極11を構成している、行方向に隣合う2つの分
割画素電極11c、11dの間を通り、該分割画素電極
11c、11dに接続されている2つの分割スイッチン
グ素子12c、12dの第2端子に接続されている。
Like the first reference signal line 16, the second reference signal line 19 is also connected to the second main reference signal line 20 and the second reference signal terminal 2.
It is composed of 1a and 21b. The second reference signal terminals 21a and 21b are also connected to the first reference signal terminals 18a and 18a, respectively.
Similar to 18b, they are respectively connected to the second terminals of two different switching elements 12 (the other switching element is not shown) arranged in the same column and in a row adjacent to each other. That is, the second reference signal terminal 21b is
The second of the two divided switching elements 12c and 12d, which constitute the pixel electrode 11 and pass between the two divided pixel electrodes 11c and 11d adjacent in the row direction and are connected to the divided pixel electrodes 11c and 11d, It is connected to the terminal.

【0035】このように、本実施の形態に係る液晶表示
装置においては、第1基準信号端子18aが2つの分割
スイッチング素子12a、12bに、第2基準信号端子
21bが2つに分割スイッチング素子12c、12dに
各々接続される構成となっている。
As described above, in the liquid crystal display device according to the present embodiment, the first reference signal terminal 18a is divided into two split switching elements 12a and 12b, and the second reference signal terminal 21b is divided into two. , 12d, respectively.

【0036】また、主走査線14、第1主基準信号線1
7および第2主基準信号線20は互いに交わることなく
ほぼ平行になるように、すなわち並列的に配設されてい
る。上記第1主基準信号線17と上記第2主基準信号線
20とは画素電極11を上下に挟んで、行方向に延びる
ように配されている。上記主走査線14は、該画素電極
11を上下に2分するように、すなわち分割画素電極1
1a、11bと分割画素電極11c、11dとの間を通
り行方向に延びるように配設されている。
The main scanning line 14 and the first main reference signal line 1
7 and the second main reference signal line 20 are arranged substantially parallel to each other without crossing each other, that is, arranged in parallel. The first main reference signal line 17 and the second main reference signal line 20 are arranged so as to extend in the row direction with the pixel electrode 11 interposed therebetween. The main scanning line 14 divides the pixel electrode 11 into upper and lower parts, that is, the divided pixel electrode 1
The pixel electrodes 1a and 11b and the divided pixel electrodes 11c and 11d are arranged so as to extend in the row direction.

【0037】このように、本実施の形態に係る液晶表示
装置においては、第1主基準信号線17および第2主基
準信号線20と主走査線14とは、分割画素電極11
a、11b、11c、11dを各行毎に挟んで、交互に
配置された構成となっている。従って、主走査線14、
第1主基準信号線17および第2主基準信号線20のい
ずれもが、互いに隣接することはない。
As described above, in the liquid crystal display device according to the present embodiment, the first main reference signal line 17, the second main reference signal line 20, and the main scanning line 14 are divided pixel electrode 11
A, 11b, 11c, and 11d are sandwiched in each row, and are alternately arranged. Therefore, the main scanning line 14,
Neither the first main reference signal line 17 nor the second main reference signal line 20 are adjacent to each other.

【0038】次に、分割スイッチング素子12a、12
bの詳細な構造を図2に基づいて説明する。透明な絶縁
性基板22上に、アルミニウムやタンタル等の金属膜を
スパッタ法等により成膜することにより、走査端子15
a、15bが形成される。該走査端子15a、15b上
層に、プラズマCVD法を用いて、窒化シリコン(Si
N)からなる絶縁層23が形成された上に、さらに非晶
質シリコンからなる半導体層24a、24bおよびn+
型非晶質シリコンからなるコンタクト層25a、25b
がこの順に、それぞれ走査端子15a、15b上の対応
する位置に形成される。
Next, the divided switching elements 12a, 12
The detailed structure of b will be described with reference to FIG. By forming a metal film of aluminum, tantalum, or the like on the transparent insulating substrate 22 by a sputtering method or the like, the scanning terminal 15
a and 15b are formed. On the upper layers of the scanning terminals 15a and 15b, silicon nitride (Si
N) is formed on the insulating layer 23, and semiconductor layers 24a, 24b and n + made of amorphous silicon are further formed.
Type contact layers 25a and 25b made of amorphous silicon
Are formed in this order at corresponding positions on the scanning terminals 15a and 15b, respectively.

【0039】さらに、上記絶縁層23、上記半導体層2
4a、24bおよび上記コンタクト層25a、25bの
上層に、スパッタ法等により、タンタル、モリブデン等
の単層金属膜やチタン/アルミニウム、タンタル/窒化
タンタル等の積層金属膜を成膜することにより、第1基
準信号端子18aおよび金属層26a、26bが形成さ
れる。なお、第1基準信号端子18aは、分割スイッチ
ング素子12a、12bの間に共通して配される一方、
金属層26aは分割画素電極11aの形成側に、金属層
26bは分割画素電極11bの形成側に配される。
Further, the insulating layer 23 and the semiconductor layer 2 are
By depositing a single-layer metal film of tantalum, molybdenum or the like or a laminated metal film of titanium / aluminum, tantalum / tantalum nitride, etc. on the upper layers 4a, 24b and the contact layers 25a, 25b by sputtering or the like. The one reference signal terminal 18a and the metal layers 26a and 26b are formed. The first reference signal terminal 18a is commonly arranged between the divided switching elements 12a and 12b,
The metal layer 26a is arranged on the formation side of the divided pixel electrode 11a, and the metal layer 26b is arranged on the formation side of the divided pixel electrode 11b.

【0040】その後、分割スイッチング素子12a、1
2bのチャネル部分に相当する上記半導体層24a、2
4bのn+型非晶質シリコンを、ドライエッチング等に
より取り除き、上記第1基準信号端子18a、上記金属
層26a、26bおよび上記半導体層24a、24bの
上層に、プラズマCVD法を用いて、窒化シリコンから
なる絶縁層27が形成される。
After that, the divided switching elements 12a, 1
The semiconductor layers 24a, 2 corresponding to the channel portion of 2b.
The n + type amorphous silicon of 4b is removed by dry etching or the like, and silicon nitride is formed on the first reference signal terminal 18a, the metal layers 26a and 26b and the semiconductor layers 24a and 24b by plasma CVD. An insulating layer 27 made of is formed.

【0041】上記金属層26a、26bの上部の絶縁層
27にスルーホールを開けた後、スパッタ法等により、
ITO等の透明導電膜からなる分割画素電極11a、1
1bが形成される。該分割画素電極11a、11bが、
上記スルーホールを通して金属層26a、26bとそれ
ぞれ接続されることで、スイッチング素子12a、12
bが構成される。
After forming a through hole in the insulating layer 27 above the metal layers 26a and 26b, the sputtering method or the like is used.
Split pixel electrodes 11a and 1a made of a transparent conductive film such as ITO
1b is formed. The divided pixel electrodes 11a and 11b are
By connecting to the metal layers 26a and 26b through the through holes, respectively, the switching elements 12a and 12b are connected.
b is constructed.

【0042】次に、本実施の形態に係る画素基板10と
対向基板30との関係について、図3に基づいて説明す
る。
Next, the relationship between the pixel substrate 10 and the counter substrate 30 according to this embodiment will be described with reference to FIG.

【0043】対向基板30上に形成されている対向電極
31および信号線32と、画素基板10との位置関係を
図3に示す。上記対向基板30側には、上記対向電極3
1と該対向電極31に接続された信号線32とが形成さ
れている。上記対向電極31は上記画素基板10側の1
つの画素電極11(図1参照)に重なるように配置され
ている。上記信号線32は、上記画素基板10側に形成
されている走査線13と直交するように配置されてい
る。
A positional relationship between the counter electrode 31 and the signal line 32 formed on the counter substrate 30 and the pixel substrate 10 is shown in FIG. The counter electrode 3 is provided on the counter substrate 30 side.
1 and a signal line 32 connected to the counter electrode 31 are formed. The counter electrode 31 is 1 on the pixel substrate 10 side.
It is arranged so as to overlap with one pixel electrode 11 (see FIG. 1). The signal line 32 is arranged so as to be orthogonal to the scanning line 13 formed on the pixel substrate 10 side.

【0044】本実施の形態に係る液晶表示装置は、スイ
ッチング素子12がマトリクス状に形成された画素基板
10の表面と、対向電極31および信号線32とが形成
された対向基板30の表面とに配向膜(図示せず)を形
成し、配向処理を行った後、上記画素基板10と上記対
向基板30との間に液晶層(図示せず)を挟持すること
で構成されている。
In the liquid crystal display device according to the present embodiment, the surface of the pixel substrate 10 on which the switching elements 12 are formed in a matrix and the surface of the counter substrate 30 on which the counter electrode 31 and the signal line 32 are formed. After forming an alignment film (not shown) and performing an alignment treatment, a liquid crystal layer (not shown) is sandwiched between the pixel substrate 10 and the counter substrate 30.

【0045】次に、本実施の形態に係る液晶表示装置に
おける画像表示について以下に説明する。スイッチング
素子12を構成している分割スイッチング素子12a、
12b、12c、12dのON/OFF制御は、該分割
スイッチング素子12a、12b、12c、12dに接
続されている走査線13を通して、ゲート信号を制御す
ることにより行われる。
Image display in the liquid crystal display device according to this embodiment will be described below. The divided switching elements 12a forming the switching element 12,
ON / OFF control of 12b, 12c, 12d is performed by controlling the gate signal through the scanning line 13 connected to the divided switching elements 12a, 12b, 12c, 12d.

【0046】分割スイッチング素子12a、12b、1
2c、12dが上記ゲート信号の入力により同時にON
した時、すべての基準信号線には同時に同一の電圧が印
加されているので、第1基準信号線16および第2基準
信号線19に加わっている同一の電圧が4つの分割画素
電極11a、11b、11c、11dに印加される。対
向基板30側に形成された信号線32に入力されたデー
タ信号(表示信号)は対向電極31に印加される。上記
分割画素電極11a、11b、11c、11dに印加さ
れた電圧と、上記対向電極31に印加された電圧との差
が液晶層に印加される。該液晶層は印可電圧のレベルに
応じて配向状態が変化する。従って、前記液晶層の配向
状態の変化を光量の変化に変換することで、画像を表示
することができる。
Split switching elements 12a, 12b, 1
2c and 12d turn on at the same time by inputting the gate signal
At this time, since the same voltage is applied to all the reference signal lines at the same time, the same voltage applied to the first reference signal line 16 and the second reference signal line 19 is applied to the four divided pixel electrodes 11a and 11b. , 11c, 11d. The data signal (display signal) input to the signal line 32 formed on the counter substrate 30 side is applied to the counter electrode 31. The difference between the voltage applied to the divided pixel electrodes 11a, 11b, 11c and 11d and the voltage applied to the counter electrode 31 is applied to the liquid crystal layer. The alignment state of the liquid crystal layer changes according to the level of the applied voltage. Therefore, an image can be displayed by converting a change in the alignment state of the liquid crystal layer into a change in the amount of light.

【0047】このように、本実施の形態に係る液晶表示
装置は、4つの分割画素電極11a、11b、11c、
11dが同時に同一のデータ信号で画像を表示して1つ
の画素を表示する構成となっている。
As described above, the liquid crystal display device according to the present embodiment has four divided pixel electrodes 11a, 11b, 11c,
11d simultaneously displays an image with the same data signal and displays one pixel.

【0048】以上のように、本実施の形態に係る液晶表
示装置の構成によれば、画素電極10上に形成されてい
る主走査線14、第1主基準信号線17および第2主基
準信号線20がそれぞれ隣接していないので、走査線1
3、第1基準信号線16および第2基準信号線19のそ
れぞれの線間リークの発生が防止され、画素基板10製
造時の歩留まりが向上する。
As described above, according to the structure of the liquid crystal display device of this embodiment, the main scanning line 14, the first main reference signal line 17 and the second main reference signal formed on the pixel electrode 10 are formed. Scan line 1 since lines 20 are not adjacent
3, the occurrence of inter-line leakage between the first reference signal line 16 and the second reference signal line 19 is prevented, and the yield in manufacturing the pixel substrate 10 is improved.

【0049】また、主走査線14と第1主基準信号線1
7と第2主基準信号線20とは互いにほぼ平行に配設さ
れており、該主走査線14とほぼ直交して配設される信
号線32は、上記画素基板10に対向して配置されてい
る対向基板30上に形成されているので、同一基板上で
配線同士が交差することはない。従って、本実施の形態
に係る液晶表示装置においては、配線同士が交差する交
差部における断線やひび割れを防止することができ、画
素基板10製造時の歩留まりを向上させ、信頼性が向上
する。
Further, the main scanning line 14 and the first main reference signal line 1
7 and the second main reference signal line 20 are arranged substantially parallel to each other, and the signal line 32 arranged substantially orthogonal to the main scanning line 14 is arranged to face the pixel substrate 10. Since it is formed on the opposing substrate 30, the wirings do not intersect with each other on the same substrate. Therefore, in the liquid crystal display device according to the present embodiment, it is possible to prevent disconnection or cracking at the intersection where the wirings intersect with each other, improve the yield in manufacturing the pixel substrate 10, and improve the reliability.

【0050】さらに、本実施の形態に係る液晶表示装置
においては、従来1つの画素電極で表示していた1画素
を、4つの分割画素電極11a、11b、11c、11
dで表示するので、4つの分割画素電極11a、11
b、11c、11dのうち1つの分割画素電極に欠陥が
発生しても、1画素の全体が表示不能となる画素欠け状
態にならず、表示品位低下を防いで良好な表示品位を維
持することができる。
Further, in the liquid crystal display device according to the present embodiment, one pixel which is conventionally displayed by one pixel electrode is divided into four divided pixel electrodes 11a, 11b, 11c and 11.
Since it is displayed by d, the four divided pixel electrodes 11a and 11
Even if a defect occurs in one of the divided pixel electrodes of b, 11c, and 11d, one pixel as a whole cannot be displayed, and a defective pixel state does not occur, preventing deterioration of display quality and maintaining good display quality. You can

【0051】一般に、1画素を占める1つの分割画素電
極の面積が小さいほど、分割画素電極のうちの1つが表
示不良となったとしても、表示不良となった部分が目立
ちにくくなる。従って、表示品位低下を防ぐためには、
できるだけ1画素を細かく分割することが望ましい。上
記したように、本実施の形態においては、1画素を4つ
の分割画素電極11a、11b、11c、11dに分割
しているので、1画素を2つに分割する場合よりも、よ
り表示品位の低下を防いで良好な表示品位を維持ことが
できる。
Generally, as the area of one divided pixel electrode occupying one pixel is smaller, even if one of the divided pixel electrodes has a defective display, the defective display portion becomes less noticeable. Therefore, in order to prevent display quality deterioration,
It is desirable to divide one pixel as finely as possible. As described above, in the present embodiment, one pixel is divided into four divided pixel electrodes 11a, 11b, 11c, and 11d, so that a display quality higher than that in the case where one pixel is divided into two. It is possible to prevent deterioration and maintain good display quality.

【0052】また本実施の形態に係る液晶表示装置にお
いては、分割スイッチング素子12a、12b近傍で走
査端子15a、15bと第1基準信号端子18aとが絶
縁膜である絶縁層23をはさんで配置され、同一平面上
に配置されていない。これにより、本実施の形態に係る
液晶表示装置は、走査線13と第1基準信号線16との
線間リークの発生をさらに低減することができ、画素基
板10製造時の歩留まりをさらに向上させてコストダウ
ンを図ることができる。また、同様の構成とすること
で、走査線13と第2基準信号線19との線間リークの
発生を低減し、画素基板10製造時の歩留まりをさらに
向上させてコストダウンを図ることができる。
Further, in the liquid crystal display device according to the present embodiment, the scanning terminals 15a and 15b and the first reference signal terminal 18a are arranged in the vicinity of the divided switching elements 12a and 12b with the insulating layer 23 being an insulating film interposed therebetween. And are not coplanar. As a result, in the liquid crystal display device according to the present embodiment, it is possible to further reduce the occurrence of line leakage between the scanning line 13 and the first reference signal line 16, and further improve the yield at the time of manufacturing the pixel substrate 10. The cost can be reduced. Further, with the same configuration, it is possible to reduce the occurrence of line leakage between the scanning line 13 and the second reference signal line 19, further improve the yield at the time of manufacturing the pixel substrate 10, and reduce the cost. .

【0053】また本実施の形態に係る液晶表示装置にお
ける画素基板10の半導体層24a、24bが非晶質シ
リコンにより形成されていることにより、大面積で均質
な特性の分割スイッチング素子12a、12b、12
c、12dの形成が可能となるので、更に表示品位を向
上させることができる。
Further, since the semiconductor layers 24a and 24b of the pixel substrate 10 in the liquid crystal display device according to the present embodiment are formed of amorphous silicon, the split switching elements 12a and 12b having a large area and uniform characteristics can be obtained. 12
Since the c and 12d can be formed, the display quality can be further improved.

【0054】なお、図3にはカラーフィルターを図示し
ていないが、カラー表示をする場合には、対向基板30
側または画素基板10側にカラーフィルターを配置すれ
ば良い。
Although a color filter is not shown in FIG. 3, the counter substrate 30 is used for color display.
The color filter may be arranged on the side of the pixel substrate 10 or on the side of the pixel substrate 10.

【0055】また、本実施の形態に係る液晶表示装置に
おいては、液晶層の表示モードとしてツイステッドネマ
ティック(TN)モードを用いたが、これに限定される
ことはなく、他の表示モードを用いてもよい。
Further, in the liquid crystal display device according to the present embodiment, the twisted nematic (TN) mode is used as the display mode of the liquid crystal layer, but the present invention is not limited to this, and other display modes may be used. Good.

【0056】〔実施の形態2〕本発明の第2の実施の形
態について図4に基づいて説明する。なお、前記した実
施の形態1で説明した構成と同様の構成については、同
じ参照番号を付与し、その説明を省略する。
[Second Embodiment] A second embodiment of the present invention will be described with reference to FIG. The same components as those described in the first embodiment will be designated by the same reference numerals and the description thereof will be omitted.

【0057】図4は前記した本発明の実施の形態1にお
ける画素基板10の他の例を示している。本実施の形態
においては、図4に示すように、画素基板40上に画素
電極41と該画素電極41を駆動するための3端子スイ
ッチング素子42とがマトリクス状に形成されている。
上記画素電極41はほぼ同形の、列方向に隣合う2つの
分割画素電極41a、41bから構成されている。上記
スイッチング素子42は、上記分割画素電極41a、4
1bに対応するように、2つの分割スイッチング素子4
2a、42bから構成されている。
FIG. 4 shows another example of the pixel substrate 10 according to the first embodiment of the present invention described above. In the present embodiment, as shown in FIG. 4, pixel electrodes 41 and three-terminal switching elements 42 for driving the pixel electrodes 41 are formed in a matrix on the pixel substrate 40.
The pixel electrode 41 is composed of two divided pixel electrodes 41a and 41b that are adjacent to each other in the column direction and have substantially the same shape. The switching element 42 includes the divided pixel electrodes 41a and 4
2 divided switching elements 4 so as to correspond to 1b.
2a, 42b.

【0058】2つの該分割スイッチング素子42a、4
2bの各第3端子は、対応する上記分割画素電極41
a、41bにそれぞれ接続されている。
The two divided switching elements 42a, 4
Each of the third terminals 2b corresponds to the corresponding divided pixel electrode 41.
a and 41b, respectively.

【0059】すなわち、本実施の形態に係る液晶表示装
置においては、1画素の表示に、2つの分割画素電極4
1a、41bと2つの分割スイッチング素子42a、4
2bとが用いられる構成となっている。
That is, in the liquid crystal display device according to the present embodiment, two divided pixel electrodes 4 are provided for displaying one pixel.
1a, 41b and two split switching elements 42a, 4
2b and 2b are used.

【0060】走査線43は主走査線44と、1画素につ
き、上記分割スイッチング素子42a、42bに対応す
るように形成された2つの走査端子45a、45bとか
ら構成されている。各該走査端子45a、45bは、対
応する各上記分割スイッチング素子42a、42bの第
1端子にそれぞれ接続されている。
The scanning line 43 is composed of a main scanning line 44 and two scanning terminals 45a and 45b formed corresponding to the divided switching elements 42a and 42b per pixel. The scanning terminals 45a and 45b are respectively connected to the first terminals of the corresponding divided switching elements 42a and 42b.

【0061】第1基準信号線46は第1主基準信号線4
7と第1基準信号端子48a、48bとから構成されて
いる。各該第1基準信号端子48a、48bは、同列
で、かつ互いに隣接する行に配置されている異なる2つ
のスイッチング素子42の第2端子にそれぞれ接続され
ている。すなわち、第1基準信号端子48aは、画素電
極41を形成する分割画素電極41aに接続されている
分割スイッチング素子42aの第2端子に接続されてい
る。
The first reference signal line 46 is the first main reference signal line 4
7 and first reference signal terminals 48a and 48b. Each of the first reference signal terminals 48a and 48b is connected to a second terminal of two different switching elements 42 arranged in the same column and in a row adjacent to each other. That is, the first reference signal terminal 48a is connected to the second terminal of the divided switching element 42a connected to the divided pixel electrode 41a forming the pixel electrode 41.

【0062】第1基準信号線46と同様に、第2基準信
号線49も第2主基準信号線50と第2基準信号端子5
1a、51bとから構成されている。各該第2基準信号
端子51a、51bも各上記第1基準信号端子48a、
48bと同様に、同列で、かつ互いに隣接する行に配置
されている異なる2つのスイッチング素子42(他方の
スイッチング素子は図示せず)の第2端子にそれぞれ接
続されている。すなわち、第2基準信号端子51bは、
画素電極41を形成する分割画素電極41bに接続され
ている分割スイッチング素子42bの第2端子に接続さ
れている。
Like the first reference signal line 46, the second reference signal line 49 also has the second main reference signal line 50 and the second reference signal terminal 5.
It is composed of 1a and 51b. Each of the second reference signal terminals 51a and 51b is also connected to the first reference signal terminal 48a,
Similar to 48b, they are respectively connected to the second terminals of two different switching elements 42 (the other switching element is not shown) arranged in the same column and in the row adjacent to each other. That is, the second reference signal terminal 51b is
It is connected to the second terminal of the divided switching element 42b connected to the divided pixel electrode 41b forming the pixel electrode 41.

【0063】このように、本実施の形態に係る液晶表示
装置においては、第1基準信号端子48aが1つの分割
スイッチング素子42aに、第2基準信号端子51bが
1つの分割スイッチング素子42bに各々接続される構
成となっている。
As described above, in the liquid crystal display device according to the present embodiment, the first reference signal terminal 48a is connected to one split switching element 42a, and the second reference signal terminal 51b is connected to one split switching element 42b. It is configured to be.

【0064】また、主走査線44、第1主基準信号線4
7および第2主基準信号線50は互いに交わることなく
ほぼ平行になるように、すなわち並列的に配設されてい
る。上記第1主基準信号線47および上記第2主基準信
号線50は、画素電極41を上下に挟んで行方向に延び
るように配設されている。上記主走査線44は該画素電
極41を上下に2分するように、すなわち分割画素電極
41aと分割画素電極41bとの間を通り行方向に延び
るように配設されている。
Further, the main scanning line 44, the first main reference signal line 4
7 and the second main reference signal line 50 are arranged substantially parallel to each other without crossing each other, that is, arranged in parallel. The first main reference signal line 47 and the second main reference signal line 50 are arranged so as to extend in the row direction with the pixel electrode 41 interposed therebetween. The main scanning line 44 is arranged so as to divide the pixel electrode 41 into upper and lower parts, that is, so as to extend between the divided pixel electrodes 41a and 41b in the row direction.

【0065】このように、本実施の形態に係る液晶表示
装置においては、第1主基準信号線47および第2主基
準信号線50と主走査線44とは、分割画素電極41
a、41bを各行毎に挟んで交互に配置された構成とな
っている。従って、主走査線44、第1主基準信号線4
7および第2主基準信号線50のいずれもが、互いに隣
接することはない。
As described above, in the liquid crystal display device according to the present embodiment, the first main reference signal line 47, the second main reference signal line 50 and the main scanning line 44 are divided pixel electrode 41.
It has a configuration in which a and 41b are alternately arranged with each row sandwiched. Therefore, the main scanning line 44, the first main reference signal line 4
Neither 7 nor the second main reference signal line 50 are adjacent to each other.

【0066】なお、本実施の形態におけるスイッチング
素子42a、42bの構成や液晶表示装置の構成は、実
施の形態1におけるスイッチング素子12a、12bの
構成や液晶表示装置の構成と同様である。
The configurations of the switching elements 42a and 42b and the configuration of the liquid crystal display device in the present embodiment are the same as the configurations of the switching elements 12a and 12b and the configuration of the liquid crystal display device in the first embodiment.

【0067】本実施の形態に係る液晶表示装置の構成に
よれば、画素電極40上に形成されている主走査線4
4、第1主基準信号線47および第2主基準信号線50
がそれぞれ隣接していないので、上記主走査線44、上
記第1主基準信号線47および第2主基準信号線50の
線間リークの発生が防止され、画素基板40製造時の歩
留まりが向上する。
According to the structure of the liquid crystal display device of the present embodiment, the main scanning line 4 formed on the pixel electrode 40.
4, first main reference signal line 47 and second main reference signal line 50
Are not adjacent to each other, line-to-line leakage of the main scanning line 44, the first main reference signal line 47, and the second main reference signal line 50 is prevented, and the yield in manufacturing the pixel substrate 40 is improved. .

【0068】また、上記主走査線44、第1主基準信号
線47および第2主基準信号線50は互いにほぼ平行に
配設されており、上記主走査線44とほぼ直交して配設
される信号線32は、上記画素基板40に対向して配置
されている対向基板30上に形成されているので、同一
基板上で配線同士が交差する交差部が生じることはな
い。従って、本実施の形態に係る液晶表示装置において
は、配線の交差による断線やひび割れを防止することが
でき、画素基板40製造時の歩留まりを向上させ、信頼
性が向上する。
The main scanning line 44, the first main reference signal line 47 and the second main reference signal line 50 are arranged substantially parallel to each other, and are arranged substantially orthogonal to the main scanning line 44. Since the signal line 32 is formed on the counter substrate 30 which is arranged so as to face the pixel substrate 40, no crossing portion where the wirings cross each other is formed on the same substrate. Therefore, in the liquid crystal display device according to the present embodiment, it is possible to prevent disconnection and cracking due to the intersection of wirings, improve the yield at the time of manufacturing the pixel substrate 40, and improve the reliability.

【0069】また、本実施の形態に係る液晶表示装置に
おいては、従来1つの画素電極で表示していた1画素
を、2つの分割画素電極41a、41bで表示すること
により、分割画素電極41a、41bのうち1つの分割
画素電極に欠陥が発生しても、1画素の全体が表示不能
となる画素欠け状態にならないので、表示品位低下を防
いで良好な表示品位を維持することができる。
Further, in the liquid crystal display device according to the present embodiment, by displaying one pixel, which was conventionally displayed by one pixel electrode, by the two divided pixel electrodes 41a, 41b, the divided pixel electrode 41a, Even if a defect occurs in one of the divided pixel electrodes of 41b, the entire pixel cannot be displayed in a pixel-missing state, so that it is possible to prevent deterioration of display quality and maintain good display quality.

【0070】上記のように、2つの分割画素電極41
a、41bで1つの画素電極41を構成することによ
り、4つの分割画素電極で1画素を構成する場合に比べ
てスイッチング素子の数を削減することができるので、
画素基板製造プロセス上における欠陥の発生がさらに防
止でき、さらに良品率を向上させることができる。
As described above, the two divided pixel electrodes 41
By configuring one pixel electrode 41 with a and 41b, the number of switching elements can be reduced as compared with the case where one pixel is configured with four divided pixel electrodes.
It is possible to further prevent the occurrence of defects in the pixel substrate manufacturing process and further improve the non-defective rate.

【0071】なお、前記した実施の形態1および本実施
の形態においては、1つの画素電極を2つまたは4つの
分割画素電極で構成しているが、これに限定されるもの
ではなく、基準信号、ゲート信号およびデータ信号がそ
れぞれ同一的に与えられる限り、1つの画素電極を更に
複数の分割画素電極で構成しても良い。
In addition, in the above-described first embodiment and this embodiment, one pixel electrode is composed of two or four divided pixel electrodes, but the present invention is not limited to this, and the reference signal is not limited to this. As long as the gate signal and the data signal are applied in the same manner, one pixel electrode may be further composed of a plurality of divided pixel electrodes.

【0072】また、前記した実施の形態1および本実施
の形態においては、走査線と基準信号線とが絶縁膜であ
る絶縁層を挟んで配置されているが、これに限定される
ものではなく、製造プロセスの要求によって、走査線と
基準信号線とを同時に形成してもよい。
Further, in the above-described first embodiment and this embodiment, the scanning line and the reference signal line are arranged so as to sandwich the insulating layer which is an insulating film, but the present invention is not limited to this. The scanning line and the reference signal line may be simultaneously formed depending on the requirements of the manufacturing process.

【0073】[0073]

【発明の効果】以上のように、請求項1の発明に係る液
晶表示装置は、マトリクス状に配設された3端子スイッ
チング素子と該3端子スイッチング素子の第1端子に接
続された走査線と該3端子スイッチング素子の第2端子
に接続されるとともに上記走査線と並列的に配設された
基準信号線と該3端子スイッチング素子の第3端子に接
続された画素電極とを有する画素基板と、上記画素電極
の各々に対向する対向電極と上記走査線と交差するよう
に該対向電極に接続されて配設された信号線とを有し、
上記画素基板に対向して配置されている対向基板と、上
記画素基板と上記対向基板との間に挟持される液晶層
を備えた液晶表示装置において、1つの画素電極が
少なくとも2つの分割画素電極から構成され、上記走査
線と上記基準信号線とが上記分割画素電極を各行毎に挟
んで交互に配置され、各分割画素電極は、この各分割画
素電極に対応する異なる3端子スイッチング素子の第3
端子に接続され、上記異なる3端子スイッチング素子の
各第1端子は、上記分割画素電極の間を通る走査線に接
続され、上記異なる3端子スイッチング素子の各第2端
子は、上記分割画素電極の間を通る走査線に隣り合う異
なる基準信号線に接続され、上記走査線と基準信号線と
が絶縁膜である絶縁層を挟んで配置されている構成であ
る。
As described above, in the liquid crystal display device according to the invention of claim 1, the three-terminal switching elements arranged in a matrix and the scanning line connected to the first terminal of the three-terminal switching element are provided. a pixel substrate and a third pixel electrodes connected to the terminal of the second is connected to the terminal in parallel disposed between Rutotomoni the scanning line reference signal line and the three-terminal switching elements of the three-terminal switching element A counter electrode facing each of the pixel electrodes and a signal line connected to the counter electrode so as to intersect the scanning line,
A counter substrate which is arranged to face the pixel substrate, divided in the liquid crystal display device including a liquid crystal layer sandwiched, and one pixel electrode is at least two between the pixel substrate and the opposed substrate The scanning lines and the reference signal lines are alternately arranged with the divided pixel electrodes sandwiching each row, and each divided pixel electrode is formed by each divided image.
The third of the different 3-terminal switching elements corresponding to the elementary electrodes
Connected to the terminal, of the different 3 terminal switching element
Each first terminal is connected to a scanning line passing between the divided pixel electrodes.
Each of the second ends of the different 3-terminal switching elements
The child is adjacent to the scanning line passing between the divided pixel electrodes.
Is connected to the reference signal line
Are arranged so as to sandwich an insulating layer which is an insulating film .

【0074】これにより、上記走査線、上記基準信号線
および上記信号線の各配線同士が同一基板上で交差する
ことにより生じる、断線や短絡等のライン欠陥発生率が
低下し、さらに、上記走査線および上記基準信号線のい
ずれもが互いに隣接しないことから、画素基板製造工程
中のエッチング不良等により生じる線間リークが発生し
難くなるので、画素基板製造時の歩留りが向上して製造
コストが低減すると共に、液晶表示装置の信頼性も向上
するという効果を奏する。
As a result, the line defect occurrence rate such as disconnection or short circuit caused by the crossing of the scanning line, the reference signal line and the signal line on the same substrate is lowered, and further the scanning is performed. Since neither the line nor the reference signal line is adjacent to each other, a line-to-line leak caused by an etching defect or the like during the pixel substrate manufacturing process is less likely to occur, so that the yield at the time of manufacturing the pixel substrate is improved and the manufacturing cost is reduced. The liquid crystal display device can be reduced and the reliability of the liquid crystal display device can be improved.

【0075】さらに、上記の構成によれば、画素電極が
少なくとも2つの分割画素電極に分割されることによ
り、1画素は少なくとも2つの分割画素で表示される。
これにより、1つの分割画素電極に欠陥が発生したとし
ても、画素欠け状態になることがないので、表示品位の
低下を抑制して良好な表示品位を維持することが可能と
なるという効果を奏する。
Further, according to the above structure, the pixel electrode is divided into at least two divided pixel electrodes, so that one pixel is displayed by at least two divided pixels.
As a result, even if a defect occurs in one of the divided pixel electrodes, the pixel lacking state does not occur, so that it is possible to suppress deterioration of the display quality and maintain good display quality. .

【0076】請求項の発明に係る液晶表示装置は、上
記走査線が主走査線と走査端子とからなり、上記基準信
号線が主基準信号線と基準信号端子とからなり、上記走
査端子と上記基準信号端子とが絶縁膜を挟んで異なる平
面上に配置されている構成であってもよい
In the liquid crystal display device according to the first aspect of the present invention, the scanning line includes a main scanning line and a scanning terminal, the reference signal line includes a main reference signal line and a reference signal terminal, and the scanning terminal includes or I configuration der which and the reference signal terminals are arranged on different planes sandwiching an insulating film.

【0077】これにより、請求項1の構成による効果に
加えて、画素電極製造工程中のエッチング不良等により
生じる線間リークがさらに発生し難くなるので、画素基
板製造時の歩留りが向上して製造コストが低減すると共
に、液晶表示装置の信頼性も向上するという効果を奏す
る。
As a result, in addition to the effect of the structure of claim 1, line leaks caused by etching defects and the like during the pixel electrode manufacturing process are further less likely to occur, so that the yield at the time of manufacturing the pixel substrate is improved and the manufacturing is improved. The cost is reduced and the reliability of the liquid crystal display device is improved.

【0078】請求項の発明に係る液晶表示装置は、上
記3端子スイッチング素子が非晶質シリコン半導体で形
成されている構成である。
A liquid crystal display device according to a second aspect of the present invention is such that the three-terminal switching element is formed of an amorphous silicon semiconductor.

【0079】これにより、請求項1の構成による効果に
加えて、大面積で均質な特性の3端子スイッチング素子
を形成することができるので、さらに表示品位を向上さ
せることができるという効果を奏する。
As a result, in addition to the effect of the first aspect of the invention, it is possible to form a three-terminal switching element having a large area and uniform characteristics, so that the display quality can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態における画素基板の
構成を平面的に示す概略図である。
FIG. 1 is a schematic plan view showing a configuration of a pixel substrate according to a first embodiment of the present invention.

【図2】上記画素基板を、図1のA−A線に沿う平面で
切断した状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state in which the pixel substrate is cut along a plane along the line AA in FIG.

【図3】本発明の第1の実施の形態における画素基板お
よび対向基板の構成を平面的に示す概略図である。
FIG. 3 is a schematic plan view showing a configuration of a pixel substrate and a counter substrate according to the first embodiment of the present invention.

【図4】本発明の第2の実施形態における画素基板の構
成を平面的に示す概略図である。
FIG. 4 is a schematic plan view showing a configuration of a pixel substrate according to a second embodiment of the present invention.

【図5】従来の液晶表示装置の構成を等価回路を用いて
示す概略図である。
FIG. 5 is a schematic view showing a configuration of a conventional liquid crystal display device using an equivalent circuit.

【図6】従来の液晶表示装置に用いられるTFTの構造
を示す断面図である。
FIG. 6 is a cross-sectional view showing a structure of a TFT used in a conventional liquid crystal display device.

【図7】他の従来の液晶表示装置の構成を模式的に示す
一部破断面を有する斜視図である。
FIG. 7 is a perspective view having a partially broken cross section schematically showing the configuration of another conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

10 画素基板 11 画素電極 11a 分割画素電極 11b 分割画素電極 11c 分割画素電極 11d 分割画素電極 12 スイッチング素子 13 走査線 14 主走査線 15a 走査端子 15b 走査端子 15c 走査端子 15d 走査端子 16 第1基準信号線(基準信号線) 17 第1主基準信号線(主基準信号線) 18a 第1基準信号端子(基準信号端子) 18b 第1基準信号端子(基準信号端子) 19 第2基準信号線(基準信号線) 20 第2主基準信号線(主基準信号線) 21a 第2基準信号端子(基準信号端子) 21b 第2基準信号端子(基準信号端子) 23 絶縁層(絶縁膜) 30 対向基板 31 対向電極 32 信号線 40 画素基板 41 画素電極 41a 分割画素電極 41b 分割画素電極 42 スイッチング素子 43 走査線 44 主走査線 45a 走査端子 45b 走査端子 46 第1基準信号線(基準信号線) 47 第1主基準信号線(主基準信号線) 48a 第1基準信号端子(基準信号端子) 48b 第1基準信号端子(基準信号端子) 49 第2基準信号線(基準信号線) 50 第2主基準信号線(主基準信号線) 51a 第2基準信号端子(基準信号端子) 51b 第2基準信号端子(基準信号端子) 10 pixel substrate 11 Pixel electrode 11a split pixel electrode 11b split pixel electrode 11c split pixel electrode 11d split pixel electrode 12 switching elements 13 scan lines 14 main scan lines 15a Scanning terminal 15b Scanning terminal 15c scanning terminal 15d scanning terminal 16 First reference signal line (reference signal line) 17 First main reference signal line (main reference signal line) 18a First reference signal terminal (reference signal terminal) 18b First reference signal terminal (reference signal terminal) 19 Second reference signal line (reference signal line) 20 Second main reference signal line (main reference signal line) 21a Second reference signal terminal (reference signal terminal) 21b Second reference signal terminal (reference signal terminal) 23 Insulating layer (insulating film) 30 Counter substrate 31 Counter electrode 32 signal lines 40 pixel substrate 41 pixel electrode 41a split pixel electrode 41b split pixel electrode 42 switching element 43 scan lines 44 main scan line 45a scanning terminal 45b scanning terminal 46 First reference signal line (reference signal line) 47 First Main Reference Signal Line (Main Reference Signal Line) 48a First reference signal terminal (reference signal terminal) 48b First reference signal terminal (reference signal terminal) 49 Second reference signal line (reference signal line) 50 Second main reference signal line (main reference signal line) 51a Second reference signal terminal (reference signal terminal) 51b Second reference signal terminal (reference signal terminal)

フロントページの続き (56)参考文献 特開 平2−4291(JP,A) 特開 平2−135318(JP,A) 特開 平2−266330(JP,A) 特開 昭60−97322(JP,A) 特開 平3−33724(JP,A) 特開 平1−302229(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 Continuation of the front page (56) Reference JP-A-2-4291 (JP, A) JP-A-2-135318 (JP, A) JP-A-2-266330 (JP, A) JP-A-60-97322 (JP , A) JP-A-3-33724 (JP, A) JP-A-1-302229 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/1368

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】マトリクス状に配設された3端子スイッチ
ング素子と該3端子スイッチング素子の第1端子に接続
された走査線と該3端子スイッチング素子の第2端子に
接続されるとともに上記走査線と並列的に配設された基
準信号線と該3端子スイッチング素子の第3端子に接続
された画素電極とを有する画素基板と、 上記画素電極の各々に対向する対向電極と上記走査線と
交差するように該対向電極に接続されて配設された信号
線とを有し、上記画素基板に対向して配置されている対
向基板と、 上記画素基板と上記対向基板との間に挟持される液晶層
を備えた液晶表示装置において、 1つの画素電極が少なくとも2つの分割画素電極から構
成され、 上記走査線と上記基準信号線とが上記分割画素電極を各
行毎に挟んで交互に配置され、各分割画素電極は、この各分割画素電極に対応する異な
る3端子スイッチング素子の第3端子に接続され、 上記異なる3端子スイッチング素子の各第1端子は、上
記分割画素電極の間を通る走査線に接続され、 上記異なる3端子スイッチング素子の各第2端子は、上
記分割画素電極の間を通る走査線に隣り合う異なる基準
信号線に接続され、 上記走査線と基準信号線とが絶縁膜である絶縁層を挟ん
で配置され ていることを特徴とする液晶表示装置。
1. A arranged in a matrix 3-terminal switching element and said third terminal second connected Rutotomoni the scanning lines to the terminals of the first scanning line connected to the terminal and the three-terminal switching element of the switching element And a pixel substrate having a reference signal line arranged in parallel with the pixel electrode connected to the third terminal of the three-terminal switching element, a counter electrode facing each of the pixel electrodes, and the scanning line. And a signal line arranged so as to be connected to the counter electrode so as to be sandwiched between the pixel substrate and the counter substrate. In a liquid crystal display device including a liquid crystal layer , one pixel electrode is composed of at least two divided pixel electrodes, and the scanning lines and the reference signal lines are alternately arranged with the divided pixel electrodes sandwiched in each row. Done , The divided pixel electrodes are different from each other.
Connected to the third terminal of the three-terminal switching element, each first terminal of the different three-terminal switching element is
Connected to a scanning line passing between the divided pixel electrodes, each second terminal of the different three-terminal switching element is
Different reference adjacent to the scanning line passing between the divided pixel electrodes
Connected to the signal line, the scanning line and the reference signal line sandwich an insulating layer that is an insulating film.
Liquid crystal display device characterized by being arranged in .
【請求項2】上記3端子スイッチング素子が非晶質シリ
コン半導体で形成されていることを特徴とする請求項1
記載の液晶表示装置。
2. The three-terminal switching element is an amorphous silicon.
It is formed of a semiconductor material.
The described liquid crystal display device.
JP24746998A 1998-09-01 1998-09-01 Liquid crystal display Expired - Fee Related JP3480682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24746998A JP3480682B2 (en) 1998-09-01 1998-09-01 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24746998A JP3480682B2 (en) 1998-09-01 1998-09-01 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2000075318A JP2000075318A (en) 2000-03-14
JP3480682B2 true JP3480682B2 (en) 2003-12-22

Family

ID=17163925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24746998A Expired - Fee Related JP3480682B2 (en) 1998-09-01 1998-09-01 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3480682B2 (en)

Also Published As

Publication number Publication date
JP2000075318A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
JP2701698B2 (en) Liquid crystal display
JP3433779B2 (en) Active matrix substrate and manufacturing method thereof
JP2701832B2 (en) Liquid crystal display
US7626646B2 (en) Substrate for display device and display device equipped therewith
KR100804352B1 (en) Liquid crystal display device and method of manufacturing the same
JPH06160904A (en) Liquid crystal display device and its production
JPH1144893A (en) Liquid crystal display device and its production
JP3657702B2 (en) Liquid crystal display
JPH06102537A (en) Active matrix type liquid crystal display element
JPH07239480A (en) Liquid crystal display substrate
JPH1082996A (en) Liquid crystal display panel
JP4381691B2 (en) Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof
JP3480682B2 (en) Liquid crystal display
KR20010015376A (en) Liquid crystal display device
JPH11311807A (en) Liquid crystal display device and manufacture of liquid crystal display device
JPH1078761A (en) Liquid crystal display device
JPH0444014A (en) Active matrix type liquid crystal display device
JPH10268356A (en) Liquid crystal display device
JP3323880B2 (en) Liquid crystal display
JP3282542B2 (en) Active matrix type liquid crystal display
JPH117044A (en) Array substrate for display device
JP2002090775A (en) Matrix array substrate
JPH1048660A (en) Liquid crystal display device
JP3519275B2 (en) Active matrix type liquid crystal display
JPH0750278B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees