JP3476845B2 - 誘電体素子及び半導体記憶装置 - Google Patents

誘電体素子及び半導体記憶装置

Info

Publication number
JP3476845B2
JP3476845B2 JP14952592A JP14952592A JP3476845B2 JP 3476845 B2 JP3476845 B2 JP 3476845B2 JP 14952592 A JP14952592 A JP 14952592A JP 14952592 A JP14952592 A JP 14952592A JP 3476845 B2 JP3476845 B2 JP 3476845B2
Authority
JP
Japan
Prior art keywords
dielectric
dielectric film
film
mixed crystal
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14952592A
Other languages
English (en)
Other versions
JPH05343697A (ja
Inventor
泰 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14952592A priority Critical patent/JP3476845B2/ja
Publication of JPH05343697A publication Critical patent/JPH05343697A/ja
Application granted granted Critical
Publication of JP3476845B2 publication Critical patent/JP3476845B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は誘電体装置あるいはDR
AMのキャパシタ、強誘電体キャパシタを用いた不揮発
性メモリの構造に関する。
【0002】
【従来の技術】図4に示すように、一般式ABO3で表
わされるペロブスカイト結晶構造を有する酸化物誘電体
が2つの電極によって挟まれた構造を有する誘電体素子
に於て、従来は例えばジャーナル・オブ・アプライド・
フィジックス(J.Appl.Phys)、1991
年、第70巻、第1号、382項〜388項に記載され
ていたように、前記A、B格子が各々1種類の元素から
構成されているか、あるいは少なくとも一方の格子を占
める元素が2元素以上の混晶であっても、前記混晶の組
成比は前記誘電体中に於て一定であり、その特性は例え
ば前記誘電体にPZT(Pb(ZrxTi1-x)O3)を
用いた場合、Zrの組成比x=0.5、誘電体膜厚0.
5μmで残留分極Prは約15μC/cm2程度であっ
た。
【0003】
【発明が解決しようとする課題】しかしながら、前記誘
電体の半導体基板への集積など微細加工化を考えると、
この残留分極の値では不十分であった。この残留分極向
上のためにはZrの組成比を増加させることが効果的で
あることが知られている。しかし、Zrの組成比を増加
させることによって誘電体の格子定数が変化するため、
電極との格子マッチングが劣化して誘電体膜と電極との
密着性が悪くなり、結果的に内部応力による膜剥がれ等
を引き起こしていた。
【0004】そこで本発明はかかる問題を解決するもの
で、その目的とするところは前記誘電体に於て残留分極
Prを向上させ、かつ膜剥がれのない誘電体構造を提供
することにある。
【0005】
【課題を解決するための手段】本発明の誘電体素子は、
一般式ABO で表されるペロブスカイト結晶構造を有
する酸化物強誘電体が2つの電極によって挟まれた構造
を有する誘電体素子において、前記誘電体が、A格子点
またはB格子点の少なくとも一方の格子点を2元素以上
のいずれかで占める混晶よりなり、下部電極と、該下部
電極上に形成された第一の誘電体膜と、該第一の誘電体
膜上に形成された第二の誘電体膜と、該第二の誘電体膜
上に形成された第三の誘電体膜と、前記第三の誘電体膜
上に形成された上部電極とを備え、 前記第一の誘電体膜
の混晶が、前記第二の誘電体膜の混晶と異なる組成であ
って前記下部電極との格子マッチングに優れた組成を有
し、 前記第三の誘電体膜の混晶が、前記第二の誘電体膜
の混晶と異なる組成であって前記上部電極との格子マッ
チングに優れた組成を有し、 前記第二の誘電体膜が前記
第一の誘電体膜よりも厚く形成され、 前記誘電体がチタ
ン酸ジルコン酸鉛(Pb(Zr Ti 1−x )O
あって、前記第二の誘電体膜においてジルコンの組成比
Xが0.8であり、ジルコンの組成比Xが、前記第一の誘
電体膜において前記第二の誘電体膜よりも小さく、 前記
下部電極が白金からなることを特徴とする。
【0006】 前記誘電体素子であって、前記第一の誘電
体膜のジルコンの組成比Xが0.5であることを特徴と
する。
【0007】 前記誘電体素子であって、前記第三の誘電
体膜のジルコンの組成比Xが前記第一の誘電体膜と実質
的に同じであり、前記上部電極が白金からなることを特
徴とする。 また、本発明の半導体記憶装置は、前記誘
電体素子を用いたことを特徴とする。
【0008】
【作用】本発明に於ける誘電体装置の構成によれば、電
極付近に於いては格子マッチングに優れた組成、誘電体
中央部に於いては分極特性に優れた組成とすることで、
残留分極Prを向上させ、かつ膜剥がれのない誘電体を
実現することができる。
【0009】
【実施例】以下に本発明に於ける実施例を図に従って説
明する。
【0010】図1は本発明の誘電体装置を半導体基板上
に形成した場合の第1の実施例の工程断面図である。能
動素子の形成された半導体基板101上に形成された第
1の層間絶縁膜102上に、白金(Pt)0.2μmを
DCスパッタ法にて成膜し、フォトレジストをマスクと
したフォト・リソグラフィとドライエッチング法を用い
て下部電極を形成する。次にPZT(x=0.5)0.
1μmを成膜した後、PZT(x=0.8)0.3μ
m、続いてPZT(x=0.5)0.1μmを各々RF
スパッタ法で成膜する。そして前記上部電極と同様にフ
ォト・リソグラフィとドライエッチング法を用いて誘電
体膜とした後、DCスパッタ法でPt膜を0.2μm成
膜して、フォト〜ドライエッチング工程を経て、上部電
極107とする。この後、気相成長法(CVD法)によ
り二酸化珪素膜を成膜して第2の層間絶縁膜108と
し、次いでAl配線層109の成膜、フォトリソグラフ
ィ、エッチングを経た後、CVD法によって保護膜11
0を形成して図1(e)に示すような断面構造を得た。
本実施例において作成した誘電体装置において、その残
留分極Prを測定したところ印加電圧5Vで約30μC
/cm2と従来に比べて大幅に向上した。また膜剥がれ
が無いだけでなく、膜疲労特性も改善され、印加電圧5
Vにおいて1010回の分極反転を繰り返しても残留分極
の劣化は10%程度であった。
【0011】図2は本発明の誘電体としてBaXSr1-X
TiO3を半導体基板上に形成した場合の工程断面図で
ある。能動素子の形成された半導体基板201上に形成
された第1の層間絶縁膜202上に、白金(Pt)0.
2μmをDCスパッタ法にて成膜し、フォトレジストを
マスクとしたフォト・リソグラフィとドライエッチング
法を用いて下部電極を形成する。次にBaXSr1-XTi
3をRFスパッタ法にて0.1μm成膜する。但し、
BaとSrの混晶組成比Xはスパッタ時のガス圧を変化
させることによって、図3のような勾配を描くように制
御した。その後、DCスパッタ法でPt膜を0.2μm
成膜して、前記下部電極と同様にフォト〜ドライエッチ
ング工程を経て、上部電極205とする。この後、気相
成長法(CVD法)により二酸化珪素膜を成膜して第2
の層間絶縁膜206とし、次いでAl配線層207の成
膜、フォトリソグラフィ、エッチングを経た後、CVD
法によって保護膜208を形成して図2(d)に示すよ
うな断面構造を得た。本実施例において作成した誘電体
装置において誘電体膜として使用したBaXSr1-XTi
3は自発分極を持たないため、容量密度を測定したと
ころ約60fF/μm2と従来に比べて大幅に向上し
た。また、本実施例においてはリーク電流も1.5Vで
10-9A/cm2程度と低い。
【0012】以上で述べた実施例においては誘電体材料
としてPb(ZrTi)O3、(BaSr)TiO3を用
いたが、その他の前記誘電体材料として(PbLa)
(ZrTi)O3、Pb(MnNb)O3、(PbBa)
TiO3等を用いても効果的である。
【0013】また、前記誘電体の混晶組成比を一方の電
極付近においてのみ変化させても有効であり、前記混晶
組成比の変化は第1の実施例のように段階的でも第2の
実施例のように連続的でもよい。さらにまた、前記誘電
体の成膜方法は、スパッタ法以外に、気相成長(CV
D)法、ゾル・ゲル法等を用いてもよい。
【0014】
【発明の効果】以上述べたように、本発明による誘電体
装置においては格子マッチングを犠牲にすることがない
ため膜剥がれもなく、且つ誘電体中央部においては分極
特性に優れた組成比であるため、残留分極Pr、容量密
度を大きく向上させることができた。またリーク電流も
少なく、信頼性に優れたDRAMあるいは強誘電体を用
いた不揮発性メモリのキャパシタを実現できるものであ
る。
【図面の簡単な説明】
【図1】 本発明における第1の実施例の工程断面図。
【図2】 本発明における第2の実施例の工程断面図。
【図3】 本発明における第2の実施例の誘電体中での
混晶組成比変化の図。
【図4】 従来技術における誘電体素子の断面図。
【符号の説明】
半導体基板 101、20
1、401 第1の層間絶縁膜 102、20
2、402 下部電極 103、20
3、403 誘電体膜1(PZT(x=0.5)) 104、404 誘電体膜2(PZT(x=0.8)) 105 誘電体膜3(PZT(x=0.5)) 106 誘電体膜(BaXSr1-XTiO3) 204 上部電極 107、20
5、405 第2の層間絶縁膜 108、20
6、406 Al配線層 109、20
7、407 保護膜 110、20
8、408
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/105 29/788 29/792 (56)参考文献 特開 平4−171976(JP,A) 岡崎清「第4版セラミック誘電体工学 (強誘電体物理学演習捕捉)」(株)学 献社 1992年6月1日発行 P.580− 582

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 一般式ABOで表されるペロブスカイ
    ト結晶構造を有する酸化物強誘電体が2つの電極によっ
    て挟まれた構造を有する誘電体素子において、 前記誘電体が、A格子点またはB格子点の少なくとも一
    方の格子点を2元素以上のいずれかで占める混晶よりな
    り、下部電極と、 該下部電極上に形成された第一の誘電体膜と、 該第一の誘電体膜上に形成された第二の誘電体膜と、 該第二の誘電体膜上に形成された第三の誘電体膜と、 前記第三の誘電体膜上に形成された上部電極とを備え、 前記第一の誘電体膜の混晶が、前記第二の誘電体膜の混
    晶と異なる組成であって前記下部電極との格子マッチン
    グに優れた組成を有し、 前記第三の誘電体膜の混晶が、前記第二の誘電体膜の混
    晶と異なる組成であって前記上部電極との格子マッチン
    グに優れた組成を有し、 前記第二の誘電体膜が前記第一の誘電体膜よりも厚く形
    成され、 前記誘電体がチタン酸ジルコン酸鉛(Pb(Zr Ti
    1−x )O であって、前記第二の誘電体膜においてジルコンの組成比Xが0.
    8であり、 ジルコンの組成比Xが、前記第一の誘電体膜において前
    記第二の誘電体膜よりも小さく、 前記下部電極が白金からなる ことを特徴とする誘電体素
    子。
  2. 【請求項2】 請求項1に記載の誘電体素子であって、
    前記第一の誘電体膜のジルコンの組成比Xが0.5であ
    ることを特徴とする誘電体素子。
  3. 【請求項3】 請求項1または2に記載の誘電体素子で
    あって、前記第三の誘電体膜のジルコンの組成比Xが前
    記第一の誘電体膜と実質的に同じであり、前記上部電極
    が白金からなることを特徴とする誘電体素子。
  4. 【請求項4】 請求項1ないし3のいずれかに記載の誘
    電体素子を用いたことを特徴とする半導体記憶装置。
JP14952592A 1992-06-09 1992-06-09 誘電体素子及び半導体記憶装置 Expired - Lifetime JP3476845B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14952592A JP3476845B2 (ja) 1992-06-09 1992-06-09 誘電体素子及び半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14952592A JP3476845B2 (ja) 1992-06-09 1992-06-09 誘電体素子及び半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11162684A Division JP2000031399A (ja) 1999-06-09 1999-06-09 誘電体素子及び半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH05343697A JPH05343697A (ja) 1993-12-24
JP3476845B2 true JP3476845B2 (ja) 2003-12-10

Family

ID=15477045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14952592A Expired - Lifetime JP3476845B2 (ja) 1992-06-09 1992-06-09 誘電体素子及び半導体記憶装置

Country Status (1)

Country Link
JP (1) JP3476845B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW322635B (ja) * 1996-04-19 1997-12-11 Matsushita Electron Co Ltd
JP5360023B2 (ja) * 2010-09-06 2013-12-04 富士通株式会社 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
岡崎清「第4版セラミック誘電体工学(強誘電体物理学演習捕捉)」(株)学献社 1992年6月1日発行 P.580−582

Also Published As

Publication number Publication date
JPH05343697A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP3373525B2 (ja) シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
US5798903A (en) Electrode structure for ferroelectric capacitor integrated on silicon
JP2722061B2 (ja) 半導体メモリセルのキャパシタ構造およびその形成方法
JPH05135999A (ja) 誘電体膜コンデンサ
JPH10270654A (ja) 半導体記憶装置
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
JP3476845B2 (ja) 誘電体素子及び半導体記憶装置
JP2001122698A (ja) 酸化物電極薄膜
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP3212194B2 (ja) 半導体装置の製造方法
JP2002231903A (ja) 誘電体素子およびその製造方法
JP3138128B2 (ja) 誘電体薄膜構造物
JP3797413B2 (ja) 半導体装置およびその製造方法
JP3405050B2 (ja) 誘電体薄膜及びその形成方法
JP2007173396A (ja) 強誘電体キャパシタおよび半導体装置
JP2692646B2 (ja) ビスマス系層状強誘電体を用いたキャパシタとその製造方法
JP3767675B2 (ja) 半導体装置およびその製造方法
JP2000031399A (ja) 誘電体素子及び半導体記憶装置
JPH0620866A (ja) 誘電体素子
JPH0621338A (ja) 半導体記憶装置
JP3414481B2 (ja) キャパシタおよび半導体装置
US20040129964A1 (en) Semiconductor memory device and manufacturing method thereof
JP3139491B2 (ja) 強誘電体素子及び半導体記憶装置
JP3203767B2 (ja) 強誘電体素子及び半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9