JP3473723B2 - モアレキャンセル回路 - Google Patents
モアレキャンセル回路Info
- Publication number
- JP3473723B2 JP3473723B2 JP19971295A JP19971295A JP3473723B2 JP 3473723 B2 JP3473723 B2 JP 3473723B2 JP 19971295 A JP19971295 A JP 19971295A JP 19971295 A JP19971295 A JP 19971295A JP 3473723 B2 JP3473723 B2 JP 3473723B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- drive pulse
- pulse
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、陰極線管(以下ＣＲＴ
という)を用いた表示装置において、表示画面上のモア
レ現象を軽減するモアレキャンセル回路に関するもので
ある。
という)を用いた表示装置において、表示画面上のモア
レ現象を軽減するモアレキャンセル回路に関するもので
ある。
【０００２】
【従来の技術】テレビジョン受像機またはコンピュータ
の表示端末等に用いられるラスタスキャン方式の表示装
置は、水平方向への電子ビームの走査を繰返し、この走
査線を垂直方向へ動かすことにより、画像を表示してい
る。ＣＲＴを用いた表示装置では、シャドウマスクのピ
ッチにより発光する蛍光体のドットピッチが決まるた
め、例えば水平方向に１ドット毎に表示のオンオフを繰
り返す映像パターンを表示すると、映像表示パターンの
ピッチとシャドウマスクのピッチとの相互干渉による縞
模様、いわゆるモアレ現象が画面上に現れる。特に近
年、コンピュータ用の表示装置は多様な表示ドット数へ
の対応が要求されるようになってきているが、特定のド
ット数を表示した時に、モアレ現象が気になる場合が多
い。
の表示端末等に用いられるラスタスキャン方式の表示装
置は、水平方向への電子ビームの走査を繰返し、この走
査線を垂直方向へ動かすことにより、画像を表示してい
る。ＣＲＴを用いた表示装置では、シャドウマスクのピ
ッチにより発光する蛍光体のドットピッチが決まるた
め、例えば水平方向に１ドット毎に表示のオンオフを繰
り返す映像パターンを表示すると、映像表示パターンの
ピッチとシャドウマスクのピッチとの相互干渉による縞
模様、いわゆるモアレ現象が画面上に現れる。特に近
年、コンピュータ用の表示装置は多様な表示ドット数へ
の対応が要求されるようになってきているが、特定のド
ット数を表示した時に、モアレ現象が気になる場合が多
い。
【０００３】以下、このようなモアレ現象を軽減するた
めの従来例を図面を参照しながら説明する。図５は従来
のモアレキャンセル回路を含む表示装置の水平偏向関連
部分のブロック構成図であり、図５において、10は水平
偏向回路、11は水平画面位置シフト回路、12は水平偏向
コイル、13はＤ／Ａ変換器、14は第１の抵抗器、15は第
２の抵抗器、16はモアレキャンセル回路である。
めの従来例を図面を参照しながら説明する。図５は従来
のモアレキャンセル回路を含む表示装置の水平偏向関連
部分のブロック構成図であり、図５において、10は水平
偏向回路、11は水平画面位置シフト回路、12は水平偏向
コイル、13はＤ／Ａ変換器、14は第１の抵抗器、15は第
２の抵抗器、16はモアレキャンセル回路である。
【０００４】次にその動作について説明する。水平偏向
回路10は入力された水平同期信号に基づき、水平偏向電
流を発生し、これを水平偏向コイル12へ出力する。ま
た、水平偏向回路10は直流電圧により制御可能な水平画
面位置シフト回路11を含み、通常Ｄ／Ａ変換器13から出
力される直流電圧により水平画面位置が決定される。こ
こでモアレキャンセル回路16は、例えば水平同期信号の
２倍の周期を有する波形の変調用信号を発生し、この変
調用信号により第２の抵抗器15を介して水平画面位置シ
フト回路11に入力される直流電圧を変調することによ
り、画像の水平画面位置を水平周期で変化させるので、
多少の解像度の低下を伴うものの、モアレ現象のコント
ラストが弱くなり表示画面上のモアレ現象が軽減される
ことになる。
回路10は入力された水平同期信号に基づき、水平偏向電
流を発生し、これを水平偏向コイル12へ出力する。ま
た、水平偏向回路10は直流電圧により制御可能な水平画
面位置シフト回路11を含み、通常Ｄ／Ａ変換器13から出
力される直流電圧により水平画面位置が決定される。こ
こでモアレキャンセル回路16は、例えば水平同期信号の
２倍の周期を有する波形の変調用信号を発生し、この変
調用信号により第２の抵抗器15を介して水平画面位置シ
フト回路11に入力される直流電圧を変調することによ
り、画像の水平画面位置を水平周期で変化させるので、
多少の解像度の低下を伴うものの、モアレ現象のコント
ラストが弱くなり表示画面上のモアレ現象が軽減される
ことになる。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、水平画面位置のシフト量は、第１の抵抗
器14と第２の抵抗器15の抵抗値により決定されるため、
様々な水平周波数を持つ全ての映像信号の表示モードに
おいて、解像度の低下を最小限に抑えたままモアレ現象
を有効に軽減させることは不可能であり、従って、可及
的に大きなモアレ軽減効果が得られるような前記第１の
抵抗器14と第２の抵抗器15の抵抗値を決定するために設
計者は多くの検討を必要としていた。
うな構成では、水平画面位置のシフト量は、第１の抵抗
器14と第２の抵抗器15の抵抗値により決定されるため、
様々な水平周波数を持つ全ての映像信号の表示モードに
おいて、解像度の低下を最小限に抑えたままモアレ現象
を有効に軽減させることは不可能であり、従って、可及
的に大きなモアレ軽減効果が得られるような前記第１の
抵抗器14と第２の抵抗器15の抵抗値を決定するために設
計者は多くの検討を必要としていた。
【０００６】本発明は上記課題を解決するものであり、
様々な水平周波数を持つ全ての映像信号の表示モードに
おいて、有効にモアレ現象を軽減させ、かつ解像度の低
下を最小限に抑え、またその回路実現の設計を容易にし
たモアレキャンセル回路を提供することを目的とする。
様々な水平周波数を持つ全ての映像信号の表示モードに
おいて、有効にモアレ現象を軽減させ、かつ解像度の低
下を最小限に抑え、またその回路実現の設計を容易にし
たモアレキャンセル回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明のモアレキャンセル回路は、水平同期信号に
基づいて第１のドライブパルスを生成する水平ドライブ
パルス発生回路と、前記第１のドライブパルスを遅延さ
せて第２のドライブパルスを出力する可変遅延回路と、
入力される水平同期信号の周波数を検出して前記可変遅
延回路の遅延量を制御する中央演算装置と、前記第１の
ドライブパルスと前記第２のドライブパルスを択一選択
的に切り換えて出力するセレクタと、前記水平ドライブ
パルス発生回路から出力される第１のドライブパルス又
は前記可変遅延回路により偏向コイルに鋸歯状波電流を
発生させる水平偏向回路と、水平フライバックパルスを
分周して前記セレクタを周期的に切換制御する制御信号
を生成して垂直周期で極性を切り替えて出力する制御回
路とを備え、入力同期信号の周波数に応じて前記中央演
算装置により前記可変遅延回路の遅延量を制御するとと
もに、入力同期信号に基づいて前記水平ドライブパルス
発生回路で第１のドライブパルスを生成し、水平フライ
バックパルスを分周して前記制御回路から出力される制
御信号で前記セレクタを切換制御することにより、前記
生成された第１のドライブパルスと前記可変遅延回路に
より前記第１のドライブパルスを遅延させた第２のドラ
イブパルスとを入力同期信号の周波数に応じて周期的に
切り換えて前記水平偏向回路に入力して、水平画面位置
を走査線毎に交互にシフトするとともに、垂直周期で水
平画面位置のシフトする走査線が切り替わるようにした
ものであり、又、水平同期信号に基づいて生成された第
１のドライブパルスが入力される複数のバッファを直列
に接続した多段バッファ回路と、前記多段バッファ回路
を構成する各バッファの出力の全てもしくは一部を入力
とする多入力セレクタとにより可変遅延回路を構成し、
中央演算装置により入力同期信号の周波数に応じて前記
各バッファ出力を選択することにより、第１のドライブ
パルスを入力同期信号の周波数に応じて遅延した第２の
ドライブパルスを生成し、前記多段バッファ回路から出
力される前記第２のドライブパルスと水平同期信号に基
づいて生成された前記第１のドライブパルスとをセレク
タに入力し、水平フライバックパルスを分周して生成さ
れた制御信号により前記セレクタを周期的に切換制御し
て、前記第１のドライ ブパルスと前記第２のドライブパ
ルスを交互に切り替えて水平偏向回路に入力することに
より、前記第１のドライブパルスと前記第２のドライブ
パルスの位相差が前記可変遅延回路の多段バッファ回路
の遅延量で設定されるようにしたものである。
に、本発明のモアレキャンセル回路は、水平同期信号に
基づいて第１のドライブパルスを生成する水平ドライブ
パルス発生回路と、前記第１のドライブパルスを遅延さ
せて第２のドライブパルスを出力する可変遅延回路と、
入力される水平同期信号の周波数を検出して前記可変遅
延回路の遅延量を制御する中央演算装置と、前記第１の
ドライブパルスと前記第２のドライブパルスを択一選択
的に切り換えて出力するセレクタと、前記水平ドライブ
パルス発生回路から出力される第１のドライブパルス又
は前記可変遅延回路により偏向コイルに鋸歯状波電流を
発生させる水平偏向回路と、水平フライバックパルスを
分周して前記セレクタを周期的に切換制御する制御信号
を生成して垂直周期で極性を切り替えて出力する制御回
路とを備え、入力同期信号の周波数に応じて前記中央演
算装置により前記可変遅延回路の遅延量を制御するとと
もに、入力同期信号に基づいて前記水平ドライブパルス
発生回路で第１のドライブパルスを生成し、水平フライ
バックパルスを分周して前記制御回路から出力される制
御信号で前記セレクタを切換制御することにより、前記
生成された第１のドライブパルスと前記可変遅延回路に
より前記第１のドライブパルスを遅延させた第２のドラ
イブパルスとを入力同期信号の周波数に応じて周期的に
切り換えて前記水平偏向回路に入力して、水平画面位置
を走査線毎に交互にシフトするとともに、垂直周期で水
平画面位置のシフトする走査線が切り替わるようにした
ものであり、又、水平同期信号に基づいて生成された第
１のドライブパルスが入力される複数のバッファを直列
に接続した多段バッファ回路と、前記多段バッファ回路
を構成する各バッファの出力の全てもしくは一部を入力
とする多入力セレクタとにより可変遅延回路を構成し、
中央演算装置により入力同期信号の周波数に応じて前記
各バッファ出力を選択することにより、第１のドライブ
パルスを入力同期信号の周波数に応じて遅延した第２の
ドライブパルスを生成し、前記多段バッファ回路から出
力される前記第２のドライブパルスと水平同期信号に基
づいて生成された前記第１のドライブパルスとをセレク
タに入力し、水平フライバックパルスを分周して生成さ
れた制御信号により前記セレクタを周期的に切換制御し
て、前記第１のドライ ブパルスと前記第２のドライブパ
ルスを交互に切り替えて水平偏向回路に入力することに
より、前記第１のドライブパルスと前記第２のドライブ
パルスの位相差が前記可変遅延回路の多段バッファ回路
の遅延量で設定されるようにしたものである。
【０００８】
【作用】本発明の上記の構成によれば、前記第１のドラ
イブパルスとこれを所定量遅延させた第２のドライブパ
ルスを周期的に切り換えて水平偏向回路に加えることに
より、水平偏向コイルに流れる鋸歯状波のタイミングが
変化し、画面の水平位置が周期的に変化し、しかもその
変化量は中央演算装置により表示モードごとに最適に調
整されているから、様々な表示モードにおける映像表示
パターンのピッチとシャドウマスクのピッチとの相互干
渉によるモアレ現象は、解像度の低下を最小限に抑えた
まま有効に軽減される。映像表示パターンのピッチとシ
ャドウマスクのピッチとの相互干渉によるモアレ現象は
軽減される。
イブパルスとこれを所定量遅延させた第２のドライブパ
ルスを周期的に切り換えて水平偏向回路に加えることに
より、水平偏向コイルに流れる鋸歯状波のタイミングが
変化し、画面の水平位置が周期的に変化し、しかもその
変化量は中央演算装置により表示モードごとに最適に調
整されているから、様々な表示モードにおける映像表示
パターンのピッチとシャドウマスクのピッチとの相互干
渉によるモアレ現象は、解像度の低下を最小限に抑えた
まま有効に軽減される。映像表示パターンのピッチとシ
ャドウマスクのピッチとの相互干渉によるモアレ現象は
軽減される。
【０００９】
【実施例】以下本発明のモアレキャンセル回路の一実施
例について、図面を参照しながら説明する。図１は本発
明のモアレキャンセル回路の一実施例を含む表示装置の
水平偏向関連部分の回路ブロック構成図であり、図２，
図３は本実施例のモアレキャンセル回路における可変遅
延回路と制御回路の具体的回路図、図４は本実施例のモ
アレキャンセル回路の動作を示すタイミングチャートで
ある。図１において、１は、入力される水平同期信号に
基づき、水平偏向のドライブパルスを生成する水平ドラ
イブパルス発生回路、２は中央演算装置、３は水平ドラ
イブパルスから偏向コイル４に鋸歯状波電流を発生させ
る水平偏向回路、５は水平ドライブパルス発生回路１と
水平偏向回路３との間に接続されたモアレキャンセル回
路で、遅延量を制御可能な可変遅延回路６，２入力のセ
レクタ７，このセレクタ７の制御信号を発生する制御回
路８により構成されている。可変遅延回路６は、図２に
示すようにゲート遅延を利用したもので、32個のバッフ
ァが直列に接続された32段バッファ回路61と32入力のセ
レクタ62で構成され、同図に示すように32段バッファ回
路61の各バッファの出力が32入力のセレクタ62の入力と
なっている。なお、このセレクタ62の制御は前記中央演
算装置２によって行われる。また、制御回路８は図３に
示すように、水平フライバックパルスを分周する第１の
フリップフロップ回路81と垂直同期信号を分周する第２
のフリップフロップ回路82およびそれらの出力を入力と
するエクスクルーシブオア回路83で構成され、第１のフ
リップフロップ回路81は垂直周期でクリアされる。
例について、図面を参照しながら説明する。図１は本発
明のモアレキャンセル回路の一実施例を含む表示装置の
水平偏向関連部分の回路ブロック構成図であり、図２，
図３は本実施例のモアレキャンセル回路における可変遅
延回路と制御回路の具体的回路図、図４は本実施例のモ
アレキャンセル回路の動作を示すタイミングチャートで
ある。図１において、１は、入力される水平同期信号に
基づき、水平偏向のドライブパルスを生成する水平ドラ
イブパルス発生回路、２は中央演算装置、３は水平ドラ
イブパルスから偏向コイル４に鋸歯状波電流を発生させ
る水平偏向回路、５は水平ドライブパルス発生回路１と
水平偏向回路３との間に接続されたモアレキャンセル回
路で、遅延量を制御可能な可変遅延回路６，２入力のセ
レクタ７，このセレクタ７の制御信号を発生する制御回
路８により構成されている。可変遅延回路６は、図２に
示すようにゲート遅延を利用したもので、32個のバッフ
ァが直列に接続された32段バッファ回路61と32入力のセ
レクタ62で構成され、同図に示すように32段バッファ回
路61の各バッファの出力が32入力のセレクタ62の入力と
なっている。なお、このセレクタ62の制御は前記中央演
算装置２によって行われる。また、制御回路８は図３に
示すように、水平フライバックパルスを分周する第１の
フリップフロップ回路81と垂直同期信号を分周する第２
のフリップフロップ回路82およびそれらの出力を入力と
するエクスクルーシブオア回路83で構成され、第１のフ
リップフロップ回路81は垂直周期でクリアされる。
【００１０】次に図１乃至図４を用いてその動作につい
て説明する。まず、水平ドライブパルス発生回路１は入
力される水平同期信号に基づき第１の水平ドライブパル
スを発生し、可変遅延回路６はこの第１の水平ドライブ
パルスを入力として第２の水平ドライブパルスを生成す
る。ここで中央演算装置２は入力される水平同期信号の
周波数を検出しており、周波数検出結果や使用者の調整
により可変遅延回路６における遅延量、即ち第２の水平
ドライブパルスの位相を32種の位相から決定する。セレ
クタ７の２つの入力には図４(a)，(b)に示すように僅か
な位相のズレｔを持つ第１の水平ドライブパルスと第２
の水平ドライブパルスが入力される。制御回路８は図４
(c)に示す水平フライバックパルスを分周し、図４(d)に
示す前記２入力のセレクタ７の制御信号を生成する。こ
こで、水平フライバックパルスは、水平偏向回路３での
遅延により、前記第１の水平ドライブパルスと第２の水
平ドライブパルスに対して十分遅れるため、セレクタ７
の切り換えがドライブパルスのアクティブな期間と重な
ることはない。以上のことから、図４(e)に示すモアレ
キャンセル回路の出力としては、図４(a)の第１の水平
ドライブパルスと図４(b)の第２の水平ドライブパルス
が交互に出力される。このようにして水平周期で位相の
変化した水平ドライブパルスを基に水平偏向回路３が水
平偏向コイル４に偏向電流を流すことにより一走査線ご
とに水平画面が変化する。また、本実施例では、制御回
路８から出力される制御信号は垂直周期で極性が切り替
わるため、垂直周期で水平画面位置のシフトする走査線
が切り替わるようにしている。
て説明する。まず、水平ドライブパルス発生回路１は入
力される水平同期信号に基づき第１の水平ドライブパル
スを発生し、可変遅延回路６はこの第１の水平ドライブ
パルスを入力として第２の水平ドライブパルスを生成す
る。ここで中央演算装置２は入力される水平同期信号の
周波数を検出しており、周波数検出結果や使用者の調整
により可変遅延回路６における遅延量、即ち第２の水平
ドライブパルスの位相を32種の位相から決定する。セレ
クタ７の２つの入力には図４(a)，(b)に示すように僅か
な位相のズレｔを持つ第１の水平ドライブパルスと第２
の水平ドライブパルスが入力される。制御回路８は図４
(c)に示す水平フライバックパルスを分周し、図４(d)に
示す前記２入力のセレクタ７の制御信号を生成する。こ
こで、水平フライバックパルスは、水平偏向回路３での
遅延により、前記第１の水平ドライブパルスと第２の水
平ドライブパルスに対して十分遅れるため、セレクタ７
の切り換えがドライブパルスのアクティブな期間と重な
ることはない。以上のことから、図４(e)に示すモアレ
キャンセル回路の出力としては、図４(a)の第１の水平
ドライブパルスと図４(b)の第２の水平ドライブパルス
が交互に出力される。このようにして水平周期で位相の
変化した水平ドライブパルスを基に水平偏向回路３が水
平偏向コイル４に偏向電流を流すことにより一走査線ご
とに水平画面が変化する。また、本実施例では、制御回
路８から出力される制御信号は垂直周期で極性が切り替
わるため、垂直周期で水平画面位置のシフトする走査線
が切り替わるようにしている。
【００１１】このように、上記実施例によれば、中央演
算装置２が可変遅延回路６の遅延量を表示モードごとに
細かく設定することにより、様々な水平周波数を持つ映
像信号に対しても必要以上に解像度を低下させることな
くモアレ現象を軽減させることが可能であり、またその
回路実現に関しても特別な検討を要しない優れたモアレ
キャンセル回路を提供することができる。
算装置２が可変遅延回路６の遅延量を表示モードごとに
細かく設定することにより、様々な水平周波数を持つ映
像信号に対しても必要以上に解像度を低下させることな
くモアレ現象を軽減させることが可能であり、またその
回路実現に関しても特別な検討を要しない優れたモアレ
キャンセル回路を提供することができる。
【００１２】
【発明の効果】以上のように本発明は、生成した水平ド
ライブパルスそのものと、中央演算装置により遅延量を
制御した水平ドライブパルスとを切り換えて水平偏向回
路を動作させるため、簡単な回路の追加で様々なモード
において効果的なモアレ現象の軽減効果が得られるもの
であり、また回路自体の検討や、周辺のアナログ回路の
変更を必要とせず、設計期間の短縮化を図り得る優れた
モアレキャンセル回路を実現することができる。また、
回路が論理回路のみで構成可能であるため、ディジタル
ＬＳＩの内部でモアレキャンセル回路を実現できる点で
特に有効である。
ライブパルスそのものと、中央演算装置により遅延量を
制御した水平ドライブパルスとを切り換えて水平偏向回
路を動作させるため、簡単な回路の追加で様々なモード
において効果的なモアレ現象の軽減効果が得られるもの
であり、また回路自体の検討や、周辺のアナログ回路の
変更を必要とせず、設計期間の短縮化を図り得る優れた
モアレキャンセル回路を実現することができる。また、
回路が論理回路のみで構成可能であるため、ディジタル
ＬＳＩの内部でモアレキャンセル回路を実現できる点で
特に有効である。
【図１】本発明のモアレキャンセル回路の一実施例を含
む表示装置の水平偏向関連部分の回路ブロック構成図で
ある。
む表示装置の水平偏向関連部分の回路ブロック構成図で
ある。
【図２】本発明のモアレキャンセル回路の一実施例にお
ける可変遅延回路の一例を示す具体的な回路ブロック図
である。
ける可変遅延回路の一例を示す具体的な回路ブロック図
である。
【図３】本発明のモアレキャンセル回路の一実施例にお
ける制御回路の一例を示す具体的な回路ブロック図であ
る。
ける制御回路の一例を示す具体的な回路ブロック図であ
る。
【図４】本発明のモアレキャンセル回路の一実施例にお
ける動作を説明するためのタイミングチャートである。
ける動作を説明するためのタイミングチャートである。
【図５】従来のモアレキャンセル回路を含む表示装置の
水平偏向関連部分の一例を示す回路ブロック構成図であ
る。
水平偏向関連部分の一例を示す回路ブロック構成図であ
る。
１…水平ドライブパルス発生回路、 ２…中央演算装
置、 ３…水平偏向回路、４…偏向コイル、 ５…モア
レキャンセル回路、 ６…可変遅延回路、 ７…セレク
タ、 ８…制御回路。
置、 ３…水平偏向回路、４…偏向コイル、 ５…モア
レキャンセル回路、 ６…可変遅延回路、 ７…セレク
タ、 ８…制御回路。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 3/16
G09G 1/04
H04N 3/27
H04N 9/16
Claims (2)
- 【請求項１】 水平同期信号に基づいて第１のドライブ
パルスを生成する水平ドライブパルス発生回路と、前記
第１のドライブパルスを遅延させて第２のドライブパル
スを出力する可変遅延回路と、入力される水平同期信号
の周波数を検出して前記可変遅延回路の遅延量を制御す
る中央演算装置と、前記第１のドライブパルスと前記第
２のドライブパルスを択一選択的に切り換えて出力する
セレクタと、前記水平ドライブパルス発生回路から出力
される第１のドライブパルス又は前記可変遅延回路によ
り偏向コイルに鋸歯状波電流を発生させる水平偏向回路
と、水平フライバックパルスを分周して前記セレクタを
周期的に切換制御する制御信号を生成して垂直周期で極
性を切り替えて出力する制御回路とを備え、入力同期信
号の周波数に応じて前記中央演算装置により前記可変遅
延回路の遅延量を制御するとともに、入力同期信号に基
づいて前記水平ドライブパルス発生回路で第１のドライ
ブパルスを生成し、水平フライバックパルスを分周して
前記制御回路から出力される制御信号で前記セレクタを
切換制御することにより、前記生成された第１のドライ
ブパルスと前記可変遅延回路により前記第１のドライブ
パルスを遅延させた第２のドライブパルスとを入力同期
信号の周波数に応じて周期的に切り換えて前記水平偏向
回路に入力して、水平画面位置を走査線毎に交互にシフ
トするとともに、垂直周期で水平画面位置のシフトする
走査線が切り替わるようにしたことを特徴とするモアレ
キャンセル回路。 - 【請求項２】 水平同期信号に基づいて生成された第１
のドライブパルスが入力される複数のバッファを直列に
接続した多段バッファ回路と、前記多段バッファ回路を
構成する各バッファの出力の全てもしくは一部を入力と
する多入力セレクタとにより可変遅延回路を構成し、中
央演算装置により入力同期信号の周波数に応じて前記各
バッファ出力を選択することにより、第１のドライブパ
ルスを入力同期信号の周波数に応じて遅延した第２のド
ライブパルスを生成し、前記多段バッファ回路から出力
される前記第２のドライブパルスと水平同期信号に基づ
いて生成された前記第１のドライブパルスとをセレクタ
に入力し、水平フライバックパルスを分周して生成され
た制御信号により前記セレクタを周期的に切換制御し
て、前記第１のドライブパルスと前記第２のドライブパ
ルスを交互に切り替 えて水平偏向回路に入力することに
より、前記第１のドライブパルスと前記第２のドライブ
パルスの位相差が前記可変遅延回路の多段バッファ回路
の遅延量で設定されるようにしたことを特徴とする請求
項１記載のモアレキャンセル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19971295A JP3473723B2 (ja) | 1995-08-04 | 1995-08-04 | モアレキャンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19971295A JP3473723B2 (ja) | 1995-08-04 | 1995-08-04 | モアレキャンセル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951449A JPH0951449A (ja) | 1997-02-18 |
| JP3473723B2 true JP3473723B2 (ja) | 2003-12-08 |
Family
ID=16412362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19971295A Expired - Fee Related JP3473723B2 (ja) | 1995-08-04 | 1995-08-04 | モアレキャンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473723B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468732B1 (ko) * | 2002-05-30 | 2005-01-29 | 삼성전자주식회사 | Ｃｒｔ 모니터 시스템을 위한 수평 모아레 제거 장치 및방법 |
-
1995
- 1995-08-04 JP JP19971295A patent/JP3473723B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951449A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433832B2 (en) | Image display apparatus and personal computer for displaying personal computer signals and broadcast signals | |
| US4354186A (en) | Picture display device for displaying a binary signal generated by a picture signal generator as a binary interlaced television picture | |
| KR920015854A (ko) | 칼라음극선관 디스플레이의 모아레(Moire)간섭상쇄방법 및 장치 | |
| US5440353A (en) | Display monitor including moire cancellation circuit | |
| US5929574A (en) | Moire clear circuit | |
| JP3473723B2 (ja) | モアレキャンセル回路 | |
| KR930012093B1 (ko) | 순차 주사 비데오 표시장치 | |
| JPH0250476B2 (ja) | ||
| US6094018A (en) | Method and apparatus for providing moire effect correction based on displayed image resolution | |
| US6225762B1 (en) | Method and apparatus for providing moiré effect correction on a multi-scan display monitor | |
| US4536793A (en) | Pulse stretching circuit for a raster display | |
| JP3503848B2 (ja) | モアレキャンセル回路 | |
| US6847176B2 (en) | Apparatus and method for removing horizontal moire in cathode-ray tube monitors | |
| US4797771A (en) | Television fault detection and protection apparatus | |
| JPS63194481A (ja) | 固体表示デイバイスを用いたデイスプレイ | |
| JP3102014B2 (ja) | 垂直偏向回路 | |
| JPH0636558B2 (ja) | 水平ブランキングパルス発生回路 | |
| KR0124374B1 (ko) | 주화면 크기에 관계없이 부화면 신호를 일정화면비로 디스플레이하는 방법 및 그 장치 | |
| KR100518946B1 (ko) | 클램프 펄스 생성 시스템 및 비디오 디스플레이 | |
| JP3077440B2 (ja) | ディスプレイモニタ | |
| KR950001443B1 (ko) | 합성 비디오 신호 발생기 | |
| JPH05236291A (ja) | モアレキャンセル回路 | |
| JPH08116465A (ja) | テレビ受像機のブランキング信号発生装置 | |
| JPH02222285A (ja) | ハイビジョン―ｎｔｓｃ変換装置 | |
| JP4540246B2 (ja) | 偏向回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |