JP3466947B2 - 電子放出素子、電子源及び画像形成装置の製造方法 - Google Patents

電子放出素子、電子源及び画像形成装置の製造方法

Info

Publication number
JP3466947B2
JP3466947B2 JP04244599A JP4244599A JP3466947B2 JP 3466947 B2 JP3466947 B2 JP 3466947B2 JP 04244599 A JP04244599 A JP 04244599A JP 4244599 A JP4244599 A JP 4244599A JP 3466947 B2 JP3466947 B2 JP 3466947B2
Authority
JP
Japan
Prior art keywords
electron
voltage
emitting device
film
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04244599A
Other languages
English (en)
Other versions
JP2000243226A5 (ja
JP2000243226A (ja
Inventor
孝志 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP04244599A priority Critical patent/JP3466947B2/ja
Publication of JP2000243226A publication Critical patent/JP2000243226A/ja
Application granted granted Critical
Publication of JP3466947B2 publication Critical patent/JP3466947B2/ja
Publication of JP2000243226A5 publication Critical patent/JP2000243226A5/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置の
製造方法に関する。
【0002】
【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
【0003】FE型の例としては、W.P. Dyke
and W.W. Dolan,“Field Em
ission”, Advance in Elect
ron Physics, 8,89(1956)ある
いはC.A. Spindt, “Physical
Properties of thin−filmfi
eld emission cathodes wit
h molybdenum cones”, J. A
ppl. Phys. ,47,5248(1976)
等に開示されたものが知られている。
【0004】MIM型の例としては、C.A. Mea
d, “Operation ofTunnel−Em
ission Devices”, J. Appl.
Phys., 32,646(1961)等に開示され
たものが知られている。
【0005】表面伝導型電子放出素子の例としては、
M.I. Elinson, Radio Eng.
Electron Phys., 10,1290(1
965)等に開示されたものがある。
【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2 薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“Thin Solid
Films”, 9,317(1972)]、In2
3 /SnO2 薄膜によるもの[M.Hartwell
and C.G. Fonstad:“IEEE T
rans. ED Conf.”, 519(197
5)]、カーボン薄膜によるもの[荒木久 他:真空、
第26巻、第1号、22頁(1983)]等が報告され
ている。
【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図1
7に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。尚、図中の
素子電極間隔Lは、0.5〜1mm、W’は、0.1m
mで設定されている。
【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。
【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、特
開平1−283749号公報、同2−257552号公
報)。
【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
【0012】
【発明が解決しようとする課題】このような表面伝導型
電子放出素子に関しては、例えば特開平7−23525
5号公報等において、導電性膜としては導電性微粒子よ
りなる膜が好適に用いられることや、通電フォーミング
処理としてはパルス電圧を印加する方法が好適に用いら
れることなどが開示されている。また、通電フォーミン
グにより電子放出部の形成された電子放出素子には、活
性化工程と呼ばれる処理を行うことが好ましいことなど
が開示されている。
【0013】活性化工程とは、有機物質を含む雰囲気中
で、素子電極間にパルス電圧を繰り返し印加することに
より、雰囲気中の有機物質に由来する炭素および/また
は炭素化合物が電子放出素子上に堆積し、その結果、電
子放出素子に流れる電流(素子電流:If)及び電子放
出に伴う電流(放出電流:Ie)が大きく変化する工程
である。
【0014】上記雰囲気中の有機物質としては、真空排
気後に残留する有機物質を用いる方法のほか、例えば特
開平8−7749号公報には、アセトンなどの蒸気を外
部から導入する方法が開示されている。
【0015】また、特開平9−237571号公報に
は、有機物質を含む雰囲気中で、素子電極間にパルス電
圧を繰り返し印加することにより、雰囲気中の有機物質
に由来する炭素および/または炭素化合物を電子放出素
子上に堆積させる工程を用いることなく、導電性膜上に
熱硬化性樹脂、電子線ネガレジスト、ポリアクリロニト
リル等の有機材料の塗布工程及び炭素化工程からなる活
性化工程を有する電子放出素子の製造方法が開示されて
いる。
【0016】しかし、活性化工程により作製した電子放
出素子にあっては、真空容器の間隔が狭いことなどに起
因して、分圧差により特性分布が生じ、電子放出素子の
駆動電圧も高く、均一で画質の良い画像形成装置が得ら
れない場合があった。
【0017】本発明の目的は、上記問題を鑑み、導電性
膜上にポリイミド膜を形成し、素子電極間に通電してポ
リイミド膜に炭化部位を形成することにより、低電圧駆
動することができ、効率が良く長寿命な電子放出素子の
新規な構成、並びにこれを用いた電子源、均一で画質の
良い画像形成装置、及びこれらの製造方法を提供するこ
とにある。
【0018】
【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。
【0019】即ち、本発明の第一は、基板上に一対の素
子電極を形成する工程と、素子電極間に跨る導電性膜を
形成する工程と、素子電極間に通電し、導電性膜に電子
放出部を形成するフォーミング工程と、導電性膜上にポ
リイミド膜を形成する工程と、素子電極間に通電し、上
記有機膜に炭化部位を形成する工程とを有しており、上
記有機膜を形成する工程において、全芳香族系ポリアミ
ドの前駆体溶液をインクジェット法により異なる駆動条
件で2回以上重ね打ちすることにより、上記有機膜の周
辺部と中心部との膜厚比を2/1から1/2(周辺部膜
厚/中心部膜厚)にすることを特徴とする電子放出素子
の製造方法にある。
【0020】
【0021】
【0022】また、本発明の第二は、基板上に配置され
た複数の電子放出素子を有し、入力信号に応じて電子を
放出する電子源の製造方法であって、前記電子放出素子
上記本発明の第一の方法にて製造されることを特徴と
する電子源の製造方法にある。
【0023】
【0024】さらに、本発明の第三は、電子源と、前記
電子源から放出される電子線の照射により画像を形成す
る画像形成部材とを有し、入力信号に基づいて画像を形
成する画像形成装置の製造方法であって、前記電子源を
上記本発明の第二の方法にて製造されることを特徴とす
る画像形成装置の製造方法にある。
【0025】本発明によれば、耐熱性を有する有機材料
としてポリイミドを選択し、ポリイミドの中でも特に耐
熱性の高い全芳香族系のポリイミドを使用する。ポリイ
ミドの前駆体であるポリアミド酸は有機溶媒に溶けるの
で、溶液として用いることができ、溶液状態で塗布し、
塗布後焼成して耐熱性のあるポイリミド膜を作成するこ
とができる。
【0026】塗布の方法としては、インクジェット法を
用いる。インクジェット法を用いて駆動条件を変えて複
数回ドットを打ってポリイミド膜を作成する方法によれ
ば、不要な部分にはポリイミド膜を付与することなく、
必要な部分にだけ、中心部と周辺部との膜厚分布の少な
いポリイミド膜を付与することができ、リーク電流がな
くなり、効率が良く長寿命の電子放出素子を簡便に作製
することができる。
【0027】すなわち、ポリアミド酸溶液の1回目の吐
出においては、低駆動電圧、またはパルス幅を小さくし
た駆動条件により塗布し、同一位置への2回目の吐出に
おいては、高駆動電圧、またはパルス幅を広くした駆動
条件により塗布することにより、1ドット目は周辺部が
厚めであるものの直径が小さく、膜厚が厚めのドットと
なり、そこへ直径が大きめの2ドット目を吐出させれ
ば、1ドット目の中心部膜厚の薄い部分に2ドット目を
打つので、全体として膜厚分布の小さなポリイミド膜を
作成することができる。駆動電圧を徐々に高くして吐出
回数を増やしていけば、膜厚分布のないポリイミドドッ
ト膜ができる。
【0028】また、逆に、ポリアミド酸溶液の1回目の
吐出においては、高駆動電圧、またはパルス幅を広くし
た駆動条件で塗布し、同一位置への2回目の吐出におい
ては、低駆動電圧、またはパルス幅を小さくした駆動条
件で塗布すれば、1ドット目は直径が大きめで周辺部の
膜厚が厚く、中心部の膜厚の薄いドットができ、そこへ
直径が小さめの2ドット目を打つので、全体として膜厚
分布の小さなポリイミド膜を作成することができる。駆
動電圧を徐々に低くくして吐出回数を増やしていって
も、膜厚分布のないポリイミドドット膜ができる。
【0029】従って、本発明のポリアミド酸をインクジ
ェット法により駆動条件をかえて複数回塗布する方法に
よれば、膜厚分布の小さいポリイミド膜を電子放出部分
のみに容易に塗布することができ、リーク電流がなくな
り、効率が良く長寿命の電子放出素子を作製することが
できる。
【0030】また、電子放出素子を複数配列した電子
源、あるいは画像形成装置においては、従来の活性化処
理の制御に比べて、容易に制御することができるため、
特性のばらつき等を抑制できるようになり、さらに本発
明の電子源基板の製造工程及びその検査、フェースプレ
ートの製造工程及びその検査、電子源基板と画像形成部
材を有するフェースプレートとで真空外囲器を組み立て
る工程を有する画像形成装置の製造工程によれば、電子
源とフェースプレートの検査された良品のみで後工程の
組み立てを行うことができるため、画像形成装置を安価
に製造することができる。
【0031】すなわち、本発明は、基板上に設けた一対
の電極間にポリアミド酸をインクジェット法により駆動
条件を変えて複数回塗布することにより、膜厚分布の小
さいポリイミド膜を配置し、素子電極間に電圧を印加し
て炭素化部位を形成するものであり、インクジェット方
式により導電性膜上に一定量のポリイミド膜を付与する
ことができるため、簡便に電子放出素子を作製すること
ができる。また、ポリイミド膜に膜厚分布がないため、
リーク電流もなくなり、効率が良く長寿命の電子放出素
子を作製することができ、均一で画質の良い画像形成装
置が得られるものである。
【0032】
【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。
【0033】図1は、本発明の電子放出素子の一構成例
を示す模式図であり、図1(a)は平面図、図1(b)
は縦断面図である。図1において、1は基板、2と3は
電極(素子電極)、4は導電性膜、5は電子放出部であ
る。
【0034】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりSiO2 を積層した積層体、ア
ルミナ等のセラミックス及びSi基板等を用いることが
できる。
【0035】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或は合金及びPd、Ag、Au、RuO2 、Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
【0036】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μmから数十μm
の範囲とすることができる。素子電極長さWは、電極の
抵抗値、電子放出特性を考慮して、数μmから数百μm
の範囲とすることができる。素子電極2,3の膜厚d
は、数十nmから数μmの範囲とすることができる。
【0037】尚、図1に示した構成とは別に、基板1上
に、導電性膜4、素子電極2,3の順に形成した構成と
することもできる。また、製法によっては、対向する素
子電極2,3間の全てが電子放出部として機能する場合
もある。
【0038】導電性膜4を構成する材料としては、例え
ばPd,Pt,Ru,Ag,Au,Ti,In,Cu,
Cr,Fe,Zn,Sn,Ta,W,Pb等の金属、P
dO,SnO2 ,In23 ,PbO,Sb23 等の
酸化物導電体、HfB2 ,ZrB2 ,LaB6 ,CeB
6 ,YB4 ,GdB4 等の硼化物、TiC,ZrC,H
fC,TaC,SiC,WC等の炭化物、TiN,Zr
N,HfN等の窒化物、Si,Ge等の半導体、カーボ
ン等が挙げられる。
【0039】導電性膜4の膜厚は、素子電極2,3への
ステップカバレージ、素子電極2,3間の抵抗値等を考
慮して適宜設定されるが、通常は、数Å〜数百nmの範
囲とするのが好ましく、より好ましくは1nm〜50n
mの範囲とするのが良い。その抵抗値は、Rsが102
Ω/□から107 Ω/□の値であるのが好ましい。な
お、Rsは、幅がwで長さがlの薄膜の長さ方向に測定
した抵抗Rを、R=Rs(l/w)と置いたときに現れ
る値である。
【0040】本発明では、電子放出素子形成用材料とな
るポリイミドの前駆体であるポリアミド酸溶液を、イン
クジェット方式により駆動条件を変えて同一位置に複数
回吐出し、基板上の電子源が形成されるべき位置に膜厚
保分布の小さいポリイミド膜を付着させる方法を用い
る。
【0041】ポリアミド酸溶液としては、ピロメリット
酸無水物、ビフェニルテトラカルボン酸無水物、ベンゾ
フェノンテトラカルボン酸無水物などからなる置換基を
有していてもよい酸無水物と、フェニレンジアミン、ビ
ス(4−アミノフェニル)エーテル、1,4−ビス(4
−アミノフェニル)ベンゼンなどからなる置換基を有し
ていてもよいジアミン化合物とから得られる芳香族系ポ
リアミド酸を主成分とする溶液が好ましく、溶媒として
はN−メチルピロリドン、N,N−ジメチルアセトアミ
ド、N,N−ジメチルホルムアミドなどが使用できる。
ポリアミド酸の濃度としては、1〜5%が好ましい。
【0042】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、その内部には、数
Åから数十nmの範囲の粒径の導電性微粒子が存在する
場合もある。この導電性微粒子は、導電性膜4を構成す
る材料の元素の一部、あるいは全ての元素を含有するも
のとなる。
【0043】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図2および図3に基づ
いて説明する。尚、図2および図3においても図1に示
した部位と同じ部位には図1に付した符号と同一の符号
を付している。
【0044】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板1上に素子電極2及び3を形成する(図
2(a))。
【0045】2)素子電極2,3を設けた基板1上に、
インクジェット方式により金属化合物溶液を塗布(液滴
付与)して(図2(b))、金属化合物薄膜を形成する
(図2(c))。
【0046】インクジェット法としては、バブルジェッ
ト方式(BJ方式)またはピエゾジェット方式等により
液滴を吐出し、基板上の導電性膜が形成されるべき位置
に付着させる方法が好ましい。この方法で使用されるイ
ンクジェットのヘッドの例を図4および図5に示す。図
4は単発ヘッド、図5は単発ヘッドを並列に配置し、液
滴の吐出及び基体への付着に要する時間を短縮しようと
するものであり、ノズル数は特に限定されない。図4お
よび図5において、21はヘッド本体、22はヒータま
たはピエゾ素子、23はインク流路、24はノズル、2
5はインク供給管、26はインク溜である。
【0047】金属化合物溶液には、前述の導電性膜4の
材料と同様な組成の金属化合物の溶液を用いることがで
きる。特にそれらの水溶液を主体とする溶液が望まし
い。この金属化合物薄膜を乾燥、焼成して、基板上に電
子放出のための導電性膜4を形成する。
【0048】乾燥工程は、通常用いられる自然乾燥、送
風乾燥、および熱乾燥等を用いればよい。焼成工程は、
通常用いられる加熱手段を用いればよい。乾燥工程と焼
成工程とは必ずしも区別された別工程として行う必要は
なく、連続して同時に行っても構わない。
【0049】ここでは、金属化合物溶液の塗布(液滴付
与)法を挙げて説明したが、導電性膜4の作成方法はこ
れに限られるものでなく、真空蒸着法、スパッタ法、化
学的気相堆積法、ディッピング法、スピンナー法等を用
いることもできる。
【0050】3)次に、フォーミングと呼ばれる通電処
理を施す。素子電極2,3間に通電を行うと、導電性膜
4の部位に電子放出部5が形成される(図2(d))。
【0051】フォーミング工程においては、瞬間的に導
電性膜4の一部に局所的に熱エネルギーが集中し、その
部位に構造の変化した電子放出部5が形成される。
【0052】通電フォーミングの電圧波形の例を図6に
示す。
【0053】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図6(a)に示した手法と、パルス波高値を増
加させながらパルスを印加する図6(b)に示した手法
がある。
【0054】まず、パルス波高値を定電圧とした場合に
ついて図6(a)で説明する。図6(a)におけるT1
及びT2 は電圧波形のパルス幅とパルス間隔である。通
常、T1 は1μ秒〜10m秒、T2 は10μ秒〜100
m秒の範囲で設定される。三角波の波高値(ピーク電
圧)は、電子放出素子の形態に応じて適宜選択される。
このような条件のもと、例えば、数秒から数十分間電圧
を印加する。パルス波形は、三角波に限定されるもので
はなく、矩形波等の所望の波形を採用することができ
る。
【0055】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図6(b)で説明する。
図6(b)におけるT1 及びT2 は、図6(a)に示し
たのと同様とすることができる。三角波の波高値(ピー
ク電圧)は、例えば0.1Vステップ程度づつ、増加さ
せることができる。
【0056】通電フォーミング処理の終了は、パルス間
隔T2 中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
【0057】フォーミング処理以降の電気的処理は、例
えば図7に示すような真空処理装置内で行うことかでき
る。この真空処理装置は測定評価装置としての機能をも
兼ね備えている。図7においても、図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。
【0058】図7において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vfを印加するための電源、50は素子電極2,3間
を流れる素子電流Ifを測定するための電流計、54は
素子の電子放出部5より放出される放出電流Ieを捕捉
するためのアノード電極、53はアノード電極54に電
圧を印加するための高圧電源、52は電子放出部5より
放出される放出電流Ieを測定するための電流計であ
る。一例として、アノード電極54の電圧を1kV〜1
0kVの範囲とし、アノード電極54と電子放出素子と
の距離Hを2mm〜8mmの範囲として測定を行うこと
ができる。
【0059】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
【0060】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。
【0061】4)フォーミングを終えた素子に全芳香族
系ポリイミドの前駆体であるポリアミド酸溶液を、イン
クジェット法により同一位置に駆動条件を変えて複数回
塗布し、閉環イミド化することにより、膜厚分布のほと
んどないポリイミド膜6が形成される(図3(e))。
駆動条件というのは、例えば駆動電圧やパルス幅を変化
させることなどである。
【0062】ついで、通電処理することにより部分的に
炭化部位7を有するポリイミド膜6を形成する(図3
(f))。
【0063】なお、上記の工程3)、4)に示した手順
は、逆に行っても良い。
【0064】すなわち、3’)として、工程2)により
形成された導電性膜4上に、4)に示したのと同様にし
てポリイミド膜を形成する(図8(g))。その後、
4’)として、3)と同様に、通電フォーミング処理を
行う。これにより、電子放出部5の形成と、その付近の
ポリイミド膜の炭化が同時に起こる。
【0065】次に、インクジェット法について述べる。
【0066】全芳香族ポリイミドの前駆体であるポリア
ミド酸溶液をインクジェット法により1回目は低駆動電
圧、またはパルス幅の小さい駆動条件で吐出して塗布
し、2回目は同一位置に1回目より高い駆動電圧、また
は1回目よりパルス幅を広くした駆動条件で吐出して塗
布することにより、あるいは2回以上の複数回吐出して
塗布することにより、膜厚分布の小さいポリイミド膜を
形成する。
【0067】素子電極2、3間に不図示の電源を用い
て、場合によっては加熱しながら通電処理することによ
り部分的に炭化部位を有するポリイミド膜を形成する
(図3(f))。
【0068】ポリイミド前駆体のポリアミド酸の溶液は
N,N−ジメチルホルムアミド(DMF)、N,N−ジ
メチルアセトアミド(DMAc)、N−メチルピロリド
ン(NMP)などの溶媒に溶かして用いることが好まし
い。
【0069】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図9を参照しながら説明
する。
【0070】図9は、図7に示した真空処理装置を用い
て測定された放出電流Ie及び素子電流Ifと、素子電
圧Vfとの関係を模式的に示した図である。図9におい
ては、放出電流Ieが素子電流Ifに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
【0071】図9からも明らかなように、本発明の電子
放出素子は、放出電流Ieに関して次の3つの特徴的性
質を有する。
【0072】即ち、第1に、本素子はある電圧(閾値電
圧と呼ぶ;図9中のVth)以上の素子電圧を印加する
と急激に放出電流Ieが増加し、一方閾値電圧Vth以
下では放出電流Ieが殆ど検出されない。つまり、放出
電流Ieに対する明確な閾値電圧Vthを持った非線形
素子である。
【0073】第2に、放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。
【0074】第3に、アノード電極54(図7参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vfを印加する時間により制御できる。
【0075】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。
【0076】図9においては、素子電流Ifが素子電圧
Vfに対して単調増加する(MI特性)例を示したが、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵
抗特性(VCNR特性)を示す場合もある(不図示)。
これらの特性は、前述の工程を制御することで制御でき
る。
【0077】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の電子放出素子を複数個基板
上に配列し、例えば電子源や画像形成装置が構成でき
る。
【0078】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
【0079】本発明の電子放出素子については、前述し
た通り3つの特性がある。即ち、表面伝導型電子放出素
子からの放出電子は、閾値電圧以上では、対向する素子
電極間に印加するパルス状電圧の波高値と幅で制御でき
る。一方、閾値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。
【0080】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図10
を用いて説明する。図10において、71は電子源基
板、72はX方向配線、73はY方向配線である。74
は電子放出素子、75は結線である。
【0081】m本のX方向配線72は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2……Dynのn本の
配線よりなり、X方向配線72と同様に形成される。こ
れらm本のX方向配線72とn本のY方向配線73との
間には、不図示の層間絶縁層が設けられており、両者を
電気的に分離している(m,nは、共に正の整数)。
【0082】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
【0083】電子放出素子74を構成する一対の素子電
極(不図示)は、それぞれm本のX方向配線72とn本
のY方向配線73に、導電性金属等からなる結線75に
よって電気的に接続されている。
【0084】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
【0085】X方向配線72には、X方向に配列した電
子放出素子74の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Y方
向配線73には、Y方向に配列した電子放出素子74の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。
【0086】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
【0087】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図11と図12
及び図13を用いて説明する。図11は、画像形成装置
の表示パネルの一例を示す模式図であり、図12は、図
11の画像形成装置に使用される蛍光膜の模式図であ
る。図13は、NTSC方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。
【0088】図11において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は支持枠であり、該支持枠82には、リア
プレート81、フェースプレート86がフリットガラス
等を用いて接続されている。88は外囲器であり、例え
ば大気中あるいは窒素中で、400〜500℃の温度範
囲で10分間以上焼成することで、封着して構成され
る。
【0089】74は、図1に示したような電子放出素子
である。72,73は、表面伝導型電子放出素子の一対
の素子電極と接続されたX方向配線及びY方向配線であ
る。
【0090】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スペーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
【0091】図12は、蛍光膜を示す模式図である。蛍
光膜84は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ(図12(a))あるい
はブラックマトリクス(図12(b))等と呼ばれる黒
色導電材91と蛍光体92とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体92間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜84における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材91の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。
【0092】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
【0093】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
【0094】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
【0095】図11に示した画像形成装置は、例えば以
下のようにして製造される。
【0096】外囲器88内は、適宜加熱しなから、イオ
ンポンプ、ソープションポンプ等のオイルを使用しない
排気装置により不図示の排気管を通じて排気し、10-5
Pa程度の真空度の有機物質の十分に少ない雰囲気にし
た後、封止が成される。外囲器88の封止後の真空度を
維持するために、ゲッター処理を行うこともできる。こ
れは、外囲器88の封止を行う直前あるいは封止後に、
抵抗加熱あるいは高周波加熱等を用いた加熱により、外
囲器88内の所定の位置に配置されたゲッター(不図
示)を加熱し、蒸着膜を形成する処理である。ゲッター
は通常Ba等が主成分であり、該蒸着膜の吸着作用によ
り、例えば1×10-5Pa以上の真空度を維持するもの
である。ここで、電子放出素子のフォーミング処理以降
の工程は適宜設定できる。
【0097】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図13を用いて説明する。図13において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタ、105はラインメ
モリ、106は同期信号分離回路、107は変調信号発
生器、Vx及びVaは直流電圧源である。
【0098】表示パネル101は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn及び高圧端子87を
介して外部の電気回路と接続している。端子Dox1乃
至Doxmには、表示パネル101内に設けられている
電子源、即ち、m行n列の行列状にマトリクス配線され
た電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Doy1乃至Doynに
は、前記走査信号により選択された1行の電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。高圧端子87には、直流電圧源Vaより、例
えば10kVの直流電圧が供給されるが、これは電子放
出素子から放出される電子ビームに、蛍光体を励起する
のに十分なエネルギーを付与する為の加速電圧である。
【0099】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1乃至Doxmと電気的
に接続される。各スイッチング素子S1乃至Smは、制
御回路103が出力する制御信号Tscanに基づいて
動作するものであり、例えばFETのようなスイッチン
グ素子を組み合わせることにより構成することができ
る。
【0100】直流電圧源Vxは、本例の場合には電子放
出素子の特性(電子放出閾値電圧)に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。
【0101】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。
【0102】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。
【0103】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn固の並列信号として前記シフ
トレジスタ104より出力される。
【0104】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。
【0105】変調信号発生器107は、画像データI
d’1乃至Id’nの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Doy1乃至Doynを通じて表示パネル1
01内の電子放出素子に印加される。
【0106】前述したように、本発明の電子放出素子は
放出電流Ieに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Vthがあり、Vth
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Vmを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Pwを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。
【0107】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
【0108】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
【0109】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。
【0110】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。
【0111】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Do
x1乃至Doxm、Doy1乃至Doynを介して電圧
を印加することにより、電子放出が生じる。高圧端子8
7を介してメタルバック85あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発光が生じて画像が形
成される。
【0112】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるTV信号(例えば、MUSE方
式をはじめとする高品位TV)方式をも採用できる。
【0113】次に、前述の梯子型配置の電子源及び画像
形成装置について、図14及び図15を用いて説明す
る。
【0114】図14は、梯子型配置の電子源の一例を示
す模式図である。図14において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線Dx1〜Dx10
であり、これらは外部端子として引き出されている。電
子放出素子111は、基板110上に、X方向に並列に
複数個配置されている(これを素子行と呼ぶ)。この素
子行が複数個配置されて、電子源を構成している。各素
子行の共通配線間に駆動電圧を印加することで、各素子
行を独立に駆動させることができる。即ち、電子ビーム
を放出させたい素子行には、電子放出閾値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出閾値以下の電圧を印加する。各素子行間に位置す
る共通配線Dx2〜Dx9は、例えばDx2とDx3、
Dx4とDx5、Dx6とDx7、Dx8とDx9とを
夫々一体の同一配線とすることもできる。
【0115】図15は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、Dox1乃至Doxmは容器外端子、G1乃
至Gnはグリッド電極120と接続された容器外端子で
ある。110は各素子行間の共通配線を同一配線とした
電子源基板である。図15においては、図11、図14
に示した部位と同じ部位には、これらの図に付したのと
同一の符号を付している。ここに示した画像形成装置
と、図11に示した単純マトリクス配置の画像形成装置
との大きな違いは、電子源基板110とフェースプレー
ト86の間にグリッド電極120を備えているか否かで
ある。
【0116】図15においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、電子放出素子111か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て1個ずつ円形の開口121が設けられている。グリッ
ド電極の形状や配置位置は、図11に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。
【0117】容器外端子Dox1乃至Doxm及びグリ
ッド容器外端子G1乃至Gnは、不図示の制御回路と電
気的に接続されている。
【0118】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
【0119】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
【0120】
【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれらの実施例に限定されるもので
はなく、本発明の目的が達成される範囲内での各要素の
置換や設計変更がなされたものをも包含する。
【0121】[実施例1]本実施例に係る電子放出素子
の基本的な構成は、図1と同様である。本実施例におけ
る電子放出素子の製造法は、基本的には図2および図3
と同様である。以下、図1、図2、および図3を用い
て、本実施例における電子放出素子の製造方法を順をお
って説明する。
【0122】絶縁性基板1として石英基板を用い、これ
を有機溶剤により充分に洗浄後、該基板1上に白金から
なる素子電極2、3を形成した(図2(a))。このと
き、素子電極の間隔Lは10μmとし、素子電極の幅W
は500μmとし、その厚さは100μmとした。
【0123】酢酸パラジウムテトラエタノールアミン錯
体[Pd(H2 NC24 OH)4(CH3 COO)
2 ]0.6g、86%鹸化ポリビニルアルコール(平均
重合度500)0.05g、イソプロピルアルコール2
5g、エチレングリコール1gをとり、水を加えて全量
を100gとし、パラジウム化合物溶液とした。
【0124】このパラジウム化合物溶液をポアサイズ
0.25μmのメンプランフィルターで濾過し、キヤノ
ン(株)製のバブルジェットヘッドBC−01に充填
し、所定のヘッド内ヒータに外部より20Vの直流電圧
を7μ秒印加して、前記の石英基板の素子電極2、3の
ギャップ部分にパラジウム化合物溶液を吐出した(図2
(b))。ヘッドと基板の位置を保持したままさらに5
回吐出を繰り返した。液滴はほぼ円形で、その直径は約
110μmとなった。
【0125】この基板を大気雰囲気350℃のオープン
中で12分加熱して、前記金属化合物を基板上で分解堆
積させたところ、酸化パラジウムからなる導電性膜4が
生成した。
【0126】つぎに、図2(c)に示すように、電子放
出部5を素子電極2および3の間に電圧を印加し、導電
性膜4を通電処理(フォーミング処理)することにより
作製した。
【0127】フォーミング処理の電圧波形を図6に示
す。
【0128】図6中、T1 及びT2 は電圧波形のパルス
幅とパルス間隔であり、本実施例ではT1 を1m秒、T
2 を10m秒とし、三角波の波高値(ピーク電圧)は5
Vとし、フォーミング処理は約1×10-6Paの真空雰
囲気下で60秒間行った。
【0129】以上のようにして作製された素子にビフェ
ニルテトラカルボン酸無水物とp−フェニレンジアミン
とから得られるポリアミド酸の1%N−メチルピロリド
ン溶液を円形状の酸化パラジウムの中心に塗布した。
【0130】1回目は20V直流電圧(立上がり2μ
秒、パルス幅10μ秒、立下がり2μ秒)を印加して吐
出し、ヘッドと基板の位置を保持し、2回目は30V直
流電圧(立上がり2μ秒、パルス幅10μ秒、立下がり
2μ秒)を印加して吐出し、3回目は50V直流電圧
(立上がり2μ秒、パルス幅10μ秒、立下がり2μ
秒)を印加して吐出し、350℃で30分焼成し、酸化
パラジウム膜上にほぼ同じ直径のポリイミド膜を作製し
た。触針式段差計で測定した膜厚は、周辺部が約62n
mで、中心部が約58nmであった。
【0131】つぎに、素子電極2、3の間に2.0Vか
ら両極パルス波形の電圧を印加して電圧を上げていった
ところ、14〜l8Vで高抵抗を示した。このときのS
EM観察によると、フォーミング処理によって生じた酸
化パラジウム膜の狭亀裂に沿って、ポリイミド膜に亀裂
が形成されていた。
【0132】以上のようにして作製された素子につい
て、その電子放出特性の測定を行った。図7に測定評価
装置の概略構成図を示す。
【0133】図7においても、1は絶縁性基板、2及び
3は素子電極、4は導電性膜、5は電子放出部、6はポ
リイミド膜、7はポリイミド由来の電子放出部を示し、
51は素子に電圧を印加するための電源、50は素子電
流Ifを測定するための電流計、54は素子より発生す
る放出電流Ieを測定するためのアノード電極、53は
アノード電極54に電圧を印加するための高圧電源、5
2は放出電流を測定するための電流計である。
【0134】電子放出素子の上記素子電流If、放出電
流Ieの測定にあたっては、素子電極2、3に電源51
と電流計50とを接続し、該電子放出素子の上方に電源
53と電流計52とを接続したアノード電極54を配置
している。また、本電子放出素子及びアノード電極54
は真空装置内に設置されており、その真空装置には不図
示の排気ポンプ及び真空計等の真空装置に必要な機器が
具備されており、所望の真空下で本素子の測定評価を行
えるようになっている。
【0135】なお、本実施例では、アノード電極と電子
放出素子間の距離を4mm、アノード電極の電位を1k
V、電子放出特性測定時の真空装置内の圧力を1×10
-6Paとした。
【0136】以上のような測定評価装置を用いて、本電
子放出素子の素子電極2及び3に電圧を印加し、その時
に流れる素子電流If及び放出電流Ieを測定したとこ
ろ、図9に示したような電流−電圧特性が得られた。I
eは4.5μA(25V)であった。
【0137】アノード電極54の替わりに、前述した蛍
光膜とメタルバックを有するフェースプレートを真空装
置内に配置した。こうして電子源からの電子放出を試み
たところ、蛍光膜の一部が発光し、本素子が発光表示素
子として機能することが判った。
【0138】以上説明した実施例中、電子放出部5を形
成する際に、素子電極2,3間に三角波パルスを印加し
てフォーミング処理を行っているが、素子電極2,3間
に印加する波形は三角波に限定することはなく、矩形波
など所望の波形を用いてもよく、その波高値及びパルス
幅・パルス間隔等についても上述の値に限ることなく、
電子放出部が良好に形成されれば所望の値を選択するこ
とができる。
【0139】[比較例1]キヤノン(株)製のピエゾヘ
ッドPJ−300Sを用い、ビフェニルテトラカルボン
酸無水物とp−フェニレンジアミンとから得られるポリ
アミド酸の1%N−メチルピロリドン溶液を円形状の酸
化パラジウムの中心に塗布した。20V直流電圧(立上
がり2μ秒、パルス幅10μ秒、立下がり2μ秒)を印
加し、ヘッドと基板の位置を保持したまま3回吐出し、
350℃で30分焼成した。ポリイミド膜の直径は酸化
パラジウムよりも小さめで、その膜厚は、周辺部が約1
80nmで、中心部が約50nmであった。
【0140】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ1
5〜16Vで高抵抗を示した。実施例1と同様にして、
電子放出素子を作製した。放出電流Ieは1μA(25
V)であり、リーク電流も観察された。実施例1と比べ
るとIeが小さい。SEM観察の結果から、フォーミン
グ処理によって生じた酸化パラジウム膜の狭亀裂に沿っ
てポリイミド膜に亀裂が形成されていたが、膜厚の厚い
周辺部には切れ残っている部分が僅かにあった。
【0141】続いて、実施例1および比較例1で作製し
た電子放出素子に、図7に示した測定評価装置内で25
V(パルス幅1m秒、パルス間隔10m秒)の矩形波で
連続駆動を行ったところ、100時間後の放出電流が、
実施例1の電子放出素子では8%の減少であったが、比
較例1の電子放出素子では35%の減少であった。
【0142】[実施例2]ビフェニルテトラカルボン酸
無水物とp−フェニレンジアミンとから得られるポリア
ミド酸の代わりに、ピロメリット酸無水物と1,4−ビ
ス(4−アミノフェノキシ)ベンゼンとから得られるポ
リアミド酸をピエゾヘッドを用いて塗布した。
【0143】すなわち、キヤノン(株)製のピエゾヘッ
ドPJ−300Sを用い、ピロメリット酸無水物と1,
4−ビス(4−アミノフェノキシ)ベンゼンとから得ら
れるポリアミド酸の1%N−メチルピロドリン溶液を円
形状の酸化パラジウムの中心に塗布した。
【0144】1回目は20V直流電圧(立上がり2μ
秒、パルス幅10μ秒、立下がり2μ秒)を印加して吐
出し、ヘッドと基板の位置を保持し、2回目は30V直
流電圧(立上がり2μ秒、パルス幅10μ秒、立下がり
2μ秒)を印加して吐出し、3回目は50V直流電圧
(立上がり2μ秒、パルス幅10μ秒、立下がり2μ
秒)を印加して吐出し、350℃で30分焼成し、酸化
パラジウム膜上にほぼ同じ直径のポリイミド膜を作製し
た。触針式段差計で測定した膜厚は、周辺部が約60n
mで、中心部が約52nmであった。
【0145】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ、
14〜18Vで高抵抗を示した。実施例1と同様に処理
を行い、電子放出素子を作製した。放出電流Ieは5μ
A(25V)であった。
【0146】[比較例2]キヤノン(株)製のピエゾヘ
ッドPJ−300Sを用い、ピロメリット酸無水物と
1,4−ビス(4−アミノフェノキシ)ベンゼンとから
得られるポリアミド酸の1%N−メチルピロリドン溶液
を円形状の酸化パラジウム膜の中心に塗布した。20V
直流電圧(立上がり2μ秒、パルス幅10μ秒、立下が
り2μ秒)を印加し、ヘッドと基板の位置を保持したま
ま3回吐出し、350℃で30分焼成した。ポリイミド
膜の直径は酸化パラジウム膜よりも小さめで、その膜厚
は、周辺部が約170nmで、中心部が約40nmであ
った。
【0147】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ1
5〜16Vで高抵抗を示した。実施例1と同様にして、
電子放出素子を作製した。放出電流Ieは1.2μA
(25V)であり、リーク電流も観察された。実施例1
と比べるとIeが小さい。SEM観察の結果から、フォ
ーミング処理によって生じた酸化パラジウム膜の狭亀裂
に沿ってポリイミド膜に亀裂が形成されていたが、膜厚
の厚い周辺部には切れ残っている部分が僅かにあった。
【0148】続いて、実施例2および比較例2で作製し
た電子放出素子に、図7に示した測定評価装置内で25
V(パルス幅1m秒、パルス間隔10m秒)の矩形波で
連続駆動を行ったところ、100時間後の放出電流が、
実施例2の電子放出素子では10%の減少であったが、
比較例2の電子放出素子では38%の減少であった。
【0149】[実施例3]ピロメリット酸無水物とビス
(4−アミノフェニル)エーテルとから得られるポリア
ミド酸の代わりに、ベンゾフェノンカルボン酸無水物と
1,4−ビス(4−アミノフェニル)ベンゼンとから得
られるポリアミド酸をピエゾヘッドを用いて塗布した。
【0150】すなわち、キヤノン(株)製のピエゾヘッ
ドPJ−300Sを用い、ベンゾフェノンテトラカルボ
ン酸無水物と1,4−ビス(4−アミノフェニル)ベン
ゼンとから得られるポリアミド酸の2%N−メチルピロ
ドリン溶液を円形状の酸化パラジウムの中心に塗布し
た。
【0151】1回目は20V直流電圧(立上がり2μ
秒、パルス幅10μ秒、立下がり2μ秒)を印加して吐
出し、ヘッドと基板の位置を保持し、2回目は40V直
流電圧(立上がり2μ秒、パルス幅10μ秒、立下がり
2μ秒)を印加して吐出し、350℃で30分焼成し、
酸化パラジウム膜上にほぼ同じ直径のポリイミド膜を作
製した。触針式段差計で測定した膜厚は、周辺部が約6
2nmで、中心部が約61nmであった。
【0152】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ、
14〜18Vで高抵抗を示した。実施例1と同様に処理
を行い、電子放出素子を作製した。放出電流Ieは4.
6μA(25V)であった。
【0153】[比較例3]キヤノン(株)製のピエゾヘ
ッドPJ−300Sを用い、ベンゾフェノンテトラカル
ボン酸無水物と1,4−ビス(4−アミノフェニル)ベ
ンゼンとから得られるポリアミド酸の2%N−メチルピ
ロドリン溶液を円形状の酸化パラジウム膜の中心に塗布
した。40V直流電圧(立上がり2μ秒、パルス幅10
μ秒、立下がり2μ秒)を印加し、ヘッドと基板の位置
を保持したまま2回吐出し、350℃で30分焼成し
た。ポリイミド膜の直径は酸化パラジウム膜とほぼ同じ
であったが、その膜厚は、周辺部が約150nmで、中
心部が約35nmであった。
【0154】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ1
5〜16Vで高抵抗を示した。実施例1と同様にして、
電子放出素子を作製した。放出電流Ieは1μA(25
V)であり、リーク電流も観察された。実施例1と比べ
るとIeが小さい。SEM観察の結果から、フォーミン
グ処理によって生じた酸化パラジウム膜の狭亀裂に沿っ
てポリイミド膜に亀裂が形成されていたが、膜厚の厚い
周辺部には切れ残っている部分が僅かにあった。
【0155】続いて、実施例3および比較例3で作製し
た電子放出素子に、図7に示した測定評価装置内で25
V(パルス幅1m秒、パルス間隔10m秒)の矩形波で
連続駆動を行ったところ、100時間後の放出電流が、
実施例3の電子放出素子では12%の減少であったが、
比較例3の電子放出素子では36%の減少であった。
【0156】[実施例4]ベンゾフェノンテトラカルボ
ン酸無水物と1,4−ビス(4−アミノフェニル)ベン
ゼンとから得られるポリアミド酸の代わりに、ビフェニ
ルテトラカルボン酸無水物とビス(4−アミノフェニ
ル)エーテルとから得られるポリアミド酸をピエゾヘッ
ドを用いて塗布した。
【0157】すなわち、キヤノン(株)製のピエゾヘッ
ドPJ−300Sを用い、ビフェニルテトラカルボン酸
無水物とビス(4−アミノフェニル)エーテルとから得
られるポリアミド酸の1%N−メチルピロドリン溶液を
円形状の酸化パラジウム膜の中心に塗布した。
【0158】1回目は60V直流電圧(立上がり2μ
秒、パルス幅10μ秒、立下がり2μ秒)を印加して吐
出し、ヘッドと基板の位置を保持し、2回目は30V直
流電圧(立上がり2μ秒、パルス幅10μ秒、立下がり
2μ秒)を印加して吐出し、3回目は20V直流電圧
(立上がり2μ秒、パルス幅10μ秒、立下がり2μ
秒)を印加して吐出し、350℃で30分焼成し、酸化
パラジウム膜上にほぼ同じ直径のポリイミド膜を作製し
た。触針式段差計で測定した膜厚は、周辺部が約60n
mで、中心部が約56nmであった。
【0159】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ、
14〜18Vで高抵抗を示した。実施例1と同様に処理
を行い、電子放出素子を作製した。放出電流Ieは4.
8μA(25V)であった。
【0160】[比較例4]キヤノン(株)製のピエゾヘ
ッドPJ−300Sを用い、ビフェニルテトラカルボン
酸無水物とビス(4−アミノフェニル)エーテルとから
得られるポリアミド酸の1%N−メチルピロドリン溶液
を円形状の酸化パラジウム膜の中心に塗布した。30V
直流電圧(立上がり2μ秒、パルス幅10μ秒、立下が
り2μ秒)を印加し、ヘッドと基板の位置を保持したま
ま3回吐出し、350℃で30分焼成した。ポリイミド
膜の直径は酸化パラジウム膜よりやや小さめであった
が、その膜厚は、周辺部が約140nmで、中心部が約
30nmであった。
【0161】素子電極2、3の間に2.0Vから両極パ
ルス波形の電圧を印加して電圧を上げていったところ1
5〜16Vで高抵抗を示した。実施例1と同様にして、
電子放出素子を作製した。放出電流Ieは1μA(25
V)であり、リーク電流も観察された。実施例1と比べ
るとIeが小さい。SEM観察の結果から、フォーミン
グ処理によって生じた酸化パラジウム膜の狭亀裂に沿っ
てポリイミド膜に亀裂が形成されていたが、膜厚の厚い
周辺部には切れ残っている部分が僅かにあった。
【0162】続いて、実施例4および比較例4で作製し
た電子放出素子に、図7に示した測定評価装置内で25
V(パルス幅1m秒、パルス間隔10m秒)の矩形波で
連続駆動を行ったところ、100時間後の放出電流が、
実施例4の電子放出素子では10%の減少であったが、
比較例4の電子放出素子では39%の減少であった。
【0163】[実施例5]多数の素子電極とマトリクス
状配線とを形成した大画面の基板(20cm×20c
m)(図10)の各対向電極に対して、それぞれ実施例
1と同様にして有機金属化合物溶液の液滴をバブルジェ
ット方式のインクジェット装置により付与し、焼成した
後(図2(c))、フォーミング処理された素子上に
(図2(d))、ビフェニルテトラカルボン酸無水物と
p−フエニレンジアミンとから得られるポリアミド酸の
1%N−メチルピロリドン溶液をキヤノン(株)のピエ
ゾヘッドPJ−300Sに充填し、ヘッドをフォーミン
グ処理した後の酸化パラジウムの中心の位置に保持し、
1回目は20V直流電圧(立上がり2μ秒、パルス幅1
0μ秒、立下がり2μ秒)を印加して吐出し、2回目は
30V直流電圧(立上がり2μ秒、パルス幅10μ秒、
立下がり2μ秒)を印加して吐出し、3回目は50V直
流電圧(立上がり2μ秒、パルス幅10μ秒、立下がり
2μ秒)を印加して吐出し、350℃で30分焼成し、
酸化パラジウム膜上にほぼ同じ直径のポリイミド膜を作
製した。触針式段差計で測定した膜厚は、周辺部が約6
2nmで、中心部が約58nmであった。
【0164】つぎに、素子電極2、3の間に2.0Vか
ら両極パルス波形の電圧を印加して電圧を上げていった
ところ、8〜10Vで高抵抗となった。このときのSE
M観察は、実施例1と同様に、ポリイミド膜の亀裂は狭
いものであった。
【0165】この電子源基板にリアプレート81、支持
枠82、フェースプレート86を接続し真空封止して、
図11の概念図に従う画像形成装置を作製した。端子D
ox1ないしDox16と端子Doy1ないしDoy1
6を通じて、各素子に時分割で所定電圧を印加し、端子
87を通じてメタルバックに高電圧を印加することによ
り、任意のマトリクス画像パターンを表示することがで
き、均一な画質の画像形成装置を得ることができた。
【0166】[実施例6]図16は、実施例5によるデ
ィスプレイパネル(図11)に、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。
【0167】図中201はディスプレイパネル、100
1はディスプレイパネルの駆動回路、1002はディス
プレイコントローラ、1003はマルチプレクサ、10
04はデコーダ、1005は入出カインターフェース回
路、1006はCPU、1007は画像生成回路、10
08及び1009及び1010は画像メモリーインター
フェース回路、1011は画像入カインターフェース回
路、1012及び1013はTV信号受信回路、101
4は入力部である。
【0168】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカ一等については説明を省略する。
【0169】以下、画像信号の流れに沿って各部の機能
を説明する。
【0170】まず、TV信号受信回路1013は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。
【0171】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。
【0172】TV信号受信回路1013で受信されたT
V信号は、デコーダ1004に出力される。
【0173】TV信号受信回路1012は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるTV信号を受信するための回路である。前記
TV信号受信回路1013と同様に、受信するTV信号
の方式は特に限られるものではなく、また本回路で受信
されたTV信号もデコーダ1004に出力される。
【0174】画像入カインターフェース回路1011
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1004に出
力される。
【0175】画像メモリーインターフェース回路101
0は、ビデオテープレコーダー(以下VTRと略す)に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ1004に出力される。
【0176】画像メモリーインターフェース回路100
9は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ1
004に出力される。
【0177】画像メモリーインターフェース回路100
8は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ1004に入力さ
れる。
【0178】入出カインターフェース回路1005は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるCPU1006と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。
【0179】画像生成回路1007は、前記入出カイン
ターフェース回路1005を介して外部から入力される
画像データや文字・図形情報や、あるいはCPU100
6より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。
【0180】本回路により生成された表示用画像データ
は、デコーダ1004に出力されるが、場合によっては
前記入出カインターフェース回路1005を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。
【0181】CPU1006は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。
【0182】例えば、マルチプレクサ1003に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
002に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1007に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出カインターフェース回路1005を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。
【0183】尚、CPU1006は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出カインターフェース回路1005
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。
【0184】入力部1014は、前記CPU1006に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。
【0185】デコーダ1004は、前記1007ないし
1013より入力される種々の画像信号を3原色信号、
又は輝度信号とI信号、Q信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ100
4は内部に画像メモリーを備えるのが望ましい。これ
は、例えばMUSE方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。
【0186】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1007
及びCPU1006と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。
【0187】マルチプレクサ1003は、前記CPU1
006より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1003
はデコーダ1004から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1001
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。
【0188】ディスプレイパネルコントローラ1002
は、前記CPU1006より入力される制御信号に基づ
き、駆動回路1001の動作を制御するための回路であ
る。
【0189】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路1001に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)を制御するための信号を駆動回路1001に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路1001に対して出力す
る場合もある。
【0190】駆動回路1001は、ディスプレイパネル
201に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1003から入力される画像信
号と、前記ディスプレイパネルコントローラ1002よ
り入力される制御信号に基づいて動作するものである。
【0191】以上、各部の機能を説明したが、図16に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル201に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ10
04におて逆変換された後、マルチプレクサ1003に
おいて適宜選択され、駆動回路1001に入力される。
一方、デイスプレイコントローラ1002は、表示する
画像信号に応じて駆動回路1001の動作を制御するた
めの制御信号を発生する。駆動回路1001は、上記画
像信号と制御信号に基づいてディスプレイパネル201
に駆動信号を印加する。これにより、ディスプレイパネ
ル201において画像が表示される。これらの一連の動
作は、CPU1006により統括的に制御される。
【0192】本画像形成装置においては、前記デコーダ
1004に内蔵する画像メモリや、画像生成回路100
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。
【0193】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。
【0194】図16に示した表示装置は、本発明の技術
的思想に基づいて種々の変形が可能である。例えば図1
6の構成要素の内、使用目的上必要のない機能に関わる
回路は省いても差し支えない。また、これとは逆に、使
用目的によっては更に構成要素を追加してもよい。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路等を構成要素に追加するのが好適である。
【0195】本表示装置においては、とりわけ電子放出
素子を電子ビーム源とするディスプレイパネルの薄型化
が容易であるため、表示装置の奥行きを小さくすること
ができる。それに加えて、大面積化が容易で輝度が高く
視野角特性にも優れるため、臨場感あふれ迫力に富んだ
画像を視認性良く表示することが可能である。また、均
一な特性を有する多数の電子放出素子を備える電子源を
用いたことにより、従来の表示装置と比較して非常に均
一で明るい高品位なカラーフラットテレビが実現され
た。
【0196】
【発明の効果】以上説明したように、本発明によれば、
活性化工程に代えて、インクジェット法により駆動条件
を変えて2回以上全芳香族系ポリイミドの前駆体である
ポリアミド酸溶液を塗布する平坦性の良いポリイミド膜
の塗布工程および炭素化工程を有しているので、電子放
出特性に優れた安定した電子放出素子を簡易な工程で作
製することができる。
【0197】すなわち、インクジェット法を用いること
により、不必要なポリイミド膜を付与することなく、電
子放出部だけに中心部と周辺部との膜厚分布の少ないポ
リイミド膜を塗布することができ、リーク電流がなくな
り、効率が良く長寿命の電子放出素子を簡便に作製する
ことができる。
【0198】また、基板上に設けた一対の素子電極間に
導電性膜を有し、ポリアミド酸溶液をインクジェット法
を用いて駆動条件を変えて複数回塗布することにより、
膜厚分布の小さいポリイミド膜を配置し、素子電極間に
電圧を印加し、炭素化させる工程を有しているので、イ
ンクジェット法により一定量のポリイミド膜を付与でき
るため、簡便に電子放出素子を作製することができる。
【0199】さらに、ポリイミド膜に膜厚分布がないの
で、リーク電流がなくなり、効率が良く長寿命の電子放
出素子を簡便に作製することができ、大面積にわたり、
均一な画質の画像形成装置を簡便に製造することができ
る。
【図面の簡単な説明】
【図1】本発明に係る電子放出素子の一例を示す模式図
である。
【図2】本発明の電子放出素子の製造方法を説明するた
めの図である。
【図3】本発明の電子放出素子の製造方法を説明するた
めの図である。
【図4】本発明に使用する単発ヘッドを示す斜視図であ
る。
【図5】本発明に使用する並列配置ヘッドを示す斜視図
である。
【図6】本発明の電子放出素子の製造に際して採用でき
る通電処理における電圧波形の一例を示す模式図であ
る。
【図7】本発明の電子放出素子の製造に用いることので
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
【図8】本発明の電子放出素子の製造方法を説明するた
めの図である。
【図9】本発明の電子放出素子の電子放出特性を示す図
である。
【図10】本発明の単純マトリクス配置の電子源の一例
を示す模式図である。
【図11】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
【図12】表示パネルにおける蛍光膜の一例を示す模式
図である。
【図13】本発明の画像形成装置にNTSC方式のテレ
ビ信号に応じて表示を行うための駆動回路の一例を示す
ブロック図である。
【図14】本発明の梯子型配置の電子源の一例を示す模
式図である。
【図15】本発明の画像形成装置の表示パネルの一例を
示す模式図である。
【図16】実施例6の画像表示装置のブロック図であ
る。
【図17】従来例の表面伝導型電子放出素子の模式図で
ある。
【符号の説明】
1 基板 2,3 素子電極 4 導電性膜 5 電子放出部 6 ポリイミド膜 7 炭化部位 21 ヘッド本体 22 ヒータ、またはピエゾ素子 23 インク流路 24 ノズル 25 インク供給管 26 インク溜 50 素子電流Ifを測定するための電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 52 電子放出部5より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 201 ディスプレイパネル 1001 ディスプレイパネルの駆動回路 1002 ディスプレイコントローラ 1003 マルチプレクサ 1004 デコーダ 1005 入出カインターフェース回路 1006 CPU 1007 画像生成回路 1008、1009、1010 画像メモリーインター
フェース回路 1011 画像入カインターフェース回路 1012、1013 TV信号受信回路 1014 入力部

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に一対の素子電極を形成する工程
    と、素子電極間に跨る導電性膜を形成する工程と、素子
    電極間に通電し、導電性膜に電子放出部を形成するフォ
    ーミング工程と、導電性膜上にポリイミド膜を形成する
    工程と、素子電極間に通電し、ポリイミド膜に炭化部位
    を形成する工程とを有しており、上記ポリイミド膜を形
    成する工程において、全芳香族系ポリアミドの前駆体溶
    液をインクジェット法により異なる駆動条件で2回以上
    重ね打ちすることにより、ポリイミド膜の周辺部と中心
    部との膜厚比を2/1から1/2(周辺部膜厚/中心部
    膜厚)にすることを特徴とする電子放出素子の製造方
    法。
  2. 【請求項2】 全芳香族系ポリイミドの前駆体溶液がポ
    リアミド酸溶液であることを特徴とする請求項1に記載
    の電子放出素子の製造方法。
  3. 【請求項3】 インクジェットの駆動電圧を変えること
    によって、2回以上重ね打ちしてポリイミド膜を作成す
    ることを特徴とする請求項1または2に記載の電子放出
    素子の製造方法。
  4. 【請求項4】 インクジェットのパルス幅を変えること
    によって、2回以上重ね打ちしてポリイミド膜を作成す
    ることを特徴とする請求項1または2に記載の電子放出
    素子の製造方法。
  5. 【請求項5】 インクジェット法が、ピエゾ素子に電気
    信号を加えて変形させ、液室の体積変化を励起して液滴
    を飛ばすピエゾジェット方式であることを特徴とする請
    求項1〜4のいずれかに記載の電子放出素子の製造方
    法。
  6. 【請求項6】 インクジェット法が、ノズル内に発熱抵
    抗素子を埋め込み、その発熱により液を沸騰させその泡
    の圧力により液滴を吐出させるバブルジェット方式であ
    ることを特徴とする請求項1〜4のいずれかに記載の電
    子放出素子の製造方法。
  7. 【請求項7】 基板上に配置された複数の電子放出素子
    を有し、入力信号に応じて電子を放出する電子源の製造
    方法であって、前記電子放出素子が、請求項1〜6のい
    ずれかに記載の方法にて製造されることを特徴とする電
    子源の製造方法
  8. 【請求項8】 電子源と、前記電子源から放出される電
    子線の照射により画 像を形成する画像形成部材とを有
    し、入力信号に基づいて画像を形成する画像形成装置
    製造方法であって、前記電子源が請求項7に記載の方法
    にて製造されることを特徴とする画像形成装置の製造方
JP04244599A 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法 Expired - Fee Related JP3466947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04244599A JP3466947B2 (ja) 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04244599A JP3466947B2 (ja) 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000243226A JP2000243226A (ja) 2000-09-08
JP3466947B2 true JP3466947B2 (ja) 2003-11-17
JP2000243226A5 JP2000243226A5 (ja) 2004-08-12

Family

ID=12636285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04244599A Expired - Fee Related JP3466947B2 (ja) 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法

Country Status (1)

Country Link
JP (1) JP3466947B2 (ja)

Also Published As

Publication number Publication date
JP2000243226A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
JP3102787B1 (ja) 電子放出素子、電子源、及び画像形成装置の製造方法
KR100238607B1 (ko) 전자 방출 소자, 전자 소오스 및 영상 형성 장치의 제조 방법
JP3135118B2 (ja) 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法
KR100395602B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
JP3234730B2 (ja) 電子放出素子および電子源基板の製造方法
US6306001B1 (en) Methods for producing electron-emitting device, electron source, and image-forming apparatus
JP3466947B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3478724B2 (ja) 電子源及び画像形成装置の製造方法
JPH09245698A (ja) 電子放出素子、電子源基板、及び画像形成装置の製造方法
JP3423527B2 (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法
JPH08273530A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP3566427B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法
JP3592032B2 (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3242083B2 (ja) 表示パネルおよび画像形成装置の製造方法
JP3397564B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法
JP3217960B2 (ja) 電子放出素子形成用ニッケル錯体またはその水和物およびその溶液、並びに、電子放出素子および画像形成装置の製造方法
JP2000243249A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH08273533A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP2000243254A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH08329829A (ja) 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JPH1125850A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP2000251684A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000251669A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH11339640A (ja) 電子放出素子の製造方法
JP2000243262A (ja) 電子放出素子製造用金属含有組成物、該組成物を用いた電子放出素子、電子源、画像形成装置、及びこれらの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees