JP3465161B2 - メモリ・カード・インタフェース方法 - Google Patents

メモリ・カード・インタフェース方法

Info

Publication number
JP3465161B2
JP3465161B2 JP10405099A JP10405099A JP3465161B2 JP 3465161 B2 JP3465161 B2 JP 3465161B2 JP 10405099 A JP10405099 A JP 10405099A JP 10405099 A JP10405099 A JP 10405099A JP 3465161 B2 JP3465161 B2 JP 3465161B2
Authority
JP
Japan
Prior art keywords
memory
bus
command
memory card
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10405099A
Other languages
English (en)
Other versions
JP2000029819A (ja
Inventor
ケヴィン・ダブリュー・カーク
ウィリアム・ウー・シェン
ラッセル・ダブリュー・ラヴァリー
ヴィッレ ウド
ハルトムート・ウッラント
ワルター・リッポナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000029819A publication Critical patent/JP2000029819A/ja
Application granted granted Critical
Publication of JP3465161B2 publication Critical patent/JP3465161B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータおよ
びコンピュータ・システム・メモリに関し、特に、Ｓ／
３９０システムのコンピュータ・システム・メモリのメ
モリ・コントローラとメモリ・カードとの間のインタフ
ェースに関する。
【０００２】
【従来の技術】Ｓ／３９０互換システムなどのメインフ
レームは、記憶保護（ＳＰ）キーを使用し、プロセッサ
とメモリとの間のコマンド応答（ハンドシェーク）タイ
プ・バスを使用しており、メモリまたは主記憶装置への
インタフェースを提供する。プロセッサとメモリ（また
は主記憶装置ＭＳ）とのインタフェースは、コンピュー
タ業界では絶えず存在していた。メモリ・アクセスのた
めにバスの両側の送信側と受信側との間の通信プロトコ
ルまたはハンドシェークを定義するための方法は数多く
存在する。プロセッサとメモリとのプロトコルの典型的
な例は、コマンド受入れ、取出しデータ・アラート、ス
トア完了を含み、データ・バスが両方向バスである場合
にバス管理用の追加のプロトコルを含む。
【０００３】
【発明が解決しようとする課題】このようなプロトコル
は分離したハードウェア信号を必要とする場合があり、
またプロトコルが既存のバスとともに組み込まれる場合
があり、データ・バスまたはコマンド・バス信号のよう
な他の既存信号とともに時分割制御信号が渡される。こ
のような他の解決策では、インタフェース・ハンドシェ
ークを処理可能な既存のバス上の制御信号と混合するた
めに、余分なハードウェア信号線を必要とするか、また
はパフォーマンスを制限することになる。分離したハー
ドウェア信号は、ハードウェア線が増加し、チップおよ
びモジュールからの入出力が増加することを意味する。
さらに、他の信号との時分割も、何らかの制限を提示
し、機能上の使用法を制限する。
【０００４】
【課題を解決するための手段】本発明は、記憶妥当性検
査のためにＳＰキーが要求側に戻される間にコマンドが
メモリ・カードによって「受け入れられた」という表示
としてＳ／３９０メモリ・カードがそのＳＰキー・デー
タを戻すための方法を提供する。メモリ・カードがエラ
ーを検出した場合、メモリ・カードは、同じバスを使用
してエラー状況応答を示したはずなので、本発明では、
このようなすべての条件のために個別の信号線を用意す
ることなしに、メモリ状況バス上にキー戻り、コマンド
受入れ、エラー報告、データ戻りを多重化する。
【０００５】既存の設計済み機能を使用することによ
り、ＳＰキー通信プロトコルとメモリ・コマンド応答プ
ロトコルがまとめてマージされ、制御上の制約またはパ
フォーマンス制限にさらされずに、各機能ごとのサポー
トを提供する。
【０００６】上記その他の改良点については、以下の詳
細な説明に示す。利点および特徴とともに本発明をさら
に理解するためには、以下の説明および添付図面を参照
されたい。
【０００７】
【発明の実施の形態】ＩＢＭのＥＳＡ／３９０アーキテ
クチャでは、記憶保護キー（ＳＰキー）は、４ビットＳ
Ｐキー、ならびにそれぞれ１つの参照ビット、変更ビッ
ト、および取出し保護ビットを含む。ＳＰキー・フィー
ルドのこの７ビットは、記憶データの単一ページ（４Ｋ
バイト）を保護するものである。オペレーティング・シ
ステムの使用に関するすべてのメモリ動作について、Ｓ
Ｐキーにアクセスし、ＳＰキーを比較し、ＳＰキーを変
更する必要がある。
【０００８】ＳＰキー・アクセスはすべてのメモリ動作
について必要であり、ＳＰキーはメモリ・カードから取
り出される必要があるので、本発明ではＥＳＡ／３９０
アーキテクチャの上述した構成として、Ｓ／３９０シス
テム設計を使用し、好ましい実施例においては、バス・
コマンド応答プロトコル（ハンドシェーク）方法の一部
としてＳＰキー・バスを、本質的なメモリ状況と制御を
共用させるために使用するものである。
【０００９】メモリ状況バス定義 状況バスは、ＳＰキーの戻りと、メモリ・カードが実行
している動作の状況の両方に使用する。
【００１０】これは、８ビット・バス（ビット０〜ビッ
ト７）である。ビット７がオンである場合、バスは、メ
モリ状況バスのビット０〜６を占有する７ビット構成の
ＳＰキーを戻す。これに対して、メモリ状況バスのビッ
ト７がオフである場合、取出しアラート、ストア完了、
エラーなどのメモリ・カードからの符号化応答を示す。
詳細については、表１〜４を参照されたい。
【００１１】メモリ状況バスはＳＰキー戻り、ならびに
取出しアラート、ストア完了、符号化エラー応答などの
他のメモリ応答に使用するので、次のような優先順位が
適用される。すなわち、取出しアラート状況がバスを使
用するための最高の権利を有し、次にコマンド受入れハ
ンドシェークとしても動作する記憶キーの戻りが続き、
さらにストア完了状況が続く。詳細については、図２を
参照されたい。
【００１２】
【表１】
【００１３】
【表２】
【００１４】
【表３】
【００１５】
【表４】
【００１６】備考：アクション・コード「０００１」
は、要求した取出しデータが到着することをプロセッサ
に通知するための「取出しアラート」である。アクショ
ン・コード「００１０」は、メモリ・カードが要求した
ストア動作を完了したことを示す「ストア完了」であ
る。
【００１７】「１１１１」というアクション・コードが
発生し、クロック停止条件がない場合、プロセッサは、
メモリ・カード上のアレイが変更されていないので再試
行アクションを行うことができるものと想定することが
できる。「１１１１」という取出しコマンド・アクショ
ン・コードの場合、メモリ・カードは、ダミー・データ
の８サイクル・ウィンドウに付随して取出しアラートを
送り返すことになる。取出しアラートは、メモリ・カー
ドが空いているので現行取出し要求の再試行を開始でき
ることを示すためにプロセッサが使用する。
【００１８】ＭＳプロセッサ・カード・インタフェース
およびハンドシェーク プロセッサは、そのコマンド・バス上でコマンドを送
る。あるコマンドから第２のコマンドへの最高反復率
は、最小限で８サイクルである（すなわち、第１のコマ
ンドサイクルから次のコマンド・サイクルまでの間に、
最小限で７サイクルのギャップが存在しなければならな
い）。この要件は、要求したコマンドあたり、最低８サ
イクルのデータ・ウィンドウが両方向データ・バス上に
存在するためである。このデータ・バスは、メモリ・カ
ードに次のコマンドを送れるようになるまでの制限要因
である。最大サイクル制限はない。
【００１９】コマンド受入れハンドシェーク 発行されるどのコマンドについても、９サイクル後に状
況バス上に対応するハンドシェーク・ウィンドウが現れ
る。このウィンドウはキー応答サイクルと呼ぶ。という
のは、優先順位がより高い他の状況情報がなければ、こ
れは、コマンド受入れの表示としてＳＰキーが戻される
サイクルであるからである。優先順位の競合が存在し、
他の状況情報がバス上に置かれている場合、キー応答は
次のサイクルまで遅延される。取出しアラートは、両方
向データバス上のデータと一定の関係を持って状況バス
上に存在しなければならないので、ＳＰキー戻りより優
先順位が高い唯一の状況である。
【００２０】コマンドが受け取られ、要求したアドレス
のＳＰキーの内容がＳＰキー・エラーを有する場合、応
答サイクルでプロセッサへの応答としてキー・エラー状
況が戻される。
【００２１】ハンドシェーク・ウィンドウにＳＰキーも
キー・エラー状況もなく、優先順位がより高い他の状況
が一切存在しない場合、これは、メモリ・カードの一部
分が誤動作しており、マシン・チェックを発行すべきで
あることを意味する。
【００２２】キー機能に関連しないコマンドについても
ＳＰキー戻りは有効である。ハンドシェークを完了する
ために、キー応答サイクルでダミーＳＰキーが現れるこ
とになる。
【００２３】キー戻り／コマンド受入れインジケータと
して使用するメモリ状況バス コマンドがメモリ・カードによって受け入れられること
に関する表示として状況がＳ／３９０記憶保護キーを返
す場合のメモリ・コマンド・バスとメモリ状況バスのタ
イミング関係について説明する。プロセッサは、記憶妥
当性検査にＳＰキーを使用する。コマンドがエラーを発
生した場合、状況バスは、検出されたエラーのタイプを
記述するエラー応答コードを戻す。詳細については、次
のタイミングを参照されたい。
【００２４】 システム・サイクル 1111111111 2222222222 123456789 0123456789 0123456789 メモリ・コマンド・バス CCC...... .......... .......... CCC...... .......... .......... ......... .......... .......... メモリ状況バス ......... S......... .......... 凡例： Ｃ ＝３サイクルの活動メモリ・コマンド・バス Ｓ ＝活動メモリ状況 ....＝活動なし
【００２５】データ取出しコマンド データ取出しコマンドは、コマンド・バスにより発行さ
れる。データがいつでもメモリ・コントローラに送り返
せる状態になると、プロセッサの受信側レジスタとバッ
ファを準備するために取出しアラート状況が送られる。
【００２６】取出しアラート状況 この状況は、取出しデータが両方向データバス上で戻さ
れる前に第５サイクルで送られる。また、取出しアラー
ト状況は、戻されるデータの所有権を識別するために使
用できる要求元ＩＤも含む。
【００２７】取出しアラート状況は、データ・バスの方
向を切り替える必要があるときに重要なものである。取
出しアラート状況が検出された場合、それは、メモリ・
カードが、対応するデータ転送の期間全体の間、両方向
データ・バスを使用しようとしていることを示す。本発
明のメモリ・コントローラは、メモリ・カードへの新し
いストア・コマンドをスケジュールしない。詳細につい
ては、以下のタイミング図を参照されたい。
【００２８】取出しアラート・インジケータとして使用
するメモリ状況バス 現行技術および実施態様に基づいて取出しデータが５サ
イクルでメモリから戻るという取出しアラート表示を状
況が戻す場合のメモリ・コマンド・バスとメモリ状況バ
スのタイミング関係を示す。
【００２９】 システム・サイクル 1111111111 2222222222 3333333333 123456789 0123456789 0123456789 0123456789 メモリ・コマンド・バス CCC...... .......... .......... .......... CCC...... .......... .......... .......... ......... .......... .......... .......... メモリ状況バス ......... ........S. .......... .......... メモリ・データ・バス ......... .......... ...DDDDDDD DDDDDDDDD. 凡例： Ｃ ＝３サイクルの活動メモリ・コマンド・バス Ｓ ＝取出しアラート・インジケータとして使用する活動メモリ状況バス Ｄ ＝メモリからの活動データ ....＝活動なし
【００３０】データ・ストア・コマンド データ・ストア・コマンドはコマンド・バスにより発行
される。データ・バス上の最初の活動データ・サイクル
は、ストア・コマンドと整列される。メモリ・カード
は、ストア・コマンドで引き渡されるＱＷ ＩＤが指定
する４倍長ワード・アドレスに両方向データ・バスから
の第１サイクルのデータを格納する。すべての後続４倍
長ワードは、昇順のＱＷアドレスに格納される。６４バ
イトを格納するためのコマンドを除き、１２８バイト行
の先頭で折返しが行われる。
【００３１】ストア・コマンド用の遅延転送およびデー
タ・バス管理 メモリ・コントローラとメモリ・カードとの間のデータ
・バスは両方向性である。メモリ・コントローラは、メ
モリ・カードにストア・コマンドを送るようにスケジュ
ールされると、遅延転送信号を立ち上げて、メモリ・カ
ード・インタフェースから最低２サイクル分の間待機す
る必要がある。取出しアラートがなく、データ・バスが
前のアラートに関するデータを転送していなければ、第
４サイクルでプロセッサはデータ・バスを所有すること
になる。取出しアラートが存在するかまたは取り出した
データがすでに転送中である場合、メモリ・カードから
のデータ転送が完了するまで遅延転送信号は活動状態に
保持され、その時点でプロセッサはデータ・バスを所有
することになる。
【００３２】プロセッサがデータ・バスを所有すると、
最初のデータ・サイクルは、信号反射を抑制するために
データ・バス上ですべて「０」（低レベル）を送ること
により、静止データ・サイクルになる。プロセッサがデ
ータ転送を終了し、データ・バスの所有権をメモリ・カ
ードに戻すときにも、プロセッサ・ドライバはすべて
「０」を送る。
【００３３】プロセッサは、ストア・コマンドとともに
ストア・データを送ると、最初のストア・データ・サイ
クル後に遅延転送信号をドロップする。複数のストア動
作がある場合、プロセッサは、最後のグループの最初の
データが転送されるまで遅延転送信号を活動状態に保持
する。
【００３４】メモリ・カードは、プロセッサと正確に同
期して遅延転送およびデータ・バスの方向切替を設定す
る必要がある。そうではないと、データはデータ・バス
上で衝突することになる。また、すべてのストア・デー
タ転送が完了するまで遅延転送信号が後続の取出しアラ
ートを抑制することも真実である。詳細については、次
のタイミングを参照されたい。
【００３５】メモリ・コマンド・バスと遅延転送とのタ
イミング関係 現行技術および実施態様に基づくメモリ・コマンド・バ
スと遅延転送のタイミング関係を示す。
【００３６】 システム・サイクル 1111111111 2222222222 123456789 0123456789 0123456789 メモリ・コマンド・バス ......CCC .......... .......... ......CCC .......... .......... ......... .......... .......... 遅延転送 TTTTTTT.. .......... .......... メモリ・データ・バス ......DDD DDDDDDDDDD DDD....... 凡例： Ｃ ＝３サイクルの活動メモリ・コマンド・バス Ｄ ＝メモリからの活動データ Ｔ ＝メモリ・カードへの活動遅延転送信号 ....＝活動なし
【００３７】ストア完了状況 ストア・データが片づけられ、メモリ・カードが次のコ
マンドを受け入れられる状態になると、ストア完了状況
がメモリ・コントローラに送り返される。ストア完了の
サイクルは、同じバンクに対して即時サイクルのコマン
ドを提供できる最も早いサイクルを提供するようタイミ
ングが設定されている。詳細については、次のタイミン
グ図を参照されたい。
【００３８】ストア完了インジケータとして使用するメ
モリ状況バス 現行技術および実施態様に基づいて状況がストア完了表
示を戻す場合のメモリ・コマンド・バスとメモリ状況バ
スのタイミング関係を示す。
【００３９】 システム・サイクル 1111111111 2222222222 123456789 0123456789 0123456789 メモリ・コマンド・バス CCC...... .......... .......... CCC...... .......... .......... ......... .......... .......... メモリ状況バス ......... ....S..... .......... メモリ・データ・バス DDDDDDDDD DDDDDDD... .......... 凡例： Ｃ ＝３サイクルの活動メモリ・コマンド・バス Ｓ ＝ストア完了インジケータとして使用する活動メモリ状況 Ｄ ＝メモリからの活動データ ....＝活動なし
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４１】（１）メモリ・コントローラとメモリ・カ
ードとの間のプロトコルとして使用するための方法であ
って、データ交換の他に、前記メモリ・コントローラと
前記メモリ・カードとのハンドシェークのインジケータ
を提供するために、前記メモリ・コントローラと前記メ
モリ・カードとの間のメモリ状況バスを多重化するステ
ップと、前記メモリ・カードによるコマンド受入れのプ
ロトコルとして記憶保護キーを使用し、該記憶保護キー
が戻された場合にコマンドは前記メモリ・カードによっ
て受け入れられたものと見なし、前記キーを記憶妥当性
検査のために使用するステップとを含む方法。 （２）前記コマンドに関連するエラーを検出した場合
に、前記メモリ状況バスを介してエラー応答コードを戻
す、上記（１）に記載の方法。
【図面の簡単な説明】
【図１】好ましい実施例のシステムを示す図である。
【図２】プロセスの流れ図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ウー・シェン アメリカ合衆国12603 ニューヨーク州 ポーキープシー ケラーハウス・ドライ ブ 18 (72)発明者 ラッセル・ダブリュー・ラヴァリー アメリカ合衆国12540 ニューヨーク州 ラグランジェヴィル ハードン・ドライ ブ 78 (72)発明者 ウド ヴィッレ ドイツ71088 ホルツガーリンゲン ヴ ェンゲルトシュタイゲ 47 (72)発明者 ハルトムート・ウッラント ドイツ71155 アルトドルフ グロイト ヴェーク 18 (72)発明者 ワルター・リッポナー ドイツ72119アマーブーフ ムフレホー フ ７ (56)参考文献 特開 平３−68047（ＪＰ，Ａ) 特開 平５−204762（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/14,13/16

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】Ｓ３９０構成のシステムのメモリ・コント
    ローラとメモリ・カードとの間をインタフェースするた
    めの方法であって、 前記メモリ・コントローラと前記メモリ・カードとのハ
    ンドシェークのインジケータを提供すると共に、データ
    交換を実行させるべく、前記メモリ・コントローラと前
    記メモリ・カードとの間のメモリ状況バス上の信号を多
    重化するステップと、 前記メモリ・カードによる記憶コマンド受入れを示すた
    めにＳ／３９０構成の記憶保護キーを使用し、該記憶保
    護キーが戻された場合に前記コマンドは前記メモリ・カ
    ードによって受け入れられたものと見なし、前記記憶保
    護キーを記憶妥当性検査のために使用し、キー機能に関
    連しないコマンドについてのハンドシェイクを完了する
    ためにダミー記憶保護キーの出現を使用するステップと
    を含む方法。
  2. 【請求項２】前記記憶コマンドに関連するエラーを検出
    した場合に、前記メモリ状況バスを介してエラー応答コ
    ードを戻す、請求項１に記載の方法。
JP10405099A 1998-04-13 1999-04-12 メモリ・カード・インタフェース方法 Expired - Lifetime JP3465161B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/059221 1998-04-13
US09/059,221 US6182174B1 (en) 1998-04-13 1998-04-13 Memory card interface method using multiplexed storage protect key to indicate command acceptance

Publications (2)

Publication Number Publication Date
JP2000029819A JP2000029819A (ja) 2000-01-28
JP3465161B2 true JP3465161B2 (ja) 2003-11-10

Family

ID=22021578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10405099A Expired - Lifetime JP3465161B2 (ja) 1998-04-13 1999-04-12 メモリ・カード・インタフェース方法

Country Status (2)

Country Link
US (1) US6182174B1 (ja)
JP (1) JP3465161B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038645A (en) 1976-04-30 1977-07-26 International Business Machines Corporation Non-translatable storage protection control system
US4500952A (en) 1980-05-23 1985-02-19 International Business Machines Corporation Mechanism for control of address translation by a program using a plurality of translation tables
US4366537A (en) 1980-05-23 1982-12-28 International Business Machines Corp. Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys
US5367643A (en) * 1991-02-06 1994-11-22 International Business Machines Corporation Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets
US5163096A (en) * 1991-06-06 1992-11-10 International Business Machines Corporation Storage protection utilizing public storage key control
US5499346A (en) * 1993-05-28 1996-03-12 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5802278A (en) * 1995-05-10 1998-09-01 3Com Corporation Bridge/router architecture for high performance scalable networking

Also Published As

Publication number Publication date
JP2000029819A (ja) 2000-01-28
US6182174B1 (en) 2001-01-30

Similar Documents

Publication Publication Date Title
US6804673B2 (en) Access assurance for remote memory access over network
EP0760135B1 (en) Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge
US4591977A (en) Plurality of processors where access to the common memory requires only a single clock interval
EP0184976B1 (en) Apparatus for interfacing between at least one channel and at least one bus
US7234004B2 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
EP0185609A2 (en) Coherent interface with wraparound receive and transmit memories
GB1588807A (en) Power interlock system for a multiprocessor
JPH07282025A (ja) クロック回路
JPH07281976A (ja) パケットｆｉｆｏを管理する方法
US20020152343A1 (en) Arbitration method for a source strobed bus
US6996645B1 (en) Method and apparatus for spawning multiple requests from a single entry of a queue
EP1288785B1 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
JPH0246974B2 (ja)
CA1322608C (en) System bus having multi-plexed command/id and data
US5913231A (en) Method and system for high speed memory address forwarding mechanism
KR20170117326A (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
JP3465161B2 (ja) メモリ・カード・インタフェース方法
US5754802A (en) Increasing data transfer efficiency for a read operation in a non-split transaction bus environment by substituting a write operation for the read operation
EP0548077B1 (en) High speed active bus
US20060117226A1 (en) Data communication system and data communication method
US6654845B1 (en) System and method implementing a secondary bus to avoid read data latency
CN116601616A (zh) 一种数据处理装置、方法及相关设备
JP2502932B2 (ja) デ―タ転送方法及びデ―タ処理システム
JP3261665B2 (ja) データ転送方法及びデータ処理システム
JP2002024007A (ja) プロセッサシステム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

EXPY Cancellation because of completion of term