JP3463416B2 - Method of manufacturing a semiconductor device and the insulating film - Google Patents

Method of manufacturing a semiconductor device and the insulating film

Info

Publication number
JP3463416B2
JP3463416B2 JP15758795A JP15758795A JP3463416B2 JP 3463416 B2 JP3463416 B2 JP 3463416B2 JP 15758795 A JP15758795 A JP 15758795A JP 15758795 A JP15758795 A JP 15758795A JP 3463416 B2 JP3463416 B2 JP 3463416B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
insulating film
chemical vapor
vapor deposition
method
material gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15758795A
Other languages
Japanese (ja)
Other versions
JPH098031A (en )
Inventor
利昭 長谷川
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体装置の絶縁膜の形成技術に関し、特に、0.25μm以下の設計ルールのデバイスプロセスに用いられる化学的気相成長法による絶縁膜の製造方法およびその製造方法により形成され BACKGROUND OF THE INVENTION [0001] Field of the Invention The present invention relates to a technique of forming an insulating film of a semiconductor device, particularly, a chemical vapor phase used in the device process 0.25μm following design rules It is formed by the manufacturing method and a manufacturing method thereof of the insulating by deposition film
た絶縁膜を備えた半導体装置に関するものである。 And to a semiconductor device having an insulating film. 【0002】 【従来の技術】半導体装置の微細化、低消費電力化および高速化などの要求にともない、それらを実現するための手段の一つとして層間絶縁膜の低誘電率化が検討されている。 [0002] miniaturization of semiconductor devices, with the request, such as low power consumption and high speed, is a low dielectric constant of the interlayer insulating film as a means for achieving them study there. 現在開示されている低誘電率材料は、炭素原子またはフッ素原子を含有することで誘電率を下げている。 Low dielectric constant materials are currently disclosure reduce the dielectric constant by containing a carbon atom or a fluorine atom. 現在のところ、誘電率1.5〜2.5程度のものが実現されている。 Currently it is implemented those having a dielectric constant of about 1.5 to 2.5. 【0003】炭素原子を含む低誘電率材料では、有機S [0003] In the low dielectric constant material containing carbon atoms, organic S
OG(SOGはSpin on glass の略)、ポリイミド、ポリパラキシリレンなどが知られている。 OG (abbreviation of SOG is Spin on Glass), polyimide, poly-para-xylylene is known. これらの材料は、炭素原子をアルキル基として含むことで、材料の密度を下げること、および分子自身の分極率を低くすることで、低誘電率になっているといわれている。 These materials, when containing carbon atoms as the alkyl group, the lower the density of the material, and by lowering the polarizability of the molecules themselves, are said to have become a low dielectric constant. また、これらの材料は、単に誘電率が低いだけではなく、半導体装置の材料として不可欠な耐熱性を有している。 Further, these materials, not only a low dielectric constant, and has the requisite heat resistance as a material of the semiconductor device. 有機S Organic S
OGはシロキサン構造を持つことで、ポリイミドはイミド結合を有することで、ポリパラキシリレンはベンゼン環を有することで、それぞれ耐熱性を有している。 OG is by having a siloxane structure, the polyimide by having an imide bond, polyparaxylylene by having a benzene ring, each have a heat resistance. 【0004】フッ素原子を含む低誘電率材料は酸フッ化シリコン(SiOF)が知られている。 [0004] low dielectric constant material containing fluorine atoms is acid silicon fluoride (SiOF) are known. この材料はシリコン−酸素−シリコン(Si−O−Si)結合をフッ素(F)原子により終端することで、密度を下げること、 This material is silicon - oxygen - silicon (Si-O-Si) bonds to be to terminate by fluorine (F) atom, lowering the density,
フッ素自身の分極率が低いことなどが原因で誘電率を下げている。 Such that fluorine own polarizability is low is lowered dielectric constant due. もちろん、この材料は耐熱性にも優れている。 Of course, this material has excellent heat resistance. 【0005】一方、低誘電率膜に限らず絶縁膜は、配線間を埋め込むためにいわゆるギャップフィル能力およびグローバル平坦化能力が必要である。 On the other hand, the insulating film is not limited to the low dielectric constant film, it is necessary so-called gap-fill capability and global planarization ability to embed between wirings. ギャップフィル能力に優れている方法として注目されているのが、いわゆるAPL(Advanced Planarization Layerの略称)技術である。 That has received attention as a method that is excellent in gap fill capability, a so-called APL (abbreviation of Advanced Planarization Layer) technology. このAPL技術は、原料ガスに用いている全てのガスが沸点以下になるように基板温度を設定して、基板表面で原料ガスを液状化させることによって、狭い配線間に液体を流し込むようにして埋め込む方法である。 The APL technology, all of the gas that is used as a raw material gas by setting the substrate temperature to be equal to or less than the boiling point, the raw material gas on the substrate surface by liquefying, so as to pour the liquid into the narrow space between the wiring it is a method of embedding. 【0006】すなわち、原料ガスには、モノシラン(S [0006] In other words, the raw material gas, monosilane (S
iH 4 )と過酸化水素(H 22 )とを用い、基板温度を0℃前後に保持して化学的気相成長を行う方法である。 iH 4) and using a hydrogen peroxide (H 2 O 2), a method of performing chemical vapor deposition while holding the substrate temperature around 0 ° C.. そのため、基板表面は、液体を滴下して盛った状態のような形状に酸化シリコン(SiO 2 )からなる絶縁膜が形成される。 Therefore, the substrate surface, an insulating film made of the shape of the silicon oxide, such as in a state having dropwise liquid (SiO 2) is formed. このAPL技術では、アスペクト比が4程度の段差まで埋め込むギャップフィル能力があり、 In this APL technique, there is a gap-fill capability of an aspect ratio buried up to about 4 of the step,
10μm平方をほぼ平坦に埋め込むグローバル平坦化能力がある。 There are global planarization ability to embed 10μm square substantially flat. そして基板温度を10℃以上に上げると、液体のような挙動を示さなくなるため、ギャップフィル能力やグローバル平坦化能力は低下することが知られている。 When raising the substrate temperature above 10 ° C., since the alloy does not exhibit behaviors such as liquid, gap fill capabilities and global planarization capability is known to decrease. 【0007】 【発明が解決しようとする課題】上記従来の技術で説明したAPL技術は、成膜表面の形状に関しては優れた技術ではあるが、低誘電率膜を形成するという点では不十分である。 SUMMARY OF THE INVENTION to be solved INVENTION The above conventional APL techniques described techniques, albeit at high technology with respect to the shape of the deposition surface, is insufficient in terms of forming the low dielectric constant film is there. APL技術によって形成した絶縁膜の比誘電率は4〜5程度であるため、一般に知られているSOG Since the dielectric constant of the insulating film formed by APL technology is about 4 to 5, SOG commonly known
(Spin on glass )膜やオゾン(O 3 )−テトラエトキシシラン(TEOS)を用いた化学的気相成長(以下C (Spin on Glass) film or ozone (O 3) - tetraethoxysilane (TEOS) chemical vapor deposition using (hereinafter C
VDという、CVDはChemical Vapour Depositionの略である)法によって成膜したシリコン系酸化膜と同程度の比誘電率しか得られない。 VD that, CVD is Chemical Vapor stands for Deposition) obtained only relative permittivity comparable to silicon oxide film formed by method. それは、APL技術によって成膜された膜は酸化シリコン(SiO 2 )であるため、理想的に誘電率を下げたとしても、3.8程度までしか比誘電率は下がらない。 It is because film formed by APL technique is of silicon oxide (SiO 2), ideally even lowered the dielectric constant, does not decrease only the dielectric constant to about 3.8. また、APL技術によって成膜された膜は、膜中に比誘電率を高める効果を有する水酸基(−OH)が含まれているため、当然のことながら酸化シリコンより誘電率が高くなる。 Also, film formed by APL technology, because it contains a hydroxyl group (-OH) is having an effect of increasing the dielectric constant in the film, the dielectric constant is higher than the silicon oxide of course. 【0008】そこでSiO 2膜の比誘電率を3.8より低くするために、最近では、膜中にフッ素(F)原子を混合させて比誘電率を3.0程度まで下げる技術が検討されている。 [0008] Therefore the dielectric constant of the SiO 2 film to less than 3.8, recently, fluorine (F) atoms mixed lowering the dielectric constant to about 3.0 techniques are discussed in the film ing. しかしながら、フッ素(F)が半導体デバイスに及ぼす影響が明らかになっていないため、フッ素(F)を用いないでしかも埋め込み能力が高い絶縁膜の形成技術が求められている。 However, fluorine (F) is because the not clear impact on the semiconductor device, a technique for forming a fluorine (F) moreover without using the embedding capacity is high insulating film has been demanded. 【0009】本発明は、埋め込み能力が高くかつ比誘電率が低いいわゆる低誘電率膜を形成するのに優れた化学的気相成長法による絶縁膜の製造方法を提供することを目的とする。 [0009] The present invention aims to provide a manufacturing method of the insulating film by excellent chemical vapor deposition in a high embedding capacity and dielectric constant to form a lower so-called low dielectric constant film. 【0010】 【課題を解決するための手段】本発明は、上記目的を達成するためになされた絶縁膜の製造方法および半導体装置である。 [0010] According to an aspect of the present invention is a method of manufacturing a semiconductor device and the made an insulating layer in order to achieve the above object. すなわち、本発明の第1の絶縁膜の製造方法は、化学的気相成長法によるメチル基を含む絶縁膜の製造方法において、前記化学的気相成長法で用いる原料ガスは、ジメチルフロロシランおよびメチルトリフロロ<br>シランと 、水および過酸化水素のうちのいずれか一方を含む。 That is, the manufacturing method of the first insulating film of the present invention is the manufacturing method of the insulating film including the methyl group by chemical vapor deposition, the material gas used in the chemical vapor deposition method, dimethyl fluorosilane and including methyl trifluoropropyl <br> Sila down, either hand of the water and hydrogen peroxide. 本発明の第2の絶縁膜の製造方法は、化学的気相成長法によるメチル基を含む絶縁膜の製造方法において、前記化学的気相成長法で用いる原料ガスは、メチル基数が異なる2種類のメチルシランと、過酸化水素とを<br>含み、前記2種類のメチルシランの混合比を制御するこ The method of manufacturing the second insulating film of the present invention is the manufacturing method of the insulating film including the methyl group by chemical vapor deposition, the material gas used in the chemical vapor deposition method, two methyl groups are different methylsilane of, look <br> contains a peroxide hydrogen, controls child the mixing ratio of the two kinds of methylsilane
とにより、前記絶縁膜のメチル基含有量を制御する And the controls methyl group content of the insulating film. 本発明の第3の絶縁膜の製造方法は、化学的気相成長法によるメチル基を含む絶縁膜の製造方法において、前記化学的気相成長法で用いる原料ガスは、メチル基数が異なる2種類のメチルクロロシランと、水および過酸化水素のうちのいずれか一方とを含み、前記2種類のメチルク Manufacturing method of the third insulating film of the present invention is the manufacturing method of the insulating film including the methyl group by chemical vapor deposition, the material gas used in the chemical vapor deposition method, two methyl groups are different methyl chlorosilane, and any hand of water and hydrogen peroxide seen including, the two Mechiruku
ロロシランの混合比を制御することにより、前記絶縁膜 By controlling the mixing ratio of Roroshiran, the insulating film
のメチル基含有量を制御する Controlling the methyl group content. 本発明の半導体装置は、 The semiconductor device of the present invention,
上記第1乃至第3の絶縁膜の製造方法により製造された絶縁膜を備えたものである。 Those with the produced insulating film by the manufacturing method of the first to third insulating films. 【0011】 【作用】低誘電率膜の一つとして、有機SOG(Spin o [0011] [action] as one of the low dielectric constant film, an organic SOG (Spin o
n glass )が知られている。 n glass) is known. これはシリコン(Si)原子の4つの結合手のうちの少なくとも一つをアルキル基に置き換えたもので、いわゆるシリコーン樹脂である。 This is obtained by replacing at least one of the four bonds hands of silicon (Si) atoms in the alkyl group, the so-called silicone resin.
有機SOGが低誘電率になるのは、シリコン原子にアルキル基が結合することによって結合のネットワークが断ち切られ、分子間の電子の行き来がなくなるためである。 The organic SOG is a low dielectric constant, the binding of the network is cut off by binding an alkyl group to the silicon atom, because the traverse of electrons between molecules is eliminated. また、化学的な結合が切れるため、膜の密度も低くなっている。 Further, since the chemical bond is broken, it has lower density of the film. 前者は、電子分極率が小さくなることで、 The former, by electron polarizability decreases,
後者は分極する単位体積当たりの分子数が少なくなることで、誘電率が低くなっている。 The later is the number of molecules per unit volume of the polarization is reduced, the dielectric constant is low. 【0012】上記CVD法による絶縁膜の製造方法は、 The preparation method of the insulating film by the CVD method,
有機SOGをCVDによって形成する方法であって、メチルフロロシラン、メチルシランまたはメチルクロロシランを原料ガスに用いてCVDにより成膜することから、ギャップフィル能力とグローバル平坦化能力とを有する低誘電率膜が形成される。 The organic SOG to a method of forming by CVD, methyl fluoroalkyl silane, methylsilane or methylchlorosilanes from be deposited by CVD using a raw material gas, a low dielectric constant film having a gap fill capabilities and global planarization ability It is formed. すなわち、上記CVDによる絶縁膜の製造方法に用いる原料ガスにアルキル基を含むガスが用いられることから、CVD反応によってシリコン原子の4つの結合手のうちの少なくとも一つがアルキル基に置き換えられる。 That is, since the raw material gas used in the production method of the insulating film by the CVD gas containing an alkyl group is used, at least one of the four bonds hands of the silicon atoms are replaced with alkyl groups by CVD reaction. 【0013】上記CVD法による有機SOG膜の形成過程の一例を、メチルフロロシラン〔Si(CH 32 [0013] An example of a formation process of the organic SOG film by the CVD method, methyl fluoroalkyl silane [Si (CH 3) 2 F
2 〕と水(H 2 O)とを用いた場合で以下に説明する。 2] and is described below in the case of using a water (H 2 O).
原料ガスのメチルフロロシランおよびH 2 Oは加熱して気化させて別々に反応室に導入する。 Methyl fluoroalkyl silane and H 2 O of the raw material gas is introduced into the reaction chamber separately vaporized by heating. 反応室中における反応は、以下のようになる。 The reaction in the reaction chamber is as follows. 【0014】 【化1】 Si(CH 322 +2H 2 O →Si(CH 32 (OH) 2 +2HF↑ ・・・(1) 【0015】 【化2】 2Si(CH 32 (OH) 2 →HOSi(CH 32 OSi(CH 32 OH+H 2 O ・・・(2) 【0016】またメチルシランと過酸化水素とを用いた場合には以下のようになる。 [0014] [Formula 1] Si (CH 3) 2 F 2 + 2H 2 O → Si (CH 3) 2 (OH) 2 + 2HF ↑ ··· (1) [0015] [Formula 2] 2Si (CH 3) 2 (OH) is as follows in the case of using the 2 → HOSi (CH 3) 2 OSi (CH 3) 2 OH + H 2 O ··· (2) [0016] methylsilane and hydrogen peroxide. 【0017】 【化3】 Si(CH 322 +2H 22 →Si(CH 32 (OH) 2 +2H 2 O ・・・(3) 【0018】 【化4】 2Si(CH 32 (OH) 2 →HOSi(CH 32 OSi(CH 32 OH+H 2 O ・・・(4) 【0019】またメチルクロロシランと水とを用いた場合には以下のようになる。 [0017] [Formula 3] Si (CH 3) 2 H 2 + 2H 2 O 2 → Si (CH 3) 2 (OH) 2 + 2H 2 O ··· (3) [0018] ## STR00005 ## 2Si (CH 3 ) is as follows when using 2 (OH) 2 → HOSi ( CH 3) 2 OSi (CH 3) 2 OH + H 2 O ··· (4) [0019] and methyl chlorosilane and water. 【0020】 【化5】 Si(CH 32 Cl 2 +2H 2 O →Si(CH 32 (OH) 2 +2HCl↑ ・・・(5) 【0021】 【化6】 2Si(CH 32 (OH) 2 →HOSi(CH 32 OSi(CH 32 OH+H 2 O ・・・(6) 【0022】このような重合反応を繰り返すことによって、アルキル基(ここではメチル基)を含んだシリコン系酸化膜が形成されることになる。 [0020] [of 5] Si (CH 3) 2 Cl 2 + 2H 2 O → Si (CH 3) 2 (OH) 2 + 2HCl ↑ ··· (5) [0021] ## STR00007 ## 2Si (CH 3) 2 (OH) 2 → HOSi (CH 3) 2 OSi (CH 3) 2 OH + H 2 O ··· (6) [0022] by repeating such a polymerization reaction, including (methyl group here) alkyl group so that the silicon oxide film is formed. このようにアルキル基を含むため、このシリコン系酸化膜の比誘電率は、アルキル基を含まない酸化シリコン(SiO 2 )膜よりも低くなる。 For containing such an alkyl group, the dielectric constant of the silicon oxide film, a silicon oxide containing no alkyl group (SiO 2) is lower than the membrane. また上記重合反応は、比較的反応が遅いため、重合が進まないうちは、この膜は液体のように振る<br>舞う。 The above polymerization reaction is relatively reaction is slow, among the polymerization does not proceed, the membrane fluttering <br> shake like a liquid. したがって、このCVD法では、ギャップフィル能力とグローバル平坦化能力の両方を有することになる。 Therefore, in this CVD method, it will have both a gap fill capabilities and global planarization ability. 上記説明では、Si(CH 322 、Si(CH In the above description, Si (CH 3) 2 F 2, Si (CH
322 、Si(CH 32 Cl 2に関して説明したが、他にSi(CH 3 )Cl 3 、Si(CH 3 )F 3 3) 2 H 2, Si ( CH 3) has been described with respect to 2 Cl 2, other Si (CH 3) Cl 3, Si (CH 3) F 3,
Si(CH 3 )H 3等であっても同様の反応となる。 Even Si (CH 3) H 3 like the same reaction. 【0023】また、水(H 2 O)の代わりに過酸化水素(H 22 )を用いた場合には、(1)式においてはフッ化水素(HF)とともに酸素(O 2 )が発生する。 Further, if instead of water (H 2 O) using hydrogen peroxide (H 2 O 2) is, (1) hydrogen fluoride (HF) together with oxygen (O 2) is generated in the formula to. また(5)式においては塩化水素(HCl)とともに酸素(O 2 )が発生する。 The (5) the oxygen (O 2) with hydrogen chloride (HCl) is generated in the formula. 【0024】 【実施例】第1発明の実施例として、本発明の低誘電率な絶縁膜の製造方法とその前後のプロセス工程とを併せて、図1の製造工程図によって説明する。 [0024] As an example of Embodiment] The first invention, together manufacturing method of a low dielectric constant insulating film of the present invention and its before and after the process step will be described the manufacturing process diagram of FIG. この図1は、 FIG. 1 is,
本発明の製造方法を用いて成膜した絶縁膜を用いた配線構造の断面図である。 It is a cross-sectional view of a wiring structure using the deposited insulating film using the manufacturing method of the present invention. 【0025】図1の(1)に示すように、配線材料の成膜工程、リソグラフィー工程、エッチング工程等からなる既知の配線形成技術によって、基板11上に複数の配線12を形成した。 As shown in (1) in FIG. 1, the step of forming the wiring material, the lithography process, by known wire formation technique consisting etching process or the like, to form a plurality of wires 12 on the substrate 11. 上記基板11は、例えば、半導体基板上に素子(図示省略)が形成され、その素子を覆う状態に絶縁膜(図示省略)が形成されたものである。 The substrate 11 is, for example, elements (not shown) is formed on a semiconductor substrate, an insulating film to cover the element (not shown) in which is formed. 続いて各配線12を覆う状態に保護膜13を形成した。 Then the state of covering the respective wires 12 to form a protective film 13. この保護膜13は、その上面側に形成される本発明のシリコン系酸化膜を形成する際に生成される水成分やアルコール成分などから基板11や配線12を保護するもので、 The protective film 13 is intended to protect the substrate 11 and wiring 12 from such water component and an alcohol component which is generated when forming the silicon oxide film of the present invention formed on the upper surface side,
それによって、例えばコロージョンの防止が図られ、トランジスタのホットキャリア耐性が確保される。 Thereby, for example, corrosion prevention is achieved, hot carrier resistance of the transistor is ensured. 【0026】次に上記保護膜13の製造方法の一例を説明する。 [0026] Next will be described an example of a manufacturing method of the protective film 13. 原料ガスにシリコン原子を含むガスとして例えばモノシラン(SiH 4 )と酸素原子(O)を含むガスとして例えば酸化二窒素(N 2 O)とを用い、それに希釈(搬送)ガスとして例えばヘリウム(He)を混合して、容量結合型のプラズマCVD装置(図示省略)に導入した。 Raw material gas, for example, as a gas containing silicon atoms in monosilane (SiH 4) and using a for example as dinitrogen oxide gas (N 2 O) containing oxygen atom (O), diluted thereto (transport) gas as for example, helium (He) were mixed and introduced into a capacitively coupled type plasma CVD apparatus (not shown). そしてプラズマCVD装置の電極間に高周波電力を供給し、このプラズマCVD装置内に配置された上記基板11上に保護膜13を例えば50nmの厚さに形成した。 Then by supplying high-frequency power between the electrodes of the plasma CVD apparatus to form a protective film 13 on the substrate 11 disposed within the plasma CVD device to a thickness of, for example, 50nm. 保護膜13の形成時は、このプラズマCVD装置内の真空度は例えば100Paとし、基板11は例えば350℃に加熱し、13.56MHzの高周波電力を例えば1.0W/cm 2の密度で印加した。 During the formation of the protective film 13, the plasma vacuum in the CVD apparatus is set to for example 100 Pa, the substrate 11 is heated to, for example, 350 ° C., was applied to 13.56MHz high-frequency power for example at a density of 1.0 W / cm 2 . 【0027】次に、上記保護膜13上に本発明の方法によって酸化シリコン系の絶縁膜14を形成した。 Next, to form an insulating film 14 of silicon oxide by the method of the present invention on the protective film 13. 【0028】上記絶縁膜14の製造方法の一例を説明する。 [0028] illustrating an example of the manufacturing method of the insulating film 14. 原料ガスに、シリコン原子を含むガスとして例えばメチルフロロシラン〔Si(CH 322 ,Si(C The raw material gas, for example methyl fluoroalkyl silane as the gas containing silicon atoms [Si (CH 3) 2 F 2 , Si (C
3 )F 3等〕、ハロゲンを分解するための物質として例えば水(H 2 O)とを混合したものを用い、その原料ガスを一般の低圧CVD装置(図示省略)に導入した。 H 3) F 3, etc.], using a mixture of a, for example, as a material for decomposing halogen water (H 2 O), was introduced a raw material gas to the general low-pressure CVD apparatus (not shown).
上記原料ガスの流量は、ジメチルジフロロシラン〔Si Flow rate of the raw material gas, dimethyl-difluorobenzyl silane [Si
(CH 322 〕:25sccm、メチルトリフロロシラン〔Si(CH 3 )F 3 〕:25sccm、水(H (CH 3) 2 F 2]: 25 sccm, methyl trifluoropropyl silane [Si (CH 3) F 3]: 25 sccm, water (H
2 O):200sccmとした。 2 O): it was 200sccm. 以下、sccmは標準状態における体積流量(cm 3 /分)を表す。 Hereinafter, sccm represents a volumetric flow rate in the standard state (cm 3 / min). 【0029】この低圧CVD装置内には導入ガスを拡散するための拡散板(図示省略)が設けられている。 The diffusion plate for diffusing the introduced gas (not shown) is provided in the low-pressure CVD apparatus. そして上記拡散板を例えば100℃に保持して、絶縁膜14 Then by holding the diffuser for example, 100 ° C., the insulating film 14
を例えば800nmの厚さに形成した。 Was formed in a thickness of, for example, 800 nm. 絶縁膜14の形成時には、低圧CVD装置内の真空度を例えば200P In the formation of the insulating film 14, 200P degree of vacuum in the low pressure CVD device e.g.
aとし、基板11は0℃に冷却した。 Is a, the substrate 11 was cooled to 0 ° C.. 【0030】このようにして成膜した絶縁膜14においては、シリコンにアルキル基(ここではメチル基)が結合されたため、結合のネットワークが断ち切られるので電子分極率が小さくなる。 [0030] In the insulating film 14 was formed in this way, since the silicon to the alkyl group (methyl group in this case) are combined, the electronic polarizability decreases the coupling network is cut off. また膜の密度が低くなるため、分極する単位体積当たりの分子数が少なくなる。 Since the density of the film is low, the number of molecules per unit volume of polarization is reduced. それによって、膜の比誘電率が低くなる。 Thereby, the relative dielectric constant of the film is lowered. また本発明の原料ガスによるCVD反応は比較的反応が遅いため、重合が進まないうちは、この膜は液体のように振る舞う。 The relatively reaction is slow CVD reaction by the material gas of the present invention, among the polymerization does not proceed, the membrane behaves like a liquid. そのため、絶縁膜14においては、比誘電率は2.5〜 Therefore, the insulating film 14, the dielectric constant is 2.5
3.5となり、ギャップフィル能力はアスペクト比=4 3.5, and the gap-fill capability is aspect ratio = 4
まであり、グローバル平坦化度は配線間隔が10μmまでほぼ平坦な形状を保つことができた。 Until there, the global degree of planarization wiring interval is able to maintain a substantially flat shape to 10 [mu] m. 【0031】次いで図1の(2)に示すように、上記絶縁膜14の上面に別の絶縁膜15として、CVD法によって、厚さが0.3μmの酸化シリコン(SiO 2 )膜を形成した。 [0031] Next, as shown in (2) in FIG. 1, another insulating film 15 on the upper surface of the insulating film 14, by CVD, the thickness was formed a silicon oxide (SiO 2) film of 0.3μm . この堆積方法としては、CVD法以外にもあり、例えばスパッタリング法または塗布法がある。 As the deposition method, there is in addition to the CVD method, for example, a sputtering method or a coating method. 【0032】次に、上記絶縁膜14中の水分を除去するためにアニーリングを行った。 Next, annealing was carried out in order to remove moisture in the insulating film 14. このアニーリングでは、 In this annealing,
例えば一般に用いられているファーネスアニール炉を用い、不活性な雰囲気として例えば400℃の窒素(N 2 )雰囲気で15分間のアニーリングを行った。 For example using an annealing furnace generally used, annealing was carried out for 15 minutes in an inert atmosphere as for example 400 ° C. in a nitrogen (N 2) atmosphere. 【0033】さらに多層配線を形成する場合には、概略断面図で表した図2に示すように、上記図1で説明した保護膜13,絶縁膜14および別の絶縁膜15に、必要に応じてコンタクトホール16を開口する。 [0033] If the further forming a multilayer wiring, as shown in FIG. 2 showing a schematic cross-sectional view, the protective film 13 described above with reference to FIG. 1, the insulating film 14 and another insulating film 15, as required a contact hole 16 Te. 続いてこのコンタクトホール16内に導電性のプラグ17を形成する。 Subsequently forming a conductive plug 17 in the contact hole 16. 次いで上記別の絶縁膜15上に配線21、保護膜2 Then routed over the further insulating layer 15 21, the protective film 2
2を上記図1を用いて説明したのと同様の方法によって形成する。 2 formed by the same method as described above with reference to FIG 1. そして、本発明の方法によって絶縁膜23 Then, the insulating film 23 by the method of the present invention
(図1の絶縁膜14に相当)を形成する。 Forming a (corresponding to the insulating film 14 in FIG. 1). 続いて上記図1の(2)を用いて説明したのと同様の方法によって別の絶縁膜24を形成する。 Subsequently forming another insulating film 24 by a method similar to that described with reference to (2) of FIG. 1. その後アニーリングを行って絶縁膜23中の水分を除去する。 Thereafter annealed to remove moisture in the insulating film 23. このように、上記図1 Thus, FIG. 1
で説明した工程を繰り返して行えば多層配線が形成できる。 In the multilayer wiring can be formed by performing repeatedly the described process. 【0034】上記第1の発明の実施例では、2種類のメチルフロロシランを用いたが、これは膜中のメチル基の混合比を制御するためである。 [0034] In the embodiment of the first aspect of the present invention, it is used two kinds of methyl fluoroalkyl silane, which is for controlling the mixing ratio of the methyl group in the film. Si(CH 322を増やせばメチル基の割合は増加して誘電率が下がるが、 Although Si (CH 3) ratio of methyl groups by increasing the 2 F 2 is increased by the dielectric constant decreases,
その分、膜質は劣化する。 That amount, the film quality is degraded. 一方、Si(CH 3 )F 3を増やせばメチル基の割合は減少するが、膜質は良くなる。 On the other hand, the proportion of the methyl groups by increasing the Si (CH 3) F 3 is decreased, the film quality is improved. さらに膜質が要求される場合は、四フッ化ケイ素(SiF 4 )を導入すればよい。 Further when the film quality is required, it may be introduced silicon tetrafluoride (SiF 4). また、ハロゲンを分解するための物質として水(H 2 O)を用いたが、例えば過酸化水素(H 22 )を用いることも可能である。 Although using water (H 2 O) as a material for decomposing halogen, it is also possible to use, for example, hydrogen peroxide (H 2 O 2). そのときの条件は水と同様である。 Conditions at that time is the same as water. 【0035】さらに上記基板温度を0℃に設定したが、 [0035] The further the substrate temperature was set to 0 ℃,
この基板温度は、原料ガスのうちの少なくとも1種類のガスが液状化する温度に設定されていればよい。 The substrate temperature is at least one kind of gas among the raw material gases may be set to a temperature that liquefaction. したがって、基板温度は、原料ガスのうちの少なくとも1種類のガスの凝固点より高く設定され、上限は50℃に設定される。 Accordingly, the substrate temperature is at least one set higher than the freezing point of the gas of the feed gas, the upper limit is set at 50 ° C.. もし凝固点以下に設定された場合には、原料ガスは昇華して液状化しない。 If the stream is set below freezing point, the raw material gas does not liquefy and sublimation. また50℃より高い温度では気化して液状化しない。 Nor liquefied and vaporized higher than 50 ° C. temperature. したがって、基板温度は上記温度範囲に設定される。 Accordingly, the substrate temperature is set to the temperature range. 【0036】次に第2発明の実施例を説明する。 [0036] Next will be described an embodiment of the second invention. この実施例は、上記図1によって説明した絶縁膜14の製造方法以外は、上記第1発明の実施例と同様なので、ここでは、上記図1を用いて、絶縁膜14の製造方法を説明し、他の構成部品の説明は省略する。 This embodiment except the manufacturing method of the insulating film 14 described with FIG. 1 is the same as the embodiment of the first invention wherein, with reference to FIG. 1, describes a method of manufacturing the insulating film 14 , the description of other components is omitted. 【0037】以下、絶縁膜14の製造方法の一例を説明する。 [0037] Hereinafter, an example of a manufacturing method of the insulating film 14. 原料ガスにシリコン原子を含むガスとして例えばメチルシラン〔Si(CH 322 ,Si(CH 3 For example, the raw material gas as a gas containing silicon atoms methylsilane [Si (CH 3) 2 H 2 , Si (CH 3)
3等〕、水素を酸化するための物質として例えば過酸化水素(H 22 )とを混合したものを用い、その原料ガスを一般の低圧CVD装置(図示省略)に導入した。 H 3, etc.], using a mixture of a as for example hydrogen peroxide materials for the oxidation of hydrogen (H 2 O 2), was introduced a raw material gas to the general low-pressure CVD apparatus (not shown).
上記原料ガスの流量は、 メチルシラン〔Si(C Flow rate of the raw material gas, di methylsilane [Si (C
322 〕:25sccm、 モノメチルシラン〔S H 3) 2 H 2]: 25sccm, mono methylsilane [S
i(CH 3 )H 3 〕:25sccm、過酸化水素(H 2 i (CH 3) H 3]: 25 sccm, hydrogen peroxide (H 2
2 ):200sccmとした。 O 2): I was 200sccm. 【0038】この低圧CVD装置内には導入ガスを拡散するための拡散板(図示省略)が設けられている。 The diffusion plate for diffusing the introduced gas (not shown) is provided in the low-pressure CVD apparatus. そして上記拡散板を例えば100℃に保持して、絶縁膜14 Then by holding the diffuser for example, 100 ° C., the insulating film 14
を例えば800nmの厚さに形成した。 Was formed in a thickness of, for example, 800 nm. 絶縁膜14の形成時には、低圧CVD装置内の真空度を例えば200P In the formation of the insulating film 14, 200P degree of vacuum in the low pressure CVD device e.g.
aとし、基板11は0℃に冷却した。 Is a, the substrate 11 was cooled to 0 ° C.. 【0039】このようにして成膜した絶縁膜14においては、シリコンにアルキル基(ここではメチル基)が結合されたため、結合のネットワークが断ち切られるので電子分極率が小さくなる。 [0039] In the insulating film 14 was formed in this way, since the silicon to the alkyl group (methyl group in this case) are combined, the electronic polarizability decreases the coupling network is cut off. また膜の密度が低くなるため、分極する単位体積当たりの分子数が少なくなる。 Since the density of the film is low, the number of molecules per unit volume of polarization is reduced. それによって、膜の比誘電率が低くなる。 Thereby, the relative dielectric constant of the film is lowered. また本発明の原料ガスによるCVD反応は比較的反応が遅いため、重合が進まないうちは、この膜は液体のように振る舞う。 The relatively reaction is slow CVD reaction by the material gas of the present invention, among the polymerization does not proceed, the membrane behaves like a liquid. そのため、絶縁膜14においては、比誘電率は2.5〜 Therefore, the insulating film 14, the dielectric constant is 2.5
3.5となり、ギャップフィル能力はアスペクト比=4 3.5, and the gap-fill capability is aspect ratio = 4
まであり、グローバル平坦化度は配線間隔が10μmまでほぼ平坦な形状を保つことができた。 Until there, the global degree of planarization wiring interval is able to maintain a substantially flat shape to 10 [mu] m. 【0040】以下、上記図1によって説明したのと同様にして、例えばCVD法によって、絶縁膜14の上面に別の絶縁膜15として厚さが0.3μmの酸化シリコン(SiO 2 )膜を形成した。 [0040] In the same manner as described by FIG. 1, for example formed by a CVD method, silicon oxide having a thickness of 0.3μm Another insulating film 15 on the upper surface of the insulating film 14 (SiO 2) film did. この堆積方法としては、C As the deposition method, C
VD法以外にもあり、例えばスパッタリング法または塗布法がある。 There is also in addition to the VD method, for example, there is a sputtering method or a coating method. 【0041】次に、上記絶縁膜14中の水分を除去するためにアニーリングを行った。 Next, annealing was carried out in order to remove moisture in the insulating film 14. このアニーリングでは、 In this annealing,
例えば一般に用いられているファーネスアニール炉を用い、不活性な雰囲気として例えば400℃の窒素(N 2 )雰囲気で15分間のアニーリングを行った。 For example using an annealing furnace generally used, annealing was carried out for 15 minutes in an inert atmosphere as for example 400 ° C. in a nitrogen (N 2) atmosphere. 【0042】そして多層配線を形成する場合には、上記説明した工程を繰り返して行えばよい。 [0042] Then in the case of forming a multilayer interconnection may be performed by repeating the steps described above. その結果、上記図2に示したような構造の多層配線構造が形成できる。 As a result, the multilayer wiring structure having a structure as shown in Figure 2 can be formed. 【0043】上記第2発明の実施例では、2種類のメチルシランを用いたが、これは膜中のメチル基の混合比を制御するためである。 The above embodiments of the second aspect of the invention, are used two kinds of methylsilane, which is for controlling the mixing ratio of the methyl group in the film. Si(CH 322を増やせばメチル基の割合は増加して誘電率が下がるが、その分、 Si (CH 3) The proportion of the methyl groups by increasing the 2 H 2 is increased by the dielectric constant decreases, correspondingly,
膜質は劣化する。 The film quality is degraded. 一方、Si(CH 3 )H 3を増やせばメチル基の割合は減少するが、膜質は良くなる。 On the other hand, the proportion of the methyl groups by increasing the Si (CH 3) H 3 is decreased, the film quality is improved. さらに膜質が要求される場合は、四フッ化ケイ素(SiF 4 Further when the film quality is required, silicon tetrafluoride (SiF 4)
を導入すればよい。 It may be introduced. 【0044】さらに上記基板温度を0℃に設定したが、 [0044] The further the substrate temperature was set to 0 ℃,
この基板温度は、原料ガスのうちの少なくとも1種類のガスが液状化する温度に設定されていればよい。 The substrate temperature is at least one kind of gas among the raw material gases may be set to a temperature that liquefaction. したがって、基板温度は、原料ガスのうちの少なくとも1種類のガスの凝固点より高く設定され、上限は50℃に設定される。 Accordingly, the substrate temperature is at least one set higher than the freezing point of the gas of the feed gas, the upper limit is set at 50 ° C.. もし凝固点以下に設定された場合には、原料ガスは昇華して液状化しない。 If the stream is set below freezing point, the raw material gas does not liquefy and sublimation. また50℃より高い温度では気化して液状化しない。 Nor liquefied and vaporized higher than 50 ° C. temperature. したがって、基板温度は上記温度範囲に設定される。 Accordingly, the substrate temperature is set to the temperature range. 【0045】次に第3発明の実施例を説明する。 Next will be described an embodiment of the third invention. この実施例は、上記図1によって説明した絶縁膜14の製造方法以外は、上記第1発明の実施例と同様なので、ここでは、上記図1を用いて、絶縁膜14の製造方法を説明し、他の構成部品の説明は省略する。 This embodiment except the manufacturing method of the insulating film 14 described with FIG. 1 is the same as the embodiment of the first invention wherein, with reference to FIG. 1, describes a method of manufacturing the insulating film 14 , the description of other components is omitted. 【0046】以下、絶縁膜14の製造方法の一例を説明する。 [0046] Hereinafter, an example of a manufacturing method of the insulating film 14. 原料ガスにシリコン原子を含むガスとして例えばメチルクロロシラン〔Si(CH 32 Cl 2 〕と、ハロゲンを分解するための物質として例えば水(H 2 O) Such as methyl chlorosilane as a gas containing the raw material gas of silicon atoms [Si (CH 3) 2 Cl 2] and, substances as for example water for decomposing halogenated (H 2 O)
とを混合したものを用い、その原料ガスを一般の低圧C Using a mixture of the bets, low C general the feed gas
VD装置(図示省略)に導入した。 Was introduced into VD device (not shown). 上記原料ガスの流量は、メチルクロロシラン〔Si(CH 32 Cl 2 〕: Flow rate of the raw material gas, methylchlorosilanes [Si (CH 3) 2 Cl 2]:
50sccm、過酸化水素(H 22 ):200scc 50sccm, hydrogen peroxide (H 2 O 2): 200scc
mとした。 It was m. 【0047】この低圧CVD装置内には導入ガスを拡散するための拡散板(図示省略)が設けられている。 The diffusion plate for diffusing the introduced gas (not shown) is provided in the low-pressure CVD apparatus. そして上記拡散板を例えば100℃に保持して、絶縁膜14 Then by holding the diffuser for example, 100 ° C., the insulating film 14
を例えば800nmの厚さに形成した。 Was formed in a thickness of, for example, 800 nm. 絶縁膜14の形成時には、低圧CVD装置内の真空度を例えば200P In the formation of the insulating film 14, 200P degree of vacuum in the low pressure CVD device e.g.
aとし、基板11は0℃に冷却した。 Is a, the substrate 11 was cooled to 0 ° C.. 【0048】このようにして成膜した絶縁膜14においては、シリコンにアルキル基(ここではメチル基)が結合されたため、結合のネットワークが断ち切られるので電子分極率が小さくなる。 [0048] In the insulating film 14 was formed in this way, since the silicon to the alkyl group (methyl group in this case) are combined, the electronic polarizability decreases the coupling network is cut off. また膜の密度が低くなるため、分極する単位体積当たりの分子数が少なくなる。 Since the density of the film is low, the number of molecules per unit volume of polarization is reduced. それによって、膜の比誘電率が低くなる。 Thereby, the relative dielectric constant of the film is lowered. また本発明の原料ガスによるCVD反応は比較的反応が遅いため、重合が進まないうちは、この膜は液体のように振る舞う。 The relatively reaction is slow CVD reaction by the material gas of the present invention, among the polymerization does not proceed, the membrane behaves like a liquid. そのため、絶縁膜14においては、比誘電率は2.5〜 Therefore, the insulating film 14, the dielectric constant is 2.5
3.5となり、ギャップフィル能力はアスペクト比=4 3.5, and the gap-fill capability is aspect ratio = 4
まであり、グローバル平坦化度は配線間隔が10μmまでほぼ平坦な形状を保つことができた。 Until there, the global degree of planarization wiring interval is able to maintain a substantially flat shape to 10 [mu] m. 【0049】以下、上記図1によって説明したのと同様にして、例えばCVD法によって、絶縁膜14の上面に別の絶縁膜15として厚さが0.3μmの酸化シリコン(SiO 2 )膜を形成した。 [0049] In the same manner as described by FIG. 1, for example formed by a CVD method, silicon oxide having a thickness of 0.3μm Another insulating film 15 on the upper surface of the insulating film 14 (SiO 2) film did. この堆積方法としては、C As the deposition method, C
VD法以外にもあり、例えばスパッタリング法または塗布法がある。 There is also in addition to the VD method, for example, there is a sputtering method or a coating method. 【0050】次に、上記絶縁膜14中の水分を除去するためにアニーリングを行った。 Next, annealing was carried out in order to remove moisture in the insulating film 14. このアニーリングでは、 In this annealing,
例えば一般に用いられているファーネスアニール炉を用い、不活性な雰囲気として例えば400℃の窒素(N 2 )雰囲気で15分間のアニーリングを行った。 For example using an annealing furnace generally used, annealing was carried out for 15 minutes in an inert atmosphere as for example 400 ° C. in a nitrogen (N 2) atmosphere. 【0051】そして多層配線を形成する場合には、上記説明した工程を繰り返して行えばよい。 [0051] Then in the case of forming a multilayer interconnection may be performed by repeating the steps described above. その結果、上記図2に示したような構造の多層配線構造が形成できる。 As a result, the multilayer wiring structure having a structure as shown in Figure 2 can be formed. 【0052】この第3発明の実施例では、1種類のメチルクロロシランを用いたが、例えば2種類のメチルクロロシラン〔Si(CH 32 Cl 2とSi(CH 3 )C [0052] In an embodiment of the third invention has been used one type of methylchlorosilanes, for example, two types of methylchlorosilanes [Si (CH 3) 2 Cl 2 and Si (CH 3) C
3 〕を用いることも可能である。 It is also possible to use l 3]. これは膜中のメチル基の混合比を制御するためであり、Si(CH 32 This is to control the mixing ratio of the methyl groups in the film, Si (CH 3) 2 C
2を増やせばメチル基の割合は増加して誘電率が下がるが、その分、膜質は劣化する。 the proportion of the methyl groups by increasing the l 2 is increased by the dielectric constant decreases, but correspondingly, the film quality is deteriorated. 一方、Si(CH 3 On the other hand, Si (CH 3)
Cl 3を増やせばメチル基の割合は減少して膜質は良くなるが、塩素(Cl)によって誘電率が高くなる。 The proportion of the methyl groups by increasing the Cl 3 is reduced film quality is improved, the dielectric constant is increased by chlorine (Cl). さらに膜質が要求される場合は、四フッ化ケイ素(Si Further when the film quality is required, silicon tetrafluoride (Si
4 )を導入すればよい。 F 4) may be introduced. また、ハロゲンを分解するための物質として水(H 2 O)を用いたが、例えば過酸化水素(H 22 )を用いることも可能である。 Although using water (H 2 O) as a material for decomposing halogen, it is also possible to use, for example, hydrogen peroxide (H 2 O 2). そのときの条件は水と同様である。 Conditions at that time is the same as water. さらに上記基板温度を0℃に Further the substrate temperature to 0 ℃
設定したが、この基板温度は、原料ガスのうちの少なく Was set, the substrate temperature is less of the feed gas
とも1種類のガスが液状化する温度に設定されていれば Both If set to a temperature at which one gas is liquefied
よい。 Good. したがって、基板温度は、原料ガスのうちの少な Therefore, substrate temperature, of the feed gas low
くとも1種類のガスの凝固点より高く設定され、上限は Kutomo one set higher than the freezing point of the gas, the upper limit
50℃に設定される。 It is set to 50 ℃. もし凝固点以下に設定された場合 If it is if set below freezing point
には、原料ガスは昇華して液状化しない。 The raw material gas does not liquefy and sublimation. また50℃よ The 50 ℃
り高い温度では気化して液状化しない。 Ri does not liquefy vaporized at high temperature. したがって、基 Therefore, based on
板温度は上記温度範囲に設定される。 Plate temperature is set to the temperature range. 【0053】 また、本発明の半導体装置は、上記第1乃 [0053] Further, the semiconductor device of the present invention, the first乃
至第3の実施例で説明した絶縁膜の製造方法により製造 Produced by the production method of the insulating film described in Itaru third embodiment
された絶縁膜を層間絶縁膜として備えたものである。 The is an insulating film are those having as an interlayer insulating film. This
のような半導体装置は、半導体装置の絶縁膜として歩留 Semiconductor devices, such as the yield as an insulating film of a semiconductor device
りおよび信頼性の向上が図れ、また比誘電率が低いた Rioyobi improved reliability Hakare, also dielectric constant was low
め、半導体装置の配線間容量を低減することができるの Because, be able to reduce the parasitic capacitance between the wirings of a semiconductor device
で素子の高速化、低消費電力化が図れる。 In faster element, power consumption can be reduced. 【0054】 【発明の効果】以上、説明したように本発明によれば、 [0054] [Effect of the Invention] According to the present invention, as described,
CVD法においてアルキル基を有する原料ガスを用いため、シリコン原子にアルキル基が結合することによって低い比誘電率の絶縁膜を形成することができる。 For using a raw material gas having an alkyl group in the CVD method, it is possible to form an insulating film of low dielectric constant by the alkyl group is bonded to a silicon atom. また本発明の原料ガスによるCVD反応は比較的反応が遅いため、重合反応が進まないうちは、この膜は液体のように The relatively reaction is slow CVD reaction by the material gas of the present invention, among the polymerization reaction does not proceed, the membrane as a liquid
振る舞う。 behave. そのため、ギャップフィル能力およびグローバル平坦化能力に優れた絶縁膜を形成することができる。 Therefore, it is possible to form an excellent insulating film gap fill capabilities and global planarization ability. したがって、本発明の絶縁膜は埋め込み能力が優れているので、半導体装置の絶縁膜として歩留りおよび信頼性の向上が図れ、また比誘電率が低いため、半導体装置の配線間容量を低減することができるので素子の高速化、低消費電力化が図れる。 Accordingly, since the insulating film of the present invention has excellent embedding ability, improvement in yield and reliability as an insulation film of a semiconductor device Hakare, also due to low dielectric constant, it is possible to reduce the inter-wiring capacitance of a semiconductor device faster devices because it, power consumption can be reduced.

【図面の簡単な説明】 【図1】本発明の実施例の製造工程図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a manufacturing process diagram of an embodiment of the present invention. 【図2】多層配線の形成例の説明図である。 Figure 2 is an illustration of example of formation of the multilayer interconnection. 【符号の説明】 14 絶縁膜 Description of the sign] 14 insulating film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl. 7 ,DB名) H01L 21/316 H01L 21/768 ────────────────────────────────────────────────── ─── of the front page continued (58) investigated the field (Int.Cl. 7, DB name) H01L 21/316 H01L 21/768

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 化学的気相成長法によるメチル基を含む絶縁膜の製造方法において、 前記化学的気相成長法で用いる原料ガスは、ジメチル (57) In the manufacturing method of the insulating film including the methyl group according to Claims 1] Chemical vapor deposition material gas used in the chemical vapor deposition method, dimethyl
    フロロシランおよびメチルトリフロロシランと、水および過酸化水素のうちのいずれか一方を含むことを特徴とする絶縁膜の製造方法。 A fluorosilane and methyl trifluoropropyl silane, manufacturing method of the insulating film, which comprises either hand of the water and hydrogen peroxide. 【請求項2】 化学的気相成長法によるメチル基を含む絶縁膜の製造方法において、 前記化学的気相成長法で用いる原料ガスは、メチル基数が異なる2種類のメチルシランと、過酸化水素とを含み、 前記2種類のメチルシランの混合比を制御することにより、前記絶縁膜のメチル基含有量を制御することを特徴とする絶縁膜の製造方法。 2. A manufacturing method of the insulating film including the methyl group by chemical vapor deposition, the material gas used in the chemical vapor deposition method, two types of methylsilane methyl groups are different, peroxide Hydrogen wherein the door, said by controlling the mixing ratio of two kinds of methylsilane, manufacturing method of the insulating film, characterized by controlling the methyl group content of the insulating film. 【請求項3】 化学的気相成長法によるメチル基を含む絶縁膜の製造方法において、 前記化学的気相成長法で用いる原料ガスは、メチル基数が異なる2種類のメチルクロロシランと、水および過酸化水素のうちのいずれか一方とを含み、 前記2種類のメチルクロロシランの混合比を制御することにより、前記絶縁膜のメチル基含有量を制御することを特徴とする化学的気相成長法による絶縁膜の製造方法。 3. A manufacturing method of the insulating film including the methyl group by chemical vapor deposition, the material gas used in the chemical vapor deposition method, two types of methylchlorosilanes which methyl groups are different, the water and over and a one hand of the hydrogen peroxide, the by controlling the mixing ratio of two kinds of methylchlorosilanes, chemical vapor deposition, characterized by controlling the methyl group content of the insulating film method of manufacturing an insulating film. 【請求項4】 前記原料ガスは、四フッ化ケイ素を含むことを特徴とする請求項1記載の絶縁膜の製造方法。 Wherein said raw material gas, the manufacturing method of the insulating film according to claim 1, characterized in that it comprises a silicon tetrafluoride. 【請求項5】 前記原料ガスは、四フッ化ケイ素を含むことを特徴とする請求項2記載の絶縁膜の製造方法。 Wherein said raw material gas, the manufacturing method of the insulating film according to claim 2, characterized in that it comprises a silicon tetrafluoride. 【請求項6】 前記原料ガスは、四フッ化ケイ素を含むことを特徴とする請求項3記載の絶縁膜の製造方法。 Wherein said raw material gas, the production method of claim 3, wherein the insulating film which comprises silicon tetrafluoride. 【請求項7】 前記化学的気相成長法における基板温度は前記原料ガスのうちの1種類のガスの凝固点より高く50℃以下に設定されることを特徴とする請求項1記載の絶縁膜の製造方法。 7. A substrate temperature in the chemical vapor deposition method of the insulating film according to claim 1, characterized in that it is set below 50 ° C. higher than the freezing point of one of the gas of the material gas Production method. 【請求項8】 前記化学的気相成長法における基板温度は前記原料ガスのうちの1種類のガスの凝固点より高く50℃以下に設定されることを特徴とする請求項2記載の絶縁膜の製造方法。 Substrate temperature in wherein said chemical vapor deposition method of the insulating film according to claim 2, characterized in that it is set below 50 ° C. higher than the freezing point of one of the gas of the material gas Production method. 【請求項9】 前記化学的気相成長法における基板温度は前記原料ガスのうちの1種類のガスの凝固点より高く50℃以下に設定されることを特徴とする請求項3記載の絶縁膜の製造方法。 9. The substrate temperature in the chemical vapor deposition method of the insulating film according to claim 3, characterized in that it is set below 50 ° C. higher than the freezing point of one of the gas of the material gas Production method. 【請求項10】 化学的気相成長法により製造されたメチル基を含む絶縁膜を備えた半導体装置において、 前記化学的気相成長法で用いる原料ガスに、ジメチル 10. A semiconductor device having an insulating film containing the produced methyl by chemical vapor deposition, the raw material gas used in the chemical vapor deposition method, dimethyl
    フロロシランおよびメチルトリフロロシランと、水およ A fluorosilane and methyl trifluoropropyl silane, water Oyo
    び過酸化水素のうちのいずれか一方を含むものが用いられたことを特徴とする半導体装置。 The semiconductor device characterized by what is used comprising either hand of beauty hydrogen peroxide. 【請求項11】 化学的気相成長法により製造されたメチル基を含む絶縁膜を備えた半導体装置において、 前記化学的気相成長法で用いる原料ガスに、メチル基数が異なる2種類の少なくともメチルシランと、過酸化水 11. A semiconductor device having an insulating film containing methyl groups produced by chemical vapor deposition, the raw material gas used in the chemical vapor deposition method, two at least methyl groups are different methylsilane If, peroxide
    素とを含むものが用いられ、 前記2種類のメチルシランの混合比を制御することにより、前記絶縁膜のメチル基含有量が制御されたことを特徴とする半導体装置。 Those containing the element is used, the two kinds of by controlling the mixing ratio of methylsilane, wherein a methyl group content of the insulating film is controlled. 【請求項12】 化学的気相成長法により製造されたメチル基を含む絶縁膜を備えた半導体装置において、 前記化学的気相成長法で用いる原料ガスに、メチル基数が異なる2種類の少なくともメチルクロロシランと、水<br>および過酸化水素のうちのいずれか一方を含むものが用いられ、 前記2種類のメチルクロロシランの混合比を制御することにより、前記絶縁膜のメチル基含有量が制御されたことを特徴とする半導体装置。 12. A semiconductor device including an insulating film containing the produced methyl by chemical vapor deposition, the raw material gas used in the chemical vapor deposition method, the two least methyl methyl groups are different and chlorosilanes, to include any hand of water <br> and hydrogen peroxide is used, by controlling the mixing ratio of the two kinds of methylchlorosilanes, a methyl group content of the insulating film the semiconductor device characterized by but controlled.
JP15758795A 1995-06-23 1995-06-23 Method of manufacturing a semiconductor device and the insulating film Expired - Fee Related JP3463416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15758795A JP3463416B2 (en) 1995-06-23 1995-06-23 Method of manufacturing a semiconductor device and the insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15758795A JP3463416B2 (en) 1995-06-23 1995-06-23 Method of manufacturing a semiconductor device and the insulating film

Publications (2)

Publication Number Publication Date
JPH098031A true JPH098031A (en) 1997-01-10
JP3463416B2 true JP3463416B2 (en) 2003-11-05

Family

ID=15652971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15758795A Expired - Fee Related JP3463416B2 (en) 1995-06-23 1995-06-23 Method of manufacturing a semiconductor device and the insulating film

Country Status (1)

Country Link
JP (1) JP3463416B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001504989A (en) * 1996-08-24 2001-04-10 トリコン エクウィプメンツ リミテッド Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6649219B2 (en) * 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6759327B2 (en) 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films

Also Published As

Publication number Publication date Type
JPH098031A (en) 1997-01-10 application

Similar Documents

Publication Publication Date Title
US6479409B2 (en) Fabrication of a semiconductor device with an interlayer insulating film formed from a plasma devoid of an oxidizing agent
US5989998A (en) Method of forming interlayer insulating film
US6762435B2 (en) Semiconductor device with boron containing carbon doped silicon oxide layer
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US7288292B2 (en) Ultra low k (ULK) SiCOH film and method
US5976979A (en) Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer
US5567661A (en) Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
US5607773A (en) Method of forming a multilevel dielectric
US6207554B1 (en) Gap filling process in integrated circuits using low dielectric constant materials
US20070281495A1 (en) Formation of high quality dielectric films of silicon dioxide for sti: usage of different siloxane-based precursors for harp ii - remote plasma enhanced deposition processes
US6541397B1 (en) Removable amorphous carbon CMP stop
US6764958B1 (en) Method of depositing dielectric films
US20020142585A1 (en) Very low dielectric constant plasma-enhanced CVD films
US7915166B1 (en) Diffusion barrier and etch stop films
US5703404A (en) Semiconductor device comprising an SiOF insulative film
US6147009A (en) Hydrogenated oxidized silicon carbon material
US6287979B1 (en) Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US5840631A (en) Method of manufacturing semiconductor device
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
US5399529A (en) Process for producing semiconductor devices
US6124641A (en) Semiconductor device organic insulator film
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
US20030089988A1 (en) Semiconductor device and method of manufacturing the same
US20030049388A1 (en) Silicon carbide deposited by high density plasma chemical-vapor deposition with bias

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees