JPH08227888A - Forming method of dielectric film - Google Patents

Forming method of dielectric film

Info

Publication number
JPH08227888A
JPH08227888A JP3196095A JP3196095A JPH08227888A JP H08227888 A JPH08227888 A JP H08227888A JP 3196095 A JP3196095 A JP 3196095A JP 3196095 A JP3196095 A JP 3196095A JP H08227888 A JPH08227888 A JP H08227888A
Authority
JP
Japan
Prior art keywords
dielectric film
film
forming
gas
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3196095A
Other languages
Japanese (ja)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3196095A priority Critical patent/JPH08227888A/en
Publication of JPH08227888A publication Critical patent/JPH08227888A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: To obtain a dielectric film which is enhanced in filling performance and lessened in dielectric constant by a method wherein material gas used in a chemical vapor growth process where dielectric film is formed is composed of silane gas such as monosilane or polysilaxae, specific hydrocarbon, and oxidizing agent of oxygen atom-containing gas. CONSTITUTION: A wiring 13 is formed on a semiconductor board 11 through the intermediary of an insulating film 12, and a protective film 14 is formed on the surface of the wiring 13. Then, a dielectric film 15 of low dielectric constant is formed on the protective film 14. The dielectric film 15 is formed through a vacuum CVD device 201, and material gas is introduced into the reaction chamber 211 of the vacuum CVD device 201 through the intermediary of gas inlet sections 212 and 213 and a diffusion section 216. The material gas is composed of silane gas such as monosilane or polysilane, specific hydrocarbon represented by a formula, Cn H2n+2 (n denote positive integer), and oxidizing agent of oxygen atom-containing gas. By this setup, the dielectric film 15 which has a high filling performance and a low dielectric constant is capable of being realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に用いられ
る誘電率が低い誘電体膜、特には0.25μm以下の設
計ルールの半導体装置の層間絶縁膜等に用いられる誘電
体膜の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a dielectric film having a low dielectric constant used in a semiconductor device, particularly a dielectric film used as an interlayer insulating film of a semiconductor device having a design rule of 0.25 μm or less. It is about.

【0002】[0002]

【従来の技術】半導体装置の微細化,低消費電力化およ
び高速動作化にともない、層間絶縁膜の低誘電率化が検
討されている。現在開示されている誘電率が低い誘電体
膜(以下低誘電体膜と称する)は、炭素原子またはフッ
素原子を含むことで誘電率を下げている。現在のとこ
ろ、誘電率が1.5〜2.5程度の低誘電体膜が実現さ
れている。
2. Description of the Related Art With the miniaturization of semiconductor devices, lower power consumption, and higher speed operation, reduction of the dielectric constant of an interlayer insulating film has been studied. The currently disclosed dielectric film having a low dielectric constant (hereinafter referred to as a low dielectric film) has a low dielectric constant by containing carbon atoms or fluorine atoms. At present, a low dielectric film having a dielectric constant of about 1.5 to 2.5 has been realized.

【0003】炭素原子を含む低誘電体材料は、有機SO
G(Spin on glass )、ポリイミド、ポリパラキシリレ
ン等が知られている。これらの材料は、炭素原子、いわ
ゆるアルキル基を含むことで、材料の密度を低下させる
こと、および原子自身の分極率を低くすることで、低誘
電率になっているといわれている。また、これらの材料
は、単に誘電率が低いだけでなく、半導体装置の材料と
して不可欠の耐熱性を有している。有機SOGはシロキ
サン構造を持つことで、ポリイミドはイミド結合を有す
ることで、ポリパラキシリレンはベンゼン環のポリマー
となることで、それぞれ耐熱性を有している。
Low dielectric materials containing carbon atoms are organic SO
G (Spin on glass), polyimide, polyparaxylylene, etc. are known. It is said that these materials have a low dielectric constant by containing a carbon atom, a so-called alkyl group, to reduce the density of the material and to lower the polarizability of the atom itself. Further, these materials not only have a low dielectric constant but also have heat resistance which is indispensable as a material for a semiconductor device. The organic SOG has a siloxane structure, the polyimide has an imide bond, and the polyparaxylylene is a polymer having a benzene ring, so that each has heat resistance.

【0004】フッ素原子を含む低誘電体材料は、酸フッ
化ケイ素〔SiOF〕が知られている。この材料は、S
i−O−Si結合をフッ素原子により終端することで、
密度を下げること、フッ素原子自身の分極率が低いこと
等が原因となって誘電率を下げている。当然のことなが
ら、この材料は耐熱性にも優れている。
Silicon oxyfluoride [SiOF] is known as a low dielectric material containing a fluorine atom. This material is S
By terminating the i-O-Si bond with a fluorine atom,
The dielectric constant is lowered due to the decrease in density and the low polarizability of fluorine atoms themselves. Naturally, this material also has excellent heat resistance.

【0005】また、低誘電体膜に限らず絶縁膜には、配
線間を埋め込むことが要求され、埋め込み能力と広い面
積を平坦化(以下グローバル平坦化という)する能力と
が必要である。その方法として、APL技術が注目され
ている。このAPL技術とは、英国のETE社が開発し
たAdvanced Planarization Layerの略称で、埋め込み能
力とある程度のグローバル平坦化の能力を備えた技術で
ある。この技術は、原料にモノシラン〔SiH4 〕と過
酸化水素〔H2 2 〕を用い、基板を0℃前後に冷却し
て、化学的気相成長(以下CVDという)を行うことに
より、基板表面に、液体を垂らして硬化させたような形
状に絶縁膜(SiO2 膜)を形成する方法である。埋め
込み能力に関しては、アスペクト比4程度まで可能であ
る。またグローバル平坦化の能力に関しては、10μm
平方程度を平坦に埋め込むことが可能である。この技術
では、基板温度を10℃以上に高めると成膜時に液体の
ような挙動を示さなくなり、上記能力が徐々になくなっ
ていくことが知られている。
Further, not only the low dielectric film but also the insulating film is required to be embedded between wirings, and it is necessary to have an embedding ability and an ability to flatten a large area (hereinafter referred to as global flattening). As the method, the APL technology is drawing attention. This APL technology is an abbreviation for Advanced Planarization Layer developed by ETE in the UK, and is a technology having an embedding capability and a certain level of global planarization capability. This technique uses monosilane [SiH 4 ] and hydrogen peroxide [H 2 O 2 ] as raw materials, cools the substrate to around 0 ° C., and performs chemical vapor deposition (hereinafter referred to as CVD) to obtain a substrate. It is a method of forming an insulating film (SiO 2 film) on the surface in a shape like a liquid dropped and cured. Regarding the embedding ability, an aspect ratio of up to about 4 is possible. The global leveling capability is 10 μm
It is possible to embed approximately square. In this technique, it is known that when the substrate temperature is raised to 10 ° C. or higher, the film does not behave like a liquid during film formation, and the above capability gradually disappears.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、APL
技術では、形成される絶縁膜の誘電率が4〜5程度と、
SOG膜、オゾン−テトラエトキシシラン〔O3 −TE
OS〕膜等と同等であり、低誘電率(誘電率が1.5〜
2.5程度)の膜を形成することはできない。それは、
APL技術で形成される膜は酸化ケイ素膜であり、理想
的に誘電率を下げたとしても、誘電率3.8が限界であ
る。またAPL技術による絶縁膜には、誘電率を高める
効果がある水酸基〔−OH- 〕が含まれているので、酸
化ケイ素膜よりも誘電率が高くなる。
[Problems to be Solved by the Invention] However, the APL
In the technology, the dielectric constant of the formed insulating film is about 4 to 5,
SOG film, ozone-tetraethoxysilane [O 3 -TE
OS] film and the like, and has a low dielectric constant (dielectric constant of 1.5 to
A film of about 2.5) cannot be formed. that is,
The film formed by the APL technique is a silicon oxide film, and even if the dielectric constant is ideally lowered, the dielectric constant of 3.8 is the limit. Moreover, since the insulating film formed by the APL technique contains a hydroxyl group [—OH ] having an effect of increasing the dielectric constant, the dielectric constant becomes higher than that of the silicon oxide film.

【0007】そこで本発明は、埋め込み能力が高く、誘
電率が低い誘電体膜の形成方法を提供することを目的と
する。
Therefore, an object of the present invention is to provide a method for forming a dielectric film having a high embedding ability and a low dielectric constant.

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた誘電体膜の形成方法である。すな
わち、化学的気相成長法によって、有機成分を含む酸化
ケイ素膜を成膜する誘電体膜の形成方法において、少な
くとも、モノシランまたはポリシランのシラン系気体
と、Cn 2n+2〔nは正の整数を表す〕で表される炭化
水素と、酸素原子を含む気体からなる酸化剤とで構成さ
れる原料気体を用いる化学的気相成長によって、誘電体
膜を形成することにより、上記課題を解決する。
SUMMARY OF THE INVENTION The present invention is a method for forming a dielectric film, which has been made to achieve the above object. That is, in a method of forming a dielectric film for forming a silicon oxide film containing an organic component by a chemical vapor deposition method, at least a silane-based gas of monosilane or polysilane and C n H 2n + 2 [n is positive Represents an integer of], and by forming a dielectric film by chemical vapor deposition using a source gas composed of a hydrocarbon and an oxidizing agent consisting of a gas containing oxygen atoms, Solve.

【0009】[0009]

【作用】上記誘電体膜の形成方法では、少なくとも、シ
ラン系気体と、Cn 2n+2〔nは正の整数を表す〕で表
される炭化水素と、酸素原子を含む気体からなる酸化剤
とで構成される原料気体を用いる化学的気相成長によっ
て、誘電体膜を形成することから、シラン系気体と酸化
剤とが縮合して、シラノールが生成され、このシラノー
ルと炭化水素とが反応して有機成分(例えばアルキル
基)とSiとの結合を有する前駆体が生成される。そし
てこの前駆体とシラノールとが反応して、有機成分(例
えばアルキル基)とSiとの結合を有する酸化ケイ素か
らなる誘電体膜が形成される。
In the above method of forming the dielectric film, at least a silane-based gas, a hydrocarbon represented by C n H 2n + 2 [n represents a positive integer], and an oxidation gas containing an oxygen atom are used. Since a dielectric film is formed by chemical vapor deposition using a raw material gas composed of an agent and a silane-based gas and an oxidizing agent are condensed, silanol is generated, and this silanol and hydrocarbon are formed. The reaction produces a precursor having a bond between an organic component (for example, an alkyl group) and Si. Then, the precursor and silanol react with each other to form a dielectric film made of silicon oxide having a bond between an organic component (for example, an alkyl group) and Si.

【0010】このように、シリコン原子にアルキル基が
付くことによって、そこで結合のネットワークが断ち切
られ、分子間の電子の行き来がなくなる。すなわち、電
子分極率が小さくなることにより、誘電率が低くなる。
また、化学的な結合が切れるために、膜の密度が小さく
なる。すなわち、単位体積当たりの分極する分子の数が
少なくなることにより、誘電率が低くなる。
As described above, by attaching an alkyl group to a silicon atom, the bond network is cut off at that point, so that electrons do not flow between molecules. That is, as the electronic polarizability decreases, the dielectric constant decreases.
In addition, since the chemical bond is broken, the density of the film is reduced. That is, since the number of polarized molecules per unit volume decreases, the dielectric constant decreases.

【0011】そして、上記形成方法における重合反応は
比較的遅いため、重合反応が進まないうちは、形成され
る膜は成膜表面で液体のように振る舞う。そのため、埋
め込み能力およびグローバル平坦化の能力を有する。
Since the polymerization reaction in the above forming method is relatively slow, the formed film behaves like a liquid on the film forming surface while the polymerization reaction does not proceed. Therefore, it has an embedding capability and a global planarization capability.

【0012】[0012]

【実施例】本発明の第1実施例を、図1の形成方法の概
略構成図、図2の容量結合型のプラズマCVD装置およ
び図3の低圧CVD(以下LPCVDと記す)装置によ
って説明する。またこの第1実施例では、層間絶縁膜に
適用した一例を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the schematic configuration diagram of the forming method of FIG. 1, the capacitive coupling type plasma CVD apparatus of FIG. 2 and the low pressure CVD (hereinafter referred to as LPCVD) apparatus of FIG. Further, in the first embodiment, an example applied to the interlayer insulating film will be shown.

【0013】まず、上記図2に示す容量結合型のプラズ
マCVD装置(以下プラズマCVD装置という)101
を簡単に説明する。このプラズマCVD装置101は、
反応室111が備えられていて、この反応室111に
は、原料気体を導入するための気体導入部112と排気
部113とが接続されている。また、反応室111内に
上部電極114と半導体基板11が載置される下部電極
115とが対向する状態に設けられていて、上部電極1
14に高周波電力を印加するための高周波電源116が
接続されている構造のものである。
First, the capacitively coupled plasma CVD apparatus (hereinafter referred to as plasma CVD apparatus) 101 shown in FIG.
Will be briefly described. This plasma CVD apparatus 101 is
A reaction chamber 111 is provided, and a gas introduction part 112 for introducing a source gas and an exhaust part 113 are connected to the reaction chamber 111. Further, the upper electrode 114 and the lower electrode 115 on which the semiconductor substrate 11 is mounted are provided in the reaction chamber 111 so as to face each other.
14 has a structure in which a high frequency power source 116 for applying high frequency power is connected.

【0014】次に、図3に示す低圧CVD(以下LPC
VDと記す)装置201を簡単に説明する。このLPC
VD装置201は、反応室211が備えられていて、こ
の反応室211には、原料気体を導入するための気体導
入部212,213と排気部214とが接続されてい
る。また、反応室211の内部には半導体基板11が載
置される基板載置部215と拡散部216とが対向する
状態に設けられている構造のものである。
Next, the low pressure CVD (hereinafter LPC) shown in FIG.
A device 201 (referred to as VD) will be briefly described. This LPC
The VD device 201 is provided with a reaction chamber 211, and gas introduction units 212 and 213 for introducing a raw material gas and an exhaust unit 214 are connected to the reaction chamber 211. The reaction chamber 211 has a structure in which a substrate mounting portion 215 on which the semiconductor substrate 11 is mounted and a diffusion portion 216 are provided so as to face each other.

【0015】次いで第1実施例を説明する。図1の
(1)に示すように、基体としての半導体基板11上に
は絶縁膜12を介して配線13が形成され、この配線1
3の表面には保護膜14が形成されている。
Next, the first embodiment will be described. As shown in (1) of FIG. 1, a wiring 13 is formed on a semiconductor substrate 11 as a base with an insulating film 12 interposed therebetween.
A protective film 14 is formed on the surface of No. 3.

【0016】上記保護膜14は、図2によって説明した
プラズマCVD装置101で成膜される。このプラズマ
CVD装置101の反応室111内に、気体導入部11
2を介して、例えば、モノシラン〔SiH4 〕、酸素
〔O2 〕、および希釈気体(搬送気体)としてヘリウム
〔He〕を混合した気体を導入した。そして排気部11
3からの排気によって、反応室111内の圧力を例えば
100Paに調整した。また半導体基板11を載置する
下部電極115の温度を例えば350℃に設定し、高周
波電源116から上部電極112と下部電極113との
間に、例えば1.0W/cm2 の高周波電力を供給し
た。そして、図1の(1)に示したように、反応室11
1内に配置した上記半導体基板11上に厚さ50nmの
SiO2 からなる保護膜14を形成した。
The protective film 14 is formed by the plasma CVD apparatus 101 described with reference to FIG. In the reaction chamber 111 of the plasma CVD apparatus 101, the gas introduction unit 11
A gas obtained by mixing, for example, monosilane [SiH 4 ], oxygen [O 2 ] and helium [He] as a diluent gas (carrier gas) was introduced through 2. And the exhaust part 11
The pressure in the reaction chamber 111 was adjusted to 100 Pa, for example, by exhausting air from No. 3. Further, the temperature of the lower electrode 115 on which the semiconductor substrate 11 is mounted is set to, for example, 350 ° C., and high frequency power of, for example, 1.0 W / cm 2 is supplied from the high frequency power supply 116 between the upper electrode 112 and the lower electrode 113. . Then, as shown in (1) of FIG.
A protective film 14 made of SiO 2 and having a thickness of 50 nm was formed on the semiconductor substrate 11 arranged in the No. 1 structure.

【0017】次に、図1の(2)に示すように、上記保
護膜14上に誘電率2.5〜3.5の低誘電体膜15を
成膜する。この低誘電体膜15は、図3に示したような
低圧CVD装置201で成膜される。上記LPCVD装
置201の反応室211内に、気体導入部212,21
3、拡散部216を介して、原料気体を導入した。この
原料気体は、シラン系気体(モノシランまたはポリシラ
ン)として例えばモノシラン〔SiH4 〕と、Cn
2n+2〔式中、nは正の整数を表す〕で表せる炭化水素と
して例えばエタン〔C26 〕と、酸素原子を含む気体
からなる酸化剤として例えば過酸化水素〔H2 2 〕と
で構成されている。このときの気体流量は、SiH4
50sccm、C 2 6 が25sccm、H2 2 が2
00sccmとした。そして、排気部214からの排気
量を調整して反応室211内の圧力を100Paに保っ
た。また基板載置部215に載置した半導体基板11の
温度を0℃に保ち、さらに半導体基板11の上方に設け
られている拡散部216の温度を100℃に保った。上
記数値条件は一例であって、ここで示した数値に限定さ
れることはない。上記条件の下で、上記半導体基板11
上に厚さ800nmの有機成分(エチル基)を含むSi
2 からなる低誘電体膜15を形成した。
Next, as shown in (2) of FIG.
A low dielectric film 15 having a dielectric constant of 2.5 to 3.5 is formed on the protective film 14.
Form a film. The low dielectric film 15 has a structure as shown in FIG.
The film is formed by the low pressure CVD apparatus 201. The above LPCVD equipment
In the reaction chamber 211 of the apparatus 201, gas introduction parts 212, 21
3, the raw material gas was introduced through the diffusion section 216. this
The raw material gas is a silane-based gas (monosilane or polysilica).
For example, monosilane [SiHFour], And CnH
2n + 2[Wherein n represents a positive integer]
Then, for example, ethane [C2H6], And a gas containing oxygen atoms
As an oxidant composed of, for example, hydrogen peroxide [H2O 2〕When
It is composed of. The gas flow rate at this time is SiHFourBut
50 sccm, C 2H6Is 25 sccm, H2O2Is 2
It was set to 00 sccm. Then, the exhaust from the exhaust unit 214
Adjust the amount to keep the pressure in the reaction chamber 211 at 100 Pa.
Was. In addition, the semiconductor substrate 11 mounted on the substrate mounting portion 215
The temperature is kept at 0 ° C. and further provided above the semiconductor substrate 11.
The temperature of the diffusion part 216 is kept at 100 ° C. Up
The numerical value conditions are an example, and are not limited to the numerical values shown here.
It will not be done. Under the above conditions, the semiconductor substrate 11
Si containing 800 nm thick organic component (ethyl group) on top
O2A low dielectric film 15 of was formed.

【0018】次に図1の(3)に示すように、CVD法
によって、上記低誘電体膜15上に絶縁膜16を形成し
た。この絶縁膜16は厚さが0.3μmの酸化シリコン
〔SiO2 〕膜からなる。この絶縁膜16の形成方法と
しては、CVD法以外に、スパッタリング、回転塗布法
等がある。
Next, as shown in FIG. 1C, an insulating film 16 was formed on the low dielectric film 15 by the CVD method. The insulating film 16 is a silicon oxide [SiO 2 ] film having a thickness of 0.3 μm. As a method for forming the insulating film 16, there are sputtering, spin coating, and the like, in addition to the CVD method.

【0019】次に、上記低誘電体膜15中の水分を除去
するために、アニーリングを行った。このアニーリング
は、例えば一般的な拡散炉を用い、400℃の窒素(N
2 )雰囲気中に15分間放置することによった。
Next, in order to remove the moisture in the low dielectric film 15, annealing was performed. This annealing is carried out by using, for example, a general diffusion furnace, and nitrogen (N
2 ) By leaving in the atmosphere for 15 minutes.

【0020】さらに上層配線を形成する場合は、図4に
示すように、絶縁膜16,低誘電体膜15および保護膜
14にコンタクトホール17を形成した後、このコンタ
クトホール17の内部にプラグ18を形成する。さらに
上層配線19を形成する工程を行う。さらに上記図1の
(1)で説明した保護膜14と同様の方法によって、保
護膜20を形成し、その後上記図1の(2)で説明した
低誘電体膜15と同様の方法によって、低誘電体膜21
を形成する。さらに上記図1の(3)で説明した絶縁膜
16と同様の方法によって、絶縁膜22を形成する。こ
のようにして、多層配線構造が形成される。
In the case of further forming an upper layer wiring, as shown in FIG. 4, after forming a contact hole 17 in the insulating film 16, the low dielectric film 15 and the protective film 14, a plug 18 is formed in the contact hole 17. To form. Further, the step of forming the upper layer wiring 19 is performed. Further, a protective film 20 is formed by a method similar to that of the protective film 14 described in (1) of FIG. 1 described above, and then a protective film 20 is formed by a method similar to that of the low dielectric film 15 described in (2) of FIG. Dielectric film 21
To form. Further, the insulating film 22 is formed by the same method as the insulating film 16 described in (3) of FIG. In this way, a multilayer wiring structure is formed.

【0021】上記第1実施例における低誘電体膜15の
形成反応では、反応室211内で以下のような反応が起
こると考えられる。まず、
In the reaction for forming the low dielectric film 15 in the first embodiment, the following reaction is considered to occur in the reaction chamber 211. First,

【化1】 SiH4 +2H2 2 →Si(OH)4 +2H2 ↑ 〔1〕 なる反応で、Si(OH)4 で表されるシラノールが生
成される。そして、
Embedded image The reaction of SiH 4 + 2H 2 O 2 → Si (OH) 4 + 2H 2 ↑ [1] produces silanol represented by Si (OH) 4 . And

【化2】 Si(OH)4 +C2 6 →Si(OH)3 (C2 5 )+H2 O↑ なる反応でSi(OH)3 (C2 5 )で表される前駆
体が生成され、
Embedded image In the reaction of Si (OH) 4 + C 2 H 6 → Si (OH) 3 (C 2 H 5 ) + H 2 O ↑, a precursor represented by Si (OH) 3 (C 2 H 5 ) Is generated,

【化3】 Si(OH)3 (C2 5 )+Si(OH)4 →(OH)3 SiOSi(OH)2 (C2 5 )+H2 O↑ なる反応で、エチル基とSiとの結合を有する酸化ケイ
素が生成される。このようにして、有機成分(例えばア
ルキル基の一種のエチル基)とSiとの結合を有する酸
化ケイ素の低誘電体膜15が形成される。
Embedded image Si (OH) 3 (C 2 H 5 ) + Si (OH) 4 → (OH) 3 SiOSi (OH) 2 (C 2 H 5 ) + H 2 O ↑ Silicon oxide having bonds is produced. In this way, the low dielectric constant film 15 of silicon oxide having a bond between the organic component (for example, one kind of alkyl group, ethyl group) and Si is formed.

【0022】上記低誘電体膜15は、シリコン原子にエ
チル基が付くことによって、そこで結合のネットワーク
が断ち切られ、分子間の電子の行き来がなくなる。すな
わち、電子分極率が小さくなることにより、誘電率が低
くなる。また、化学的な結合が切れるために、膜の密度
が小さくなる。すなわち、単位体積当たりの分極する分
子の数が少なくなることにより、誘電率が2.5〜3.
5と低くなる。
In the low dielectric film 15, when an ethyl group is attached to a silicon atom, the bond network is cut off there, so that electrons do not pass between molecules. That is, as the electronic polarizability decreases, the dielectric constant decreases. In addition, since the chemical bond is broken, the density of the film is reduced. That is, since the number of polarized molecules per unit volume is reduced, the dielectric constant is 2.5 to 3.
It becomes as low as 5.

【0023】そして、上記形成方法における重合反応は
比較的遅いため、重合反応が進まないうちは、形成され
る膜は成膜表面で液体のように振る舞う。そのため、埋
め込み能力はアスペクト比4まで可能であり、グローバ
ル平坦化度は配線間隔10μmまでほぼ平坦な形状を保
っていた。
Since the polymerization reaction in the above-mentioned forming method is relatively slow, the formed film behaves like a liquid on the film forming surface while the polymerization reaction does not proceed. Therefore, the embedding ability can be up to an aspect ratio of 4, and the global flattening degree kept a substantially flat shape up to a wiring interval of 10 μm.

【0024】次に第2実施例を説明する。この第2実施
例は低誘電体膜15を形成する以外は、上記第1実施例
と同様ある。そのため、ここでは第1実施例と同様の符
号を付与して低誘電体膜15の形成方法の例を説明す
る。なお、形成方法の図面は図1と同様であるので、こ
こでは省略した。
Next, a second embodiment will be described. The second embodiment is the same as the first embodiment except that the low dielectric film 15 is formed. Therefore, here, an example of a method of forming the low dielectric film 15 will be described by giving the same reference numerals as those in the first embodiment. Since the drawing of the forming method is the same as that of FIG. 1, it is omitted here.

【0025】第2実施例の低誘電体膜15は、上記図3
に示したLPCVD装置201で成膜される。このLP
CVD装置201の反応室211内に、シラン系気体の
モノシラン〔SiH4 〕と、炭化水素のメタン〔C
4 〕と、酸化剤の水〔H2 O〕とオゾン〔O3 〕とを
混合してなる原料気体を導入した。この時の成膜条件の
一例を以下に説明する。原料気体の流量は、SiH4
50sccm、CH4 が100sccm、H2 Oが20
0sccm、O3 が30sccmとした。そして、反応
室211内の圧力は200Pa、基板載置部215に載
置される半導体基板11の温度は−50℃に設定した。
また拡散部216の温度は100℃に保った。上記数値
条件は一例であって、各数値は限定されることはない。
そして上記条件の下で、上記半導体基板11上に厚さ8
00nmの有機成分(メチル基)を含むSiO2 からな
る低誘電体膜15を形成した。
The low dielectric film 15 of the second embodiment is the same as that shown in FIG.
The film is formed by the LPCVD apparatus 201 shown in FIG. This LP
In the reaction chamber 211 of the CVD apparatus 201, monosilane [SiH 4 ] which is a silane-based gas and methane [C which is a hydrocarbon]
A raw material gas formed by mixing H 4 ], oxidant water [H 2 O] and ozone [O 3 ] was introduced. An example of film forming conditions at this time will be described below. The flow rates of the raw material gases are 50 sccm for SiH 4 , 100 sccm for CH 4 , and 20 for H 2 O.
0 sccm and O 3 were 30 sccm. Then, the pressure inside the reaction chamber 211 was set to 200 Pa, and the temperature of the semiconductor substrate 11 mounted on the substrate mounting part 215 was set to −50 ° C.
The temperature of the diffusion part 216 was kept at 100 ° C. The above numerical conditions are examples, and each numerical value is not limited.
Then, under the above conditions, a thickness of 8 is formed on the semiconductor substrate 11.
A low dielectric film 15 made of SiO 2 containing an organic component (methyl group) of 00 nm was formed.

【0026】次に上記第1実施例で説明したのと同様に
して、酸化シリコン〔SiO2 〕膜16を形成した後、
400℃の窒素(N2 )雰囲気中に15分間放置するア
ニーリングを行って、低誘電体膜15中の水分を除去し
た。
Then, after the silicon oxide [SiO 2 ] film 16 is formed in the same manner as described in the first embodiment,
Water was removed from the low dielectric film 15 by annealing in a nitrogen (N 2 ) atmosphere at 400 ° C. for 15 minutes.

【0027】この第2実施例における低誘電体膜15
は、シリコン原子にメチル基が付くことによって、そこ
で結合のネットワークが断ち切られ、分子間の電子の行
き来がなくなる。すなわち、電子分極率が小さくなるこ
とにより、誘電率が低くなる。また、化学的な結合が切
れるために、膜の密度が小さくなる。すなわち、単位体
積当たりの分極する分子の数が少なくなることにより、
誘電率が2.5〜3.5と低くなる。
The low dielectric film 15 in the second embodiment.
When a methyl group is attached to a silicon atom, the bond network is cut off there, and the transfer of electrons between molecules disappears. That is, as the electronic polarizability decreases, the dielectric constant decreases. In addition, since the chemical bond is broken, the density of the film is reduced. That is, by reducing the number of polarized molecules per unit volume,
The dielectric constant is as low as 2.5 to 3.5.

【0028】そして、上記形成方法における重合反応は
比較的遅いため、重合反応が進まないうちは、形成され
る膜は成膜表面で液体のように振る舞う。そのため、埋
め込み能力はアスペクト比4まで可能であり、グローバ
ル平坦化度は配線間隔10μmまでほぼ平坦な形状を保
っていた。
Since the polymerization reaction in the above forming method is relatively slow, the formed film behaves like a liquid on the film forming surface while the polymerization reaction does not proceed. Therefore, the embedding ability can be up to an aspect ratio of 4, and the global flattening degree kept a substantially flat shape up to a wiring interval of 10 μm.

【0029】次に第3実施例を説明する。この第3実施
例は低誘電体膜15を形成する以外は、上記第1実施例
と同様ある。そのため、ここでは第1実施例と同様の符
号を付与して低誘電体膜15の形成方法の例を説明す
る。なお、形成方法の図面は図1と同様であるので、こ
こでは省略した。
Next, a third embodiment will be described. The third embodiment is the same as the first embodiment except that the low dielectric film 15 is formed. Therefore, here, an example of a method of forming the low dielectric film 15 will be described by giving the same reference numerals as those in the first embodiment. Since the drawing of the forming method is the same as that of FIG. 1, it is omitted here.

【0030】第3実施例の低誘電体膜15は、上記図5
に示すような高密度プラズマCVD(以下HDCVDと
記す、なおHDCVDはHigh Dencity Plasma Enhanced
Chemical Vapor Depositionの略である)装置301で
成膜される。
The low dielectric film 15 of the third embodiment is the same as that shown in FIG.
High density plasma enhanced CVD (hereinafter referred to as HDCVD, HDCVD is referred to as High Dencity Plasma Enhanced
The film is formed by an apparatus 301 (abbreviation of Chemical Vapor Deposition).

【0031】まず、上記図5に示すHDCVD装置30
1を簡単に説明する。このHDCVD装置301には、
プラズマ発生室311と、このプラズマ発生室311に
接続した反応室312が備えられている。上記プラズマ
発生室311の外側周には高周波電源313に接続され
たコイル314が設けられ、さらに磁場を発生させる磁
石315が設置されている。またプラズマ発生室311
には、プラズマ化する気体を導入する気体導入部316
が接続されている。一方、上記反応室312には、原料
気体を導入するための気体導入部317と、内部の圧力
を調整するための排気部318とが接続されている。ま
た、反応室312の内部には、上記気体導入部317に
接続した気体拡散部319と、半導体基板11を載置す
る基板載置部320が設けられている。さらに反応室3
12の外側周には磁石321が設置されている構造のも
のである。
First, the HDCVD apparatus 30 shown in FIG.
1 will be briefly described. In this HDCVD device 301,
A plasma generation chamber 311 and a reaction chamber 312 connected to the plasma generation chamber 311 are provided. A coil 314 connected to a high frequency power supply 313 is provided on the outer circumference of the plasma generation chamber 311, and a magnet 315 for generating a magnetic field is further installed. Also, the plasma generation chamber 311
The gas introduction part 316 for introducing the gas to be turned into plasma
Is connected. On the other hand, the reaction chamber 312 is connected to a gas introduction section 317 for introducing the raw material gas and an exhaust section 318 for adjusting the internal pressure. Further, inside the reaction chamber 312, a gas diffusion part 319 connected to the gas introduction part 317 and a substrate mounting part 320 on which the semiconductor substrate 11 is mounted are provided. Further reaction chamber 3
The outer circumference of 12 has a structure in which a magnet 321 is installed.

【0032】低誘電体膜15を形成するには、上記HD
CVD装置301の反応室312内に、シラン系気体の
ポリシランの1種であるジシラン〔Si2 6 〕と、炭
化水素のエタン〔C2 6 〕と、酸化剤の過酸化水素
〔H2 2 〕とを混合してなる原料気体を、気体導入部
317および気体拡散部319を介して導入した。それ
とともに、プラズマ発生室311内に気体導入部316
を介して酸化二窒素〔N 2 O〕を導入した。この時の気
体流量は、Si2 6 が50sccm、C2 6が10
0sccm、H2 2 が200sccm、N2 Oが30
sccmとした。そして、反応室312内の圧力は、排
気部318の排気量を調整して200Paに保った。ま
た基板載置部320に載置した半導体基板11の温度は
−50℃に保持した。なお、上記数値条件は一例であっ
て、ここで示した数値に限定されることはない。そして
上記条件の下で、上記半導体基板11上に厚さ800n
mの有機成分(エチル基)を含むSiO2 からなる低誘
電体膜15を形成した。
To form the low dielectric film 15, the above HD is used.
In the reaction chamber 312 of the CVD device 301, the silane-based gas
Disilane, which is one of the polysilanes [Si2H6], And charcoal
Hydrogen ethane [C2H6] And the oxidizer hydrogen peroxide
[H2O2] The raw material gas obtained by mixing
It was introduced through 317 and the gas diffusion section 319. That
At the same time, the gas introduction part 316 is provided in the plasma generation chamber 311.
Through nitrous oxide [N 2O] was introduced. Qi at this time
Body flow rate is Si2H6Is 50 sccm, C2H6Is 10
0 sccm, H2O2Is 200 sccm, N2O is 30
It was set to sccm. Then, the pressure in the reaction chamber 312 is
The exhaust amount of the air part 318 was adjusted and maintained at 200 Pa. Well
The temperature of the semiconductor substrate 11 mounted on the substrate mounting portion 320 is
Hold at -50 ° C. The above numerical conditions are examples.
Therefore, the values are not limited to those shown here. And
Under the above conditions, a thickness of 800 n is formed on the semiconductor substrate 11.
SiO containing m organic component (ethyl group)2Low invitation consisting of
The electric film 15 was formed.

【0033】次に上記第1実施例で説明したのと同様に
して、酸化シリコン〔SiO2 〕膜16を形成した後、
400℃の窒素(N2 )雰囲気中に15分間放置するア
ニーリングを行って、上記低誘電体膜中の水分を除去し
た。
Next, after the silicon oxide [SiO 2 ] film 16 is formed in the same manner as described in the first embodiment,
The moisture in the low dielectric film was removed by annealing in a nitrogen (N 2 ) atmosphere at 400 ° C. for 15 minutes.

【0034】このようにして形成した上記低誘電体膜1
5は、誘電率が2.5〜3.5となり、埋め込み能力は
アスペクト比4まで可能であり、グローバル平坦化度は
配線間隔10μmまでほぼ平坦な形状を保っていた。
The above-mentioned low dielectric film 1 thus formed
In No. 5, the dielectric constant was 2.5 to 3.5, the embedding ability was possible up to the aspect ratio of 4, and the global flatness was kept substantially flat until the wiring interval was 10 μm.

【0035】この第3実施例では、酸化剤にN2 OとH
2 2 とを用いたが、例えばN2 Oの代わりに酸素〔O
2 〕を用いることも可能である。
In the third embodiment, the oxidizing agents are N 2 O and H.
It was used and 2 O 2, for example, N 2 O oxygen instead of [O
2 ] can also be used.

【0036】上記第1〜第3実施例におけるシラン系気
体は、上記モノシラン〔SiH4 〕、ジシラン〔Si2
6 〕等の他、トリシラン〔Si3 8 〕、ポリシラン
〔SiH6 〕等を用いることが可能である。また酸化剤
は、酸素〔O2 〕、オゾン〔O3 〕、水〔H2 O〕、過
酸化水素〔H2 2 〕および酸化二窒素〔N2 O〕のう
ちの少なくとも1種から選択される。さらに炭化水素
は、上記メタン〔CH4 〕,エタン〔C2 6 〕等のC
n 2n +2〔式中、nは正の整数を表す〕で表せるもので
あればよい。
The silane-based gas in the first to third embodiments is the monosilane [SiH 4 ] or disilane [Si 2
In addition to H 6 ], trisilane [Si 3 H 8 ], polysilane [SiH 6 ] and the like can be used. The oxidizing agent is selected from at least one of oxygen [O 2 ], ozone [O 3 ], water [H 2 O], hydrogen peroxide [H 2 O 2 ] and dinitrogen oxide [N 2 O]. To be done. Further, the hydrocarbon is C such as methane [CH 4 ] or ethane [C 2 H 6 ] described above.
n H 2n +2 [wherein n represents a positive integer] may be used.

【0037】また低誘電体膜15を成膜時の半導体基板
11の温度は、成膜雰囲気における、上記シラン系気体
の融点および上記酸化剤の融点のうちの高い方の融点以
上、上記シラン系気体の沸点および上記酸化剤の沸点の
うちの高い方の沸点以下の温度範囲内に設定すればよ
い。
The temperature of the semiconductor substrate 11 at the time of forming the low dielectric film 15 is equal to or higher than the higher of the melting points of the silane-based gas and the oxidant in the film-forming atmosphere, and the silane-based gas. It may be set within a temperature range not higher than the higher boiling point of the boiling point of the gas and the boiling point of the oxidizing agent.

【0038】[0038]

【発明の効果】以上、説明したように本発明によれば、
少なくとも、シラン系気体と、Cn 2n+2で表せる炭化
水素と、酸素原子を含む気体からなる酸化剤とで構成さ
れる原料気体を用いる化学的気相成長によって誘電体膜
を形成するので、この誘電体膜は有機成分のアルキル基
とSiとの結合を有する酸化ケイ素になる。このため、
電子分極率が小さくなるので、誘電率を低くすることが
可能になる。また、誘電体膜の密度が小さくなるので、
単位体積当たりの分極する分子の数が少なくなることに
より、誘電率を低くできる。また、本発明の化学的気相
成長法では、重合反応が比較的遅く進むので、形成され
る膜は成膜表面で液体のように振る舞うことができる。
そのため、高アスペクト比の段差を埋め込むことが可能
になり、グローバル平坦化が可能になる。
As described above, according to the present invention,
At least silane-based gas and CnH 2n + 2Carbonization
Consisting of hydrogen and an oxidizer consisting of a gas containing oxygen atoms
Dielectric film by chemical vapor deposition using source gas
The dielectric film is formed by the alkyl group of the organic component.
And becomes silicon oxide having a bond between Si and Si. For this reason,
Since the electronic polarizability becomes smaller, it is possible to lower the dielectric constant.
It will be possible. Also, since the density of the dielectric film becomes smaller,
To reduce the number of polarized molecules per unit volume
Therefore, the dielectric constant can be lowered. Further, the chemical vapor phase of the present invention
In the growth method, the polymerization reaction proceeds relatively slowly
The film can behave like a liquid on the film formation surface.
Therefore, it is possible to embed a step with a high aspect ratio.
And global flattening becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる第1実施例の形成方法の概略構
成図である。
FIG. 1 is a schematic configuration diagram of a forming method according to a first embodiment of the present invention.

【図2】容量結合型のプラズマCVD装置の概略構成図
である。
FIG. 2 is a schematic configuration diagram of a capacitively coupled plasma CVD apparatus.

【図3】低圧CVD装置の概略構成図である。FIG. 3 is a schematic configuration diagram of a low pressure CVD apparatus.

【図4】多層配線構造の形成方法の説明図である。FIG. 4 is an explanatory diagram of a method for forming a multilayer wiring structure.

【図5】高密度プラズマCVD装置の概略構成図であ
る。
FIG. 5 is a schematic configuration diagram of a high-density plasma CVD apparatus.

【符号の説明】[Explanation of symbols]

15 低誘電体膜 15 Low dielectric film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 H01L 21/88 K 21/768 21/90 K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication H01L 21/3205 H01L 21/88 K 21/768 21/90 K

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 化学的気相成長法によって、有機成分を
含む酸化ケイ素膜を成膜する誘電体膜の形成方法におい
て、 化学的気相成長に用いる原料気体は、少なくとも、モノ
シランまたはポリシランのシラン系気体と、Cn 2n+2
〔nは正の整数を表す〕で表される炭化水素と、酸素原
子を含む気体からなる酸化剤とで構成されることを特徴
とする誘電体膜の形成方法。
1. In a method for forming a dielectric film for forming a silicon oxide film containing an organic component by a chemical vapor deposition method, a raw material gas used for chemical vapor deposition is at least monosilane or polysilane silane. System gas and C n H 2n + 2
A method for forming a dielectric film, comprising: a hydrocarbon represented by [n represents a positive integer] and an oxidant composed of a gas containing an oxygen atom.
【請求項2】 請求項1記載の誘電体膜の形成方法にお
いて、 前記酸化剤は、酸素、オゾン、水、過酸化水素および酸
化二窒素のうちの少なくとも1種からなることを特徴と
する誘電体膜の形成方法。
2. The method for forming a dielectric film according to claim 1, wherein the oxidizing agent is at least one of oxygen, ozone, water, hydrogen peroxide and dinitrogen oxide. Method for forming body membrane.
【請求項3】 請求項1の誘電体膜の形成方法におい
て、 前記基板温度は、成膜雰囲気における、前記シラン系気
体の融点および前記酸化剤の融点のうちの高い方の融点
以上、前記シラン系気体の沸点および前記酸化剤の沸点
のうちの高い方の沸点以下の温度範囲内にあることを特
徴とする誘電体膜の形成方法。
3. The method for forming a dielectric film according to claim 1, wherein the substrate temperature is equal to or higher than a higher one of a melting point of the silane-based gas and a melting point of the oxidant in a film forming atmosphere, and the silane. A method for forming a dielectric film, characterized in that the temperature is within a temperature range not higher than the boiling point of the system gas and the boiling point of the oxidizing agent.
【請求項4】 請求項2の誘電体膜の形成方法におい
て、 前記基板温度は、成膜雰囲気における、前記シラン系気
体の融点および前記酸化剤の融点のうちの高い方の融点
以上、前記シラン系気体の沸点および前記酸化剤の沸点
のうちの高い方の沸点以下の温度範囲内にあることを特
徴とする誘電体膜の形成方法。
4. The method for forming a dielectric film according to claim 2, wherein the substrate temperature is equal to or higher than a melting point of a melting point of the silane-based gas and a melting point of the oxidizing agent, whichever is higher in a film forming atmosphere, and the silane. A method for forming a dielectric film, characterized in that the temperature is within a temperature range not higher than the boiling point of the system gas and the boiling point of the oxidizing agent.
JP3196095A 1995-02-21 1995-02-21 Forming method of dielectric film Pending JPH08227888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3196095A JPH08227888A (en) 1995-02-21 1995-02-21 Forming method of dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3196095A JPH08227888A (en) 1995-02-21 1995-02-21 Forming method of dielectric film

Publications (1)

Publication Number Publication Date
JPH08227888A true JPH08227888A (en) 1996-09-03

Family

ID=12345535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3196095A Pending JPH08227888A (en) 1995-02-21 1995-02-21 Forming method of dielectric film

Country Status (1)

Country Link
JP (1) JPH08227888A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003060978A1 (en) * 2002-01-15 2003-07-24 Tokyo Electron Limited Cvd method and device for forming silicon-containing insulation film
US6852651B2 (en) * 2000-12-19 2005-02-08 Canon Sales Co., Inc. Semiconductor device and method of manufacturing the same
JP2007042884A (en) * 2005-08-03 2007-02-15 Tokyo Electron Ltd Deposition method and apparatus therefor
US7378304B2 (en) 1998-10-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US7378304B2 (en) 1998-10-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US6852651B2 (en) * 2000-12-19 2005-02-08 Canon Sales Co., Inc. Semiconductor device and method of manufacturing the same
WO2003060978A1 (en) * 2002-01-15 2003-07-24 Tokyo Electron Limited Cvd method and device for forming silicon-containing insulation film
US7125812B2 (en) 2002-01-15 2006-10-24 Tokyo Electron Limited CVD method and device for forming silicon-containing insulation film
CN100373559C (en) * 2002-01-15 2008-03-05 东京毅力科创株式会社 CVD method and device for forming silicon-containing insulation film
KR100903484B1 (en) * 2002-01-15 2009-06-18 도쿄엘렉트론가부시키가이샤 Cvd method and device for forming silicon-containing insulation film
JP2007042884A (en) * 2005-08-03 2007-02-15 Tokyo Electron Ltd Deposition method and apparatus therefor

Similar Documents

Publication Publication Date Title
JP3516941B2 (en) Semiconductor device and manufacturing method thereof
JP3739081B2 (en) Method for producing carbon-containing silicon oxide with low dielectric constant
JP2697315B2 (en) Method of forming fluorine-containing silicon oxide film
JP3348084B2 (en) Film forming method and semiconductor device
KR101046506B1 (en) Plasma Surface Treatment to Prevent Pattern Collapse in Immersion Lithography
JP2002217293A (en) Manufacturing method of conductive wire structure having gap between conductive wires
JP3701626B2 (en) Manufacturing method of semiconductor device
JPH11251308A (en) Low dielectric constant fluorinated amorphous carbon dielectric and formation method therefor
KR100368100B1 (en) Method of forming a fluorine-added insulating film
US20090197086A1 (en) Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
JP3463416B2 (en) Method of manufacturing insulating film and semiconductor device
JP2005166716A (en) Method of forming insulation film and insulation film formation system
JP3532830B2 (en) Semiconductor device and manufacturing method thereof
JPH10340899A (en) Silica insulation film and semiconductor device, and manufacturing method thereof
JPH08227888A (en) Forming method of dielectric film
JP2004200626A (en) Semiconductor device and its manufacturing method
JP2003174029A (en) Manufacturing method for semiconductor device
JPH1092804A (en) Manufacture of porous dielectric film
JPH10209148A (en) Method for forming low dielectric constant insulator film and semiconductor device using the same
JP3443978B2 (en) Method of forming low dielectric film
US6849562B2 (en) Method of depositing a low k dielectric barrier film for copper damascene application
JPH07288251A (en) Manufacture of semiconductor device
JPH08335579A (en) Silicon-based oxide film containing fluorine and its preparation
JPH0950995A (en) Silicon-based oxide and interlayer insulating film for semiconductor device
WO2022230944A1 (en) Planarizing film manufacturing method, planarizing film material, and planarizing film