JP3256708B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3256708B2
JP3256708B2 JP06885593A JP6885593A JP3256708B2 JP 3256708 B2 JP3256708 B2 JP 3256708B2 JP 06885593 A JP06885593 A JP 06885593A JP 6885593 A JP6885593 A JP 6885593A JP 3256708 B2 JP3256708 B2 JP 3256708B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
oxidizing gas
gas
ozone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06885593A
Other languages
Japanese (ja)
Other versions
JPH06283509A (en
Inventor
正 中野
与洋 太田
伸良 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP06885593A priority Critical patent/JP3256708B2/en
Publication of JPH06283509A publication Critical patent/JPH06283509A/en
Application granted granted Critical
Publication of JP3256708B2 publication Critical patent/JP3256708B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体基体および金属配線の上の1次絶縁膜、多層
金属配線間の層間絶縁膜およびパッシベーション膜とし
て作用する最終絶縁膜や金属配線のサイドウォールまた
は電界効果トランジスタのゲート電極のサイドウォール
として使用することができる絶縁膜を有機ケイ素化合物
を原料ガスとして用いる化学気相成長により形成する方
法に関するものである。
The present invention relates to a method for manufacturing a semiconductor device,
In particular, it is used as a primary insulating film on a semiconductor substrate and a metal wiring, an interlayer insulating film between multilayer metal wirings, a final insulating film acting as a passivation film, a sidewall of a metal wiring, or a sidewall of a gate electrode of a field effect transistor. The present invention relates to a method for forming an insulating film by chemical vapor deposition using an organosilicon compound as a source gas.

【0002】[0002]

【従来の技術】近年、VLSIデバイスの高集積化、高密度
化が急速に進み、半導体加工技術はサブミクロン加工が
必須のものとなってきている。サブミクロン加工が進む
に伴って半導体基体表面の凹凸はますます激しくなり、
アスペクト比が大きくなり、この凹凸がデバイス製造上
の制約となってきている。このような問題の解決のため
に最も強く望まれているのが、多層金属配線間の形成さ
れる層間絶縁膜の平坦化技術である。
2. Description of the Related Art In recent years, high integration and high density of VLSI devices have rapidly progressed, and submicron processing has become essential for semiconductor processing technology. As the submicron processing progresses, the irregularities on the surface of the semiconductor substrate become more and more severe,
The aspect ratio has become large, and this unevenness has become a constraint in device manufacturing. What is most strongly desired to solve such a problem is a technique for flattening an interlayer insulating film formed between multilayer metal wirings.

【0003】サブミクロンデバイス用の層間絶縁膜に要
求される特性としては、サブミクロンオーダーのスペー
スを形成することおよび1以上の高アスペクト比を持つ
パターンに対する優れたステップカバレージを実現する
ことなどがある。このような要求を満たす層間絶縁膜の
形成方法として有機シランを原料ガスに用いた化学気相
成長法(CVD法) が知られている。また、CVD 法としては
プラズマCVD 、常圧CVD 法、減圧CVD 法、加圧CVD 法、
光励起CVD 法などが従来より提案されている。
Characteristics required for an interlayer insulating film for a submicron device include forming a space on the order of submicrons and achieving excellent step coverage for a pattern having a high aspect ratio of at least one. . As a method of forming an interlayer insulating film satisfying such a requirement, a chemical vapor deposition method (CVD method) using organosilane as a source gas is known. The CVD methods include plasma CVD, normal pressure CVD, reduced pressure CVD, pressure CVD,
A photo-excited CVD method and the like have been conventionally proposed.

【0004】これらの内、有機シラン系化合物を原料ガ
スとし、これにオゾンガスを反応ガスとして加えて常圧
CVD 法で形成した絶縁膜、すなわち常圧オゾン−有機シ
ランCVD シリコン酸化膜は、その平坦性が特に優れてい
ることから最も期待されている方法の一つである。この
ようなオゾンおよび有機シラン系化合物の混合ガスを原
料ガスとして用いる常圧CVD 法は、例えば特開昭61-776
95号公報や「電気化学」56, No.7(1988), 527 〜532 頁
などに記載されている。また、有機シラン系化合物とし
てはTEOS(tetraethoxysilane), OMCTS(octamethylcyclo
tetrasiloxane), HMDS(hexamethyldisiloxane),TMCTS
(tetramethylcyclotetrasiloxane), SOB(trimethylsily
l borate), DADBS(diacetoxydi-tertiary-butoxysilan
e), SOP(trimethylsilyl phosphate) などが知られてい
る。
Of these, an organic silane compound is used as a source gas, and an ozone gas is added as a reaction gas to the raw material gas to form a reaction gas at normal pressure.
An insulating film formed by a CVD method, that is, an atmospheric pressure ozone-organosilane CVD silicon oxide film is one of the most promising methods because of its particularly excellent flatness. A normal pressure CVD method using such a mixed gas of ozone and an organic silane compound as a source gas is disclosed in, for example, JP-A-61-776.
No. 95 and "Electrochemistry", 56, No. 7 (1988), pp. 527-532. As organic silane compounds, TEOS (tetraethoxysilane), OMCTS (octamethylcyclo
tetrasiloxane), HMDS (hexamethyldisiloxane), TMCTS
(tetramethylcyclotetrasiloxane), SOB (trimethylsily
l borate), DADBS (diacetoxydi-tertiary-butoxysilan
e), SOP (trimethylsilyl phosphate) and the like are known.

【0005】また、半導体装置の最終保護膜として用い
られる絶縁膜においても、VLSIデバイスの高集積化、高
密度化に伴い、その平坦性と、素子の信頼性に影響を与
える膜質の向上が強く要求されている。これは主に最終
配線の側壁からの水分等の侵入を防ぐためである。
[0005] In addition, with the increase in integration and density of VLSI devices, the flatness of the insulating film used as the final protective film of the semiconductor device and the improvement of the film quality which affects the reliability of the device are strongly increasing. Has been requested. This is mainly to prevent intrusion of moisture or the like from the side wall of the final wiring.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、有機シ
ラン系化合物を原料ガスとするCVD 法によって絶縁膜を
形成する従来の半導体装置の製造方法においては、成膜
速度や膜質の下地依存性が大きく、ステップカバレージ
が悪くなるとともにボイドが発生するという欠点があ
る。例えば、層間絶縁膜を形成する場合、下地絶縁膜の
上での成膜速度は遅く、アルミ配線の上での成膜速度が
速く、配線間への回り込みが少ないので配線間が埋まら
ない内に上部が塞がれてしまう結果、アルミ配線間に大
きなボイドが形成されてしまう欠点がある。このように
有機シラン系化合物を原料ガスとするCVD 膜が大きな下
地依存性を有することは、例えば特開昭61-77695号公報
や平成3年に発行された「電気学会論文A」, 111 巻7
号の652 〜658 頁に記載されている。このようにボイド
が形成されると、層間絶縁膜にクラックが発生し、配線
間のリーク電流が増加したり、応力によって配線間のス
ペースが変化し、素子特性に悪影響を及ぼすことにな
る。
However, in a conventional method of manufacturing a semiconductor device in which an insulating film is formed by a CVD method using an organic silane-based compound as a source gas, the film formation rate and the film quality are largely dependent on the underlayer. There is a drawback that step coverage deteriorates and voids occur. For example, when an interlayer insulating film is formed, the film forming speed on the base insulating film is slow, the film forming speed on the aluminum wiring is fast, and there is little wraparound between the wirings, so that the space between the wirings is not filled. There is a disadvantage that a large void is formed between the aluminum wirings as a result of the upper portion being closed. As described above, the fact that a CVD film using an organic silane compound as a source gas has a large underlayer dependency is described in, for example, JP-A-61-77695 and "IEEE A" published in 1991, vol. 7
No. 652-658. When the voids are formed in this manner, cracks occur in the interlayer insulating film, the leakage current between the wirings increases, and the space between the wirings changes due to stress, which adversely affects the device characteristics.

【0007】上述した従来の半導体装置の製造方法の欠
点を軽減するために、絶縁膜を多層構造とすることが提
案されている。例えば、下地依存性を緩和するために下
地表面にプラズマCVD 法によりTEOSとO2とを原料として
酸化膜を薄く(通常3000Å以下)形成し、その後オゾン
−TEOS 常圧CVD 法によって平坦性に優れたNSG (non-d
oped silicate glass)膜を形成することが提案されてい
る。しかし、この方法でもサブミクロンデバイスにおい
ては配線と配線とのスペースがきわめて狭く、しかもア
スペクト比が1以上と大きな配線段階を埋め込むことは
できない欠点がある。さらに、SOG(Spin On Glass)を用
いて配線段差を埋め込むことも提案されているが、SOG
を用いると、配線間の下部からのガス(H2Oなど) が抜け
ず、半導体装置の信頼性に悪影響を及ぼす欠点がある。
In order to alleviate the drawbacks of the conventional semiconductor device manufacturing method, it has been proposed that the insulating film has a multilayer structure. For example, a thin oxide film (typically 3,000 mm or less) is formed on the surface of a base using TEOS and O 2 as raw materials by plasma CVD to reduce the dependency on the base, and then excellent in flatness by ozone-TEOS normal pressure CVD. NSG (non-d
It has been proposed to form an oped silicate glass) film. However, even with this method, in a submicron device, the space between the wirings is extremely narrow, and furthermore, there is a disadvantage that a wiring step having a large aspect ratio of 1 or more cannot be embedded. Furthermore, it has been proposed to embed wiring steps using SOG (Spin On Glass).
The use of GaN has the disadvantage that gas (H 2 O, etc.) does not escape from the lower part between the wirings, which adversely affects the reliability of the semiconductor device.

【0008】本発明の目的は上述した従来の絶縁膜形成
方法の欠点を解消し、ステップカバレージおよび平坦性
に優れており、特にサブミクロンデバイスの絶縁膜とし
て使用するのに有効であるとともに優れた膜質を有し、
クラックやボイドの発生もない絶縁膜の形成することが
でき、したがって信頼性の高い半導体装置を製造するこ
とができる方法を提供しようとするものである。
An object of the present invention is to solve the above-mentioned drawbacks of the conventional method of forming an insulating film, to provide excellent step coverage and flatness, and to be particularly effective and effective for use as an insulating film of a submicron device. Has film quality,
An object of the present invention is to provide a method capable of forming an insulating film without generation of cracks and voids, and thus capable of manufacturing a highly reliable semiconductor device.

【0009】[0009]

【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体装置の絶縁膜を有機シランおよび
酸化性ガスを用いる化学気相成長によって形成するに当
たり、先ずプラズマCVDによる第1の成膜を行い、次
に、熱CVDによる第2の成膜を行い、かつ該第2の成
膜の初期で酸化性ガスによる反応を抑制することを特徴
とするものである。さらに、本発明による半導体装置の
製造方法は、半導体装置の絶縁膜を有機シランおよび酸
化性ガスを用いる化学気相成長によって形成するに当た
り、成膜の初期または途中で酸化性ガスによる反応を、
半導体基板の温度を、該酸化性ガスの熱分解を抑制する
温度まで低下させることによって抑制することを特徴と
するものである。
According to a method of manufacturing a semiconductor device according to the present invention, when an insulating film of a semiconductor device is formed by chemical vapor deposition using an organic silane and an oxidizing gas, first, a first process by plasma CVD is performed. A film is formed, a second film is formed by thermal CVD, and a reaction by an oxidizing gas is suppressed at an early stage of the second film. Further, in the method for manufacturing a semiconductor device according to the present invention, when an insulating film of a semiconductor device is formed by chemical vapor deposition using an organic silane and an oxidizing gas, a reaction with the oxidizing gas is performed at an initial stage or during the film formation.
It is characterized in that the temperature of the semiconductor substrate is suppressed by lowering it to a temperature at which thermal decomposition of the oxidizing gas is suppressed.

【0010】本発明の好適実施例においては、前記酸化
性ガスによる反応の抑制は、酸化性ガスの濃度を低下さ
せて実施することができる。また、この酸化性ガスの濃
度の低下は、反応チャンバへ供給する酸化性ガスの流量
を減少させたり、酸化性ガスと反応し得る還元性ガスを
反応チャンバへ供給することによって実施することがで
きる。
In a preferred embodiment of the present invention, the suppression of the reaction by the oxidizing gas can be performed by lowering the concentration of the oxidizing gas. The reduction in the concentration of the oxidizing gas can be performed by reducing the flow rate of the oxidizing gas supplied to the reaction chamber or by supplying a reducing gas capable of reacting with the oxidizing gas to the reaction chamber. .

【0011】本発明においては、前記有機シランとして
は、例えば以下のようなものを用いることができる。 テトラアルコキシシラン( オルトケイ酸エステル):テト
ラメトキシシラン(TEOS)、テトラエトキシシラン(TEO
S)、テトラnプロポキシシラン、テトライソプロポキシ
シラン、テトラnブトキシシラン アルキルアルコキシシラン:メチルトリメトキシシラ
ン、メチルトリエトキシシラン、メチルnプロポキシシ
ラン、メチルイソプロポキシシラン、エチルトリメトキ
シシラン、エチルトリエトキシシラン、エチルトリnプ
ロポキシシラン、エチルトリイソプロポキシシラン、ビ
ニルトリメトキシシラン、ビニルトリエトキシシラン、
フェニルトリメトキシシラン ジメチルジメトキシシラン、ジメチルジエトキシシラ
ン、ジエチルジメトキシシラン、ジエチルジエトキシシ
ラン、ジエチルジnプロポキシシラン、ジエチルジイソ
プロポキシシラン、メチルビニルジメトキシシラン、メ
チルビニルジエトキシシラン メチルジメトキシシラン、メチルジエトキシシラン ジメチルビニルメトキシシラン、ジメチルビニルエトキ
シシラン ポリシロキサン:テトラキス(ジメチルシロキシ)シラ
ン シクロシキサン:オクタメチルシクロテトラシロキサン
(OMCTS) 、ペンタメチルシクロテトラシロキサン、テト
ラメチルシクロテトラシロキサン、ヘキサメチルシクロ
トリシロキサン、トリメチルシクロトリシロキサン ジシロキサン:ヘキサメチルジシロキサン(HMDS)、テト
ラメチルジメトキシジシロキサン、ジメチルテトラメト
キシジシロキサン、ヘキサメトキシジシロキサン アルキルシラン:モノメチルシラン、ジメチルシラン、
トリメチルシラン、トリエチルシラン、テトラメチルシ
ラン、テトラエチルシラン、アリルトリメチルシラン、
ヘキサメチルジシラン シリルアミン:ジメチルトリメチルシリルアミン、ジエ
チルトリメチルシリルアミン シラン窒素誘導体:アミノプロピルトリエトキシシラ
ン、トリメチルシリルアジド、トリメチルシリルシアナ
イド シラザン:ヘキサメチルジシラザン、テトラメチルジシ
ラザン、オクタメチルシクロテトラシラザン、ヘキサメ
チルシクロトリシラザン ハロゲン化シランおよび誘導体:トリメチルクロロシラ
ン、トリエチルクロロシラン、トリnプロピルクロロシ
ラン、メチルジクロロシラン、ジメチルクロロシラン、
クロロメチルジメチルクロロシラン、クロロメチルトリ
メチルシラン、クロロプロピルメチルジクロロシラン、
クロロプロピルトリメトキシシラン、ジメチルジクロロ
シラン、ジエチルジクロロシラン、メチルビニルジクロ
ロシラン、メチルトリクロロシラン、エチルトリクロロ
シラン、ビニルトリクロロシラン、トリフロロプロピル
トリクロロシラン、トリフロロプロピルトリメトキシシ
ラン、トリメチルシリルアイオダイド さらに、有機シランしては、トリス(トリメチルシロキ
シ)ボラン(SOB) 、トリス(トリメチルシロキシ)ホス
ホリル(SOP) 、ジアセトキシ-tert-ブトキシシラン(DAD
BS) などを用いることもできる。本発明においては、上
述した有機シランを単独で用いるかあるいは2以上の有
機シランを混合して用いることができる。混合して用い
る場合の混合割合は適当に定めれば良い。また、気相化
学成長法としては常圧熱CVD 法、減圧熱CVD 法、プラズ
マCVD 法、光CVD 法、オゾンCVD 法などを用いることが
でき、酸化性ガスとしては、酸素ガス、オゾンガスを0.
1 〜7 重量%含む酸素ガス、オゾンガスなどを用いるこ
とができる。
In the present invention, for example, the following can be used as the organic silane. Tetraalkoxysilane (orthosilicate): Tetramethoxysilane (TEOS), tetraethoxysilane (TEO
S), tetra-n-propoxysilane, tetra-isopropoxysilane, tetra-n-butoxysilane Alkylalkoxysilane: methyltrimethoxysilane, methyltriethoxysilane, methyl-n-propoxysilane, methylisopropoxysilane, ethyltrimethoxysilane, ethyltriethoxysilane , Ethyltri-n-propoxysilane, ethyltriisopropoxysilane, vinyltrimethoxysilane, vinyltriethoxysilane,
Phenyltrimethoxysilane dimethyldimethoxysilane, dimethyldiethoxysilane, diethyldimethoxysilane, diethyldiethoxysilane, diethyldi-n-propoxysilane, diethyldiisopropoxysilane, methylvinyldimethoxysilane, methylvinyldiethoxysilane methyldimethoxysilane, methyldiethoxy Silane Dimethyl vinyl methoxy silane, dimethyl vinyl ethoxy silane Polysiloxane: tetrakis (dimethylsiloxy) silane Cyclosiloxane: octamethylcyclotetrasiloxane
(OMCTS), pentamethylcyclotetrasiloxane, tetramethylcyclotetrasiloxane, hexamethylcyclotrisiloxane, trimethylcyclotrisiloxane disiloxane: hexamethyldisiloxane (HMDS), tetramethyldimethoxydisiloxane, dimethyltetramethoxydisiloxane, hexa Methoxydisiloxane alkylsilane: monomethylsilane, dimethylsilane,
Trimethylsilane, triethylsilane, tetramethylsilane, tetraethylsilane, allyltrimethylsilane,
Hexamethyldisilane Silylamine: dimethyltrimethylsilylamine, diethyltrimethylsilylamine Silane nitrogen derivative: aminopropyltriethoxysilane, trimethylsilyl azide, trimethylsilyl cyanide Silazane: hexamethyldisilazane, tetramethyldisilazane, octamethylcyclotetrasilazane, hexamethylcyclotri Silazane halogenated silanes and derivatives: trimethylchlorosilane, triethylchlorosilane, tri-n-propylchlorosilane, methyldichlorosilane, dimethylchlorosilane,
Chloromethyldimethylchlorosilane, chloromethyltrimethylsilane, chloropropylmethyldichlorosilane,
Chloropropyltrimethoxysilane, dimethyldichlorosilane, diethyldichlorosilane, methylvinyldichlorosilane, methyltrichlorosilane, ethyltrichlorosilane, vinyltrichlorosilane, trifluoropropyltrichlorosilane, trifluoropropyltrimethoxysilane, trimethylsilyl iodide Silanes include tris (trimethylsiloxy) borane (SOB), tris (trimethylsiloxy) phosphoryl (SOP), diacetoxy-tert-butoxysilane (DAD)
BS) can also be used. In the present invention, the above-mentioned organic silanes can be used alone or as a mixture of two or more organic silanes. In the case of using a mixture, the mixing ratio may be appropriately determined. As the chemical vapor deposition method, a normal pressure thermal CVD method, a low pressure thermal CVD method, a plasma CVD method, a photo CVD method, an ozone CVD method, or the like can be used.As the oxidizing gas, oxygen gas and ozone gas are used. .
Oxygen gas or ozone gas containing 1 to 7% by weight can be used.

【0012】[0012]

【作用】このような本発明による半導体装置の製造方法
によれば、有機シランおよび酸化性ガスを用いる化学気
相成長によって絶縁膜を形成するに当たり、成膜の初期
または途中で酸化性ガスによる反応を抑制することによ
ってエタノール、メタノールなどが中間反応生成物とし
て多く生成されるようになり、この中間生成物によって
半導体ウエファの表面が下地処理されることになるの
で、絶縁膜の下地依存性が緩和され、段差への埋め込み
性および平坦性に優れているとともにボイドの発生もな
く、水分の含有量も少ない優れた膜質の絶縁膜を形成す
ることができる。このように酸化性ガスによる反応を抑
制することによって段差間への埋め込み性が良好で膜質
の良好な絶縁膜が形成される理由は明確には解明できて
いないが、良好な結果が得られることは実験的に確認さ
れている。
According to the method of manufacturing a semiconductor device according to the present invention, when an insulating film is formed by chemical vapor deposition using an organic silane and an oxidizing gas, a reaction with the oxidizing gas is performed at an initial stage or during the film formation. In this way, a large amount of ethanol, methanol, etc. are produced as intermediate reaction products, and the surface of the semiconductor wafer is ground-treated by these intermediate products. As a result, an insulating film having excellent film quality, which is excellent in embedding into a step and flatness, does not generate voids, and has a low moisture content, can be formed. It is not clear yet why the suppression of the reaction by the oxidizing gas results in the formation of an insulating film with good filling quality between steps and good film quality, but good results can be obtained. Has been confirmed experimentally.

【0013】有機シランと酸化性ガスとの反応による化
学気相成長によって絶縁膜を成膜する場合のメカニズム
を以下考察する。ここでは、説明の便宜上、有機シラン
としてTEOSを用いる、酸化性ガスとしてオゾンを5重量
%程度含む酸素を用いるものとする。反応チャンバに供
給されたオゾンは、
The mechanism of forming an insulating film by chemical vapor deposition by the reaction between an organic silane and an oxidizing gas will be discussed below. Here, for convenience of explanation, TEOS is used as the organic silane, and oxygen containing about 5% by weight of ozone is used as the oxidizing gas. Ozone supplied to the reaction chamber is

【化1】O3→ O + O2 に示すように反応性酸素と、酸素ガスとに分解される。
このようにして生成される反応性酸素がTEOSと以下のよ
うに反応するが、この過程において下地表面に酸化ケイ
素が生成され、半導体ウエファ上に絶縁膜として成膜さ
れて行く。
As shown by O 3 → O + O 2 , it is decomposed into reactive oxygen and oxygen gas.
The reactive oxygen thus generated reacts with TEOS as follows. In this process, silicon oxide is generated on the base surface and is formed on the semiconductor wafer as an insulating film.

【化2】 すなわち、TEOSは反応性酸素と反応してエタノール、メ
タノールなどのアルコールや、アセトアルデヒド、ホル
ムアルデヒドなどのアルデヒドや、酢酸や蟻酸などのカ
ルボン酸が中間生成物として生成され、最終的には一酸
化炭素、二酸化炭素および水となる。通常の気相成長に
おいては、酸化ケイ素の成膜を効率良く行うために十分
な反応性酸素を発生させており、したがって上述した中
間生成物の寿命は短いものである。本発明においては、
上述したように成膜の初期または途中において、反応性
酸素の量を減少させることによって上述した中間生成物
の寿命を長くし、多量の中間生成物が半導体ウエファの
下地表面に作用するようにして下地依存性を軽減するも
のである。これらの中間生成物の内では、特に最初に生
成されるエタノールやメタノールのようなアルコールが
下地依存性の軽減に有効に作用するものであると予想さ
れるが、他の中間生成物も作用している可能性はある。
Embedded image That is, TEOS reacts with reactive oxygen to produce alcohols such as ethanol and methanol, aldehydes such as acetaldehyde and formaldehyde, and carboxylic acids such as acetic acid and formic acid as intermediate products, and finally carbon monoxide, It becomes carbon dioxide and water. In ordinary vapor phase growth, a sufficient amount of reactive oxygen is generated to efficiently form a silicon oxide film, and thus the above-mentioned intermediate product has a short lifetime. In the present invention,
As described above, at the beginning or during the film formation, the life of the above-mentioned intermediate product is prolonged by reducing the amount of reactive oxygen, so that a large amount of the intermediate product acts on the base surface of the semiconductor wafer. This reduces the background dependency. Among these intermediates, it is expected that alcohols such as ethanol and methanol, which are formed first, are effective in reducing the dependence on the substrate, but other intermediates are also effective. There is a possibility.

【0014】[0014]

【実施例】(実施例1)図1に示すようにシリコン基板
11の上に膜厚が6000ÅのBPSG膜12を形成し、さらにその
上に高さ1μm のアルミ配線13をライン巾0.5 μm 、ス
ペース巾0.5 μm で形成し、このBPSG膜およびアルミ配
線の上にプラズマ−TEOS CVD NSG膜14を3000Åの厚さに
形成した。このプラズマ−TEOS CVD NSG膜14の成膜条件
としては、成膜温度を350℃、成膜圧力を2.2Torr と
し、TEOSを1.8ml/分の割合で供給し、酸素ガスを4.0ml/
分の割合で供給し、RFパワーとしては400KHz, 500Wと1
3.56MHz, 500Wの合計1KWを使用し、成膜時間を20秒と
した。このプラズマ−TEOS CVDNSG膜14の膜厚はアルミ
配線13の上で3000Åであるが、その側壁には1000Å程度
しか形成されていない。
(Embodiment 1) A silicon substrate as shown in FIG.
A BPSG film 12 having a thickness of 6000 mm is formed on 11 and an aluminum wiring 13 having a height of 1 μm is formed thereon with a line width of 0.5 μm and a space width of 0.5 μm. A plasma-TEOS CVD NSG film 14 was formed to a thickness of 3000 mm. The film forming conditions for the plasma-TEOS CVD NSG film 14 are as follows: a film forming temperature of 350 ° C., a film forming pressure of 2.2 Torr, TEOS supplied at a rate of 1.8 ml / min, and oxygen gas of 4.0 ml / min.
Per minute, and the RF power is 400KHz, 500W and 1
A total of 1 kW of 3.56 MHz and 500 W was used, and the deposition time was 20 seconds. The thickness of the plasma-TEOS CVDNSG film 14 is 3000 Å on the aluminum wiring 13, but only about 1000 形成 is formed on the side wall thereof.

【0015】次に、シリコンウエファを化学気相成長を
行う反応チャンバ内に搬入し、以下の成膜条件でオゾン
−TEOS CVD NSG膜15を10000 Åの膜厚に形成した。すな
わち、この実施例においては、有機シランとしてTEOSを
用い、酸化性ガスとしてオゾンを用いるオゾン−TEOS C
VDでSiO2膜を形成するに当たり、成膜の初期の60秒の期
間には、還元性ガス、すなわちオゾンキラーとして作用
するプロピレン(C3H6)を、窒素ガスで2%に希釈したガ
スを7リットル/分の流量で供給することによって酸化
性ガスによる反応を抑制するようにしたものである。他
の条件は以下に示す通りであるが、この明細書では、ガ
ス流量は0℃、1気圧の標準状態での流量を示すもので
ある。
Next, the silicon wafer was carried into a reaction chamber for performing chemical vapor deposition, and an ozone-TEOS CVD NSG film 15 was formed to a thickness of 10,000 で under the following film forming conditions. That is, in this embodiment, ozone-TEOS C using TEOS as the organic silane and ozone as the oxidizing gas is used.
In forming an SiO 2 film by VD, a reducing gas, ie, a gas obtained by diluting propylene (C 3 H 6 ) acting as an ozone killer to 2% with a nitrogen gas during the initial 60 seconds of the film formation. Is supplied at a flow rate of 7 liters / minute to suppress the reaction by the oxidizing gas. Other conditions are as follows, but in this specification, the gas flow rate indicates a flow rate in a standard state of 0 ° C. and 1 atm.

【表1】 成膜温度 400 ℃ 成膜圧力 大気圧 成膜時間 545 秒 ガスバブラへの窒素ガス流量 1.5 l/min 恒温槽温度 65 ℃ オゾン発生装置への酸素流量 7.5 l/min オゾン濃度 5 重量% キャリアN2ガス流量 18 l/min このようにして形成したオゾン−TEOS CVD NSG膜15はア
ルミ配線13間の狭いスペースを埋め、良好なステップカ
バレージを有しているとともに平坦性も優れており、ボ
イドも形成されていない良好の膜質を有するものであっ
た。
[Table 1] Deposition temperature 400 ℃ Deposition pressure Atmospheric pressure Deposition time 545 seconds Nitrogen gas flow to gas bubbler 1.5 l / min Temperature bath temperature 65 ℃ Oxygen flow to ozone generator 7.5 l / min Ozone concentration 5 wt% Carrier N 2 gas flow rate 18 l / min The ozone-TEOS CVD NSG film 15 formed in this manner fills a narrow space between the aluminum wirings 13, has good step coverage, and has excellent flatness. It had good film quality with no voids formed.

【0016】(比較例1)比較例1として図2に示すよ
うにシリコン基板11の上にBPSG膜12を形成し、さらにそ
の上にアルミ配線13を形成し、BPSG膜およびアルミ配線
上にプラズマ−TEOS CVD NSG 膜14を3000Åの厚さに形
成した。ここまでは上述した実施例1と同様であり、ア
ルミ配線13のライン巾、スペースおよび高さも実施例1
と同様である。その後、反応チャンバ内に入れ、還元性
ガスであるプロピレンを用いることなく、実施例1と同
様の成膜条件でオゾン−TEOS CVD NSG膜16を10000 Åの
厚さに形成した。比較例1ではオゾン−TEOS CVD NSG膜
16のアルミ配線13間の埋め込みが不良であって多数のボ
イド17が形成されており、素子特性を劣化させるもので
あった。
Comparative Example 1 As a comparative example 1, as shown in FIG. 2, a BPSG film 12 is formed on a silicon substrate 11, an aluminum wiring 13 is further formed thereon, and a plasma is formed on the BPSG film and the aluminum wiring. -A TEOS CVD NSG film 14 was formed to a thickness of 3000 mm. Up to this point, the process is the same as that of the first embodiment, and the line width, space, and height of the aluminum wiring 13 are the same as those of the first embodiment.
Is the same as Thereafter, the substrate was placed in a reaction chamber, and an ozone-TEOS CVD NSG film 16 was formed to a thickness of 10,000 mm under the same film forming conditions as in Example 1 without using propylene as a reducing gas. In Comparative Example 1, the ozone-TEOS CVD NSG film was used.
The embedding between the 16 aluminum wirings 13 was defective, and many voids 17 were formed, which deteriorated the element characteristics.

【0017】(実施例2)この実施例においても、シリ
コン基板の上にアルミ配線を形成し、さらにその上にプ
ラズマ−TEOS CVD NSG膜を形成した後、シリコンウエフ
ァを反応チャンバへ搬入する工程までは、上述した実施
例1と同様である。本例においては、シリコンウエファ
の加熱温度を、オゾンの熱分解を抑制する温度、例えば
350 ℃に最初設定しておき、成膜開始から50秒後に3秒
の時間内で400 ℃に昇温した。その他の条件は実施例1
および2と同様とした。このように、成膜の初期におけ
るシリコンウエファの温度を低下させることによってオ
ゾンの熱分解が抑制され、その結果として反応性の酸素
の発生が抑制され、上述したように下地処理が行われ、
埋め込み性および平坦性に優れているとともにボイドの
ない優れた膜質のオゾン-TEOS CVD NSG 膜を形成するこ
とができる。この実施例のようにシリコンウエファの温
度を急激に上昇させるには、通常の抵抗加熱では困難で
あるので、本例においては、ランプ加熱法を利用した。
(Embodiment 2) Also in this embodiment, an aluminum wiring is formed on a silicon substrate, a plasma-TEOS CVD NSG film is formed thereon, and then a silicon wafer is loaded into a reaction chamber. Is the same as in the first embodiment. In this example, the heating temperature of the silicon wafer, the temperature to suppress the thermal decomposition of ozone, for example,
The temperature was initially set at 350 ° C., and the temperature was raised to 400 ° C. within 3 seconds 50 seconds after the start of film formation. Other conditions were the same as in Example 1.
And 2. As described above, by lowering the temperature of the silicon wafer in the initial stage of film formation, thermal decomposition of ozone is suppressed, and as a result, generation of reactive oxygen is suppressed, and the base treatment is performed as described above,
It is possible to form an ozone-TEOS CVD NSG film having excellent burying property and flatness and excellent film quality without voids. As in this embodiment, it is difficult to raise the temperature of the silicon wafer rapidly by ordinary resistance heating. Therefore, in this embodiment, a lamp heating method is used.

【0018】(実施例3) 本例においても前例と同様にしてプラズマTEOS CVD NSG
膜をアルミ配線の上に形成した後、反応チャンバへ搬入
する工程までは前例と同様である。上述した実施例で
は、オゾンの濃度は、供給酸素に対して常に5重量%と
なるようにしたが、本例においては成膜開始後50秒間は
2重量%と少なくし、その後約10秒間で5重量%まで上
昇させたものである。このようにして、成膜初期の段階
でのオゾン濃度を低くして反応性酸素の発生量を少なく
することができ、その結果として反応中間生成物を多量
に発生させ、これによってシリコンウエファの表面を処
理し、段差への埋め込み性が良好で、平坦性にも優れて
いるとともにボイドの発生もない優れた膜質のオゾン-T
EOS CVD NSG 膜を形成することができる。
(Embodiment 3) In this embodiment, plasma TEOS CVD NSG is performed in the same manner as in the previous embodiment.
The steps up to the step of forming the film on the aluminum wiring and then carrying it into the reaction chamber are the same as in the previous example. In the above-described embodiment, the concentration of ozone is always 5% by weight with respect to the supplied oxygen. However, in this example, the concentration is reduced to 2% by weight for 50 seconds after the start of film formation, and thereafter, for about 10 seconds. It was increased to 5% by weight. In this way, the amount of reactive oxygen generated can be reduced by lowering the ozone concentration at the initial stage of film formation, and as a result, a large amount of reaction intermediate products are generated, thereby reducing the surface of the silicon wafer. Ozone-T with excellent film quality with good embedding in steps, excellent flatness and no generation of voids
EOS CVD NSG film can be formed.

【0019】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。有機シ
ランとしては、上述したTEOSのみに限定されるものでは
なく、上述したように種々の有機シランを用いることが
できる。また、酸化性ガスととしては上述したオゾンに
のみ限定されるものではなく、例えば過酸化水素を用い
ることもできる。さらに、上述した実施例ではアルミ配
線の上にプラズマ-TEOS CVD NSG 膜を形成し、その上に
オゾン-TEOS CVD NSG 膜を成膜するようにしたが、プラ
ズマ-TEOS CVD NSG 膜の代わりに他の絶縁膜を形成して
も良いし、またプラズマ-TEOS CVD NSG 膜を省略しても
良い。また、上述した実施例においては、層間絶縁膜を
形成するようにしたが、第1層絶縁膜や最終絶縁膜を形
成することもできる。
The present invention is not limited to the above-described embodiment, but can be variously modified and modified. The organic silane is not limited to only TEOS described above, and various organic silanes can be used as described above. Further, the oxidizing gas is not limited to the above-mentioned ozone, and for example, hydrogen peroxide can be used. Further, in the above-described embodiment, the plasma-TEOS CVD NSG film is formed on the aluminum wiring, and the ozone-TEOS CVD NSG film is formed thereon. May be formed, or the plasma-TEOS CVD NSG film may be omitted. Further, in the above-described embodiment, the interlayer insulating film is formed, but a first layer insulating film or a final insulating film may be formed.

【0020】[0020]

【発明の効果】上述したように、本発明による半導体装
置の製造方法によれば、半導体ウエファの表面に有機シ
ランを用いる化学気相成長によって絶縁膜を形成するに
当たり、絶縁膜の下地依存性を軽減することができ、段
差への埋め込み性および平坦性に優れているとともにボ
イドの発生もなく、水分の含有量も少ない優れた膜質の
絶縁膜を形成することができる。したがって、このよう
にして形成される半導体装置の信頼性を向上することが
できる。また、本発明を実施するに当たっては、酸化性
ガスによる反応を抑制するという簡単な工程を従来の気
相成長工程に付加するだけで良いので、製造工程は簡単
となり、スループットも改善されることになる。
As described above, according to the method of manufacturing a semiconductor device according to the present invention, when an insulating film is formed on the surface of a semiconductor wafer by chemical vapor deposition using organosilane, the dependence of the insulating film on the underlayer is reduced. It is possible to form an insulating film having excellent film quality, which is excellent in embedding into a step and flatness, has no voids, and has a low moisture content. Therefore, the reliability of the semiconductor device formed as described above can be improved. Further, in practicing the present invention, a simple process of suppressing the reaction due to the oxidizing gas only needs to be added to the conventional vapor phase growth process, so that the manufacturing process is simplified and the throughput is improved. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明による半導体装置の製造方法の
一実施例によって形成される半導体装置を示す断面図で
ある。
FIG. 1 is a sectional view showing a semiconductor device formed by one embodiment of a method of manufacturing a semiconductor device according to the present invention.

【図2】図2は、従来の半導体装置の製造方法によって
形成された半導体装置を示す断面図である。
FIG. 2 is a cross-sectional view showing a semiconductor device formed by a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 BPSG膜 13 アルミ配線 14 プラズマ-TEOS CVD NSG 膜 15 オゾン-TEOS CVD NSG 膜 11 Silicon substrate 12 BPSG film 13 Aluminum wiring 14 Plasma-TEOS CVD NSG film 15 Ozone-TEOS CVD NSG film

フロントページの続き (56)参考文献 特開 平4−56323(JP,A) 特開 平3−123029(JP,A) 特開 平3−198340(JP,A) 特開 昭61−77695(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 Continuation of the front page (56) References JP-A-4-56323 (JP, A) JP-A-3-123029 (JP, A) JP-A-3-198340 (JP, A) JP-A-61-77695 (JP, A) , A) (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/316

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置の絶縁膜を有機シランおよび
酸化性ガスを用いる化学気相成長によって形成するに当
たり、先ずプラズマCVDによる第1の成膜を行い、次
に、熱CVDによる第2の成膜を行い、かつ該第2の成
膜の初期で酸化性ガスによる反応を抑制することを特徴
とする半導体装置の製造方法。
In forming an insulating film of a semiconductor device by chemical vapor deposition using an organic silane and an oxidizing gas, first, a first film is formed by plasma CVD, and then a second film is formed by thermal CVD. A method for manufacturing a semiconductor device, comprising forming a film and suppressing a reaction due to an oxidizing gas at an early stage of the second film formation.
【請求項2】 前記第2の成膜のCVDの酸化性ガスと
してオゾンを用いることを特徴とする請求項1に記載の
半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein ozone is used as an oxidizing gas for the CVD for the second film formation.
【請求項3】 前記第2の成膜における酸化性ガスによ
る反応の抑制を、還元性ガスを反応チャンバへ供給する
ことによって実施することを特徴とする請求項1に記載
の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the suppression of the reaction by the oxidizing gas in the second film formation is performed by supplying a reducing gas to a reaction chamber. .
【請求項4】 半導体装置の絶縁膜を有機シランおよび
酸化性ガスを用いる化学気相成長によって形成するに当
たり、成膜の初期または途中で酸化性ガスによる反応
を、半導体基板の温度を、該酸化性ガスの熱分解を抑制
する温度まで低下させることによって抑制することを特
徴とする半導体装置の製造方法。
4. When forming an insulating film of a semiconductor device by chemical vapor deposition using an organic silane and an oxidizing gas, a reaction with an oxidizing gas is performed at an initial stage or in the course of film formation, and the temperature of the semiconductor substrate is controlled by the oxidation. A method for manufacturing a semiconductor device, wherein the temperature is suppressed by lowering to a temperature at which thermal decomposition of a reactive gas is suppressed.
【請求項5】 前記酸化性ガスとしてオゾンを用いるこ
とを特徴とする請求項4に記載の半導体装置の製造方
法。
5. The method according to claim 4, wherein ozone is used as the oxidizing gas.
JP06885593A 1993-03-26 1993-03-26 Method for manufacturing semiconductor device Expired - Fee Related JP3256708B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06885593A JP3256708B2 (en) 1993-03-26 1993-03-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06885593A JP3256708B2 (en) 1993-03-26 1993-03-26 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06283509A JPH06283509A (en) 1994-10-07
JP3256708B2 true JP3256708B2 (en) 2002-02-12

Family

ID=13385710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06885593A Expired - Fee Related JP3256708B2 (en) 1993-03-26 1993-03-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3256708B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100577390C (en) * 2003-10-27 2010-01-06 刘志强 Nano vacuum die device and use the forming method of this nano vacuum die device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314271B1 (en) * 1994-11-19 2002-04-06 박종섭 Method for removing void in semiconductor device
JP3463416B2 (en) * 1995-06-23 2003-11-05 ソニー株式会社 Method of manufacturing insulating film and semiconductor device
JPH1092810A (en) 1996-09-10 1998-04-10 Mitsubishi Electric Corp Semiconductor device
JP4595702B2 (en) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 Film forming method, film forming apparatus, and storage medium
JP2007048955A (en) * 2005-08-10 2007-02-22 Taiyo Nippon Sanso Corp Material for insulating film, film deposition method using same, and insulating film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100577390C (en) * 2003-10-27 2010-01-06 刘志强 Nano vacuum die device and use the forming method of this nano vacuum die device

Also Published As

Publication number Publication date
JPH06283509A (en) 1994-10-07

Similar Documents

Publication Publication Date Title
JP2983476B2 (en) Film forming method and method for manufacturing semiconductor device
US5840631A (en) Method of manufacturing semiconductor device
EP2053641A2 (en) Methods for forming a dielectric layer within trenches
JP3463416B2 (en) Method of manufacturing insulating film and semiconductor device
JP4032044B2 (en) Film forming method, semiconductor device manufacturing method, and semiconductor device
JP3256708B2 (en) Method for manufacturing semiconductor device
JP3251554B2 (en) Film forming method and semiconductor device manufacturing method
US11631735B2 (en) Semiconductor device with flowable layer
JPH06283519A (en) Manufacture of semiconductor device
JPH07193129A (en) Manufacture of semiconductor device
JP3017627B2 (en) Thin film formation method
JPH0669197A (en) Manufacture of semiconductor device
US6432839B2 (en) Film forming method and manufacturing method of semiconductor device
JP3054289B2 (en) Method for manufacturing semiconductor device
JPH0729901A (en) Manufacture of semiconductor device
JP2856307B2 (en) Thin film formation method
JP3258427B2 (en) Method for manufacturing semiconductor device
JP3070894B2 (en) Thin film formation method
JP3133857B2 (en) Method for manufacturing semiconductor device
JPH0758100A (en) Manufacture of semiconductor device
JPH07288253A (en) Flattening of insulating film
JPH07115091A (en) Formation of insulating film in semiconductor device and cvd device
JPH07183292A (en) Manufacture of semiconductor device
JPH06283507A (en) Manufacture of semiconductor device
JPH06283516A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees