JP3258427B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3258427B2 JP3258427B2 JP09603393A JP9603393A JP3258427B2 JP 3258427 B2 JP3258427 B2 JP 3258427B2 JP 09603393 A JP09603393 A JP 09603393A JP 9603393 A JP9603393 A JP 9603393A JP 3258427 B2 JP3258427 B2 JP 3258427B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- semiconductor device
- treatment
- ozone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体基体と金属配線との間の1次絶縁膜、金属配
線間の層間絶縁膜およびパッシベーション膜として作用
する最終絶縁膜を有機シラン系化合物を原料ガスとして
用いる化学気相成長により形成する方法に関するもので
ある。The present invention relates to a method for manufacturing a semiconductor device,
In particular, the present invention relates to a method for forming a primary insulating film between a semiconductor substrate and a metal wiring, an interlayer insulating film between metal wirings, and a final insulating film acting as a passivation film by chemical vapor deposition using an organic silane compound as a source gas. Things.
【0002】[0002]
【従来の技術】近年、VLSIデバイスの高集積化、高密度
化が急速に進み、半導体加工技術はサブミクロン加工が
必須のものとなってきている。サブミクロン加工が進む
に伴って半導体基体表面の凹凸はますます激しくなり、
アスペクト比が大きくなり、この凹凸がデバイス製造上
の制約となってきている。このような問題の解決のため
に最も強く望まれているのが、層間絶縁膜の平坦化技術
である。2. Description of the Related Art In recent years, high integration and high density of VLSI devices have rapidly progressed, and submicron processing has become essential for semiconductor processing technology. As the submicron processing progresses, the irregularities on the surface of the semiconductor substrate become more and more severe,
The aspect ratio has become large, and this unevenness has become a constraint in device manufacturing. What is most strongly desired for solving such a problem is a technique for planarizing an interlayer insulating film.
【0003】サブミクロンデバイス用の層間絶縁膜に要
求される特性としては、サブミクロンオーダーのスペー
スを形成することおよび高アスペクト比を持つパターン
に対する優れたステップカバレージを実現することなど
がある。このような要求を満たす層間絶縁膜の形成方法
として有機シランおよび無機シランを原料ガスに用いる
化学的気相成長法(CVD法) が知られている。また、 CVD
法としてはプラズマ CVD法, 常圧 CVD法、減圧 CVD法、
加圧 CVD法、光励起 CVD法などが従来より提案されてい
る。The characteristics required for an interlayer insulating film for a submicron device include forming a space on the order of submicrons and achieving excellent step coverage for a pattern having a high aspect ratio. As a method of forming an interlayer insulating film satisfying such a requirement, a chemical vapor deposition method (CVD method) using organic silane and inorganic silane as a source gas is known. Also, CVD
Methods include plasma CVD, normal pressure CVD, low pressure CVD,
A pressurized CVD method, a photo-excited CVD method and the like have been conventionally proposed.
【0004】これらのうち、有機シランを原料ガスと
し、これにオゾンガスを加えて常圧CVD 法で形成した絶
縁膜、すなわち常圧オゾン−有機シランCVD シリコン酸
化膜は、その平坦性が特に優れていることから最も期待
されている方法の一つである。このようなオゾン−有機
シランの混合ガスを用いる常圧CVD 法は、例えば特開昭
61-77695号公報や「電気化学」56, No.7(1988), 527 〜
532 頁などに記載されている。有機シランとしてはTEOS
(tetraethoxysilane), TMOS(tetramethoxysilane),OMCT
S(octamethylcyclotetrasiloxane), HMDS(hexamethyldi
siloxane) などが知られている。Of these, an insulating film formed by using an atmospheric pressure CVD method by adding an ozone gas to an organic silane as a raw material gas, that is, an atmospheric pressure ozone-organosilane CVD silicon oxide film has particularly excellent flatness. Is one of the most promising methods. A normal pressure CVD method using such an ozone-organosilane mixed gas is disclosed in, for example,
No. 61-77695 and `` Electrochemistry '' 56, No. 7 (1988), 527-
It is described on page 532 and so on. TEOS as organic silane
(tetraethoxysilane), TMOS (tetramethoxysilane), OMCT
S (octamethylcyclotetrasiloxane), HMDS (hexamethyldi
siloxane) is known.
【0005】また、最終保護膜として用いられる絶縁膜
においても、VLSIデバイスの高集積化、高密度化に伴
い、その平坦性と、素子の信頼性に影響を与える膜質の
向上が強く要求されている。これは主に最終配線の側壁
からの水分等の侵入を防ぐためである。[0005] In addition, with the increase in integration and density of VLSI devices, there is also a strong demand for an insulating film used as a final protective film to improve its flatness and film quality which affects device reliability. I have. This is mainly to prevent intrusion of moisture or the like from the side wall of the final wiring.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、従来の
有機シランを原料ガスとするCVD 法による絶縁膜の形成
方法においては、成膜速度の下地依存性により、下地材
質によっては段差間(配線間) の埋め込み性が悪くなる
とともに膜中にボイドが発生するという欠点がある。特
に素子構造が微細化されるに伴ってアスペクト比の大き
な段差が形成されるようになるので、このようなボイド
が発生される可能性が大きくなっている。このように有
機シラン−CVD 膜が大きな下地依存性を有することは、
例えば平成3年に発行された「電気学会論文A」, 111
巻7号の652 〜658 頁に記載されている。このように埋
め込み性が悪化したりボイドが形成されると、配線間の
リーク電流が増加したりして素子特性に悪影響を及ぼす
ことになる。However, in the conventional method of forming an insulating film by a CVD method using organic silane as a raw material gas, depending on the base material, the step difference (between wirings) depends on the base material due to the film formation rate. Has the drawbacks that the embedding property is deteriorated and voids are generated in the film. In particular, as the element structure is miniaturized, a step having a large aspect ratio is formed, so that the possibility that such voids are generated increases. The fact that the organosilane-CVD film has a large underlayer dependency as described above
For example, "IEEJ Technical Paper A" published in 1991, 111
Vol. 7, pages 652-658. When the burying property is deteriorated or a void is formed as described above, a leak current between wirings is increased, which adversely affects device characteristics.
【0007】さらに、従来の有機シランを用いたCVD 膜
は、膜中に水分等を含む多量の炭素化合物(未反応物)
が混入しているため、膜質が悪く、耐吸湿性が悪いとと
もにクラックが発生する欠点がある。耐吸湿性を補うた
めに厚膜とすると膜中に一層クラックが発生し易くな
り、素子の信頼性を損なう欠点がある。Further, a conventional CVD film using an organic silane has a large amount of a carbon compound containing water and the like (unreacted material) in the film.
Has the disadvantages that the film quality is poor, the moisture absorption resistance is poor, and cracks occur. If the film is made thick to compensate for the moisture absorption resistance, cracks are more likely to occur in the film, and there is a disadvantage that the reliability of the element is impaired.
【0008】上述した従来の絶縁膜の形成方法の欠点を
軽減するために、下地表面のプラズマ酸化膜をN2, NH3
等のガスを用いてプラズマ処理し、その後で有機シラン
による常圧CVD 膜を形成することが提案されているが、
プラズマダメージの問題が懸念されている。In order to alleviate the drawbacks of the above-mentioned conventional method of forming an insulating film, a plasma oxide film on the underlayer surface is formed by N2, NH3.
It has been proposed to perform plasma treatment using such a gas and then form a normal-pressure CVD film using organosilane.
There is a concern about the problem of plasma damage.
【0009】また、第二層間膜の平坦化方法として、狭
いギャップを埋め込むために自己平坦性を有するCVD 法
として珪酸エステル等の珪素の有機化合物と、オゾンと
を反応させる方法が開発されているが、膜質や成膜速
度、埋め込み性が強く下地状態に影響され、良好な膜が
形成されないと云う問題点があった。また、パターンの
粗密によって堆積する膜厚が異なる、いわゆるパターン
依存性があり、グローバルな完全平坦化が達成できない
と云う問題点があった。As a method of planarizing the second interlayer film, a method of reacting an organic compound of silicon, such as a silicate, with ozone has been developed as a CVD method having self-flatness to fill a narrow gap. However, there is a problem that a good film is not formed because the film quality, the film forming speed and the embedding property are strongly affected by the underlying state. In addition, there is a problem that there is a so-called pattern dependency, in which the deposited film thickness varies depending on the density of the pattern, and global complete flattening cannot be achieved.
【0010】本発明の目的は上述した欠点を除去し、下
地の表面依存性を有機化合物の溶液による処理で解消
し、且つパターン依存性を化学的機械的研磨によって解
消し、膜質が良く、埋め込み性の良い、完全に平坦な層
間絶縁膜を形成し得るようにした半導体装置の製造方法
を提供せんとするにある。An object of the present invention is to eliminate the above-mentioned drawbacks, to eliminate the surface dependency of the underlayer by treatment with a solution of an organic compound, and to eliminate the pattern dependency by chemical mechanical polishing. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of forming a highly flat interlayer insulating film having good characteristics.
【0011】[0011]
【課題を解決するための手段】本発明半導体装置の製造
方法は、有機化合物の溶液によって成膜下地を処理する
工程と、有機珪素化合物およびオゾンを含有する酸素の
常圧あるいは減圧の熱CVD 法によって酸化膜を堆積する
工程と、化学的機械的研磨法により絶縁膜を研磨し平坦
化する工程とを具えることを特徴とする。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: treating a film-forming base with a solution of an organic compound; and subjecting the organic silicon compound and ozone-containing oxygen to a normal pressure or reduced pressure thermal CVD method. And a step of polishing and flattening the insulating film by a chemical mechanical polishing method.
【0012】[0012]
【作用】本発明によれば膜質や埋め込め性の下地表面依
存性は有機化合物の溶液による処理で解消し、またパタ
ーン依存性は化学的機械的研磨によって解消し、膜質が
良く、埋め込み性の良い、完全に平坦な層間絶縁膜を形
成することができる。According to the present invention, the dependence of the film quality and embedment on the underlying surface is eliminated by treatment with a solution of an organic compound, and the pattern dependence is eliminated by chemical mechanical polishing, resulting in good film quality and good embedment. Thus, a completely flat interlayer insulating film can be formed.
【0013】上記有機化合物としては、脂肪族飽和一価
アルコール類、脂肪族不飽和一価アルコール類、芳香族
アルコール類、脂肪族飽和多価アルコール類およびその
誘導体、アルデヒド、エーテル、ケトン・ケトアルコー
ル、カルボン酸、ニトロアルカン、アミン、アシルニト
リル、酸アミド、複素環式化合物が挙げられ、具体的に
以下のような物質を用いることができる。 脂肪族飽和一価アルコール類:メタノール、エタノー
ル、1−プロパノール、2−プロパノール、1−ブタノ
ール、2−メチル−1−プロパノール、2−ブタノー
ル、2−メチル−2−プロパノール、1−ペンタノー
ル、3−メチル−1−ブタノール、3−メチル−2−ブ
タノール、2−メチル−2−ブタノール、1−ヘキサノ
ール、シクロヘキサノール 脂肪族不飽和一価アルコール類:アリルアルコール、プ
ロパギルアルコール、2−メチル−3−ブチン−2−オ
ール芳香族アルコール類: ベンジルアルコール、フル
フリルアルコール 脂肪族飽和多価アルコール類及びその誘導体:エチレン
グリコール、プロピレングリコール、ジエチレングリコ
ール、エチレングリコールモノメチルエーテル、エチレ
ングリコールモノエチルエーテル、エチレングリコール
モノnブチルエーテル、エチレングリコールモノイソブ
チルエーテル、プロピレングリコールモノメチルエーテ
ル、エチレングリコールジメチルエーテル、ジエチレン
グリコールモノメチルエーテル、ジエチレングリコール
モノエチルエーテル、ジエチレングリコールジメチルエ
ーテル アルデヒド:ホルムアルデヒド、アセトアルデヒド、グ
リオキザール エーテル: ジエチルエーテル、ジオキサン、テトラヒドロフラン、
テトラヒドロフルフリルアルコールケトン・ケトアルコ
ール: アセトン、2−ブタノン、ジアセトンアルコール、γブ
チロラクトン、炭酸プロピレンカルボン酸:ギ酸、酢
酸、プロピオン酸、グリコール酸、乳酸、乳酸エチル ニトロアルカン:ニトロメタン、ニトロエタン、ニトロ
プロパン、ニトロベンゼン アミン:エチルアミン、プロピルアミン、イソプロピル
アミン、ブチルアミン、イソブチルアミン、アリルアミ
ン、アニリン、トルイジン、エチレンジアミン、ジエチ
ルアミン、エチレンイミン、ジプロピルアミン、ジイソ
プロピルアミン、ジブチルアミン、トリエチルアミン、
トリnプロピルアミン、トリnブチルアミンアシルニト
リル類: アセトニトリル、プロピオノニトリル、ブチロニトリ
ル、アクリロニトリル、メタクリロニトリル、ベンゾニ
トリル 酸アミド:ホルムアミド、N−メチルホルムアミド、
N,N−ジメチルホルムアミド、N−メチルアセトアミ
ド、N,N−ジメチルアセトアミド、 複素環式化合物:ピリジン、キノリン、ピロール、ピペ
リジン、ピペラジン、モルホリン、2−ピロリジノン、
1−メチル−2−ピロリジノン しかし、特に低級アルコールやアセチレンアルコール類
が好適である。The organic compounds include aliphatic saturated monohydric alcohols, aliphatic unsaturated monohydric alcohols, aromatic alcohols, aliphatic saturated polyhydric alcohols and derivatives thereof, aldehydes, ethers, ketone and keto alcohols. Carboxylic acid, nitroalkane, amine, acylnitrile, acid amide, and heterocyclic compound, and specifically, the following substances can be used. Aliphatic saturated monohydric alcohols: methanol, ethanol, 1-propanol, 2-propanol, 1-butanol, 2-methyl-1-propanol, 2-butanol, 2-methyl-2-propanol, 1-pentanol, 3 -Methyl-1-butanol, 3-methyl-2-butanol, 2-methyl-2-butanol, 1-hexanol, cyclohexanol Aliphatic unsaturated monohydric alcohols: allyl alcohol, propargyl alcohol, 2-methyl-3 -Butyn-2-ol aromatic alcohols: benzyl alcohol, furfuryl alcohol, aliphatic saturated polyhydric alcohols and derivatives thereof: ethylene glycol, propylene glycol, diethylene glycol, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, Chi glycol monobutyl n-butyl ether, ethylene glycol monoisobutyl ether, propylene glycol monomethyl ether, ethylene glycol dimethyl ether, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether, diethylene glycol dimethyl ether aldehydes: formaldehyde, acetaldehyde, glyoxal ether: diethyl ether, dioxane, tetrahydrofuran,
Tetrahydrofurfuryl alcohol ketone and keto alcohol: acetone, 2-butanone, diacetone alcohol, γ-butyrolactone, propylene carboxylic acid: formic acid, acetic acid, propionic acid, glycolic acid, lactic acid, ethyl lactate Nitroalkane: nitromethane, nitroethane, nitropropane , Nitrobenzene amine: ethylamine, propylamine, isopropylamine, butylamine, isobutylamine, allylamine, aniline, toluidine, ethylenediamine, diethylamine, ethyleneimine, dipropylamine, diisopropylamine, dibutylamine, triethylamine,
Tri-n-propylamine, tri-n-butylamine acylnitrile: acetonitrile, propiononitrile, butyronitrile, acrylonitrile, methacrylonitrile, benzonitrile acid amide: formamide, N-methylformamide,
N, N-dimethylformamide, N-methylacetamide, N, N-dimethylacetamide, heterocyclic compound: pyridine, quinoline, pyrrole, piperidine, piperazine, morpholine, 2-pyrrolidinone,
1-Methyl-2-pyrrolidinone However, lower alcohols and acetylene alcohols are particularly preferred.
【0014】また、前記有機シラン系化合物としては以
下のようなものを用いることができる。 有機シラン テトラアルコシシシラン(オルトケイ酸エステル):テ
トラメトキシシラン、テトラエトキシシラン、テトラn
プロポキシシラン、テトライソプロポキシシラン、テト
ラnブトキシシラン アルキルアルコキシシラン:メチルトリメトキシシラ
ン、メチルトリエトキシシラン、メチルトリnプロポキ
シシラン、メチルトリイソプロポキシシラン、エチルト
リメトキシシラン、エチルトリエトキシシラン、エチル
トリnプロポキシシラン、エチルトリイソプロポキシシ
ラン、ビニルトリメトキシシラン、ビニルトリエトキシ
シラン、フェニルトリメトキシシラン ジメチルジメトキシシラン、ジメチルジエトキシシラ
ン、ジエチルジメトキシシラン、ジエチルジエトキシシ
ラン、ジエチルジnプロポキシシラン、ジエチルジイソ
プロポキシシラン、メチルビニルジメトキシシラン、メ
チルビニルジエトキシシラン メチルジメトキシシラン、メチルジエトキシシラン ジメチルビニルメトキシシラン、ジメチルビニルエトキ
シシラン ポリシロキサン:テトラキス(ジメチルシロキシ)シラ
ン シクロシロキサン:オクタメチルシクロテトラシロキサ
ン、ペンタメチルシクロテトラシロキサン、テトラメチ
ルシクロテトラシロキサン、ヘキサメチルシクロトリシ
ロキサン、トリメチルシクロトリシロキサンジシロキサ
ン: ヘキサメチルジシロキサン、テトラメチルジメトキシジ
シロキサン、ジメチルテトラメトキシジシロキサン、ヘ
キサメトキシジシロキサン アルキルシラン:モノメチルシラン、ジメチルシラン、
トリメチルシラン、トリエチルシラン、テトラメチルシ
ラン、テトラエチルシラン アリルトリメチルシラン ヘキサメチルジシラン シリルアミン:ジメチルトリメチルシリルアミン、ジエ
チルトリメチルシリルアミン シラン窒素誘導体:アミノプロピルトリエトキシシラン トリメチルシリルアジド、トリメチルシリルシアナイド シラザン:ヘキサメチルジシラザン、テトラメチルジシ
ラザン オクタメチルシクロテトラシラザン、ヘキサメチルシク
ロトリシラザン ハロゲン化シランおよび誘導体:トリメチルクロロシラ
ン、トリエチルクロロシラン、トリnプロピルクロロシ
ラン、メチルジクロロシラン、ジメチルクロロシラン、
クロロメチルジメチルクロロシラン、クロロメチルトリ
メチルシラン、クロロプロピルメチルジクロロシラン、
クロロプロピルトリメトキシシラン ジメチルジクロロシラン、ジエチルジクロロシラン、メ
チルビニルジクロロシラン、メチルトリクロロシラン、
エチルトリクロロシラン、ビニルトリクロロシラン、ト
リフロロプロピルトリクロロシラン、トリフロロプロピ
ルトリメトキシシラン、トリメチルシリルアイオダイ
ド、The following compounds can be used as the organosilane compound. Organic silane tetraalkoxysilane (orthosilicate): tetramethoxysilane, tetraethoxysilane, tetran
Propoxysilane, tetraisopropoxysilane, tetran-butoxysilane Alkylalkoxysilane: methyltrimethoxysilane, methyltriethoxysilane, methyltrinpropoxysilane, methyltriisopropoxysilane, ethyltrimethoxysilane, ethyltriethoxysilane, ethyltrinpropoxy Silane, ethyltriisopropoxysilane, vinyltrimethoxysilane, vinyltriethoxysilane, phenyltrimethoxysilane dimethyldimethoxysilane, dimethyldiethoxysilane, diethyldimethoxysilane, diethyldiethoxysilane, diethyldi-n-propoxysilane, diethyldiisopropoxysilane , Methylvinyldimethoxysilane, methylvinyldiethoxysilane methyldimethoxysilane, methyldiethoxysilane Orchid dimethylvinylmethoxysilane, dimethylvinylethoxysilane polysiloxane: tetrakis (dimethylsiloxy) silane cyclosiloxane: octamethylcyclotetrasiloxane, pentamethylcyclotetrasiloxane, tetramethylcyclotetrasiloxane, hexamethylcyclotrisiloxane, trimethylcyclotrisiloxane Disiloxane: hexamethyldisiloxane, tetramethyldimethoxydisiloxane, dimethyltetramethoxydisiloxane, hexamethoxydisiloxane Alkylsilane: monomethylsilane, dimethylsilane,
Trimethylsilane, triethylsilane, tetramethylsilane, tetraethylsilane allyltrimethylsilane hexamethyldisilane silylamine: dimethyltrimethylsilylamine, diethyltrimethylsilylamine silane nitrogen derivative: aminopropyltriethoxysilane trimethylsilyl azide, trimethylsilyl cyanide silazane: hexamethyldisilazane, tetra Methyldisilazane Octamethylcyclotetrasilazane, hexamethylcyclotrisilazane Halogenated silanes and derivatives: trimethylchlorosilane, triethylchlorosilane, tri-n-propylchlorosilane, methyldichlorosilane, dimethylchlorosilane,
Chloromethyldimethylchlorosilane, chloromethyltrimethylsilane, chloropropylmethyldichlorosilane,
Chloropropyltrimethoxysilane dimethyldichlorosilane, diethyldichlorosilane, methylvinyldichlorosilane, methyltrichlorosilane,
Ethyltrichlorosilane, vinyltrichlorosilane, trifluoropropyltrichlorosilane, trifluoropropyltrimethoxysilane, trimethylsilyl iodide,
【0015】本発明においては、上述した有機シラン系
化合物を単独で用いるかあるいは2以上の物質を混合し
て用いることができる。混合して用いる場合の混合割合
は適当にさだめれば良い。In the present invention, the above-mentioned organosilane compounds can be used alone or as a mixture of two or more substances. When mixed, the mixing ratio may be appropriately controlled.
【0016】また、前記表面処理としては、前記有機化
合物またはその水溶液または有機溶剤溶液の塗布処理、
または前記有機化合物またはその有機溶剤溶液への浸漬
処理、あるいは前記有機化合物またはその有機溶剤溶液
の蒸気による暴露処理、スプレー処理、シャワー処理な
どが挙げられるが、特にスピンコータを用いる塗布処理
が好適である。本発明の好適実施例においては、半導体
装置の層間絶縁膜として作用する絶縁膜を形成するに当
たり、下地としてプラズマ−CVD-SiO2膜を形成し、その
表面をスピンコータによるエタノール処理を行った後
に、TEOSを原料ガスとする常圧オゾン− CVD法によって
SiO2膜を形成する。The surface treatment includes a coating treatment with the organic compound or an aqueous solution or an organic solvent solution thereof.
Or immersion treatment in the organic compound or an organic solvent solution thereof, or exposure treatment with vapor of the organic compound or the organic solvent solution, spray treatment, shower treatment, etc., and a coating treatment using a spin coater is particularly preferable. . In the preferred embodiment of the present invention, in forming an insulating film which acts as an interlayer insulating film of a semiconductor device, a plasma -CVD-SiO 2 film was formed as a base, the surface after the ethanol treatment by a spin coater, Atmospheric pressure ozone using TEOS as source gas-CVD method
An SiO 2 film is formed.
【0017】このような本発明による半導体装置の製造
方法によれば、有機シラン系化合物を原料ガスとするCV
D 法によって絶縁膜を形成する前に、下地表面を前述の
有機化合物またはその水溶液または有機溶剤溶液で処理
( 以下有機物処理とも云う)するというきわめて簡単な
処理を行うことによって下地依存性を大幅に緩和するこ
とができ、埋め込み性および平坦性に優れているととも
にクラックやボイドのない優れた膜質を有する絶縁膜を
形成することができ、しかも下地処理は有機化合物によ
る処理という簡単なものであるので、製造装置が簡単と
なるとともにスループットも改善されることになる。According to the method of manufacturing a semiconductor device according to the present invention, a CV having an organic silane compound as a source gas is used.
Before forming an insulating film by Method D, treat the underlying surface with the above-mentioned organic compound or its aqueous solution or organic solvent solution.
(Hereinafter also referred to as organic substance treatment) can greatly reduce the dependence on the underlying layer by performing a very simple treatment, and has an excellent film quality with excellent embedding and flatness and no cracks or voids. Since a film can be formed and the underlying treatment is as simple as treatment with an organic compound, the manufacturing apparatus is simplified and the throughput is improved.
【0018】また、下地表面の有機物処理は、半導体ウ
ェファをスピンさせながら塗布するスピンコート処理
(塗布処理)、有機化合物の蒸気を半導体ウェファに吹
き付ける蒸気処理、半導体ウェファを有機化合物の溶液
中に浸漬する浸漬処理、有機化合物の溶液をスプレーす
るスプレー処理、有機化合物のシャワーに半導体基板を
通過させるカーテンコート処理など種々の処理法が可能
であるが、いずれも簡単に実施することができる。The organic material treatment of the underlayer surface includes spin coating (coating treatment) in which the semiconductor wafer is applied while spinning, vapor treatment in which the vapor of an organic compound is sprayed on the semiconductor wafer, and immersion of the semiconductor wafer in a solution of the organic compound. Various treatment methods, such as a dipping treatment, a spray treatment for spraying a solution of an organic compound, and a curtain coating treatment for passing a semiconductor substrate through a shower of an organic compound, are possible, but all of them can be easily carried out.
【0019】[0019]
【実施例】図面につき本発明の実施例を説明する。図1
は以下に説明する本発明による半導体装置の製造方法の
実施例において有機シラン−CVD 膜を形成する装置とし
て使用することができる装置の一例の構成を示すもので
ある。反応チャンバ1の内部にはヒータ2を設け、サセ
プタ3によって支持されたシリコンウエファ4を加熱す
るようにする。さらに、反応チャンバ1の外部にはオゾ
ン発生装置5と、恒温槽6とを設け、この恒温槽の内部
にはガスバブラー7を配置する。オゾン発生装置5には
酸素ガスを供給し、オゾンを生成するようにする。この
オゾン発生装置5のオゾン生成率は4.0%である。恒温槽
6内に配置したガスバブラー7には窒素ガスを供給し、
ガスバブラー内に収容した有機シラン、本例ではTEOSの
ガスを発生させる。このTEOSガスはオゾン発生装置5で
発生させたオゾンと一緒に窒素ガスをキャリアガスとし
て反応チャンバ1に供給する。反応チャンバ1内にはデ
ィスパージョンヘッド8を配置し、オゾンとTEOSガスと
の混合ガスを層流としてシリコンウエファ4の表面に当
ててシリコンウエファの表面全面に亘って均一な成膜が
行われるようにする。さらに、このためにヒータ2およ
びサセプタ3とともにシリコンウエファ4をその平面内
で揺動させて成膜の均一性を確保するようにしている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG.
FIG. 1 shows the structure of an example of an apparatus which can be used as an apparatus for forming an organic silane-CVD film in an embodiment of a method of manufacturing a semiconductor device according to the present invention described below. A heater 2 is provided inside the reaction chamber 1 to heat a silicon wafer 4 supported by a susceptor 3. Further, an ozone generator 5 and a thermostat 6 are provided outside the reaction chamber 1, and a gas bubbler 7 is disposed inside the thermostat. Oxygen gas is supplied to the ozone generator 5 to generate ozone. The ozone generation rate of the ozone generator 5 is 4.0%. Nitrogen gas is supplied to the gas bubbler 7 disposed in the constant temperature bath 6,
An organic silane contained in a gas bubbler, in this case, TEOS gas is generated. The TEOS gas is supplied to the reaction chamber 1 together with the ozone generated by the ozone generator 5 using the nitrogen gas as a carrier gas. A dispersion head 8 is arranged in the reaction chamber 1, and a mixed gas of ozone and TEOS gas is applied as a laminar flow to the surface of the silicon wafer 4 so that a uniform film is formed over the entire surface of the silicon wafer. To Further, for this purpose, the silicon wafer 4 is swung in the plane together with the heater 2 and the susceptor 3 to ensure uniformity of film formation.
【0020】(実施例1)図2に示すように8インチの
シリコンウエファ11の上に膜厚が1μmのBPSG膜12を形
成し、その上に厚さ1μmの金属膜、即ち、アルミニウ
ム膜を積層してエッチングすることにより、第1配線と
してパターン間隔 0.5μm、溝深さ 1.1μm、溝幅 0.5
μmのアルミニウムパターン13を形成した。このウエフ
ァ11を純水で洗浄後、TEOSを原料としたプラズマ CVD法
で厚さ300nm の酸化珪素膜であるプラズマ-TEOS CVD NS
G 膜14を形成した。(Example 1) As shown in FIG. 2, a 1 μm thick BPSG film 12 is formed on an 8-inch silicon wafer 11, and a 1 μm thick metal film, ie, an aluminum film is formed thereon. By laminating and etching, the first wiring has a pattern interval of 0.5 μm, a groove depth of 1.1 μm, and a groove width of 0.5.
A μm aluminum pattern 13 was formed. After cleaning the wafer 11 with pure water, plasma-TEOS CVD NS, which is a silicon oxide film having a thickness of 300 nm, is formed by a plasma CVD method using TEOS as a raw material.
A G film 14 was formed.
【0021】次に、シリコンウエファの下地であるこの
プラズマ-TEOS CVD NSG 膜14の表面に有機化合物の溶液
による処理、例えばエタノールで下地処理を施した。本
例のエタノール処理においては、シリコンウエファをス
ピンコータに載せ、3000rpmで回転させながら3mlのエ
タノールを1秒以内に滴下し、そのまま3分間保って乾
燥させた。Next, the surface of the plasma-TEOS CVD NSG film 14, which is the base of the silicon wafer, was treated with an organic compound solution, for example, with ethanol. In the ethanol treatment of this example, a silicon wafer was placed on a spin coater, and 3 ml of ethanol was dropped within 1 second while rotating at 3000 rpm, and the mixture was kept as it was for 3 minutes and dried.
【0022】次に、かくして乾燥させたシリコンウエフ
ァを図1に示す反応チャンバ1内に搬入し、常圧熱 CVD
法により各種原料ガスを用いて以下の条件で成膜を行
い、図3に示すようなオゾン−TEOS CVD PSG膜15を1500
μmの膜厚に形成した。Next, the silicon wafer thus dried is carried into the reaction chamber 1 shown in FIG.
A film was formed under the following conditions using various source gases by the method, and an ozone-TEOS CVD PSG film 15 as shown in FIG.
It was formed to a thickness of μm.
【表1】 成膜温度 400 ℃ 成膜圧力 大気圧 成膜時間 545 秒 ガスバブラへの窒素ガス流量 1.5l/min 恒温槽温度 65℃ オゾン発生装置への酸素流量 7.5l/min オゾン濃度 120g/m3 キャリアN2 2 slm このようにして形成したオゾン−TEOS CVD PSG膜15は図
3からも明らかなように密に配置されたアルミ配線13間
の狭いスペースを埋め、良好なステップカバレージを有
しているとともに自己平坦性も優れており、ボイドも形
成されておらず、カバレッジおよび埋め込み性が良好で
水の透過性および含有量の少ない良好な膜質を有するも
のであった。[Table 1] Deposition temperature 400 ° C Deposition pressure Atmospheric pressure Deposition time 545 seconds Nitrogen gas flow to gas bubbler 1.5l / min Constant temperature bath temperature 65 ℃ Oxygen flow to ozone generator 7.5l / min Ozone concentration 120g / m 3 carrier N 2 2 slm The ozone-TEOS CVD PSG film 15 formed in this manner fills a narrow space between the densely arranged aluminum wirings 13 and has a good step coverage, as is clear from FIG. In addition, the self-flatness was excellent, no voids were formed, the coverage and embedding properties were good, and the film had good water permeability and good film quality with low content.
【0023】かように形成した O3-TEOS膜15は、上述し
たように下地パターンの密な部分は良好な平坦性を有し
ているが、下地パターンが粗な部分は平坦性が損なわ
れ、凹部を形成するようになる。As described above, the O 3 -TEOS film 15 formed as described above has good flatness in the dense portion of the underlying pattern, but has poor flatness in the portion of the rough underlying pattern. , A concave portion is formed.
【0024】本発明によれば、図4に示すように、この
O3-TEOS 膜15の上にさらにTEOSを原料としたプラズマ C
VD法で厚さ500nm の酸化珪素膜16を形成した。この後、
化学的機械的研磨法によって約1200nmに亘り表面を研磨
したところ、段差残りは全く認められなかった。また、
ウエファ全面に亘って膜の厚さと平坦性の変動は小さ
く、いずれも0.05%以下と均一であった。According to the present invention, as shown in FIG.
Plasma C using TEOS as a raw material on the O 3 -TEOS film 15
A silicon oxide film 16 having a thickness of 500 nm was formed by the VD method. After this,
When the surface was polished for about 1200 nm by the chemical mechanical polishing method, no residual step was observed. Also,
Fluctuations in film thickness and flatness were small over the entire surface of the wafer, and all were uniform at 0.05% or less.
【0025】また、この場合、段差は完全に埋め込ま
れ、膜の水分量膜質も 1.0%以下と少なく良好であっ
た。In this case, the steps were completely buried, and the water content of the film was less than 1.0%, which was good.
【0026】[0026]
【発明の効果】上述したように、本発明によれば下地の
表面依存性を有機化合物の溶液による処理で解消し、且
つパターン依存性を化学的機械的研磨によって解消し、
膜質が良く、埋め込み性の良い、完全に平坦な層間絶縁
膜を形成することができた。As described above, according to the present invention, the surface dependence of the underlayer is eliminated by the treatment with the organic compound solution, and the pattern dependence is eliminated by the chemical mechanical polishing.
A completely flat interlayer insulating film having good film quality and good embedding property was able to be formed.
【図1】本発明による半導体装置の製造方法において、
オゾン−有機シランCVD膜を形成する化学気相成長装置
の構成を示す線図である。FIG. 1 shows a method of manufacturing a semiconductor device according to the present invention.
FIG. 3 is a diagram showing a configuration of a chemical vapor deposition apparatus for forming an ozone-organosilane CVD film.
【図2】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a manufacturing process of a semiconductor device formed by a method of manufacturing a semiconductor device according to the present invention.
【図3】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。FIG. 3 is a cross-sectional view illustrating a process of manufacturing a semiconductor device formed by the method of manufacturing a semiconductor device according to the present invention.
【図4】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step of manufacturing a semiconductor device formed by the method of manufacturing a semiconductor device according to the present invention.
【図5】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of manufacturing a semiconductor device formed by the method of manufacturing a semiconductor device according to the present invention.
1 反応チャンバ 2 ヒータ 3 サセプタ 4 シリコンウエファ 5 オゾン発生装置 6 恒温槽 7 ガスバブラー 8 ディスパージョンヘッド 11 ウエファ 12 BPSG膜 13 Al配線 14 プラズマ−TEOS CVD NSG膜 15 オゾン−TEOS CVD PSG膜 16 酸化珪素膜 DESCRIPTION OF SYMBOLS 1 Reaction chamber 2 Heater 3 Susceptor 4 Silicon wafer 5 Ozone generator 6 Constant temperature bath 7 Gas bubbler 8 Dispersion head 11 Wafer 12 BPSG film 13 Al wiring 14 Plasma-TEOS CVD NSG film 15 Ozone-TEOS CVD PSG film 16 Silicon oxide film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−30433(JP,A) 特開 平5−13407(JP,A) 特開 平4−94539(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-30433 (JP, A) JP-A-5-13407 (JP, A) JP-A-4-94539 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (1)
理する工程と、有機珪素化合物とオゾンを含有する酸素
の常圧あるいは減圧の熱CVD法によって酸化膜を堆積す
る工程と、化学的機械的研磨法により絶縁膜を研磨し平
坦化する工程とを具えることを特徴とする半導体装置の
製造方法。A step of treating an underlayer with a solution of an organic compound; a step of depositing an oxide film by a normal pressure or reduced pressure thermal CVD method of an organic silicon compound and oxygen containing ozone; Polishing the insulating film by a polishing method to planarize the insulating film.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09603393A JP3258427B2 (en) | 1993-04-22 | 1993-04-22 | Method for manufacturing semiconductor device |
US08/216,410 US5532191A (en) | 1993-03-26 | 1994-03-23 | Method of chemical mechanical polishing planarization of an insulating film using an etching stop |
KR1019940006128A KR940022682A (en) | 1993-03-26 | 1994-03-26 | Planarization method of insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09603393A JP3258427B2 (en) | 1993-04-22 | 1993-04-22 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06310503A JPH06310503A (en) | 1994-11-04 |
JP3258427B2 true JP3258427B2 (en) | 2002-02-18 |
Family
ID=14154128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09603393A Expired - Fee Related JP3258427B2 (en) | 1993-03-26 | 1993-04-22 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3258427B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142578A (en) * | 1993-11-15 | 1995-06-02 | Nec Corp | Semiconductor device and manufacture thereof |
TWI256971B (en) * | 2002-08-09 | 2006-06-21 | Hitachi Chemical Co Ltd | CMP abrasive and method for polishing substrate |
-
1993
- 1993-04-22 JP JP09603393A patent/JP3258427B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06310503A (en) | 1994-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5532191A (en) | Method of chemical mechanical polishing planarization of an insulating film using an etching stop | |
US5605867A (en) | Method of manufacturing insulating film of semiconductor device and apparatus for carrying out the same | |
JP3229294B2 (en) | Method for modifying surface on which film is formed and method for manufacturing semiconductor device | |
EP1959485A2 (en) | Activated chemical process for enhancing material properties of dielectric films | |
JP3103241B2 (en) | Method for manufacturing semiconductor device | |
JP3258427B2 (en) | Method for manufacturing semiconductor device | |
JP3054289B2 (en) | Method for manufacturing semiconductor device | |
JPH06283523A (en) | Manufacture of semiconductor device | |
JPH0758100A (en) | Manufacture of semiconductor device | |
JP3133857B2 (en) | Method for manufacturing semiconductor device | |
JP3256708B2 (en) | Method for manufacturing semiconductor device | |
JPH0669197A (en) | Manufacture of semiconductor device | |
JPH06283506A (en) | Manufacture of semiconductor device | |
JPH0729901A (en) | Manufacture of semiconductor device | |
JPH06310502A (en) | Method of manufacturing semiconductor device | |
JP3369622B2 (en) | Method for manufacturing semiconductor device | |
JPH07288253A (en) | Flattening of insulating film | |
JPH0778813A (en) | Manufacture of semiconductor device | |
JPH06349818A (en) | Manufacture of semiconductor device | |
JPH06349817A (en) | Manufacture of semiconductor device | |
JPH06283519A (en) | Manufacture of semiconductor device | |
JPH06283516A (en) | Manufacture of semiconductor device | |
JPH06283507A (en) | Manufacture of semiconductor device | |
US6432839B2 (en) | Film forming method and manufacturing method of semiconductor device | |
JPH06283514A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |