JPH06310503A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH06310503A
JPH06310503A JP9603393A JP9603393A JPH06310503A JP H06310503 A JPH06310503 A JP H06310503A JP 9603393 A JP9603393 A JP 9603393A JP 9603393 A JP9603393 A JP 9603393A JP H06310503 A JPH06310503 A JP H06310503A
Authority
JP
Japan
Prior art keywords
film
organic compound
ozone
semiconductor device
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9603393A
Other languages
Japanese (ja)
Other versions
JP3258427B2 (en
Inventor
Tadashi Nakano
正 中野
Tomohiro Oota
与洋 太田
Nobuyoshi Sato
伸良 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP09603393A priority Critical patent/JP3258427B2/en
Priority to US08/216,410 priority patent/US5532191A/en
Priority to KR1019940006128A priority patent/KR940022682A/en
Publication of JPH06310503A publication Critical patent/JPH06310503A/en
Application granted granted Critical
Publication of JP3258427B2 publication Critical patent/JP3258427B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a complete flat interlayer insulation film having a good film quality and a good implantation characteristic by removing surface dependence of a groundwork by treating with an organic compound solution and also by removing pattern dependence by chemical mechanical grinding. CONSTITUTION:Film-forming groundworks 13, 14 are treated with an organic compound solution and an oxide, film 15 is accumulated by a normal pressure or reduced pressure thermal CVD method of an organic silicon compound and oxygen containing ozone and the insulation film 15 is ground and flatted by a chemical mechanical grinding method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体基体と金属配線との間の1次絶縁膜、金属配
線間の層間絶縁膜およびパッシベーション膜として作用
する最終絶縁膜を有機シラン系化合物を原料ガスとして
用いる化学気相成長により形成する方法に関するもので
ある。
BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
In particular, the present invention relates to a method for forming a primary insulating film between a semiconductor substrate and a metal wiring, an interlayer insulating film between metal wirings, and a final insulating film acting as a passivation film by chemical vapor deposition using an organic silane compound as a source gas. It is a thing.

【0002】[0002]

【従来の技術】近年、VLSIデバイスの高集積化、高密度
化が急速に進み、半導体加工技術はサブミクロン加工が
必須のものとなってきている。サブミクロン加工が進む
に伴って半導体基体表面の凹凸はますます激しくなり、
アスペクト比が大きくなり、この凹凸がデバイス製造上
の制約となってきている。このような問題の解決のため
に最も強く望まれているのが、層間絶縁膜の平坦化技術
である。
2. Description of the Related Art In recent years, high integration and high density of VLSI devices have been rapidly advanced, and submicron processing has become essential in semiconductor processing technology. As the submicron processing progresses, the unevenness of the semiconductor substrate surface becomes more and more intense,
The aspect ratio becomes large, and this unevenness becomes a constraint in device manufacturing. What is most strongly desired for solving such a problem is a planarization technique for an interlayer insulating film.

【0003】サブミクロンデバイス用の層間絶縁膜に要
求される特性としては、サブミクロンオーダーのスペー
スを形成することおよび高アスペクト比を持つパターン
に対する優れたステップカバレージを実現することなど
がある。このような要求を満たす層間絶縁膜の形成方法
として有機シランおよび無機シランを原料ガスに用いる
化学的気相成長法(CVD法) が知られている。また、 CVD
法としてはプラズマ CVD法, 常圧 CVD法、減圧 CVD法、
加圧 CVD法、光励起 CVD法などが従来より提案されてい
る。
Characteristics required for the interlayer insulating film for submicron devices include forming a space of submicron order and achieving excellent step coverage for a pattern having a high aspect ratio. A chemical vapor deposition method (CVD method) using organic silane and inorganic silane as a source gas is known as a method of forming an interlayer insulating film satisfying such requirements. Also, CVD
Plasma CVD method, atmospheric pressure CVD method, low pressure CVD method,
The pressure CVD method and the photo-excited CVD method have been proposed in the past.

【0004】これらのうち、有機シランを原料ガスと
し、これにオゾンガスを加えて常圧CVD 法で形成した絶
縁膜、すなわち常圧オゾン−有機シランCVD シリコン酸
化膜は、その平坦性が特に優れていることから最も期待
されている方法の一つである。このようなオゾン−有機
シランの混合ガスを用いる常圧CVD 法は、例えば特開昭
61-77695号公報や「電気化学」56, No.7(1988), 527 〜
532 頁などに記載されている。有機シランとしてはTEOS
(tetraethoxysilane), TMOS(tetramethoxysilane),OMCT
S(octamethylcyclotetrasiloxane), HMDS(hexamethyldi
siloxane) などが知られている。
Among these, an insulating film formed by an atmospheric pressure CVD method using an organic silane as a raw material gas and adding ozone gas thereto, that is, an atmospheric pressure ozone-organic silane CVD silicon oxide film is particularly excellent in flatness. This is one of the most expected methods of being able to do so. An atmospheric pressure CVD method using such a mixed gas of ozone-organosilane is disclosed in
No. 61-77695 or "Electrochemistry" 56, No. 7 (1988), 527-
It is described on page 532. TEOS as an organic silane
(tetraethoxysilane), TMOS (tetramethoxysilane), OMCT
S (octamethylcyclotetrasiloxane), HMDS (hexamethyldi
Siloxane) is known.

【0005】また、最終保護膜として用いられる絶縁膜
においても、VLSIデバイスの高集積化、高密度化に伴
い、その平坦性と、素子の信頼性に影響を与える膜質の
向上が強く要求されている。これは主に最終配線の側壁
からの水分等の侵入を防ぐためである。
Further, with respect to the insulating film used as the final protective film, it is strongly demanded that the flatness thereof and the film quality which affects the reliability of the device are improved with the high integration and high density of VLSI devices. There is. This is mainly to prevent intrusion of moisture or the like from the side wall of the final wiring.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
有機シランを原料ガスとするCVD 法による絶縁膜の形成
方法においては、成膜速度の下地依存性により、下地材
質によっては段差間(配線間) の埋め込み性が悪くなる
とともに膜中にボイドが発生するという欠点がある。特
に素子構造が微細化されるに伴ってアスペクト比の大き
な段差が形成されるようになるので、このようなボイド
が発生される可能性が大きくなっている。このように有
機シラン−CVD 膜が大きな下地依存性を有することは、
例えば平成3年に発行された「電気学会論文A」, 111
巻7号の652 〜658 頁に記載されている。このように埋
め込み性が悪化したりボイドが形成されると、配線間の
リーク電流が増加したりして素子特性に悪影響を及ぼす
ことになる。
However, in the conventional method for forming an insulating film by the CVD method using organic silane as a raw material gas, there is a gap between steps (between wirings) depending on the substrate material due to the substrate dependency of the film formation rate. However, there is a drawback in that the embedding property of is deteriorated and a void is generated in the film. In particular, since a step having a large aspect ratio is formed as the element structure is miniaturized, such a void is more likely to be generated. Thus, the fact that the organosilane-CVD film has a large base dependency
For example, “The Institute of Electrical Engineers of Japan A”, 111, published in 1991.
Vol. 7, pp. 652-658. When the embedding property deteriorates or voids are formed in this way, the leak current between the wirings increases and the device characteristics are adversely affected.

【0007】さらに、従来の有機シランを用いたCVD 膜
は、膜中に水分等を含む多量の炭素化合物(未反応物)
が混入しているため、膜質が悪く、耐吸湿性が悪いとと
もにクラックが発生する欠点がある。耐吸湿性を補うた
めに厚膜とすると膜中に一層クラックが発生し易くな
り、素子の信頼性を損なう欠点がある。
Further, the conventional CVD film using organic silane has a large amount of carbon compounds (unreacted substances) containing water etc. in the film.
However, there is a defect that the film quality is poor, the moisture absorption resistance is poor, and cracks occur. If a thick film is used to supplement the moisture absorption resistance, cracks are more likely to occur in the film, which has the drawback of impairing the reliability of the device.

【0008】上述した従来の絶縁膜の形成方法の欠点を
軽減するために、下地表面のプラズマ酸化膜をN2, NH3
等のガスを用いてプラズマ処理し、その後で有機シラン
による常圧CVD 膜を形成することが提案されているが、
プラズマダメージの問題が懸念されている。
In order to reduce the above-mentioned drawbacks of the conventional method of forming an insulating film, the plasma oxide film on the base surface is replaced with N2, NH3.
It has been proposed to perform a plasma treatment using a gas such as the above, and then form an atmospheric pressure CVD film using organosilane.
There is concern about the problem of plasma damage.

【0009】また、第二層間膜の平坦化方法として、狭
いギャップを埋め込むために自己平坦性を有するCVD 法
として珪酸エステル等の珪素の有機化合物と、オゾンと
を反応させる方法が開発されているが、膜質や成膜速
度、埋め込み性が強く下地状態に影響され、良好な膜が
形成されないと云う問題点があった。また、パターンの
粗密によって堆積する膜厚が異なる、いわゆるパターン
依存性があり、グローバルな完全平坦化が達成できない
と云う問題点があった。
As a method of flattening the second interlayer film, a method of reacting an organic compound of silicon such as silicate ester with ozone as a CVD method having self-flatness for filling a narrow gap has been developed. However, there is a problem that a good film is not formed because the film quality, the film forming speed, and the embedding property are strongly influenced by the underlying state. In addition, there is a problem that the film thickness to be deposited varies depending on the density of the pattern, that is, there is so-called pattern dependency, and global perfect flatness cannot be achieved.

【0010】本発明の目的は上述した欠点を除去し、下
地の表面依存性を有機化合物の溶液による処理で解消
し、且つパターン依存性を化学的機械的研磨によって解
消し、膜質が良く、埋め込み性の良い、完全に平坦な層
間絶縁膜を形成し得るようにした半導体装置の製造方法
を提供せんとするにある。
The object of the present invention is to eliminate the above-mentioned drawbacks, to eliminate the surface dependency of the underlying layer by treatment with a solution of an organic compound, and to eliminate the pattern dependency by chemical mechanical polishing. Another object of the present invention is to provide a method for manufacturing a semiconductor device, which is capable of forming a completely flat interlayer insulating film having good properties.

【0011】[0011]

【課題を解決するための手段】本発明半導体装置の製造
方法は、有機化合物の溶液によって成膜下地を処理する
工程と、有機珪素化合物およびオゾンを含有する酸素の
常圧あるいは減圧の熱CVD 法によって酸化膜を堆積する
工程と、化学的機械的研磨法により絶縁膜を研磨し平坦
化する工程とを具えることを特徴とする。
A method of manufacturing a semiconductor device according to the present invention comprises a step of treating a film-forming base with a solution of an organic compound, and a thermal CVD method of oxygen containing an organic silicon compound and ozone at atmospheric pressure or reduced pressure. And a step of polishing the insulating film by a chemical mechanical polishing method to planarize the insulating film.

【0012】[0012]

【作用】本発明によれば膜質や埋め込め性の下地表面依
存性は有機化合物の溶液による処理で解消し、またパタ
ーン依存性は化学的機械的研磨によって解消し、膜質が
良く、埋め込み性の良い、完全に平坦な層間絶縁膜を形
成することができる。
According to the present invention, the dependency of the film quality and the embedding property on the underlying surface is eliminated by the treatment with the solution of the organic compound, and the pattern dependency is eliminated by the chemical mechanical polishing, so that the film quality is good and the embedding property is good. A completely flat interlayer insulating film can be formed.

【0013】上記有機化合物としては、脂肪族飽和一価
アルコール類、脂肪族不飽和一価アルコール類、芳香族
アルコール類、脂肪族飽和多価アルコール類およびその
誘導体、アルデヒド、エーテル、ケトン・ケトアルコー
ル、カルボン酸、ニトロアルカン、アミン、アシルニト
リル、酸アミド、複素環式化合物が挙げられ、具体的に
以下のような物質を用いることができる。 脂肪族飽和一価アルコール類:メタノール、エタノー
ル、1−プロパノール、2−プロパノール、1−ブタノ
ール、2−メチル−1−プロパノール、2−ブタノー
ル、2−メチル−2−プロパノール、1−ペンタノー
ル、3−メチル−1−ブタノール、3−メチル−2−ブ
タノール、2−メチル−2−ブタノール、1−ヘキサノ
ール、シクロヘキサノール 脂肪族不飽和一価アルコール類:アリルアルコール、プ
ロパギルアルコール、2−メチル−3−ブチン−2−オ
ール芳香族アルコール類: ベンジルアルコール、フル
フリルアルコール 脂肪族飽和多価アルコール類及びその誘導体:エチレン
グリコール、プロピレングリコール、ジエチレングリコ
ール、エチレングリコールモノメチルエーテル、エチレ
ングリコールモノエチルエーテル、エチレングリコール
モノnブチルエーテル、エチレングリコールモノイソブ
チルエーテル、プロピレングリコールモノメチルエーテ
ル、エチレングリコールジメチルエーテル、ジエチレン
グリコールモノメチルエーテル、ジエチレングリコール
モノエチルエーテル、ジエチレングリコールジメチルエ
ーテル アルデヒド:ホルムアルデヒド、アセトアルデヒド、グ
リオキザール エーテル: ジエチルエーテル、ジオキサン、テトラヒドロフラン、
テトラヒドロフルフリルアルコールケトン・ケトアルコ
ール: アセトン、2−ブタノン、ジアセトンアルコール、γブ
チロラクトン、炭酸プロピレンカルボン酸:ギ酸、酢
酸、プロピオン酸、グリコール酸、乳酸、乳酸エチル ニトロアルカン:ニトロメタン、ニトロエタン、ニトロ
プロパン、ニトロベンゼン アミン:エチルアミン、プロピルアミン、イソプロピル
アミン、ブチルアミン、イソブチルアミン、アリルアミ
ン、アニリン、トルイジン、エチレンジアミン、ジエチ
ルアミン、エチレンイミン、ジプロピルアミン、ジイソ
プロピルアミン、ジブチルアミン、トリエチルアミン、
トリnプロピルアミン、トリnブチルアミンアシルニト
リル類: アセトニトリル、プロピオノニトリル、ブチロニトリ
ル、アクリロニトリル、メタクリロニトリル、ベンゾニ
トリル 酸アミド:ホルムアミド、N−メチルホルムアミド、
N,N−ジメチルホルムアミド、N−メチルアセトアミ
ド、N,N−ジメチルアセトアミド、 複素環式化合物:ピリジン、キノリン、ピロール、ピペ
リジン、ピペラジン、モルホリン、2−ピロリジノン、
1−メチル−2−ピロリジノン しかし、特に低級アルコールやアセチレンアルコール類
が好適である。
Examples of the organic compound include aliphatic saturated monohydric alcohols, aliphatic unsaturated monohydric alcohols, aromatic alcohols, aliphatic saturated polyhydric alcohols and their derivatives, aldehydes, ethers, ketones and keto alcohols. , Carboxylic acids, nitroalkanes, amines, acylnitriles, acid amides, and heterocyclic compounds, and the following substances can be specifically used. Aliphatic saturated monohydric alcohols: methanol, ethanol, 1-propanol, 2-propanol, 1-butanol, 2-methyl-1-propanol, 2-butanol, 2-methyl-2-propanol, 1-pentanol, 3 -Methyl-1-butanol, 3-methyl-2-butanol, 2-methyl-2-butanol, 1-hexanol, cyclohexanol Aliphatic unsaturated monohydric alcohols: allyl alcohol, propargyl alcohol, 2-methyl-3 -Butin-2-ol aromatic alcohols: benzyl alcohol, furfuryl alcohol, aliphatic saturated polyhydric alcohols and their derivatives: ethylene glycol, propylene glycol, diethylene glycol, ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, Chi glycol monobutyl n-butyl ether, ethylene glycol monoisobutyl ether, propylene glycol monomethyl ether, ethylene glycol dimethyl ether, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether, diethylene glycol dimethyl ether aldehydes: formaldehyde, acetaldehyde, glyoxal ether: diethyl ether, dioxane, tetrahydrofuran,
Tetrahydrofurfuryl alcohol ketone / keto alcohol: Acetone, 2-butanone, diacetone alcohol, γ-butyrolactone, propylene carbonate carbonate: formic acid, acetic acid, propionic acid, glycolic acid, lactic acid, ethyl lactate Nitroalkane: nitromethane, nitroethane, nitropropane , Nitrobenzene amine: ethylamine, propylamine, isopropylamine, butylamine, isobutylamine, allylamine, aniline, toluidine, ethylenediamine, diethylamine, ethyleneimine, dipropylamine, diisopropylamine, dibutylamine, triethylamine,
Tri-n-propylamine, tri-n-butylamine acyl nitriles: acetonitrile, propiononitrile, butyronitrile, acrylonitrile, methacrylonitrile, benzonitrile Acid amide: formamide, N-methylformamide,
N, N-dimethylformamide, N-methylacetamide, N, N-dimethylacetamide, heterocyclic compound: pyridine, quinoline, pyrrole, piperidine, piperazine, morpholine, 2-pyrrolidinone,
1-Methyl-2-pyrrolidinone However, lower alcohols and acetylene alcohols are particularly preferable.

【0014】また、前記有機シラン系化合物としては以
下のようなものを用いることができる。 有機シラン テトラアルコシシシラン(オルトケイ酸エステル):テ
トラメトキシシラン、テトラエトキシシラン、テトラn
プロポキシシラン、テトライソプロポキシシラン、テト
ラnブトキシシラン アルキルアルコキシシラン:メチルトリメトキシシラ
ン、メチルトリエトキシシラン、メチルトリnプロポキ
シシラン、メチルトリイソプロポキシシラン、エチルト
リメトキシシラン、エチルトリエトキシシラン、エチル
トリnプロポキシシラン、エチルトリイソプロポキシシ
ラン、ビニルトリメトキシシラン、ビニルトリエトキシ
シラン、フェニルトリメトキシシラン ジメチルジメトキシシラン、ジメチルジエトキシシラ
ン、ジエチルジメトキシシラン、ジエチルジエトキシシ
ラン、ジエチルジnプロポキシシラン、ジエチルジイソ
プロポキシシラン、メチルビニルジメトキシシラン、メ
チルビニルジエトキシシラン メチルジメトキシシラン、メチルジエトキシシラン ジメチルビニルメトキシシラン、ジメチルビニルエトキ
シシラン ポリシロキサン:テトラキス(ジメチルシロキシ)シラ
ン シクロシロキサン:オクタメチルシクロテトラシロキサ
ン、ペンタメチルシクロテトラシロキサン、テトラメチ
ルシクロテトラシロキサン、ヘキサメチルシクロトリシ
ロキサン、トリメチルシクロトリシロキサンジシロキサ
ン: ヘキサメチルジシロキサン、テトラメチルジメトキシジ
シロキサン、ジメチルテトラメトキシジシロキサン、ヘ
キサメトキシジシロキサン アルキルシラン:モノメチルシラン、ジメチルシラン、
トリメチルシラン、トリエチルシラン、テトラメチルシ
ラン、テトラエチルシラン アリルトリメチルシラン ヘキサメチルジシラン シリルアミン:ジメチルトリメチルシリルアミン、ジエ
チルトリメチルシリルアミン シラン窒素誘導体:アミノプロピルトリエトキシシラン トリメチルシリルアジド、トリメチルシリルシアナイド シラザン:ヘキサメチルジシラザン、テトラメチルジシ
ラザン オクタメチルシクロテトラシラザン、ヘキサメチルシク
ロトリシラザン ハロゲン化シランおよび誘導体:トリメチルクロロシラ
ン、トリエチルクロロシラン、トリnプロピルクロロシ
ラン、メチルジクロロシラン、ジメチルクロロシラン、
クロロメチルジメチルクロロシラン、クロロメチルトリ
メチルシラン、クロロプロピルメチルジクロロシラン、
クロロプロピルトリメトキシシラン ジメチルジクロロシラン、ジエチルジクロロシラン、メ
チルビニルジクロロシラン、メチルトリクロロシラン、
エチルトリクロロシラン、ビニルトリクロロシラン、ト
リフロロプロピルトリクロロシラン、トリフロロプロピ
ルトリメトキシシラン、トリメチルシリルアイオダイ
ド、
The following compounds can be used as the organic silane compound. Organic silane Tetraalkoxy silane (orthosilicate ester): tetramethoxysilane, tetraethoxysilane, tetra-n
Propoxysilane, tetraisopropoxysilane, tetra-n-butoxysilane Alkylalkoxysilane: methyltrimethoxysilane, methyltriethoxysilane, methyltri-n-propoxysilane, methyltriisopropoxysilane, ethyltrimethoxysilane, ethyltriethoxysilane, ethyltri-n-propoxy Silane, ethyltriisopropoxysilane, vinyltrimethoxysilane, vinyltriethoxysilane, phenyltrimethoxysilane dimethyldimethoxysilane, dimethyldiethoxysilane, diethyldimethoxysilane, diethyldiethoxysilane, diethyldi-n-propoxysilane, diethyldiisopropoxysilane , Methylvinyldimethoxysilane, methylvinyldiethoxysilane methyldimethoxysilane, methyldiethoxy Run Dimethylvinylmethoxysilane, Dimethylvinylethoxysilane Polysiloxane: Tetrakis (dimethylsiloxy) silane Cyclosiloxane: Octamethylcyclotetrasiloxane, pentamethylcyclotetrasiloxane, Tetramethylcyclotetrasiloxane, Hexamethylcyclotrisiloxane, Trimethylcyclotrisiloxane Disiloxane: hexamethyldisiloxane, tetramethyldimethoxydisiloxane, dimethyltetramethoxydisiloxane, hexamethoxydisiloxane Alkylsilane: monomethylsilane, dimethylsilane,
Trimethylsilane, triethylsilane, tetramethylsilane, tetraethylsilane allyltrimethylsilane hexamethyldisilane silylamine: dimethyltrimethylsilylamine, diethyltrimethylsilylamine silane nitrogen derivative: aminopropyltriethoxysilane trimethylsilylazide, trimethylsilylcyanide silazane: hexamethyldisilazane, tetra Methyldisilazane Octamethylcyclotetrasilazane, Hexamethylcyclotrisilazane Halogenated silanes and derivatives: trimethylchlorosilane, triethylchlorosilane, tri-n-propylchlorosilane, methyldichlorosilane, dimethylchlorosilane,
Chloromethyldimethylchlorosilane, chloromethyltrimethylsilane, chloropropylmethyldichlorosilane,
Chloropropyltrimethoxysilane dimethyldichlorosilane, diethyldichlorosilane, methylvinyldichlorosilane, methyltrichlorosilane,
Ethyltrichlorosilane, vinyltrichlorosilane, trifluoropropyltrichlorosilane, trifluoropropyltrimethoxysilane, trimethylsilyl iodide,

【0015】本発明においては、上述した有機シラン系
化合物を単独で用いるかあるいは2以上の物質を混合し
て用いることができる。混合して用いる場合の混合割合
は適当にさだめれば良い。
In the present invention, the above-mentioned organosilane compounds can be used alone or in combination of two or more substances. When mixed and used, the mixing ratio may be appropriately adjusted.

【0016】また、前記表面処理としては、前記有機化
合物またはその水溶液または有機溶剤溶液の塗布処理、
または前記有機化合物またはその有機溶剤溶液への浸漬
処理、あるいは前記有機化合物またはその有機溶剤溶液
の蒸気による暴露処理、スプレー処理、シャワー処理な
どが挙げられるが、特にスピンコータを用いる塗布処理
が好適である。本発明の好適実施例においては、半導体
装置の層間絶縁膜として作用する絶縁膜を形成するに当
たり、下地としてプラズマ−CVD-SiO2膜を形成し、その
表面をスピンコータによるエタノール処理を行った後
に、TEOSを原料ガスとする常圧オゾン− CVD法によって
SiO2膜を形成する。
As the surface treatment, the organic compound or its aqueous solution or organic solvent solution is applied.
Alternatively, the organic compound or its organic solvent solution may be dipped, or the organic compound or its organic solvent solution may be exposed to steam, sprayed, showered, or the like, but coating using a spin coater is particularly preferable. . In the preferred embodiment of the present invention, in forming an insulating film which acts as an interlayer insulating film of a semiconductor device, a plasma -CVD-SiO 2 film was formed as a base, the surface after the ethanol treatment by a spin coater, Atmospheric pressure ozone using TEOS as raw material gas-By CVD method
A SiO 2 film is formed.

【0017】このような本発明による半導体装置の製造
方法によれば、有機シラン系化合物を原料ガスとするCV
D 法によって絶縁膜を形成する前に、下地表面を前述の
有機化合物またはその水溶液または有機溶剤溶液で処理
( 以下有機物処理とも云う)するというきわめて簡単な
処理を行うことによって下地依存性を大幅に緩和するこ
とができ、埋め込み性および平坦性に優れているととも
にクラックやボイドのない優れた膜質を有する絶縁膜を
形成することができ、しかも下地処理は有機化合物によ
る処理という簡単なものであるので、製造装置が簡単と
なるとともにスループットも改善されることになる。
According to the method for manufacturing a semiconductor device of the present invention as described above, CV using an organic silane compound as a source gas is used.
Before forming the insulating film by method D, treat the underlying surface with the above-mentioned organic compound or its aqueous solution or organic solvent solution.
By performing a very simple process (hereinafter also referred to as organic substance treatment), the dependency on the underlayer can be significantly eased, and the insulating property is excellent in embedding property and flatness and has no cracks or voids. Since a film can be formed and the base treatment is a simple treatment of an organic compound, the manufacturing apparatus is simplified and the throughput is improved.

【0018】また、下地表面の有機物処理は、半導体ウ
ェファをスピンさせながら塗布するスピンコート処理
(塗布処理)、有機化合物の蒸気を半導体ウェファに吹
き付ける蒸気処理、半導体ウェファを有機化合物の溶液
中に浸漬する浸漬処理、有機化合物の溶液をスプレーす
るスプレー処理、有機化合物のシャワーに半導体基板を
通過させるカーテンコート処理など種々の処理法が可能
であるが、いずれも簡単に実施することができる。
The organic substance treatment on the surface of the base is spin coating (coating treatment) in which the semiconductor wafer is applied while being spun, vapor treatment in which the vapor of an organic compound is sprayed onto the semiconductor wafer, and the semiconductor wafer is immersed in a solution of the organic compound. Various treatment methods such as a dipping treatment, a spray treatment for spraying a solution of an organic compound, and a curtain coating treatment for passing a semiconductor substrate through a shower of an organic compound are possible, but any of them can be easily performed.

【0019】[0019]

【実施例】図面につき本発明の実施例を説明する。図1
は以下に説明する本発明による半導体装置の製造方法の
実施例において有機シラン−CVD 膜を形成する装置とし
て使用することができる装置の一例の構成を示すもので
ある。反応チャンバ1の内部にはヒータ2を設け、サセ
プタ3によって支持されたシリコンウエファ4を加熱す
るようにする。さらに、反応チャンバ1の外部にはオゾ
ン発生装置5と、恒温槽6とを設け、この恒温槽の内部
にはガスバブラー7を配置する。オゾン発生装置5には
酸素ガスを供給し、オゾンを生成するようにする。この
オゾン発生装置5のオゾン生成率は4.0%である。恒温槽
6内に配置したガスバブラー7には窒素ガスを供給し、
ガスバブラー内に収容した有機シラン、本例ではTEOSの
ガスを発生させる。このTEOSガスはオゾン発生装置5で
発生させたオゾンと一緒に窒素ガスをキャリアガスとし
て反応チャンバ1に供給する。反応チャンバ1内にはデ
ィスパージョンヘッド8を配置し、オゾンとTEOSガスと
の混合ガスを層流としてシリコンウエファ4の表面に当
ててシリコンウエファの表面全面に亘って均一な成膜が
行われるようにする。さらに、このためにヒータ2およ
びサセプタ3とともにシリコンウエファ4をその平面内
で揺動させて成膜の均一性を確保するようにしている。
Embodiments of the present invention will be described with reference to the drawings. Figure 1
Shows the constitution of an example of an apparatus which can be used as an apparatus for forming an organosilane-CVD film in the embodiment of the method for manufacturing a semiconductor device according to the present invention described below. A heater 2 is provided inside the reaction chamber 1 to heat the silicon wafer 4 supported by the susceptor 3. Further, an ozone generator 5 and a constant temperature bath 6 are provided outside the reaction chamber 1, and a gas bubbler 7 is placed inside the constant temperature bath. Ozone gas is supplied to the ozone generator 5 to generate ozone. The ozone generation rate of this ozone generator 5 is 4.0%. Nitrogen gas is supplied to the gas bubbler 7 arranged in the constant temperature bath 6,
Organosilane contained in the gas bubbler, in this example, TEOS gas is generated. This TEOS gas is supplied to the reaction chamber 1 together with ozone generated by the ozone generator 5 using nitrogen gas as a carrier gas. A dispersion head 8 is arranged in the reaction chamber 1, and a mixed gas of ozone and TEOS gas is applied as a laminar flow to the surface of the silicon wafer 4 so that a uniform film is formed on the entire surface of the silicon wafer. To Further, for this purpose, the silicon wafer 4 is swung in the plane together with the heater 2 and the susceptor 3 to ensure the uniformity of film formation.

【0020】(実施例1)図2に示すように8インチの
シリコンウエファ11の上に膜厚が1μmのBPSG膜12を形
成し、その上に厚さ1μmの金属膜、即ち、アルミニウ
ム膜を積層してエッチングすることにより、第1配線と
してパターン間隔 0.5μm、溝深さ 1.1μm、溝幅 0.5
μmのアルミニウムパターン13を形成した。このウエフ
ァ11を純水で洗浄後、TEOSを原料としたプラズマ CVD法
で厚さ300nm の酸化珪素膜であるプラズマ-TEOS CVD NS
G 膜14を形成した。
(Embodiment 1) As shown in FIG. 2, a BPSG film 12 having a thickness of 1 μm is formed on an 8-inch silicon wafer 11, and a metal film having a thickness of 1 μm, that is, an aluminum film is formed on the BPSG film 12. By stacking and etching, pattern spacing of 0.5 μm, groove depth of 1.1 μm, groove width of 0.5
A μm aluminum pattern 13 was formed. After cleaning this wafer 11 with pure water, plasma-TEOS CVD NS which is a silicon oxide film with a thickness of 300 nm is formed by the plasma CVD method using TEOS as a raw material.
A G film 14 was formed.

【0021】次に、シリコンウエファの下地であるこの
プラズマ-TEOS CVD NSG 膜14の表面に有機化合物の溶液
による処理、例えばエタノールで下地処理を施した。本
例のエタノール処理においては、シリコンウエファをス
ピンコータに載せ、3000rpmで回転させながら3mlのエ
タノールを1秒以内に滴下し、そのまま3分間保って乾
燥させた。
Next, the surface of the plasma-TEOS CVD NSG film 14, which is the base of the silicon wafer, was treated with a solution of an organic compound, for example, a base treatment with ethanol. In the ethanol treatment of this example, a silicon wafer was placed on a spin coater, 3 ml of ethanol was added dropwise within 1 second while rotating at 3000 rpm, and kept for 3 minutes to dry.

【0022】次に、かくして乾燥させたシリコンウエフ
ァを図1に示す反応チャンバ1内に搬入し、常圧熱 CVD
法により各種原料ガスを用いて以下の条件で成膜を行
い、図3に示すようなオゾン−TEOS CVD PSG膜15を1500
μmの膜厚に形成した。
Then, the thus dried silicon wafer is loaded into the reaction chamber 1 shown in FIG.
Film is formed under the following conditions using various source gases by the method, and an ozone-TEOS CVD PSG film 15 as shown in FIG.
It was formed to a film thickness of μm.

【表1】 成膜温度 400 ℃ 成膜圧力 大気圧 成膜時間 545 秒 ガスバブラへの窒素ガス流量 1.5l/min 恒温槽温度 65℃ オゾン発生装置への酸素流量 7.5l/min オゾン濃度 120g/m3 キャリアN2 2 slm このようにして形成したオゾン−TEOS CVD PSG膜15は図
3からも明らかなように密に配置されたアルミ配線13間
の狭いスペースを埋め、良好なステップカバレージを有
しているとともに自己平坦性も優れており、ボイドも形
成されておらず、カバレッジおよび埋め込み性が良好で
水の透過性および含有量の少ない良好な膜質を有するも
のであった。
[Table 1] Film formation temperature 400 ℃ Film formation pressure Atmospheric pressure Film formation time 545 seconds Nitrogen gas flow to gas bubbler 1.5l / min Constant temperature bath temperature 65 ℃ Oxygen flow to ozone generator 7.5l / min Ozone concentration 120g / m 3 Carrier N 2 2 slm The ozone-TEOS CVD PSG film 15 thus formed fills the narrow space between the densely arranged aluminum wirings 13 and has good step coverage, as is clear from FIG. In addition, it was excellent in self-flatness, had no voids formed, had good coverage and embeddability, and had a good film quality with low water permeability and low content.

【0023】かように形成した O3-TEOS膜15は、上述し
たように下地パターンの密な部分は良好な平坦性を有し
ているが、下地パターンが粗な部分は平坦性が損なわ
れ、凹部を形成するようになる。
As described above, the O 3 -TEOS film 15 thus formed has good flatness in the dense part of the base pattern, but the flatness is impaired in the rough part of the base pattern. , So that a concave portion is formed.

【0024】本発明によれば、図4に示すように、この
O3-TEOS 膜15の上にさらにTEOSを原料としたプラズマ C
VD法で厚さ500nm の酸化珪素膜16を形成した。この後、
化学的機械的研磨法によって約1200nmに亘り表面を研磨
したところ、段差残りは全く認められなかった。また、
ウエファ全面に亘って膜の厚さと平坦性の変動は小さ
く、いずれも0.05%以下と均一であった。
According to the present invention, as shown in FIG.
On top of the O 3 -TEOS film 15, plasma C using TEOS as a raw material is further added.
A silicon oxide film 16 having a thickness of 500 nm was formed by the VD method. After this,
When the surface was polished for about 1200 nm by the chemical mechanical polishing method, no step difference was observed. Also,
The variations in film thickness and flatness were small over the entire surface of the wafer, and both were uniform at 0.05% or less.

【0025】また、この場合、段差は完全に埋め込ま
れ、膜の水分量膜質も 1.0%以下と少なく良好であっ
た。
In this case, the step was completely filled, and the moisture content of the film was as good as 1.0% or less.

【0026】[0026]

【発明の効果】上述したように、本発明によれば下地の
表面依存性を有機化合物の溶液による処理で解消し、且
つパターン依存性を化学的機械的研磨によって解消し、
膜質が良く、埋め込み性の良い、完全に平坦な層間絶縁
膜を形成することができた。
As described above, according to the present invention, the surface dependency of the underlayer is eliminated by the treatment with the organic compound solution, and the pattern dependency is eliminated by the chemical mechanical polishing.
It was possible to form a completely flat interlayer insulating film having good film quality and good burying property.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体装置の製造方法において、
オゾン−有機シランCVD膜を形成する化学気相成長装置
の構成を示す線図である。
FIG. 1 shows a method of manufacturing a semiconductor device according to the present invention,
It is a diagram showing a configuration of a chemical vapor deposition apparatus for forming an ozone-organosilane CVD film.

【図2】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor device formed by a method of manufacturing a semiconductor device according to the present invention.

【図3】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process of a semiconductor device formed by a method of manufacturing a semiconductor device according to the present invention.

【図4】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of a semiconductor device formed by a method of manufacturing a semiconductor device according to the present invention.

【図5】本発明による半導体装置の製造方法によって形
成した半導体装置の製造工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a manufacturing process of a semiconductor device formed by the method of manufacturing a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1 反応チャンバ 2 ヒータ 3 サセプタ 4 シリコンウエファ 5 オゾン発生装置 6 恒温槽 7 ガスバブラー 8 ディスパージョンヘッド 11 ウエファ 12 BPSG膜 13 Al配線 14 プラズマ−TEOS CVD NSG膜 15 オゾン−TEOS CVD PSG膜 16 酸化珪素膜 1 Reaction Chamber 2 Heater 3 Susceptor 4 Silicon Wafer 5 Ozone Generator 6 Constant Temperature Chamber 7 Gas Bubbler 8 Dispersion Head 11 Wafer 12 BPSG Film 13 Al Wiring 14 Plasma-TEOS CVD NSG Film 15 Ozone-TEOS CVD PSG Film 16 Silicon Oxide Film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 有機化合物の溶液によって成膜下地を処
理する工程と、有機珪素化合物とオゾンを含有する酸素
の常圧あるいは減圧の熱CVD法によって酸化膜を堆積す
る工程と、化学的機械的研磨法により絶縁膜を研磨し平
坦化する工程とを具えることを特徴とする半導体装置の
製造方法。
1. A step of treating a film-forming base with a solution of an organic compound, a step of depositing an oxide film by a thermal CVD method of oxygen containing an organosilicon compound and ozone at atmospheric pressure or reduced pressure, and chemical mechanical And a step of polishing the insulating film by a polishing method to planarize the insulating film.
JP09603393A 1993-03-26 1993-04-22 Method for manufacturing semiconductor device Expired - Fee Related JP3258427B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09603393A JP3258427B2 (en) 1993-04-22 1993-04-22 Method for manufacturing semiconductor device
US08/216,410 US5532191A (en) 1993-03-26 1994-03-23 Method of chemical mechanical polishing planarization of an insulating film using an etching stop
KR1019940006128A KR940022682A (en) 1993-03-26 1994-03-26 Planarization method of insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09603393A JP3258427B2 (en) 1993-04-22 1993-04-22 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06310503A true JPH06310503A (en) 1994-11-04
JP3258427B2 JP3258427B2 (en) 2002-02-18

Family

ID=14154128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09603393A Expired - Fee Related JP3258427B2 (en) 1993-03-26 1993-04-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3258427B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142578A (en) * 1993-11-15 1995-06-02 Nec Corp Semiconductor device and manufacture thereof
JPWO2004015021A1 (en) * 2002-08-09 2005-12-02 日立化成工業株式会社 CMP abrasive and substrate polishing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142578A (en) * 1993-11-15 1995-06-02 Nec Corp Semiconductor device and manufacture thereof
JPWO2004015021A1 (en) * 2002-08-09 2005-12-02 日立化成工業株式会社 CMP abrasive and substrate polishing method
US8231735B2 (en) 2002-08-09 2012-07-31 Hitachi Chemical Co., Ltd. Polishing slurry for chemical mechanical polishing and method for polishing substrate

Also Published As

Publication number Publication date
JP3258427B2 (en) 2002-02-18

Similar Documents

Publication Publication Date Title
US5532191A (en) Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5605867A (en) Method of manufacturing insulating film of semiconductor device and apparatus for carrying out the same
US8039049B2 (en) Treatment of low dielectric constant films using a batch processing system
US20070077353A1 (en) Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing system
US20050215072A1 (en) Method and system for treating a dielectric film
EP1959485A2 (en) Activated chemical process for enhancing material properties of dielectric films
JP3103241B2 (en) Method for manufacturing semiconductor device
JP3258427B2 (en) Method for manufacturing semiconductor device
JP3054289B2 (en) Method for manufacturing semiconductor device
JPH06283523A (en) Manufacture of semiconductor device
JPH0758100A (en) Manufacture of semiconductor device
JP3133857B2 (en) Method for manufacturing semiconductor device
JPH06283506A (en) Manufacture of semiconductor device
JPH06310502A (en) Method of manufacturing semiconductor device
JP3369622B2 (en) Method for manufacturing semiconductor device
JPH0669197A (en) Manufacture of semiconductor device
JPH0778813A (en) Manufacture of semiconductor device
JPH0729901A (en) Manufacture of semiconductor device
JP3256708B2 (en) Method for manufacturing semiconductor device
JPH07288253A (en) Flattening of insulating film
JPH06349818A (en) Manufacture of semiconductor device
JPH06349817A (en) Manufacture of semiconductor device
JPH06283514A (en) Manufacture of semiconductor device
JPH06140390A (en) Equipment for manufacturing semiconductor device
JPH06283516A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071207

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees