JP3458334B1 - 交流電子負荷装置 - Google Patents

Abstract

【要約】 【課題】 交流電子負荷装置の被試験交流電源装置に対
する負荷電流周波数応答特性を改善する。 【解決手段】負荷電流制御用トランジスタのソースに直
列に周波数特性補償用インダクタンスを付与することに
より、交流電子負荷の負荷電流制御帰還ループの周波数
応答特性を大幅に改善し、電流極性が正負に切り替わる
クロスオーバーポイントにおいても、従来技術に比して
歪みの極めて少ない交流電子負荷として動作し、かつ従
来の交流電子負荷よりも大幅に高い周波数の被試験交流
電源装置にも使用できる。

Description

【発明の詳細な説明】 【０００１】 【発明が属する技術分野】本発明は、交流電源装置ある
いは無停電電源装置などの負荷として使用される交流電
子負荷装置において、特にインバータ電源や高周波電源
などの高い周波数の交流電力を出力する被試験交流電源
等の特性を試験するための交流電子負荷装置に関する。 【０００２】 【従来の技術】図１は、従来技術による交流電子負荷装
置１において被試験交流電源２の正極性側半波の動作原
理を説明するための原理図である。被試験交流電源２の
等価回路を正弦波電圧発生器Ｅ２および内部抵抗Ｒ０の
直列回路として示しており、この被試験交流電源と同位
相の基準信号交流電圧Ｅ１によって一定の負荷電流を流
すように負荷電流制御回路が構成されている。 【０００３】図１において基準信号交流電圧Ｅ１、差動
増幅器入力抵抗Ｒ１（Ｒ２と等価抵抗値とする）、差動
増幅器帰還抵抗Ｒ３（Ｒ４と等価抵抗値とする）、負荷
電流検出用シャント抵抗をＲ５とすると、演算増幅器Ｘ
１によって増幅された基準信号交流電圧との誤差電圧に
よってトランジスタＱ１のゲートが駆動される負帰還ル
ープを形成し、式１に示す負荷電流ｉＬ［Ａ］が流れ
る。 【数１】 【０００４】すなわち、負荷電流ｉＬは、負荷電圧には
無関係に基準信号交流電圧Ｅ１に比例し、かつ基準信号
交流電圧波形と相似の負荷電流を流す交流電子負荷とな
り、この負荷モードを定電流モードと呼んでいる。ここ
で交流として動作する電子負荷とするには正負両極性に
て動作できるようにする必要があり、その一例としては
図１に示す回路と同等の回路を２回路用意し、それぞれ
の回路に付与する基準信号交流電圧の極性を反転して図
２に示すように直列接続する方法がある。 【０００５】図２の回路において、負荷電圧が一方の極
性の場合に、他方の極性の負荷電流を駆動するトタンジ
スタはフライホイールダイオードにより導通状態となる
ことによって、正負極性ごとに交互に動作する交流電子
負荷として動作するが、高い周波数の被試験交流電源用
の交流電子負荷として動作するためには、当該交流電子
負荷の負帰還ループの周波数帯域をできるだけ広くする
必要がある。一方で、この負帰還ループは接続ケーブル
のインダクタンスと負荷トランジスタの内部寄生静電容
量による共振現象によって制御系の安定度が大きく左右
される。従来技術では、演算増幅器の帰還回路によって
制御ループの周波数補償を行っているが、高速応答に対
応させるべく帰還ループの周波数特性を広帯域にするに
従って、系の安定度が阻害され過渡特性のオーバーシュ
ートやリンギング、ひいては発振現象を招くことになる
ために、これをさけるために演算増幅器Ｘ１、Ｘ１１の
帰還回路のコンデンサＣ１、Ｃ１１の容量を大きくして
帰還周波数帯域を犠牲にしなければならず、高速かつ広
帯域の交流電子負荷装置を実現することができなかっ
た。（例えば、特許文献１および特許文献２参照。） 【０００６】 【特許文献１】特開平０６−１８９５５４号広報 （第
５−１１項、第１図） 【特許文献２】特開平０７−９２２１５号広報 （第６
−１５項、第１図） 【０００７】 【発明が解決しようとする課題】高い周波数の被試験交
流電源や、高いクレストファクターの負荷電流に対応し
た交流電子負荷を実現するには高いスルーレートの負荷
電流変化が求められ、これを実現するためには図２にお
ける演算増幅器Ｘ１，Ｘ１１および負荷トランジスタＱ
１、Ｑ１１から構成される負荷電流制御ループの周波数
特性を可能な限り広帯域にすることによって交流電子負
荷の制御応答特性を高速にする必要がある。 【０００８】また、もう一つの問題として、被試験交流
電源との接続ケーブルの等価インダクタンスＬが交流電
子負荷の制御ループ特性に大きな影響を与える。高速応
答を求めて負荷電流制御ループの周波数帯域を広くする
と、被試験交流電源との接続ケーブルのインダクタンス
Ｌの増大とともに負荷電流制御ループ特性の振幅余裕、
位相余裕が減少して過渡特性にオーバーシュートが発生
し、ひいては交流電子負荷が連続発振を起こすこともあ
り、従来技術では被試験交流電源の接続ケーブルのイン
ダクタンスＬがある程度大きくなっても発振にいたらな
いように図２のＣ１，Ｃ１１、Ｃ２、Ｃ１２等によって
負荷電流制御ループの周波数帯域を下げ、応答特性を大
幅に犠牲にしなければならなかった。このことによっ
て、高速応答の交流電子負荷を実現する上での大きな障
害となっていたが、本発明によると、被試験交流電源と
の接続ケーブルの等価インダクタンスが比較的大きな場
合でも、負荷電流制御ループの周波数帯域を犠牲にする
ことなく高速応答の交流電子負荷を実現することができ
る。 【０００９】 【課題を解決するための手段】図４に示す、被試験交流
電源の負荷として動作するトランジスタＱ１、Ｑ１１
と、所定の負荷電流値に応じた電流を当該トランジスタ
に流すように制御する制御回路とを含む交流電子負荷装
置において、当該負荷トランジスタのソースに直列にイ
ンダクタンスＬ３、Ｌ１３を挿入した構成とすることに
より、従来の技術による交流電子負荷装置に比して大幅
に高速応答が可能な交流電子負荷装置を実現することが
できる。 【００１０】 【発明の実施の形態】以下に本発明による実施の形態を
図と表を参照しながら説明する。 【００１１】 【実施例】従来技術による交流電子負荷装置の一例を図
３に、請求項１に記載する本発明による一実施例を図４
に示し、シミュレーション結果の波形図面とともに、本
発明による作用および効果を詳細に説明する。なお、図
３の従来技術による回路構成、図４の本発明による回路
構成での比較に際しては回路構成の違いによる周波数補
償回路以外はすべて同一の部品モデルとし、かつ被試験
交流電源の接続ケーブルの等価インダクタンスや被試験
交流電源の等価モデル等の条件を同一にして比較を行っ
ている。 【００１２】なお、本件出願の実施例においては説明の
煩雑さを防ぐために、正負極性のトランジスタが１個の
場合について説明するが、必要とする負荷電流や負荷電
力の大きさに応じて、負荷電流制御ループを含む本件出
願における実施例の回路を複数ブロック並列接続するこ
とによって所望の交流電子負荷を実現できることは言う
までもない。 【００１３】図３および図４において、演算増幅器Ｘ１
および負荷トランジスタＱ１により構成される帰還ルー
プは被試験交流電源が正電圧の期間に能動的に動作し、
演算増幅器Ｘ１１および負荷トランジスタＱ１１により
構成される帰還ループは被試験交流電源が負電圧の期間
に能動的に動作する。この正電圧期間、負電圧期間に動
作する演算増幅器Ｘ１、Ｘ１１への基準電圧信号は基準
交流電圧源Ｅ１より、入力抵抗Ｒ１、Ｒ２および入力抵
抗Ｒ１１、Ｒ１２にて供給され、またシャント抵抗から
の帰還抵抗Ｒ３、Ｒ４および帰還抵抗Ｒ１３、Ｒ１４は
それぞれ差動信号として動作するように構成している。 【００１４】電流検出用シャント抵抗Ｒ５、Ｒ１５に直
列に挿入されているインダクタンスＬ１、Ｌ１１はシャ
ント抵抗の持つ微少な残留インダクタンスを表している
が、場合によっては帰還ループの位相補償用として外付
けする場合もある。この実施例でのシミュレーションに
おいては電流検出用シャント抵抗Ｒ５、Ｒ１５を０．２
［Ω］に、残留インダクタンスＬ１、Ｌ１１を０．１
［μＨ］としている。この残留インダクタンスに起因す
る帰還ループの伝達関数は時定数をτ１とすると 【数２】 式２で表される一次進み要素として働き、負荷電流検出
回路として負荷電流を忠実に検出しない弊害を生ずる。
しかし、基準電圧信号の入力抵抗Ｒ１、Ｒ２および入力
抵抗Ｒ１１、Ｒ１２に同じ時定数τ１となるようなコン
デンサＣ３，Ｃ４およびコンデンサＣ１２、Ｃ１３を挿
入することによってこの問題を排除することができる。 【００１５】また、被試験交流電源と結線する負荷接続
ケーブルの長さに応じて生じる当該ケーブルの片線の等
価インダクタンスをＬ２１、Ｌ２２とし、この一対の負
荷接続ケーブルを並行線またはツイスト線とすることに
よって互いに磁束を交差させ、その相互インダクタンス
をＭとすると、被試験交流電源と交流電子負荷との間に
は式３のＬに相当する等価インダクタンスＬと見なすこ
とができる。 【数３】 また、当該ケーブルの等価インダクタンスＬ２１、Ｌ２
２に並列に挿入した抵抗Ｒ２１，Ｒ２２は、被試験交流
電源との負荷接続ケーブルによるインダクタンスのＱを
高周波数において実体の値に近づける目的で挿入した損
失抵抗であり、本実施例での効果説明における一巡ルー
プ特性においては、負荷接続ケーブルの片線インダクタ
ンスを１［μＨ］、１０［μＨ］、１００［μＨ］、１
［ｍＨ］の場合について、負荷接続ケーブルの往復線間
結合係数Ｋ＝０．９とし、被試験交流電源の負荷電圧１
００［Ｖ］、負荷電流１［Ａ］として図３に示す従来技
術による交流電子負荷装置と、図４に示す本発明による
交流電子負荷装置の特性をシミュレーションした。な
お、図３におけるコンデンサＣ１、Ｃ１１は帰還ループ
の主要周波数補償用コンデンサであり、これに対応した
差動インピーダンス素子として同じ定数のコンデンサＣ
２、Ｃ１２を挿入してあり、図４に示す本発明による一
実施例の回路構成では、負荷トランジスタＱ１、Ｑ１１
のソースに直列に挿入してあるインダクタンンスＬ３、
Ｌ１３が帰還ループの主要周波数補償として動作し、図
３の従来技術による回路での主要周波数補償用コンデン
サＣ１、Ｃ１１は挿入しないか、またはごくわずかの容
量の定数とするものとする。 【００１６】まず、負荷電流制御ループにおける回路各
部の周波数特性と、一巡する帰還ループ特性について図
３に示す従来技術による交流電子負荷装置における特性
を図５に、図４に示す本発明の請求項１の一実施例にお
ける特性を図６に示す。図５および図６ともに被試験交
流電源２との接続ケーブルの片線インダクタンスが１
［μＨ］、１０［μＨ］、１００［μＨ］、１［ｍＨ］
の場合についての特性の変化を重ね書きしてあり、図５
（Ｃ）および図６（Ｃ）は図３および図４の回路構成に
おけるループの振幅特性を、図５（Ｄ）および図６
（Ｄ）は同様に図３および図４の回路構成における位相
特性（位相特性カーブと縦軸：位相角度０度との位相差
が位相余裕）である。 【００１７】図３に示す従来技術での回路構成では、被
試験交流電源２との接続ケーブルのインダクタンス変化
に対するループの振幅余裕と位相余裕を確保するための
周波数補償をコンデンサＣ１、Ｃ１１およびコンデンサ
Ｃ２、Ｃ１２にて行った結果、ループゲインが１となる
周波数はおよそ２００［ＫＨｚ］となった。一方、図４
にしめす本発明の回路構成では周波数補償を負荷トラン
ジスタのソースに挿入したインダクタンスＬ３、Ｌ１３
で行っており、当該インダクタンスをそれぞれ５［μ
Ｈ］とした場合の特性を図６（Ｃ）、（Ｄ）に示してお
り、ループゲインが１となる周波数はおよそ２〜５［Ｍ
Ｈｚ］となり、従来技術による回路構成での周波数特性
よりも１０倍以上の広帯域な特性が得られている。 【００１８】また、帰還ループの周波数特性について
も、図５（Ａ）、図６（Ａ）に示す従来技術による回路
構成と、本発明での回路構成による負荷電流検出用シャ
ント抵抗Ｒ５と当該シャント抵抗の残留インダクタンス
であるＬ１の両端電圧を入力とする演算増幅器Ｘ１の出
力電圧の周波数特性は、図５（Ａ）にしめす従来技術に
よる回路構成ではループの周波数補償を演算増幅器の帰
還コンデンサＣ１、Ｃ１１で行っているためにゲインが
１となる周波数はおよそ４００［ＫＨｚ］と低くなって
いるのに対して、図６（Ａ）にしめす本発明による回路
構成ではおよそ５０〜６０［ＭＨｚ］と極めて高くなっ
ており、後述する時間領域における波形歪みにも大きな
差となって表れることから、本発明による回路構成のも
う一つの利点といえる。 【００１９】図５（Ｂ）、図６（Ｂ）は同様に従来技術
による回路構成と、本発明による回路構成で負荷トラン
ジスタＱ１のゲート・ドレイン間電圧の利得の周波数特
性であり、本発明ではループの周波数補償を負荷トラン
ジスタＱ１、Ｑ１１のソースに挿入されたインダクタン
スＬ３、Ｌ１３で行っているために、被試験交流電源２
との接続ケーブルのインダクタンスの変化に対しても平
坦な周波数特性となっていることにより交流電子負荷と
しての総合ループ特性においても当該接続ケーブルのイ
ンダクタンスによる影響が少なく安定な上、広帯域な制
御系となっている。 【００２０】次に、時間領域における特性について図３
に示す従来技術による交流電子負荷の回路構成と、図４
に示す本発明の一実施例による交流電子負荷の回路構成
との比較を行う。各回路構成ともに、負荷電流設定用基
準交流電圧源Ｅ１により基準電圧信号を正弦波電圧で与
え、±１０［Ｖｐ］の電圧の時に負荷電流が±１．０
［Ａｐ］となるように各部の定数を設定し、負荷電流設
定用基準交流電圧源Ｅ１による基準交流電圧を±２［Ｖ
ｐ］から２［Ｖ］ステップにて±１０［Ｖｐ］まで変化
させたときの各部のシミュレーション波形を図７および
図８に示している。なお、被試験交流電源の電圧は±１
００［Ｖｐ］一定とした。 【００２１】図７は、図３に示す従来技術による交流電
子負荷の回路構成（コンデンサＣ１，Ｃ１１およびＣ
２、Ｃ１２を１［ｎＦ］と設定）による特性波形の一例
であり、図８は、図４に示す本発明による一実施例の回
路構成（インダクタンスＬ３、Ｌ１３を５［ｕＨ］と設
定）による特性波形の一例であり、図７および図８の
（Ａ）は基準電圧信号の波形、（Ｂ）は負荷トランジス
タＱ１のゲート・ソース間電圧、（Ｃ）は負荷トランジ
スタＱ１のドレイン電圧、（Ｄ）は負荷トランジスタＱ
１１のゲート・ソース間電圧、（Ｅ）は負荷トランジス
タＱ１１のドレイン電圧、（Ｆ）は負荷電流波形を表し
ている。基準信号周波数を１０［ＫＨｚ］として比較し
た場合、従来技術による交流電子負荷の回路構成におい
ては図５（Ｃ）に示しているように約２６ｄＢという必
要最小限ではあるが負帰還が掛かっているものの、図７
（Ｆ）における負荷電流の極性が変わるクロスオーバー
ポイントにおいて、著しい波形歪みを伴っている。この
原因としては、図７（Ｂ）および（Ｄ）におけるゲート
・ソース間電圧が負荷トランジスタを駆動する演算増幅
器Ｘ１、Ｘ１１の帰還コンデンサＣ１、Ｃ１１によって
誤差信号が大きいにもかかわらずスルーレートを大幅に
制限されているために負荷電流極性の切り替わる微少電
流領域において一定時間の不感帯が生じ、結果として大
きなクロスオーバー歪みが発生している。 【００２２】一方、図４に示す本発明による一実施例の
回路構成においては図６（Ｃ）に示しているように基準
信号周波数１０［ＫＨｚ］において約６９［ｄＢ］の充
分な負帰還が掛かっていおり、かつ誤差増幅段から負荷
トランジスタのゲート電圧までの周波数帯域が極めて高
く、図８（Ｂ）および（Ｄ）に示しているように負荷ト
ランジスタのゲート・ソース間電圧は演算増幅器Ｘ１、
Ｘ１１の無帰還時の高いスルーレートが保たれた状態で
極めて忠実に誤差信号を反映した制御が行われており、
結果として図８（Ｆ）に示しているようにほとんどクロ
スオーバー歪みが無い良好な負荷電流の応答波形となっ
ている。また、基準信号周波数を１００［ＫＨｚ］とし
た場合の図４に示している本発明による一実施例の回路
構成における応答波形を図９に示しているが、基準周波
数を１０倍高くしたにもかかわらず、図３の従来技術に
よる回路構成における基準周波数１０［ＫＨｚ］での応
答特性を示した図７の結果よりも優れた応答特性であ
り、本発明による交流電子負荷の回路方式により極めて
高速な交流電子負荷が実現できることがわかる。 【００２３】次に、負荷トランジスタのピンチオフ電圧
の変化に伴う負荷電流波形歪みに対する影響について、
従来技術と本発明による回路構成での特性の違いについ
て詳述する。正極性側負荷トランジスタＱ１と負極性側
負荷トランジスタＱ１１の制御が切り替わるクロスオー
バーポイントにおいて、負荷電流歪みを最適化するため
に両トランジスタのゲート・ソース間のピンチオフ電圧
に対応したバイアス電圧を与えなければならない。この
ピンチオフ電圧は使用するトランジスタ個々によって、
あるいは温度の変化によって変動するものであり、この
変化に対応して演算増幅器によるゲート駆動電圧も追従
しなければならないが、従来技術の回路構成において
は、前述したごとくスルーレートが極めて低くなってし
まい、これに反比例した一定の時間の間、比例制御が行
われない飽和状態が発生するためにクロスオーバー歪み
の増大となって表れ、結果として負荷トランジスタの温
度変化によって負荷電流波形が影響を受けやすくなって
いた。これに対して、本発明による回路構成では負荷ト
ランジスタゲート駆動電圧のスルーレートを高くできる
ため、帰還制御の飽和時間が極めて短時間となり、負荷
トランジスタのピンチオフ電圧の変動による負荷電流歪
みの影響も大幅に軽減できる特徴がある。 【００２４】以上述べてきた本発明の実施例では、正極
性側負荷制御回路と負極性側負荷制御回路の二つを直列
に接続した構成について述べているが、もう一つの実施
例について説明する。図１０は、負荷電流検出用シャン
ト抵抗Ｒ５とその残留インダクタンスＬ１と周波数補償
用インダクタンスＬ３とを正極性側、負極正側負荷制御
回路で共用した回路構成であり、シャント抵抗による負
荷電流の検出を演算増幅器の差動信号として検出してい
るので、動作説明は図４の実施例と同じであり、図１１
に図１０に示す回路構成で基準信号周波数を１０［ＫＨ
ｚ］とした応答波形を示している。他の条件は図８での
説明と同一条件であり、図４での回路構成における応答
特性とほとんど変わらない応答特性が示されている。 【００２５】図１２にはもう一つの実施例における回路
構成を、図１３には図１２での回路構成で基準信号周波
数を１０［ＫＨｚ］とした応答特性波形を示す。図１２
の回路構成は負荷トランジスタをＮチャンネル型トラン
ジスタとＰチャンネル型トランジスタとし、それぞれに
逆電圧阻止用のダイオードを各トランジスタのドレイン
に直列に接続している。負荷電流検出用シャント抵抗や
演算増幅器は負荷電流の正負極性を兼ねている以外の動
作は前述の説明と同様である。負荷トランジスタの逆電
圧阻止ダイオードが入るために、ダイオードの内部抵抗
に起因する順電圧損失が加わり、低い負荷電圧における
電流波形のクロスオーバー歪みは若干犠牲になるもの
の、従来技術による交流電子負荷よりは優れた応答特性
であり、部品コストの低減を図りながら本発明による交
流電子負荷の応答特性を改善できる一実施例である。 【００２６】 【発明の効果】以上述べてきたように、本発明による交
流電子負荷の回路構成では、負荷トランジスタのソース
に直列に周波数補償用インダクタンスを接続することに
より、負荷制御ループの周波数応答特性を大幅に改善で
き、従来技術による交流電子負荷における正負極性切り
替わり時のクロスオーバー歪みもほとんど発生しない交
流電子負荷装置が実現できる。

【図面の簡単な説明】 【図１】従来技術による交流電子負荷装置の正極性半波
部分の原理図である。 【図２】従来技術による交流電子負荷装置の原理図であ
る。 【図３】図２の原理図に接続ケーブルの影響を付加した
回路構成図である。 【図４】本発明の請求項１に記載する一実施例の回路構
成である。 【図５】図３の回路構成における周波数応答特性図であ
る。 【図６】図４の回路構成における周波数応答特性図であ
る。 【図７】図３の回路構成における電流波形応答特性図で
ある。 【図８】図４の回路構成における電流波形応答特性図で
ある。 【図９】図４の回路構成における電流波形応答特性図で
ある。 【図１０】本発明の請求項１に記載するもう一つの実施
例の回路構成図である。 【図１１】図１０の回路構成における電流波形応答特性
図である。 【図１２】本発明の請求項１に記載するもう一つの実施
例の回路構成図である。 【図１３】図１２の回路構成における電流波形応答特性
図である。 【符号の説明】 １ 電子負荷装置 ２ 被試験交流電源等 Ｅ１〜Ｅ４ 電源 Ｘ１、Ｘ１１ 増幅器 Ｑ１〜Ｑ１１ トランジスタ Ｒ０〜Ｒ２４ 抵抗 Ｃ１〜Ｃ１２ コンデンサ Ｌ１〜Ｌ２２ インダクタンス Ｄ１、Ｄ２ ダイオード ＺＤ１、ＺＤ２ ツエナーダイオード

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】被試験交流電源の負荷として動作する負荷
   電流制御トランジスタのソース側に直列にインダクタン
   スと負荷電流検出用シャント抵抗が接続され、被試験交
   流電源の出力電流を流すループを形成し所定の負荷電流
   設定値に見合ったゲート駆動電流を当該トランジスタに
   出力する制御回路とにより構成される交流電子負荷の回
   路方式および交流電子負荷装置。