JP3820191B2 - 周波数変換回路 - Google Patents
周波数変換回路 Download PDFInfo
- Publication number
- JP3820191B2 JP3820191B2 JP2002209173A JP2002209173A JP3820191B2 JP 3820191 B2 JP3820191 B2 JP 3820191B2 JP 2002209173 A JP2002209173 A JP 2002209173A JP 2002209173 A JP2002209173 A JP 2002209173A JP 3820191 B2 JP3820191 B2 JP 3820191B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- circuit
- differential
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅回路に関し、特に、周波数変換回路に用いられる差動増幅回路の改善に関する。
【０００２】
【従来の技術】
一般に、テレビチューナなどに用いられるＩＣには、周波数変換回路として増幅回路が用いられている。
【０００３】
図４の符号１０１に、従来の増幅回路を示す。
この増幅回路１０１は、負荷回路１０２と、本体差動増幅回路１０３と、定電流回路１０４を有している。
【０００４】
本体差動増幅回路１０３は、第１及び第２の差動増幅回路１２７、１２５を有している。
【０００５】
このうち第２の差動増幅回路１２５は、ＮＰＮトランジスタからなる第１、第２の差動トランジスタ１３５ａ、１３５ｂと、抵抗素子１４３を有している。第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子は、抵抗素子１４３を介して互いに接続され、エミッタ結合回路を構成している。
【０００６】
第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子は、それぞれが定電流源１４１ａ、１４１ｂに接続されている。各定電流源１４１ａ、１４１ｂは定電流回路１０４を構成し、互いに同じ大きさの定電流をシンクすることができる。
【０００７】
第１、第２の差動トランジスタ１３５ａ、１３５ｂの各ベース端子は、それぞれ第１、第２の入力端子１１２ａ、１１２ｂに接続されている。これら第１、第２の入力端子１１２ａ、１１２ｂは、第２の差動入力端子１１２を構成している。
【０００８】
第１、第２の差動トランジスタ１３５ａ、１３５ｂのドライブ能力は互いに等しく、第１、第２の入力端子１１２ａ、１１２ｂ間に印加される電圧が０Ｖの場合には、第１、第２の差動トランジスタ１３５ａ、１３５ｂの各ベース端子には同じ電圧が印加されるので、第１、第２の差動トランジスタ１３５ａ、１３５ｂには電流値が等しい電流が流れ、それぞれのエミッタ端子から流れ出す。各エミッタ端子から流れ出す電流は互いに電流値が等しく、また各定電流源１４１ａ、１４１ｂがシンクする電流値も互いに等しいので、第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子から流れ出す電流は各定電流源１４１ａ、１４１ｂによってそのままシンクされ、抵抗素子１４３には全く電流が流れない。
【０００９】
これに対し、第１、第２の入力端子１１２ａ、１１２ｂの間に電位差が生じ、例えば第１の入力端子１１２ａに高電圧が印加され、第２の入力端子１１２ｂに低電圧が印加された場合には、第１の差動トランジスタ１３５ａのベース端子に高電圧が印加されるとともに第２の差動トランジスタ１３５ｂに低電圧が印加される。その結果、第１の差動トランジスタ１３５ａには、第２の差動トランジスタ１３５ｂに流れる電流より大きい電流が流れ、第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子からは、それぞれ大きい電流と小さい電流とが流れ出す。
【００１０】
各エミッタ端子からそれぞれ流れ出す電流は、各定電流源１４１ａ、１４１ｂでそれぞれシンクされるが、各定電流源１４１ａ、１４１ｂでシンクされる電流の電流値は互いに等しく設定されているため、第１の差動トランジスタ１３５ａのエミッタ端子から流れ出す電流の一部は、抵抗素子１４３を介して第２の差動トランジスタ１３５ｂのエミッタ端子側の定電流源１４１ｂへと流れる。このように抵抗素子１４３に電流が流れることにより、第１、第２の差動トランジスタ１３５ａ、１３５ｂにそれぞれ流れる電流の過不足分が調整される。第１、第２の差動トランジスタ１３５ａ、１３５ｂの各ベース端子間に電位差が生じ、第１、第２の差動トランジスタ１３５ａ、１３５ｂの一方のベース電圧が他方のベース電圧より高くなると、ベース電圧が高い側のトランジスタのコレクタ電流がベース電圧が低い側のトランジスタのコレクタ電流より大きくなる。
【００１１】
かかる第２の差動増幅回路１２５のゲインＧｍは、上述した抵抗素子１４３の抵抗値に依存しており、次式、
Ｇｍ＝ｇm／(１＋Ｒ×ｇm)…(１)
で示される。
上式(１)で、ｇmは、第１、第２の差動トランジスタ１３５ａ、１３５ｂのトランスコンダクタンスを示しており、Ｒは抵抗素子１４３の抵抗値を示している。かかる構成の第２の差動増幅回路１２５は、一般にＧｍアンプと呼ばれている。
【００１２】
上述の構成の第２の差動増幅回路１２５は、後述する第１の差動増幅回路１２７と接続されている。
【００１３】
第１の差動増幅回路１２７は、第１、第２のトランジスタ回路１２３、１２４を有している。
【００１４】
第１、第２のトランジスタ回路１２３、１２４は、ＮＰＮトランジスタからなる二個のトランジスタをそれぞれ有している。第１、第２のトランジスタ回路１２３、１２４の二個のトランジスタの各エミッタ端子は互いに接続されている。第１、第２のトランジスタ回路１２３、１２４において互いに接続された各エミッタ端子を、それぞれ第１、第２のトランジスタ回路の結合端子と称し、符号１９３、１９４にそれぞれ示す。
【００１５】
上述した第１、第２のトランジスタ回路の結合端子１９３、１９４は、上述した第１、第２の差動トランジスタ１３５ａ、１３５ｂの各コレクタ端子にそれぞれ接続されいる。第１、第２の差動トランジスタ１３５ａ、１３５ｂの各コレクタ端子に電流が流れると、それぞれの電流が各結合端子１９３、１９４から第１、第２のトランジスタ回路１２３、１２４にそれぞれ供給される。
【００１６】
負荷回路１０２は、第１、第２の負荷抵抗素子１２１、１２２を有しており、それぞれの高電位側の端子はともに電源電圧端子Ｖccに接続されている。
【００１７】
第１、第２のトランジスタ回路１２３、１２４がそれぞれ有する二個のトランジスタのうち、一方のトランジスタのコレクタ端子は、第１の負荷抵抗素子１２１の低電位側の端子に接続されており、他方のトランジスタのコレクタ端子は、第２の負荷抵抗素子１２２の低電位側の端子に接続されている。第１、第２のトランジスタ回路１２３、１２４がそれぞれ有する二個のトランジスタのうち、コレクタ端子が第１の負荷抵抗素子１２１に接続された側のトランジスタを第１のトランジスタと称する。
【００１８】
第１、第２のトランジスタ回路１２３、１２４の各第１のトランジスタを、符号１３３ａ、１３４ａにそれぞれ示す。他方、コレクタ端子が第２の負荷抵抗素子２２に接続された側のトランジスタを第２のトランジスタと称し、第１、第２のトランジスタ回路１２３、１２４が有する第２のトランジスタを、符号１３３ｂ、１３４ｂにそれぞれ示す。
【００１９】
第１のトランジスタ回路１２３の第１のトランジスタ１３３ａのベース端子は、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂのベース端子と互いに接続されており、第１の入力端子１１１ａに接続されている。他方、第１のトランジスタ回路１２３の第２のトランジスタ１３３ｂのベース端子は、第２のトランジスタ回路１２４の第１のトランジスタ１３４ａのベース端子と互いに接続されており、第２の入力端子１１１ｂに接続されている。
【００２０】
第１、第２のトランジスタ回路１２３、１２４は差動増幅回路を構成しており、第１、第２の入力端子１１１ａ、１１１ｂは第１の差動入力端子を構成している。
【００２１】
かかる増幅回路１０１では、第２の差動入力端子を構成する第１、第２の入力端子１１２ａ、１１２ｂに電位差が生じ、例えば第１、第２の入力端子１１２ａ、１２ｂにそれぞれ高電圧と低電圧が印加されると、上述したように第１の差動トランジスタ１３５ａのコレクタ端子に流れる電流は、第２の差動トランジスタ１３５ｂのコレクタ端子に流れる電流より大きくなり、第１、第２のトランジスタ回路１２３，１２４には、それぞれの結合端子１９３、１９４から大電流と小電流とがそれぞれ供給される。
【００２２】
この状態で、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂに電位差が生じ、例えば高電圧が第１の入力端子１１１ａに印加されるとともに低電圧が第２の入力端子１１１ｂに印加されると、第１のトランジスタ回路１２３の第１のトランジスタ１３３ａと、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂとが導通し、これとは逆に第１のトランジスタ回路１２３の第２のトランジスタ１３３ｂと、第２のトランジスタ回路１２４の第１のトランジスタ１３４ａとが遮断する。
【００２３】
すると、導通した第１のトランジスタ回路１２３の第１のトランジスタ１３３ａと、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂの各コレクタ端子にはそれぞれ電流が流れる。
【００２４】
上述したように、第１のトランジスタ回路１２３には、第２のトランジスタ回路１２４よりも大きな電流が供給されており、第１のトランジスタ回路１２３の第１のトランジスタ１３３ａのエミッタ電流は、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂのエミッタ電流よりも大きい。従って第１のトランジスタ回路１２３の第１のトランジスタ１３３ａには、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂよりも大きなコレクタ電流が流れる。
【００２５】
これらのコレクタ電流は、それぞれ第１、第２の負荷抵抗素子１２１、１２２に流れる。従って、第１の負荷抵抗素子１２１には、第２の負荷抵抗素子１２２よりも大きな電流が流れ、第１の負荷抵抗素子１２１の両端に生じる電圧降下は、第２の負荷抵抗素子１２２の両端に生じる電圧降下よりも大きくなる。
【００２６】
第１の負荷抵抗素子１２１の低電位側端子と、第１のトランジスタ１３３ａ及び１３４ａのコレクタ端子との接続部分は、第１の出力端子１１５ａに接続されている。他方、第２の負荷抵抗素子１２２の低電位側端子と、第２のトランジスタ１３３ｂ及び１３４ｂのコレクタ端子との接続部分は、第２の出力端子１１５ｂに接続されている。上述したように、第１の負荷抵抗素子１２１の両端に生じる電圧降下は、第２の負荷抵抗素子１２２の両端に生じる電圧降下よりも大きいので、第１の出力端子１１５ａの電圧は第２の出力端子１１５ｂの電圧よりも低くなり、第１、第２の出力端子１１５ａ、１１５ｂからは、それぞれ、低電圧と高電圧が出力される。
【００２７】
以上までは、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂにそれぞれ高電圧と低電圧が印加された場合を示したが、これとは逆に、第１、第２の入力端子１１１ａ、１１１ｂにそれぞれ低電圧と高電圧が印加された場合には、第１、第２の出力端子１１５ａ、１１５ｂからは、高電圧と低電圧とがそれぞれ出力される。
【００２８】
かかる増幅回路１０１では、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂに、互いに逆極性で、数百ＭHz程度の矩形波が入力されるとともに、第２の差動入力端子１１２を構成する第１、第２の入力端子１１２ａ、１１２ｂに、互いに逆極性で５０ＭHz程度の周波数の正弦波が入力されると、結果として、第１の出力端子１１５ａからは、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂ間に印加された電圧と、第２の差動入力端子１１２を構成する第１、第２の入力端子１１２ａ、１１２ｂ間に印加された電圧との周波数の和の信号が出力され、他方、第２の出力端子１１５ｂからは、上述の各電圧の周波数の差の信号が出力される。
【００２９】
以上説明した増幅回路１０１では、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂに、互いに逆極性の数百ＭHz程度の矩形波が入力され、ベース端子が共通のトランジスタ、すなわち第１のトランジスタ回路の第１のトランジスタ１３３ａと第２のトランジスタ回路の第２のトランジスタ１３４ｂには、各ベース端子に同じ信号が入力されるので、両方とも一緒に導通し、一緒に遮断する。
【００３０】
同様に、第１のトランジスタ回路の第２のトランジスタ１３３ｂと第２のトランジスタ回路の第１のトランジスタ１３４ａとはベース端子が共通であって、共通のベース端子に同じ信号が入力されるので、両方とも一緒に導通し、一緒に遮断する。
【００３１】
これらのトランジスタ１３３ａ、１３３ｂ、１３４ａ、１３４ｂが導通又は遮断することによって、第１、第２のトランジスタ回路の結合端子１９３、１９４の電位が変動し、この電位変動が、第１、第２の差動トランジスタ１３５ａ、１３５ｂのベース−コレクタ間に寄生する寄生容量を介して、第２の差動入力端子１１２を構成する各入力端子１１２ａ、１１２ｂにノイズ成分として漏れだし、第２の差動入力端子１１２の前段に接続された装置等に悪影響を及ぼしてしまっていた。
【００３２】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数変換回路は、第１の信号が入力される一対の第１の差動入力端子と、第２の信号が入力される一対の第２の差動入力端子と、上記第１の差動入力端子の一方の端子に制御端子が接続された第１のトランジスタと上記第１の差動入力端子の他方の端子に制御端子が接続された第２のトランジスタとを有し、上記第１のトランジスタの第２の端子と上記第２のトランジスタの第２の端子とが第１の接続中点に接続されている第１の差動回路と、上記第１の差動入力端子の他方の端子に制御端子が接続された第３のトランジスタと上記第１の差動入力端子の一方の端子に制御端子が接続された第４のトランジスタとを有し、上記第３のトランジスタの第２の端子と上記第４のトランジスタの第２の端子とが第２の接続中点に接続されている第２の差動回路とを有する第１の差動増幅回路と、上記第２の差動入力端子の一方の端子に制御端子が接続され、上記第１の接続中点に第１の端子が接続された第５のトランジスタと、上記第２の差動入力端子の他方の端子に制御端子が接続され、上記第２の接続中点に第１の端子が接続された第６のトランジスタとを有する第２の差動増幅回路と、上記第５のトランジスタの第２の端子と上記第６のトランジスタの第２の端子とに対して電流を供給する定電流回路と、上記第１のトランジスタの第１の端子と上記第３のトランジスタの第１の端子とが接続された第３の接続中点に接続された第１の負荷抵抗回路と、上記第２のトランジスタの第１の端子と上記第４のトランジスタの第１の端子とが接続された第４の接続中点に接続された第２の負荷抵抗回路とを有する負荷回路と、上記第１の差動入力端子の一方の端子に制御端子が接続され、第５の接続中点に第２の端子が接続され、第６の接続中点に第１の端子が接続された第７のトランジスタと、上記第１の差動入力端子の他方の端子に制御端子が接続され、第５の接続中点に第２の端子が接続され、第６の接続中点に第１の端子が接続された第８のトランジスタとを有する信号生成回路と、上記第５の接続中点に接続された電流設定回路と、上記第６の接続中点に接続された負荷抵抗回路と、上記第６の接続中点に現われる電圧信号を上記第２の差動入力端子の一方の端子と他方の端子とに印加する信号印加回路とを有する。
【００３３】
上記構成により、一方の差動入力端子に入力される信号の２倍の周波数のスイッチングノイズが他方の差動入力端子に漏れだしても、信号生成回路が上記スイッチングノイズと逆方向に変化する電圧信号（補償信号）を生成し、信号印加回路がその補償信号を他方の差動入力端子に印加するので、上記ノイズをキャンセルすることができ、当該ノイズの悪影響を防止することができる。
【００３４】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１に、本発明の一実施形態の増幅回路を示す。
この増幅回路１は、負荷回路２と、本体差動増幅回路３と、定電流回路４を有している。
本体差動増幅回路３は、第１及び第２の差動増幅回路２７、２５を有している。
【００３５】
このうち第２の差動増幅回路２５は、ＮＰＮトランジスタからなる第１、第２の差動トランジスタ３５ａ、３５ｂと、抵抗素子４３を有している。第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子は、抵抗素子４３を介して互いに接続され、エミッタ結合回路を構成している。
【００３６】
第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子は、それぞれが定電流源４１ａ、４１ｂに接続されている。各定電流源４１ａ、４１ｂは定電流回路４を構成し、互いに同じ大きさの定電流をシンクすることができる。
【００３７】
第１、第２の差動トランジスタ３５ａ、３５ｂの各ベース端子は、それぞれが第１、第２の入力端子１２ａ、１２ｂに接続されている。これら第１、第２の入力端子１２ａ、１２ｂは、第２の差動入力端子１２を構成している。
【００３８】
第１、第２の差動トランジスタ３５ａ、３５ｂのドライブ能力は互いに等しく、第１、第２の入力端子１２ａ、１２ｂ間に印加される電圧が０Ｖの場合には、第１、第２の差動トランジスタ３５ａ、３５ｂの各ベース端子には同じ電圧が印加されるので、第１、第２の差動トランジスタ３５ａ、３５ｂには電流値が等しい電流が流れ、それぞれのエミッタ端子から流れ出す。各エミッタ端子から流れ出す電流は互いに電流値が等しく、また各定電流源４１ａ、４１ｂがシンクする電流値も互いに等しいので、第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子から流れ出す電流は各定電流源４１ａ、４１ｂによってそのままシンクされ、抵抗素子４３には全く電流が流れない。
【００３９】
これに対し、第１、第２の入力端子１２ａ、１２ｂの間に電位差が生じ、例えば第１の入力端子１２ａに高電圧が印加され、第２の入力端子１２ｂに低電圧が印加された場合には、第１の差動トランジスタ３５ａのベース端子に高電圧が印加されるとともに第２の差動トランジスタ３５ｂのベース端子に低電圧が印加され、第１の差動トランジスタ３５ａには第２の差動トランジスタ３５ｂに流れる電流より大きい電流が流れ、第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子からは、それぞれ大きい電流と小さい電流とが流れ出す。
【００４０】
各エミッタ端子からそれぞれ流れ出す電流は、各定電流源４１ａ、４１ｂでそれぞれシンクされるが、各定電流源４１ａ、４１ｂでシンクされる電流の電流値は互いに等しく設定されているため、第１の差動トランジスタ３５ａのエミッタ端子から流れ出す電流の一部は、抵抗素子４３を介して第２の差動トランジスタ３５ｂのエミッタ端子側の定電流源４１ｂへと流れる。
【００４１】
このように抵抗素子４３に電流が流れることにより、第１、第２の差動トランジスタ３５ａ、３５ｂにそれぞれ流れる電流の過不足分が調整される。第１、第２の差動トランジスタ３５ａ、３５ｂの各ベース端子間に電位差が生じ、第１、第２の差動トランジスタ３５ａ、３５ｂの一方のベース電圧が他方のベース電圧より高くなると、
【００４２】
ベース電圧が高い側のトランジスタのコレクタ電流がベース電圧が低い側のトランジスタのコレクタ電流より大きくなる。
【００４３】
かかる第２の差動増幅回路２５のゲインＧｍは、上述した抵抗素子４３の抵抗値に依存しており、次式、
Ｇｍ＝ｇm／(１＋Ｒ×ｇm)…(２)
で示される。
上式(２)で、ｇmは第１、第２の差動トランジスタ３５ａ、３５ｂのトランスコンダクタンスを示しており、Ｒは抵抗素子４３の抵抗値を示している。かかる構成の第２の差動増幅回路２５は、一般にＧｍアンプと呼ばれている。
【００４４】
上述の構成の第２の差動増幅回路２５は、後述する第１の差動増幅回路２７と接続されている。
【００４５】
第１の差動増幅回路２７は、第１、第２のトランジスタ回路２３、２４を有している。
【００４６】
第１、第２のトランジスタ回路２３、２４は、ＮＰＮトランジスタからなる二個のトランジスタをそれぞれ有している。第１、第２のトランジスタ回路２３、２４の二個のトランジスタの各エミッタ端子は互いに接続されている。第１、第２のトランジスタ回路２３、２４において互いに接続された各エミッタ端子をそれぞれ第１、第２のトランジスタ回路の結合端子と称し、符号９３、９４にそれぞれ示す。
【００４７】
上述した第１、第２のトランジスタ回路の結合端子９３、９４は、上述した第１、第２の差動トランジスタ３５ａ、３５ｂの各コレクタ端子にそれぞれ接続されており、第１、第２の差動トランジスタ３５ａ、３５ｂの各コレクタ端子に電流が流れると、それぞれの電流が各結合端子９３、９４から第１、第２のトランジスタ回路２３、２４にそれぞれ供給される。
【００４８】
負荷回路２は、第１、第２の負荷抵抗素子２１、２２を有しており、それぞれの高電位側の端子はともに電源電圧端子Ｖccに接続されている。
【００４９】
第１、第２のトランジスタ回路２３、２４がそれぞれ有する二個のトランジスタのうち、一方のトランジスタのコレクタ端子は、第１の負荷抵抗素子２１の低電位側の端子に接続されており、他方のトランジスタのコレクタ端子は、第２の負荷抵抗素子２２の低電位側の端子に接続されている。第１、第２のトランジスタ回路２３、２４がそれぞれ有する二個のトランジスタのうち、コレクタ端子が第１の負荷抵抗素子２１に接続された側のトランジスタを第１のトランジスタと称する。第１、第２のトランジスタ回路２３、２４の各第１のトランジスタを符号３３ａ、３４ａにそれぞれ示す。他方、コレクタ端子が第２の負荷抵抗素子２２に接続された側のトランジスタを第２のトランジスタと称する。第１、第２のトランジスタ回路２３、２４が有する第２のトランジスタを符号３３ｂ、３４ｂにそれぞれ示す。
【００５０】
第１のトランジスタ回路２３の第１のトランジスタ３３ａのベース端子は、第２のトランジスタ回路２４の第２のトランジスタ３４ｂのベース端子と互いに接続されており、第１の入力端子１１ａに接続されている。他方、第１のトランジスタ回路２３の第２のトランジスタ３３ｂのベース端子は、第２のトランジスタ回路２４の第１のトランジスタ３４ａのベース端子と互いに接続されており、第２の入力端子１１ｂに接続されている。
【００５１】
第１、第２のトランジスタ回路２３、２４は差動増幅回路を構成しており、第１、第２の入力端子１１ａ、１１ｂは第１の差動入力端子１１を構成している。
【００５２】
かかる増幅回路１では、第２の差動入力端子を構成する第１、第２の入力端子１２ａ、１２ｂに電位差が生じ、例えば第１、第２の入力端子１２ａ、１２ｂにそれぞれ高電圧と低電圧が印加されると、上述したように第１の差動トランジスタ３５ａのコレクタ端子に流れる電流は、第２の差動トランジスタ３５ｂのコレクタ端子に流れる電流より大きくなり、第１、第２のトランジスタ回路２３，２４には、それぞれの結合端子９３、９４から大電流と小電流とがそれぞれ供給される。
【００５３】
この状態で、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに電位差が生じ、例えば高電圧が第１の入力端子１１ａに印加されるとともに低電圧が第２の入力端子１１ｂに印加されると、第１のトランジスタ回路２３の第１のトランジスタ３３ａと、第２のトランジスタ回路２４の第２のトランジスタ３４ｂとが導通し、これとは逆に第１のトランジスタ回路２３の第２のトランジスタ３３ｂと、第２のトランジスタ回路２４の第１のトランジスタ３４ａとが遮断する。
【００５４】
すると、導通した第１のトランジスタ回路２３の第１のトランジスタ３３ａと第２のトランジスタ回路２４の第２のトランジスタ３４ｂの各コレクタ端子にそれぞれ電流が流れる。
【００５５】
上述したように、第１のトランジスタ回路２３には第２のトランジスタ回路２４よりも大きな電流が供給されるので、第１のトランジスタ回路２３の第１のトランジスタ３３ａのエミッタ電流は第２のトランジスタ回路２４の第２のトランジスタ３４ｂのエミッタ電流よりも大きい。従って第１のトランジスタ回路２３の第１のトランジスタ３３ａには、第２のトランジスタ回路２４の第２のトランジスタ３４ｂよりも大きなコレクタ電流が流れる。
【００５６】
これらコレクタ電流は、それぞれ第１、第２の負荷抵抗素子２１、２２に流れる。従って、第１の負荷抵抗素子２１には第２の負荷抵抗素子２２よりも大きな電流が流れ、第１の負荷抵抗素子２１の両端に生じる電圧降下は第２の負荷抵抗素子２２の両端に生じる電圧降下よりも大きくなる。
【００５７】
第１の負荷抵抗素子２１の低電位側端子と、第１のトランジスタ３３ａ及び３４ａのコレクタ端子との接続部分は、第１の出力端子１５ａに接続されている。他方、第２の負荷抵抗素子２２の低電位側端子と、第２のトランジスタ３３ｂ及び３４ｂのコレクタ端子との接続部分は、第２の出力端子１５ｂに接続されている。上述したように、第１の負荷抵抗素子２１の両端に生じる電圧降下は第２の負荷抵抗素子２２の両端に生じる電圧降下よりも大きいので、第１の出力端子１５ａの電圧は第２の出力端子１５ｂの電圧よりも低くなり、第１、第２の出力端子１５ａ、１５ｂからは、それぞれ低電圧と高電圧が出力される。
【００５８】
以上までは、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂにそれぞれ高電圧と低電圧が印加された場合を示したが、これとは逆に、第１、第２の入力端子１１ａ、１１ｂにそれぞれ低電圧と高電圧とが印加された場合には、第１、第２の出力端子１５ａ、１５ｂからは高電圧と低電圧とがそれぞれ出力される。
【００５９】
かかる増幅回路１では、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに、互いに逆極性で、数百ＭHz程度の矩形波が入力されるとともに、第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂに、互いに逆極性で５０ＭHz程度の周波数の正弦波が入力されると、結果として、第１の出力端子１５ａからは、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂ間に印加された電圧と、第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂ間に印加された電圧との周波数の和の信号が出力され、他方、第２の出力端子１５ｂからは、上述の各電圧の周波数の差の信号が出力される。
【００６０】
以上説明した増幅回路１では、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに、互いに逆極性の数百ＭHz程度の矩形波が入力され、ベース端子が共通のトランジスタ、すなわち第１のトランジスタ回路の第１のトランジスタ３３ａと第２のトランジスタ回路の第２のトランジスタ３４ｂの各ベース端子に同じ信号が入力されるので、トランジスタ３３ａ、３４ｂは一緒に導通し、一緒に遮断する。
【００６１】
同様に、第１のトランジスタ回路の第２のトランジスタ３３ｂと第２のトランジスタ回路の第１のトランジスタ３４ａとはベース端子が共通であって、共通のベース端子に同じ信号が入力されるので、トランジスタ３３ｂ、３４ａは一緒に導通し、一緒に遮断する。
【００６２】
これらのトランジスタ３３ａ、３３ｂ、３４ａ、３４ｂが導通又は遮断するとともに、第１、第２のトランジスタ回路の結合端子９３、９４の電位が変動する。この電位変動が、第１、第２の差動トランジスタ３５ａ、３５ｂのベース−コレクタ間に寄生する寄生容量を介して、第２の差動入力端子１２を構成する各入力端子１２ａ、１２ｂにノイズ成分として漏れだし、第２の差動入力端子１２の前段に接続された装置等に悪影響を及ぼすことがある。
【００６３】
そこで、本実施形態の増幅回路１には、かかるノイズ成分の影響を除去すべく、信号生成回路６と電圧印加回路７と負荷抵抗８と電流設定抵抗９が設けられている。
【００６４】
信号生成回路６は、ＮＰＮトランジスタからなる第１、第２のスイッチトランジスタ４５ａ、４５ｂを有している。第１、第２のスイッチトランジスタ４５ａ、４５ｂの各エミッタ端子は互いに接続されている。互いに接続された各エミッタ端子は、電流設定抵抗９を介して接地されている。第１、第２のスイッチトランジスタ４５ａ、４５ｂの各ベース端子は、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに接続されており、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂに電圧が印加されて第１、第２のスイッチトランジスタ４５ａ、４５ｂのいずれか一方又は両方が導通すると、導通しているスイッチトランジスタを介して電流設定抵抗９へと電流が流れる。
【００６５】
信号生成回路６において、第１、第２のスイッチトランジスタ４５ａ、４５ｂに流れる電流は第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに印加される電圧によって制御される。第１、第２の入力端子１１ａ、１１ｂに印加される電圧が小さいときには、第１、第２のスイッチトランジスタ４５ａ、４５ｂに流れる電流は小さく、第１、第２の入力端子１１ａ、１１ｂに印加される電圧が大きいときには、第１、第２のスイッチトランジスタ４５ａ、４５ｂに流れる電流は大きくなる。
【００６６】
第１、第２のスイッチトランジスタ４５ａ、４５ｂのコレクタ端子は互いに接続され、負荷抵抗８を介して電源電圧端子Ｖccに接続されている。第１、第２のスイッチトランジスタ４５ａ、４５ｂが導通し、第１、第２のスイッチトランジスタ４５ａ、４５ｂに電流が流れると、その電流は負荷抵抗８に流れる。
【００６７】
他方、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂの一方に高電圧が印加され、他方に低電圧が印加されると、第１、第２のスイッチトランジスタ４５ａ、４５ｂのうち、高電圧がベース端子に印加された側のスイッチトランジスタが導通し、低電圧がベース端子に印加された側のスイッチトランジスタが遮断する。
【００６８】
このとき第１、第２のスイッチトランジスタ４５ａ、４５ｂのうちの導通しているトランジスタを介して負荷抵抗８に大電流が流れる。負荷抵抗８に大電流が流れると、負荷抵抗８と、各スイッチトランジスタ４５ａ、４５ｂのコレクタ端子との接続部分９０の電圧(以下でコレクタ電圧と称する。)が大きく低下する。他方、負荷抵抗８に小電流が流れるときには、コレクタ電圧の低下は小さく、大電流が負荷抵抗８に流れる場合に比してコレクタ電圧が高くなる。
【００６９】
第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂには、図２に示すように互いに位相の異なる矩形波が入力されるが、その矩形波の変動とともに、コレクタ電圧がどのように変動するかについて、図２を参照しながら以下で説明する。
【００７０】
図２のタイミングチャートに、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂに入力される矩形波と、コレクタ電圧との関係を示す。
【００７１】
図２の符号１１ａ、１１ｂは、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂに入力される矩形波の波形をそれぞれ示している。図２に示すように、第１、第２の入力端子１１ａ、１１ｂに入力される矩形波は互いに逆位相である。
【００７２】
入力端子１１ａに入力される信号が高電圧のとき、スイッチトランジスタ４５ａは導通状態となって負荷抵抗８に大きな電流を供給する。このとき、入力端子１１ｂに入力される信号は低電圧であるから、スイッチトランジスタ４５ｂは遮断状態にある。負荷抵抗８に大きな電流が流れるので、コレクタ電圧９０は低電圧レベルになる。
【００７３】
入力端子１１ａに入力される信号が高電圧から低電圧に遷移すると、それに伴ない、入力端子１１ｂに入力される信号が低電圧から高電圧に遷移する。この信号の遷移に応じて、スイッチトランジスタ４５ａは導通状態から遮断状態に変化し、スイッチトランジスタ４５ｂは遮断状態から導通状態に変化する。このスイッチトランジスタ４５ａ、４５ｂの状態の変化に応じて、負荷抵抗８に流れる電流が徐々に小さくなり、コレクタ電圧９０が上昇する。このコレクタ電圧９０の上昇は、入力端子１１ａ、１１ｂに入力される信号が互いにクロスする時点まで続く。
【００７４】
このクロス点以降においては、スイッチトランジスタ４５ｂに流れる電流が増加することによって、負荷抵抗８に流れる電流が増加し、コレクタ電圧９０は徐々に降下する。
【００７５】
入力端子１１ａ、１１ｂに入力される信号がそれぞれ低電圧と高電圧に完全に遷移すると、スイッチトランジスタ４５ａは遮断状態となり、スイッチトランジスタ４５ｂは導通状態となる。このとき、スイッチトランジスタ４５ｂが負荷抵抗８に大きな電流を供給するので、コレクタ電圧９０は低電圧レベルとなる。
【００７６】
このように、コレクタ電圧９０は、入力端子１１ａ、１１ｂに入力される信号に応じて変化し、入力端子１１ａ、１１ｂに入力される信号の電圧の変化に応じた三角波となる。また、この三角波は、入力端子１１ａ、１１ｂに入力される信号の２倍の周波数を有する。
【００７７】
尚、第１のトランジスタ回路２３のトランジスタ３３ａ、３３ｂと第２のトランジスタ回路２４のトランジスタ３４ａ、３４ｂとはスイッチトランジスタ４５ａ、４５ｂと同様に動作するので、結合端子９３、９４の電圧は、図２に示すように、コレクタ電圧９０と逆の三角波となる。
【００７８】
かかるコレクタ電圧が生じる第１、第２のスイッチトランジスタ４５ａ、４５ｂのコレクタ端子と負荷抵抗８との接続部分９０には、電圧印加回路７が接続されている。この電圧印加回路７は、二個のコンデンサ４７ａ、４７ｂを有している。各コンデンサ４７ａ、４７ｂの一端は、ともに第１、第２のスイッチトランジスタ４５ａ、４５ｂのコレクタ端子に接続されており、各スイッチトランジスタ４５ａ、４５ｂに電流が流れ、各コレクタ端子に上述したコレクタ電圧が生じると、そのコレクタ電圧の直流成分をカットした後、直流成分がカットされたコレクタ電圧を補償信号として、第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂに印加する。
【００７９】
こうして第１、第２の入力端子１２ａ、１２ｂに印加される補償信号は、コレクタ電圧と同様に、第１の差動入力端子に印加される矩形波の二倍の周波数で変動する。
【００８０】
上述したように、従来では第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂに、第１、第２のトランジスタ回路の結合端子９３、９４の電位変動がノイズ成分として漏れだしていたが、そのノイズ成分と矩形波との関係を以下で説明する。
【００８１】
第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂのいずれか一方に高電圧が印加されると、第１のトランジスタ回路２３では、ベース端子に高電圧が印加された側のトランジスタが導通する。例えば第１の入力端子１１ａと第２の入力端子１１ｂとに高電圧と低電圧とが印加されると、第１のトランジスタ回路２３では、第１のトランジスタ３３ａが導通するとともに第２のトランジスタ３３ｂが遮断する。
【００８２】
第１のトランジスタ回路２３の結合端子９３の電位は、第１のトランジスタ３３ａのベース端子に印加された高電圧からトランジスタ３３ａのＶBE分だけ低い電位となる。このとき、第２のトランジスタ３３ｂは遮断しており、第１のトランジスタ回路の結合端子９３の電位変動には影響を与えない。このため、第１のトランジスタ回路の結合端子９３の電位は、導通した第１のトランジスタ３３ａのベース端子の電圧の上昇分だけ上昇する。
【００８３】
このように、第１のトランジスタ回路の結合端子９３の電位は、第１、第２の入力端子１１ａ、に印加される信号に応じて変化し、信号生成回路６のコレクタ電圧９０と逆の電圧変化となる。第２のトランジスタ回路の結合端子９４の電位についても、同様に信号生成回路６のコレクタ電圧９０と逆の電圧変化となる。
【００８４】
また、各結合端子９３、９４の電位変動の周波数が、第１の差動入力端子に印加される矩形波の周波数の何倍であるかについて説明する。第１のトランジスタ回路２３に設けられた第１、第２のトランジスタ３３ａ、３３ｂは、それぞれ矩形波の周波数でスイッチング動作しており、第１、第２のトランジスタ３３ａ、３３ｂは結果として矩形波の半周期ごとに、いずれか一方が導通するので、第１、第２のトランジスタ３３ａ、３３ｂが導通する際に生じる第１の結合端子９３の電位変動の周波数は、上述した矩形波の二倍の周波数になる。同様に、第２のトランジスタ回路２４の結合端子９４の電位変動についても、矩形波の二倍の周波数である。
【００８５】
上述した第１、第２のトランジスタ回路の結合端子９３、９４の電位変動が、第１、第２の差動トランジスタ３５ａ、３５ｂのベース−コレクタ間に生じる寄生容量を介して第２の差動入力端子を構成する第１、第２の入力端子１２ａ、１２ｂにノイズ成分として漏れだすので、そのスイッチングノイズ成分は、その周波数が矩形波の二倍の周波数である。
【００８６】
上述したように、第１、第２の入力端子１２ａ、１２ｂには、電圧印加回路７から補償信号が印加されており、その周波数は上記ノイズ成分と同じであり、上記ノイズ成分と逆の向きに電圧変化する。このため、第１、第２のトランジスタ回路の結合端子９３、９４の電位変動は補償信号によってキャンセルされる。従って、第２の差動入力端子を構成する第１、第２の入力端子１２ａ、１２ｂの前段の回路に、ノイズ成分による悪影響が生じない。
【００８７】
実際に、本発明の発明者等がシミュレーションした結果、従来、２７℃、電源電圧Ｖcc＝５．０Ｖの条件で、第２の差動入力端子１２に、６０．７１ｄＢ程度現れていたノイズ成分が、４２．８８ｄＢ程度まで小さくなった。
【００８８】
上述した図１の増幅回路１では、負荷抵抗８の抵抗値を、電流設定抵抗９の抵抗値に比して大きくすることで、交流的なゲインを大きくし、高周波領域でも、大きな補償信号を第１、第２の入力端子１１ａ、１１ｂに印加させたいという要求があったが、直流的には負荷抵抗８の抵抗値は電流設定抵抗９の抵抗値に比して小さい方がよい。
【００８９】
そこで、本発明の増幅回路として、図３の符号１０に示す増幅回路のように、図１の電流設定抵抗９に代えて、二個直列接続された電流設定抵抗９ａ、９ｂを設け、そのうち低電位側の電流設定抵抗９ｂに、コンデンサ１９を並列接続するように構成してもよい。
【００９０】
かかる構成の増幅回路１０では、直流的には、信号生成回路６の第１、第２のスイッチトランジスタ４５ａ、４５ｂのエミッタ端子側の全抵抗は、直列接続された電流設定抵抗９ａ、９ｂの抵抗値の和となり、負荷抵抗８より大きいが、コンデンサ１９が低電位側の電流設定抵抗９ｂに並列接続されているので、低電位側の電流設定抵抗９ｂの両端は交流的には短絡している。このため、信号生成回路６の第１、第２のスイッチトランジスタ４５ａ、４５ｂのエミッタ端子側の全抵抗は、交流的には高電位側の電流設定抵抗９ａの抵抗値のみとなる。
【００９１】
従って、高電位側の電流設定抵抗９ａの抵抗値を予め負荷抵抗８の抵抗値より小さくすることで、交流的な負荷抵抗８の抵抗値を高電位側の電流設定抵抗９ａの抵抗値に比して大きくすることで、ゲインを大きくし、高周波領域でも大振幅の電圧であるコレクタ電圧を第２の差動入力端子１２に印加させることができる。
【００９２】
【発明の効果】
スイッチングノイズの影響を低減できる。
【図面の簡単な説明】
【図１】本発明の増幅回路の一例を示す回路図
【図２】本発明の増幅回路の動作を説明するタイミングチャート
【図３】本発明の増幅回路の他の例を示す回路図
【図４】従来の増幅回路の構成を説明する回路図
【符号の説明】
１……増幅回路 ２……負荷回路 ３……本体差動増幅回路 ４……定電流回路 ６……信号生成回路 ７……電圧印加回路 １１……第１の差動入力端子
１２……第２の差動入力端子 １５……出力端子
【発明の属する技術分野】
本発明は、増幅回路に関し、特に、周波数変換回路に用いられる差動増幅回路の改善に関する。
【０００２】
【従来の技術】
一般に、テレビチューナなどに用いられるＩＣには、周波数変換回路として増幅回路が用いられている。
【０００３】
図４の符号１０１に、従来の増幅回路を示す。
この増幅回路１０１は、負荷回路１０２と、本体差動増幅回路１０３と、定電流回路１０４を有している。
【０００４】
本体差動増幅回路１０３は、第１及び第２の差動増幅回路１２７、１２５を有している。
【０００５】
このうち第２の差動増幅回路１２５は、ＮＰＮトランジスタからなる第１、第２の差動トランジスタ１３５ａ、１３５ｂと、抵抗素子１４３を有している。第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子は、抵抗素子１４３を介して互いに接続され、エミッタ結合回路を構成している。
【０００６】
第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子は、それぞれが定電流源１４１ａ、１４１ｂに接続されている。各定電流源１４１ａ、１４１ｂは定電流回路１０４を構成し、互いに同じ大きさの定電流をシンクすることができる。
【０００７】
第１、第２の差動トランジスタ１３５ａ、１３５ｂの各ベース端子は、それぞれ第１、第２の入力端子１１２ａ、１１２ｂに接続されている。これら第１、第２の入力端子１１２ａ、１１２ｂは、第２の差動入力端子１１２を構成している。
【０００８】
第１、第２の差動トランジスタ１３５ａ、１３５ｂのドライブ能力は互いに等しく、第１、第２の入力端子１１２ａ、１１２ｂ間に印加される電圧が０Ｖの場合には、第１、第２の差動トランジスタ１３５ａ、１３５ｂの各ベース端子には同じ電圧が印加されるので、第１、第２の差動トランジスタ１３５ａ、１３５ｂには電流値が等しい電流が流れ、それぞれのエミッタ端子から流れ出す。各エミッタ端子から流れ出す電流は互いに電流値が等しく、また各定電流源１４１ａ、１４１ｂがシンクする電流値も互いに等しいので、第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子から流れ出す電流は各定電流源１４１ａ、１４１ｂによってそのままシンクされ、抵抗素子１４３には全く電流が流れない。
【０００９】
これに対し、第１、第２の入力端子１１２ａ、１１２ｂの間に電位差が生じ、例えば第１の入力端子１１２ａに高電圧が印加され、第２の入力端子１１２ｂに低電圧が印加された場合には、第１の差動トランジスタ１３５ａのベース端子に高電圧が印加されるとともに第２の差動トランジスタ１３５ｂに低電圧が印加される。その結果、第１の差動トランジスタ１３５ａには、第２の差動トランジスタ１３５ｂに流れる電流より大きい電流が流れ、第１、第２の差動トランジスタ１３５ａ、１３５ｂの各エミッタ端子からは、それぞれ大きい電流と小さい電流とが流れ出す。
【００１０】
各エミッタ端子からそれぞれ流れ出す電流は、各定電流源１４１ａ、１４１ｂでそれぞれシンクされるが、各定電流源１４１ａ、１４１ｂでシンクされる電流の電流値は互いに等しく設定されているため、第１の差動トランジスタ１３５ａのエミッタ端子から流れ出す電流の一部は、抵抗素子１４３を介して第２の差動トランジスタ１３５ｂのエミッタ端子側の定電流源１４１ｂへと流れる。このように抵抗素子１４３に電流が流れることにより、第１、第２の差動トランジスタ１３５ａ、１３５ｂにそれぞれ流れる電流の過不足分が調整される。第１、第２の差動トランジスタ１３５ａ、１３５ｂの各ベース端子間に電位差が生じ、第１、第２の差動トランジスタ１３５ａ、１３５ｂの一方のベース電圧が他方のベース電圧より高くなると、ベース電圧が高い側のトランジスタのコレクタ電流がベース電圧が低い側のトランジスタのコレクタ電流より大きくなる。
【００１１】
かかる第２の差動増幅回路１２５のゲインＧｍは、上述した抵抗素子１４３の抵抗値に依存しており、次式、
Ｇｍ＝ｇm／(１＋Ｒ×ｇm)…(１)
で示される。
上式(１)で、ｇmは、第１、第２の差動トランジスタ１３５ａ、１３５ｂのトランスコンダクタンスを示しており、Ｒは抵抗素子１４３の抵抗値を示している。かかる構成の第２の差動増幅回路１２５は、一般にＧｍアンプと呼ばれている。
【００１２】
上述の構成の第２の差動増幅回路１２５は、後述する第１の差動増幅回路１２７と接続されている。
【００１３】
第１の差動増幅回路１２７は、第１、第２のトランジスタ回路１２３、１２４を有している。
【００１４】
第１、第２のトランジスタ回路１２３、１２４は、ＮＰＮトランジスタからなる二個のトランジスタをそれぞれ有している。第１、第２のトランジスタ回路１２３、１２４の二個のトランジスタの各エミッタ端子は互いに接続されている。第１、第２のトランジスタ回路１２３、１２４において互いに接続された各エミッタ端子を、それぞれ第１、第２のトランジスタ回路の結合端子と称し、符号１９３、１９４にそれぞれ示す。
【００１５】
上述した第１、第２のトランジスタ回路の結合端子１９３、１９４は、上述した第１、第２の差動トランジスタ１３５ａ、１３５ｂの各コレクタ端子にそれぞれ接続されいる。第１、第２の差動トランジスタ１３５ａ、１３５ｂの各コレクタ端子に電流が流れると、それぞれの電流が各結合端子１９３、１９４から第１、第２のトランジスタ回路１２３、１２４にそれぞれ供給される。
【００１６】
負荷回路１０２は、第１、第２の負荷抵抗素子１２１、１２２を有しており、それぞれの高電位側の端子はともに電源電圧端子Ｖccに接続されている。
【００１７】
第１、第２のトランジスタ回路１２３、１２４がそれぞれ有する二個のトランジスタのうち、一方のトランジスタのコレクタ端子は、第１の負荷抵抗素子１２１の低電位側の端子に接続されており、他方のトランジスタのコレクタ端子は、第２の負荷抵抗素子１２２の低電位側の端子に接続されている。第１、第２のトランジスタ回路１２３、１２４がそれぞれ有する二個のトランジスタのうち、コレクタ端子が第１の負荷抵抗素子１２１に接続された側のトランジスタを第１のトランジスタと称する。
【００１８】
第１、第２のトランジスタ回路１２３、１２４の各第１のトランジスタを、符号１３３ａ、１３４ａにそれぞれ示す。他方、コレクタ端子が第２の負荷抵抗素子２２に接続された側のトランジスタを第２のトランジスタと称し、第１、第２のトランジスタ回路１２３、１２４が有する第２のトランジスタを、符号１３３ｂ、１３４ｂにそれぞれ示す。
【００１９】
第１のトランジスタ回路１２３の第１のトランジスタ１３３ａのベース端子は、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂのベース端子と互いに接続されており、第１の入力端子１１１ａに接続されている。他方、第１のトランジスタ回路１２３の第２のトランジスタ１３３ｂのベース端子は、第２のトランジスタ回路１２４の第１のトランジスタ１３４ａのベース端子と互いに接続されており、第２の入力端子１１１ｂに接続されている。
【００２０】
第１、第２のトランジスタ回路１２３、１２４は差動増幅回路を構成しており、第１、第２の入力端子１１１ａ、１１１ｂは第１の差動入力端子を構成している。
【００２１】
かかる増幅回路１０１では、第２の差動入力端子を構成する第１、第２の入力端子１１２ａ、１１２ｂに電位差が生じ、例えば第１、第２の入力端子１１２ａ、１２ｂにそれぞれ高電圧と低電圧が印加されると、上述したように第１の差動トランジスタ１３５ａのコレクタ端子に流れる電流は、第２の差動トランジスタ１３５ｂのコレクタ端子に流れる電流より大きくなり、第１、第２のトランジスタ回路１２３，１２４には、それぞれの結合端子１９３、１９４から大電流と小電流とがそれぞれ供給される。
【００２２】
この状態で、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂに電位差が生じ、例えば高電圧が第１の入力端子１１１ａに印加されるとともに低電圧が第２の入力端子１１１ｂに印加されると、第１のトランジスタ回路１２３の第１のトランジスタ１３３ａと、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂとが導通し、これとは逆に第１のトランジスタ回路１２３の第２のトランジスタ１３３ｂと、第２のトランジスタ回路１２４の第１のトランジスタ１３４ａとが遮断する。
【００２３】
すると、導通した第１のトランジスタ回路１２３の第１のトランジスタ１３３ａと、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂの各コレクタ端子にはそれぞれ電流が流れる。
【００２４】
上述したように、第１のトランジスタ回路１２３には、第２のトランジスタ回路１２４よりも大きな電流が供給されており、第１のトランジスタ回路１２３の第１のトランジスタ１３３ａのエミッタ電流は、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂのエミッタ電流よりも大きい。従って第１のトランジスタ回路１２３の第１のトランジスタ１３３ａには、第２のトランジスタ回路１２４の第２のトランジスタ１３４ｂよりも大きなコレクタ電流が流れる。
【００２５】
これらのコレクタ電流は、それぞれ第１、第２の負荷抵抗素子１２１、１２２に流れる。従って、第１の負荷抵抗素子１２１には、第２の負荷抵抗素子１２２よりも大きな電流が流れ、第１の負荷抵抗素子１２１の両端に生じる電圧降下は、第２の負荷抵抗素子１２２の両端に生じる電圧降下よりも大きくなる。
【００２６】
第１の負荷抵抗素子１２１の低電位側端子と、第１のトランジスタ１３３ａ及び１３４ａのコレクタ端子との接続部分は、第１の出力端子１１５ａに接続されている。他方、第２の負荷抵抗素子１２２の低電位側端子と、第２のトランジスタ１３３ｂ及び１３４ｂのコレクタ端子との接続部分は、第２の出力端子１１５ｂに接続されている。上述したように、第１の負荷抵抗素子１２１の両端に生じる電圧降下は、第２の負荷抵抗素子１２２の両端に生じる電圧降下よりも大きいので、第１の出力端子１１５ａの電圧は第２の出力端子１１５ｂの電圧よりも低くなり、第１、第２の出力端子１１５ａ、１１５ｂからは、それぞれ、低電圧と高電圧が出力される。
【００２７】
以上までは、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂにそれぞれ高電圧と低電圧が印加された場合を示したが、これとは逆に、第１、第２の入力端子１１１ａ、１１１ｂにそれぞれ低電圧と高電圧が印加された場合には、第１、第２の出力端子１１５ａ、１１５ｂからは、高電圧と低電圧とがそれぞれ出力される。
【００２８】
かかる増幅回路１０１では、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂに、互いに逆極性で、数百ＭHz程度の矩形波が入力されるとともに、第２の差動入力端子１１２を構成する第１、第２の入力端子１１２ａ、１１２ｂに、互いに逆極性で５０ＭHz程度の周波数の正弦波が入力されると、結果として、第１の出力端子１１５ａからは、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂ間に印加された電圧と、第２の差動入力端子１１２を構成する第１、第２の入力端子１１２ａ、１１２ｂ間に印加された電圧との周波数の和の信号が出力され、他方、第２の出力端子１１５ｂからは、上述の各電圧の周波数の差の信号が出力される。
【００２９】
以上説明した増幅回路１０１では、第１の差動入力端子１１１を構成する第１、第２の入力端子１１１ａ、１１１ｂに、互いに逆極性の数百ＭHz程度の矩形波が入力され、ベース端子が共通のトランジスタ、すなわち第１のトランジスタ回路の第１のトランジスタ１３３ａと第２のトランジスタ回路の第２のトランジスタ１３４ｂには、各ベース端子に同じ信号が入力されるので、両方とも一緒に導通し、一緒に遮断する。
【００３０】
同様に、第１のトランジスタ回路の第２のトランジスタ１３３ｂと第２のトランジスタ回路の第１のトランジスタ１３４ａとはベース端子が共通であって、共通のベース端子に同じ信号が入力されるので、両方とも一緒に導通し、一緒に遮断する。
【００３１】
これらのトランジスタ１３３ａ、１３３ｂ、１３４ａ、１３４ｂが導通又は遮断することによって、第１、第２のトランジスタ回路の結合端子１９３、１９４の電位が変動し、この電位変動が、第１、第２の差動トランジスタ１３５ａ、１３５ｂのベース−コレクタ間に寄生する寄生容量を介して、第２の差動入力端子１１２を構成する各入力端子１１２ａ、１１２ｂにノイズ成分として漏れだし、第２の差動入力端子１１２の前段に接続された装置等に悪影響を及ぼしてしまっていた。
【００３２】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数変換回路は、第１の信号が入力される一対の第１の差動入力端子と、第２の信号が入力される一対の第２の差動入力端子と、上記第１の差動入力端子の一方の端子に制御端子が接続された第１のトランジスタと上記第１の差動入力端子の他方の端子に制御端子が接続された第２のトランジスタとを有し、上記第１のトランジスタの第２の端子と上記第２のトランジスタの第２の端子とが第１の接続中点に接続されている第１の差動回路と、上記第１の差動入力端子の他方の端子に制御端子が接続された第３のトランジスタと上記第１の差動入力端子の一方の端子に制御端子が接続された第４のトランジスタとを有し、上記第３のトランジスタの第２の端子と上記第４のトランジスタの第２の端子とが第２の接続中点に接続されている第２の差動回路とを有する第１の差動増幅回路と、上記第２の差動入力端子の一方の端子に制御端子が接続され、上記第１の接続中点に第１の端子が接続された第５のトランジスタと、上記第２の差動入力端子の他方の端子に制御端子が接続され、上記第２の接続中点に第１の端子が接続された第６のトランジスタとを有する第２の差動増幅回路と、上記第５のトランジスタの第２の端子と上記第６のトランジスタの第２の端子とに対して電流を供給する定電流回路と、上記第１のトランジスタの第１の端子と上記第３のトランジスタの第１の端子とが接続された第３の接続中点に接続された第１の負荷抵抗回路と、上記第２のトランジスタの第１の端子と上記第４のトランジスタの第１の端子とが接続された第４の接続中点に接続された第２の負荷抵抗回路とを有する負荷回路と、上記第１の差動入力端子の一方の端子に制御端子が接続され、第５の接続中点に第２の端子が接続され、第６の接続中点に第１の端子が接続された第７のトランジスタと、上記第１の差動入力端子の他方の端子に制御端子が接続され、第５の接続中点に第２の端子が接続され、第６の接続中点に第１の端子が接続された第８のトランジスタとを有する信号生成回路と、上記第５の接続中点に接続された電流設定回路と、上記第６の接続中点に接続された負荷抵抗回路と、上記第６の接続中点に現われる電圧信号を上記第２の差動入力端子の一方の端子と他方の端子とに印加する信号印加回路とを有する。
【００３３】
上記構成により、一方の差動入力端子に入力される信号の２倍の周波数のスイッチングノイズが他方の差動入力端子に漏れだしても、信号生成回路が上記スイッチングノイズと逆方向に変化する電圧信号（補償信号）を生成し、信号印加回路がその補償信号を他方の差動入力端子に印加するので、上記ノイズをキャンセルすることができ、当該ノイズの悪影響を防止することができる。
【００３４】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１に、本発明の一実施形態の増幅回路を示す。
この増幅回路１は、負荷回路２と、本体差動増幅回路３と、定電流回路４を有している。
本体差動増幅回路３は、第１及び第２の差動増幅回路２７、２５を有している。
【００３５】
このうち第２の差動増幅回路２５は、ＮＰＮトランジスタからなる第１、第２の差動トランジスタ３５ａ、３５ｂと、抵抗素子４３を有している。第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子は、抵抗素子４３を介して互いに接続され、エミッタ結合回路を構成している。
【００３６】
第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子は、それぞれが定電流源４１ａ、４１ｂに接続されている。各定電流源４１ａ、４１ｂは定電流回路４を構成し、互いに同じ大きさの定電流をシンクすることができる。
【００３７】
第１、第２の差動トランジスタ３５ａ、３５ｂの各ベース端子は、それぞれが第１、第２の入力端子１２ａ、１２ｂに接続されている。これら第１、第２の入力端子１２ａ、１２ｂは、第２の差動入力端子１２を構成している。
【００３８】
第１、第２の差動トランジスタ３５ａ、３５ｂのドライブ能力は互いに等しく、第１、第２の入力端子１２ａ、１２ｂ間に印加される電圧が０Ｖの場合には、第１、第２の差動トランジスタ３５ａ、３５ｂの各ベース端子には同じ電圧が印加されるので、第１、第２の差動トランジスタ３５ａ、３５ｂには電流値が等しい電流が流れ、それぞれのエミッタ端子から流れ出す。各エミッタ端子から流れ出す電流は互いに電流値が等しく、また各定電流源４１ａ、４１ｂがシンクする電流値も互いに等しいので、第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子から流れ出す電流は各定電流源４１ａ、４１ｂによってそのままシンクされ、抵抗素子４３には全く電流が流れない。
【００３９】
これに対し、第１、第２の入力端子１２ａ、１２ｂの間に電位差が生じ、例えば第１の入力端子１２ａに高電圧が印加され、第２の入力端子１２ｂに低電圧が印加された場合には、第１の差動トランジスタ３５ａのベース端子に高電圧が印加されるとともに第２の差動トランジスタ３５ｂのベース端子に低電圧が印加され、第１の差動トランジスタ３５ａには第２の差動トランジスタ３５ｂに流れる電流より大きい電流が流れ、第１、第２の差動トランジスタ３５ａ、３５ｂの各エミッタ端子からは、それぞれ大きい電流と小さい電流とが流れ出す。
【００４０】
各エミッタ端子からそれぞれ流れ出す電流は、各定電流源４１ａ、４１ｂでそれぞれシンクされるが、各定電流源４１ａ、４１ｂでシンクされる電流の電流値は互いに等しく設定されているため、第１の差動トランジスタ３５ａのエミッタ端子から流れ出す電流の一部は、抵抗素子４３を介して第２の差動トランジスタ３５ｂのエミッタ端子側の定電流源４１ｂへと流れる。
【００４１】
このように抵抗素子４３に電流が流れることにより、第１、第２の差動トランジスタ３５ａ、３５ｂにそれぞれ流れる電流の過不足分が調整される。第１、第２の差動トランジスタ３５ａ、３５ｂの各ベース端子間に電位差が生じ、第１、第２の差動トランジスタ３５ａ、３５ｂの一方のベース電圧が他方のベース電圧より高くなると、
【００４２】
ベース電圧が高い側のトランジスタのコレクタ電流がベース電圧が低い側のトランジスタのコレクタ電流より大きくなる。
【００４３】
かかる第２の差動増幅回路２５のゲインＧｍは、上述した抵抗素子４３の抵抗値に依存しており、次式、
Ｇｍ＝ｇm／(１＋Ｒ×ｇm)…(２)
で示される。
上式(２)で、ｇmは第１、第２の差動トランジスタ３５ａ、３５ｂのトランスコンダクタンスを示しており、Ｒは抵抗素子４３の抵抗値を示している。かかる構成の第２の差動増幅回路２５は、一般にＧｍアンプと呼ばれている。
【００４４】
上述の構成の第２の差動増幅回路２５は、後述する第１の差動増幅回路２７と接続されている。
【００４５】
第１の差動増幅回路２７は、第１、第２のトランジスタ回路２３、２４を有している。
【００４６】
第１、第２のトランジスタ回路２３、２４は、ＮＰＮトランジスタからなる二個のトランジスタをそれぞれ有している。第１、第２のトランジスタ回路２３、２４の二個のトランジスタの各エミッタ端子は互いに接続されている。第１、第２のトランジスタ回路２３、２４において互いに接続された各エミッタ端子をそれぞれ第１、第２のトランジスタ回路の結合端子と称し、符号９３、９４にそれぞれ示す。
【００４７】
上述した第１、第２のトランジスタ回路の結合端子９３、９４は、上述した第１、第２の差動トランジスタ３５ａ、３５ｂの各コレクタ端子にそれぞれ接続されており、第１、第２の差動トランジスタ３５ａ、３５ｂの各コレクタ端子に電流が流れると、それぞれの電流が各結合端子９３、９４から第１、第２のトランジスタ回路２３、２４にそれぞれ供給される。
【００４８】
負荷回路２は、第１、第２の負荷抵抗素子２１、２２を有しており、それぞれの高電位側の端子はともに電源電圧端子Ｖccに接続されている。
【００４９】
第１、第２のトランジスタ回路２３、２４がそれぞれ有する二個のトランジスタのうち、一方のトランジスタのコレクタ端子は、第１の負荷抵抗素子２１の低電位側の端子に接続されており、他方のトランジスタのコレクタ端子は、第２の負荷抵抗素子２２の低電位側の端子に接続されている。第１、第２のトランジスタ回路２３、２４がそれぞれ有する二個のトランジスタのうち、コレクタ端子が第１の負荷抵抗素子２１に接続された側のトランジスタを第１のトランジスタと称する。第１、第２のトランジスタ回路２３、２４の各第１のトランジスタを符号３３ａ、３４ａにそれぞれ示す。他方、コレクタ端子が第２の負荷抵抗素子２２に接続された側のトランジスタを第２のトランジスタと称する。第１、第２のトランジスタ回路２３、２４が有する第２のトランジスタを符号３３ｂ、３４ｂにそれぞれ示す。
【００５０】
第１のトランジスタ回路２３の第１のトランジスタ３３ａのベース端子は、第２のトランジスタ回路２４の第２のトランジスタ３４ｂのベース端子と互いに接続されており、第１の入力端子１１ａに接続されている。他方、第１のトランジスタ回路２３の第２のトランジスタ３３ｂのベース端子は、第２のトランジスタ回路２４の第１のトランジスタ３４ａのベース端子と互いに接続されており、第２の入力端子１１ｂに接続されている。
【００５１】
第１、第２のトランジスタ回路２３、２４は差動増幅回路を構成しており、第１、第２の入力端子１１ａ、１１ｂは第１の差動入力端子１１を構成している。
【００５２】
かかる増幅回路１では、第２の差動入力端子を構成する第１、第２の入力端子１２ａ、１２ｂに電位差が生じ、例えば第１、第２の入力端子１２ａ、１２ｂにそれぞれ高電圧と低電圧が印加されると、上述したように第１の差動トランジスタ３５ａのコレクタ端子に流れる電流は、第２の差動トランジスタ３５ｂのコレクタ端子に流れる電流より大きくなり、第１、第２のトランジスタ回路２３，２４には、それぞれの結合端子９３、９４から大電流と小電流とがそれぞれ供給される。
【００５３】
この状態で、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに電位差が生じ、例えば高電圧が第１の入力端子１１ａに印加されるとともに低電圧が第２の入力端子１１ｂに印加されると、第１のトランジスタ回路２３の第１のトランジスタ３３ａと、第２のトランジスタ回路２４の第２のトランジスタ３４ｂとが導通し、これとは逆に第１のトランジスタ回路２３の第２のトランジスタ３３ｂと、第２のトランジスタ回路２４の第１のトランジスタ３４ａとが遮断する。
【００５４】
すると、導通した第１のトランジスタ回路２３の第１のトランジスタ３３ａと第２のトランジスタ回路２４の第２のトランジスタ３４ｂの各コレクタ端子にそれぞれ電流が流れる。
【００５５】
上述したように、第１のトランジスタ回路２３には第２のトランジスタ回路２４よりも大きな電流が供給されるので、第１のトランジスタ回路２３の第１のトランジスタ３３ａのエミッタ電流は第２のトランジスタ回路２４の第２のトランジスタ３４ｂのエミッタ電流よりも大きい。従って第１のトランジスタ回路２３の第１のトランジスタ３３ａには、第２のトランジスタ回路２４の第２のトランジスタ３４ｂよりも大きなコレクタ電流が流れる。
【００５６】
これらコレクタ電流は、それぞれ第１、第２の負荷抵抗素子２１、２２に流れる。従って、第１の負荷抵抗素子２１には第２の負荷抵抗素子２２よりも大きな電流が流れ、第１の負荷抵抗素子２１の両端に生じる電圧降下は第２の負荷抵抗素子２２の両端に生じる電圧降下よりも大きくなる。
【００５７】
第１の負荷抵抗素子２１の低電位側端子と、第１のトランジスタ３３ａ及び３４ａのコレクタ端子との接続部分は、第１の出力端子１５ａに接続されている。他方、第２の負荷抵抗素子２２の低電位側端子と、第２のトランジスタ３３ｂ及び３４ｂのコレクタ端子との接続部分は、第２の出力端子１５ｂに接続されている。上述したように、第１の負荷抵抗素子２１の両端に生じる電圧降下は第２の負荷抵抗素子２２の両端に生じる電圧降下よりも大きいので、第１の出力端子１５ａの電圧は第２の出力端子１５ｂの電圧よりも低くなり、第１、第２の出力端子１５ａ、１５ｂからは、それぞれ低電圧と高電圧が出力される。
【００５８】
以上までは、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂにそれぞれ高電圧と低電圧が印加された場合を示したが、これとは逆に、第１、第２の入力端子１１ａ、１１ｂにそれぞれ低電圧と高電圧とが印加された場合には、第１、第２の出力端子１５ａ、１５ｂからは高電圧と低電圧とがそれぞれ出力される。
【００５９】
かかる増幅回路１では、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに、互いに逆極性で、数百ＭHz程度の矩形波が入力されるとともに、第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂに、互いに逆極性で５０ＭHz程度の周波数の正弦波が入力されると、結果として、第１の出力端子１５ａからは、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂ間に印加された電圧と、第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂ間に印加された電圧との周波数の和の信号が出力され、他方、第２の出力端子１５ｂからは、上述の各電圧の周波数の差の信号が出力される。
【００６０】
以上説明した増幅回路１では、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに、互いに逆極性の数百ＭHz程度の矩形波が入力され、ベース端子が共通のトランジスタ、すなわち第１のトランジスタ回路の第１のトランジスタ３３ａと第２のトランジスタ回路の第２のトランジスタ３４ｂの各ベース端子に同じ信号が入力されるので、トランジスタ３３ａ、３４ｂは一緒に導通し、一緒に遮断する。
【００６１】
同様に、第１のトランジスタ回路の第２のトランジスタ３３ｂと第２のトランジスタ回路の第１のトランジスタ３４ａとはベース端子が共通であって、共通のベース端子に同じ信号が入力されるので、トランジスタ３３ｂ、３４ａは一緒に導通し、一緒に遮断する。
【００６２】
これらのトランジスタ３３ａ、３３ｂ、３４ａ、３４ｂが導通又は遮断するとともに、第１、第２のトランジスタ回路の結合端子９３、９４の電位が変動する。この電位変動が、第１、第２の差動トランジスタ３５ａ、３５ｂのベース−コレクタ間に寄生する寄生容量を介して、第２の差動入力端子１２を構成する各入力端子１２ａ、１２ｂにノイズ成分として漏れだし、第２の差動入力端子１２の前段に接続された装置等に悪影響を及ぼすことがある。
【００６３】
そこで、本実施形態の増幅回路１には、かかるノイズ成分の影響を除去すべく、信号生成回路６と電圧印加回路７と負荷抵抗８と電流設定抵抗９が設けられている。
【００６４】
信号生成回路６は、ＮＰＮトランジスタからなる第１、第２のスイッチトランジスタ４５ａ、４５ｂを有している。第１、第２のスイッチトランジスタ４５ａ、４５ｂの各エミッタ端子は互いに接続されている。互いに接続された各エミッタ端子は、電流設定抵抗９を介して接地されている。第１、第２のスイッチトランジスタ４５ａ、４５ｂの各ベース端子は、第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに接続されており、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂに電圧が印加されて第１、第２のスイッチトランジスタ４５ａ、４５ｂのいずれか一方又は両方が導通すると、導通しているスイッチトランジスタを介して電流設定抵抗９へと電流が流れる。
【００６５】
信号生成回路６において、第１、第２のスイッチトランジスタ４５ａ、４５ｂに流れる電流は第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂに印加される電圧によって制御される。第１、第２の入力端子１１ａ、１１ｂに印加される電圧が小さいときには、第１、第２のスイッチトランジスタ４５ａ、４５ｂに流れる電流は小さく、第１、第２の入力端子１１ａ、１１ｂに印加される電圧が大きいときには、第１、第２のスイッチトランジスタ４５ａ、４５ｂに流れる電流は大きくなる。
【００６６】
第１、第２のスイッチトランジスタ４５ａ、４５ｂのコレクタ端子は互いに接続され、負荷抵抗８を介して電源電圧端子Ｖccに接続されている。第１、第２のスイッチトランジスタ４５ａ、４５ｂが導通し、第１、第２のスイッチトランジスタ４５ａ、４５ｂに電流が流れると、その電流は負荷抵抗８に流れる。
【００６７】
他方、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂの一方に高電圧が印加され、他方に低電圧が印加されると、第１、第２のスイッチトランジスタ４５ａ、４５ｂのうち、高電圧がベース端子に印加された側のスイッチトランジスタが導通し、低電圧がベース端子に印加された側のスイッチトランジスタが遮断する。
【００６８】
このとき第１、第２のスイッチトランジスタ４５ａ、４５ｂのうちの導通しているトランジスタを介して負荷抵抗８に大電流が流れる。負荷抵抗８に大電流が流れると、負荷抵抗８と、各スイッチトランジスタ４５ａ、４５ｂのコレクタ端子との接続部分９０の電圧(以下でコレクタ電圧と称する。)が大きく低下する。他方、負荷抵抗８に小電流が流れるときには、コレクタ電圧の低下は小さく、大電流が負荷抵抗８に流れる場合に比してコレクタ電圧が高くなる。
【００６９】
第１の差動入力端子１１を構成する第１、第２の入力端子１１ａ、１１ｂには、図２に示すように互いに位相の異なる矩形波が入力されるが、その矩形波の変動とともに、コレクタ電圧がどのように変動するかについて、図２を参照しながら以下で説明する。
【００７０】
図２のタイミングチャートに、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂに入力される矩形波と、コレクタ電圧との関係を示す。
【００７１】
図２の符号１１ａ、１１ｂは、第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂに入力される矩形波の波形をそれぞれ示している。図２に示すように、第１、第２の入力端子１１ａ、１１ｂに入力される矩形波は互いに逆位相である。
【００７２】
入力端子１１ａに入力される信号が高電圧のとき、スイッチトランジスタ４５ａは導通状態となって負荷抵抗８に大きな電流を供給する。このとき、入力端子１１ｂに入力される信号は低電圧であるから、スイッチトランジスタ４５ｂは遮断状態にある。負荷抵抗８に大きな電流が流れるので、コレクタ電圧９０は低電圧レベルになる。
【００７３】
入力端子１１ａに入力される信号が高電圧から低電圧に遷移すると、それに伴ない、入力端子１１ｂに入力される信号が低電圧から高電圧に遷移する。この信号の遷移に応じて、スイッチトランジスタ４５ａは導通状態から遮断状態に変化し、スイッチトランジスタ４５ｂは遮断状態から導通状態に変化する。このスイッチトランジスタ４５ａ、４５ｂの状態の変化に応じて、負荷抵抗８に流れる電流が徐々に小さくなり、コレクタ電圧９０が上昇する。このコレクタ電圧９０の上昇は、入力端子１１ａ、１１ｂに入力される信号が互いにクロスする時点まで続く。
【００７４】
このクロス点以降においては、スイッチトランジスタ４５ｂに流れる電流が増加することによって、負荷抵抗８に流れる電流が増加し、コレクタ電圧９０は徐々に降下する。
【００７５】
入力端子１１ａ、１１ｂに入力される信号がそれぞれ低電圧と高電圧に完全に遷移すると、スイッチトランジスタ４５ａは遮断状態となり、スイッチトランジスタ４５ｂは導通状態となる。このとき、スイッチトランジスタ４５ｂが負荷抵抗８に大きな電流を供給するので、コレクタ電圧９０は低電圧レベルとなる。
【００７６】
このように、コレクタ電圧９０は、入力端子１１ａ、１１ｂに入力される信号に応じて変化し、入力端子１１ａ、１１ｂに入力される信号の電圧の変化に応じた三角波となる。また、この三角波は、入力端子１１ａ、１１ｂに入力される信号の２倍の周波数を有する。
【００７７】
尚、第１のトランジスタ回路２３のトランジスタ３３ａ、３３ｂと第２のトランジスタ回路２４のトランジスタ３４ａ、３４ｂとはスイッチトランジスタ４５ａ、４５ｂと同様に動作するので、結合端子９３、９４の電圧は、図２に示すように、コレクタ電圧９０と逆の三角波となる。
【００７８】
かかるコレクタ電圧が生じる第１、第２のスイッチトランジスタ４５ａ、４５ｂのコレクタ端子と負荷抵抗８との接続部分９０には、電圧印加回路７が接続されている。この電圧印加回路７は、二個のコンデンサ４７ａ、４７ｂを有している。各コンデンサ４７ａ、４７ｂの一端は、ともに第１、第２のスイッチトランジスタ４５ａ、４５ｂのコレクタ端子に接続されており、各スイッチトランジスタ４５ａ、４５ｂに電流が流れ、各コレクタ端子に上述したコレクタ電圧が生じると、そのコレクタ電圧の直流成分をカットした後、直流成分がカットされたコレクタ電圧を補償信号として、第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂに印加する。
【００７９】
こうして第１、第２の入力端子１２ａ、１２ｂに印加される補償信号は、コレクタ電圧と同様に、第１の差動入力端子に印加される矩形波の二倍の周波数で変動する。
【００８０】
上述したように、従来では第２の差動入力端子１２を構成する第１、第２の入力端子１２ａ、１２ｂに、第１、第２のトランジスタ回路の結合端子９３、９４の電位変動がノイズ成分として漏れだしていたが、そのノイズ成分と矩形波との関係を以下で説明する。
【００８１】
第１の差動入力端子を構成する第１、第２の入力端子１１ａ、１１ｂのいずれか一方に高電圧が印加されると、第１のトランジスタ回路２３では、ベース端子に高電圧が印加された側のトランジスタが導通する。例えば第１の入力端子１１ａと第２の入力端子１１ｂとに高電圧と低電圧とが印加されると、第１のトランジスタ回路２３では、第１のトランジスタ３３ａが導通するとともに第２のトランジスタ３３ｂが遮断する。
【００８２】
第１のトランジスタ回路２３の結合端子９３の電位は、第１のトランジスタ３３ａのベース端子に印加された高電圧からトランジスタ３３ａのＶBE分だけ低い電位となる。このとき、第２のトランジスタ３３ｂは遮断しており、第１のトランジスタ回路の結合端子９３の電位変動には影響を与えない。このため、第１のトランジスタ回路の結合端子９３の電位は、導通した第１のトランジスタ３３ａのベース端子の電圧の上昇分だけ上昇する。
【００８３】
このように、第１のトランジスタ回路の結合端子９３の電位は、第１、第２の入力端子１１ａ、に印加される信号に応じて変化し、信号生成回路６のコレクタ電圧９０と逆の電圧変化となる。第２のトランジスタ回路の結合端子９４の電位についても、同様に信号生成回路６のコレクタ電圧９０と逆の電圧変化となる。
【００８４】
また、各結合端子９３、９４の電位変動の周波数が、第１の差動入力端子に印加される矩形波の周波数の何倍であるかについて説明する。第１のトランジスタ回路２３に設けられた第１、第２のトランジスタ３３ａ、３３ｂは、それぞれ矩形波の周波数でスイッチング動作しており、第１、第２のトランジスタ３３ａ、３３ｂは結果として矩形波の半周期ごとに、いずれか一方が導通するので、第１、第２のトランジスタ３３ａ、３３ｂが導通する際に生じる第１の結合端子９３の電位変動の周波数は、上述した矩形波の二倍の周波数になる。同様に、第２のトランジスタ回路２４の結合端子９４の電位変動についても、矩形波の二倍の周波数である。
【００８５】
上述した第１、第２のトランジスタ回路の結合端子９３、９４の電位変動が、第１、第２の差動トランジスタ３５ａ、３５ｂのベース−コレクタ間に生じる寄生容量を介して第２の差動入力端子を構成する第１、第２の入力端子１２ａ、１２ｂにノイズ成分として漏れだすので、そのスイッチングノイズ成分は、その周波数が矩形波の二倍の周波数である。
【００８６】
上述したように、第１、第２の入力端子１２ａ、１２ｂには、電圧印加回路７から補償信号が印加されており、その周波数は上記ノイズ成分と同じであり、上記ノイズ成分と逆の向きに電圧変化する。このため、第１、第２のトランジスタ回路の結合端子９３、９４の電位変動は補償信号によってキャンセルされる。従って、第２の差動入力端子を構成する第１、第２の入力端子１２ａ、１２ｂの前段の回路に、ノイズ成分による悪影響が生じない。
【００８７】
実際に、本発明の発明者等がシミュレーションした結果、従来、２７℃、電源電圧Ｖcc＝５．０Ｖの条件で、第２の差動入力端子１２に、６０．７１ｄＢ程度現れていたノイズ成分が、４２．８８ｄＢ程度まで小さくなった。
【００８８】
上述した図１の増幅回路１では、負荷抵抗８の抵抗値を、電流設定抵抗９の抵抗値に比して大きくすることで、交流的なゲインを大きくし、高周波領域でも、大きな補償信号を第１、第２の入力端子１１ａ、１１ｂに印加させたいという要求があったが、直流的には負荷抵抗８の抵抗値は電流設定抵抗９の抵抗値に比して小さい方がよい。
【００８９】
そこで、本発明の増幅回路として、図３の符号１０に示す増幅回路のように、図１の電流設定抵抗９に代えて、二個直列接続された電流設定抵抗９ａ、９ｂを設け、そのうち低電位側の電流設定抵抗９ｂに、コンデンサ１９を並列接続するように構成してもよい。
【００９０】
かかる構成の増幅回路１０では、直流的には、信号生成回路６の第１、第２のスイッチトランジスタ４５ａ、４５ｂのエミッタ端子側の全抵抗は、直列接続された電流設定抵抗９ａ、９ｂの抵抗値の和となり、負荷抵抗８より大きいが、コンデンサ１９が低電位側の電流設定抵抗９ｂに並列接続されているので、低電位側の電流設定抵抗９ｂの両端は交流的には短絡している。このため、信号生成回路６の第１、第２のスイッチトランジスタ４５ａ、４５ｂのエミッタ端子側の全抵抗は、交流的には高電位側の電流設定抵抗９ａの抵抗値のみとなる。
【００９１】
従って、高電位側の電流設定抵抗９ａの抵抗値を予め負荷抵抗８の抵抗値より小さくすることで、交流的な負荷抵抗８の抵抗値を高電位側の電流設定抵抗９ａの抵抗値に比して大きくすることで、ゲインを大きくし、高周波領域でも大振幅の電圧であるコレクタ電圧を第２の差動入力端子１２に印加させることができる。
【００９２】
【発明の効果】
スイッチングノイズの影響を低減できる。
【図面の簡単な説明】
【図１】本発明の増幅回路の一例を示す回路図
【図２】本発明の増幅回路の動作を説明するタイミングチャート
【図３】本発明の増幅回路の他の例を示す回路図
【図４】従来の増幅回路の構成を説明する回路図
【符号の説明】
１……増幅回路 ２……負荷回路 ３……本体差動増幅回路 ４……定電流回路 ６……信号生成回路 ７……電圧印加回路 １１……第１の差動入力端子
１２……第２の差動入力端子 １５……出力端子
Claims (5)
- 第１の信号が入力される一対の第１の差動入力端子と、
第２の信号が入力される一対の第２の差動入力端子と、
上記第１の差動入力端子の一方の端子に制御端子が接続された第１のトランジスタと上記第１の差動入力端子の他方の端子に制御端子が接続された第２のトランジスタとを有し、上記第１のトランジスタの第２の端子と上記第２のトランジスタの第２の端子とが第１の接続中点に接続されている第１の差動回路と、上記第１の差動入力端子の他方の端子に制御端子が接続された第３のトランジスタと上記第１の差動入力端子の一方の端子に制御端子が接続された第４のトランジスタとを有し、上記第３のトランジスタの第２の端子と上記第４のトランジスタの第２の端子とが第２の接続中点に接続されている第２の差動回路とを有する第１の差動増幅回路と、
上記第２の差動入力端子の一方の端子に制御端子が接続され、上記第１の接続中点に第１の端子が接続された第５のトランジスタと、上記第２の差動入力端子の他方の端子に制御端子が接続され、上記第２の接続中点に第１の端子が接続された第６のトランジスタとを有する第２の差動増幅回路と、
上記第５のトランジスタの第２の端子と上記第６のトランジスタの第２の端子とに対して電流を供給する定電流回路と、
上記第１のトランジスタの第１の端子と上記第３のトランジスタの第１の端子とが接続された第３の接続中点に接続された第１の負荷抵抗回路と、上記第２のトランジスタの第１の端子と上記第４のトランジスタの第１の端子とが接続された第４の接続中点に接続された第２の負荷抵抗回路とを有する負荷回路と、
上記第１の差動入力端子の一方の端子に制御端子が接続され、第５の接続中点に第２の端子が接続され、第６の接続中点に第１の端子が接続された第７のトランジスタと、上記第１の差動入力端子の他方の端子に制御端子が接続され、第５の接続中点に第２の端子が接続され、第６の接続中点に第１の端子が接続された第８のトランジスタとを有する信号生成回路と、
上記第５の接続中点に接続された電流設定回路と、
上記第６の接続中点に接続された負荷抵抗回路と、
上記第６の接続中点に現われる電圧信号を上記第２の差動入力端子の一方の端子と他方の端子とに印加する信号印加回路と、
を有する周波数変換回路。 - 上記信号印加回路が、上記６の接続中点と上記第２の差動入力端子の一方の端子との間に接続された第１の容量回路と、上記第６の接続中点と上記第２の差動入力端子の他方の端子との間に接続された第２の容量回路とを有する請求項１に記載の周波数変換回路。
- 上記電流設定回路が、直列に接続された第１及び第２の抵抗素子と、上記第２の抵抗素子に並列に接続された容量素子とを有する請求項１又は２に記載の周波数変換回路。
- 上記第２の差動増幅回路が、上記第５のトランジスタの第２の端子と上記第６のトランジスタの第２の端子との間に接続された第４の抵抗回路を有し、上記定電流回路が、上記第５のトランジスタの第２の端子と上記第４の抵抗回路との接続中点に接続された第１の定電流源と上記第６のトランジスタの第２の端子と上記第４の抵抗回路との接続中点に接続された第２の定電流源とを有する請求項１、２又は３に記載の周波数変換回路。
- 上記第１、第２、第３、第４、第５、第６、第７及び第８のトランジスタがｎｐｎバイポーラトランジスタである請求項１、２、３又は４に記載の周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209173A JP3820191B2 (ja) | 2002-07-18 | 2002-07-18 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209173A JP3820191B2 (ja) | 2002-07-18 | 2002-07-18 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056337A JP2004056337A (ja) | 2004-02-19 |
| JP3820191B2 true JP3820191B2 (ja) | 2006-09-13 |
Family
ID=31933093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002209173A Expired - Fee Related JP3820191B2 (ja) | 2002-07-18 | 2002-07-18 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3820191B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672030B1 (ko) | 2005-10-07 | 2007-01-19 | 삼성전자주식회사 | 신호발생장치, 주파수변환장치, 및 수신기 |
| KR100770432B1 (ko) | 2006-08-22 | 2007-10-26 | 삼성전기주식회사 | 전류 미러링을 이용한 주파수 변환회로 |
-
2002
- 2002-07-18 JP JP2002209173A patent/JP3820191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004056337A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466388A2 (en) | Voltage controlled balanced crystal oscillator circuit | |
| JP3820191B2 (ja) | 周波数変換回路 | |
| JP2790883B2 (ja) | プログラマブル三角波発生器 | |
| US7015756B1 (en) | Push-pull buffer/amplifier | |
| US10727797B2 (en) | Amplitude control with signal swapping | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| JP2710507B2 (ja) | 増幅回路 | |
| JPH0585084B2 (ja) | ||
| JP3458334B1 (ja) | 交流電子負荷装置 | |
| US4591808A (en) | High efficiency oscillator output stage and method of operation | |
| TW202127792A (zh) | 線性放大器 | |
| US8878636B2 (en) | Techniques for developing a negative impedance | |
| JP2634935B2 (ja) | 差動型入力回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JP3484050B2 (ja) | カレントミラー回路 | |
| KR100290460B1 (ko) | 차동증폭회로 | |
| JP3600187B2 (ja) | エミッタフォロワ回路 | |
| US20020196082A1 (en) | DC feedback control circuit | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP2003017959A (ja) | 電圧増幅回路 | |
| JP3674242B2 (ja) | 極性反転装置及び液晶表示駆動装置 | |
| JPS5951043B2 (ja) | 録音ヘツド駆動回路 | |
| KR20020053577A (ko) | 패널내 배선 및 보정회로를 포함한 액정표시장치 | |
| JPH1022753A (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |