JP3457946B2 - データ処理装置用の方法 - Google Patents

データ処理装置用の方法

Info

Publication number
JP3457946B2
JP3457946B2 JP2000510079A JP2000510079A JP3457946B2 JP 3457946 B2 JP3457946 B2 JP 3457946B2 JP 2000510079 A JP2000510079 A JP 2000510079A JP 2000510079 A JP2000510079 A JP 2000510079A JP 3457946 B2 JP3457946 B2 JP 3457946B2
Authority
JP
Japan
Prior art keywords
page
access
control bit
write
entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000510079A
Other languages
English (en)
Other versions
JP2001516081A (ja
Inventor
バウシュ ジャン
Original Assignee
フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2001516081A publication Critical patent/JP2001516081A/ja
Application granted granted Critical
Publication of JP3457946B2 publication Critical patent/JP3457946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means

Description

【発明の詳細な説明】
【０００１】本発明は、アドレス変換部を有するデータ
処理装置での制御手段を改善する方法に関する。
【０００２】本発明は、アドレス変換部を有しており、
有効及びページ書き込み権限の識別用の制御ビットと共
に、メモリページ用の仮想アドレスと実アドレスの変換
アドレスペアをエントリとして格納するアドレス変換メ
モリを使用するデータ処理装置用の方法であって、ペー
ジ書き込み権限制御ビットがセットされておらず、許可
されていないページ書き込みアクセスの場合には、割込
み要求を行い、該割込み要求により、所属のページテー
ブルエントリ内の制御データを用いて、ページテーブル
エントリにより許可されたアクセスかどうかをチェック
するステップと、ページテーブルエントリにより許可さ
れたアクセスの場合には、ページ書き込み権限制御ビッ
トをセットし、ページ書き込みアクセスを繰り返し、ペ
ージテーブルエントリにより許可されていないアクセス
の場合には、各ページ書き込みアクセスの最終的な拒絶
の前に、更に、アクセスがシステム権限によるものであ
って、許可されるべきものであるかどうかをチェックす
るステップと、アクセスがシステム権限によるものでな
い場合、アクセスを拒絶し、アクセスがシステム権限に
よるものであり、許可されるべきものである場合には、
所属のページテーブルエントリを変更せずに、ページ書
き込み権限制御ビットをセットし、グローバル制御ビッ
ト又はローカル制御ビットとして個々のインジケータを
セットし、インジケータの種類に応じて、アドレス変換
メモリ内のエントリを無効とするために、システム権限
による書き込みアクセスの終了後、新たな割込み要求を
行うことなく書き込みアクセスを繰り返す前に、現在の
ページがグローバルに利用される場合には、グローバル
制御ビットをセットし、現在のページがタスクによりロ
ーカルに利用される場合には、ローカル制御ビットをセ
ットするステップと、システムからユーザへの作動モー
ドの切換の際、グローバル制御ビット及びローカル制御
ビットをチェックするステップと、グローバル制御ビッ
トがセットされている場合、ページ書き込み権限制御ビ
ットがセットされているエントリであって、グローバル
に利用されるページに該当するアドレス変換メモリ内の
エントリ全てが無効であると宣言し、ローカル制御ビッ
トがセットされている場合、現在のタスクのエントリ全
てが無効であると宣言するステップと、その後、セット
されたグローバル制御ビット又はローカル制御ビットを
再びリセットするステップとからなるデータ処理装置用
の方法に関する。
【０００３】アドレス変換部を有するデータ処理装置
は、所謂”アドレス変換バッファ（Ｔｒａｎｓｌａｔｉ
ｏｎ−Ｌｏｏｋａｓｉｄｅ−Ｂｕｆｆｅｒ）”（ＴＬ
Ｂ）をアドレス変換メモリとして有することが屡々であ
り、このアドレス変換メモリ内には、アドレス変換時に
求められた仮想アドレスと実アドレスの対が、制御情報
と一緒に一時的に記憶されており、その結果、仮想アド
レスに対する実アドレスを求めるために、常に全てのア
ドレス変換ルーチンを実行する必要はない。
【０００４】制御情報には、制御ビットＶによる有効性
を示す識別子の他に、所謂”ダーティビット（Ｄｉｒｔ
ｙ Ｂｉｔ）”Ｄも属していることが屡々あり、この”
ダーティビット（Ｄｉｒｔｙ Ｂｉｔ）”Ｄは、唯一の
ページ書き込み保護メカニズムを形成する。このビット
がセットされた状態では、所属のユーザ側のページ書き
込み操作が許容される。それに対して、このビットがセ
ットされていない状態でページ書き込みアクセスしよう
とすると、所謂”変換索引バッファ変更の例外（ＴＬＢ
Ｍｏｄｏｆｉｅｄ Ｅｘｃｅｐｔｉｏｎ）”がトリガ
される。そうすることによって開始されたルーチンの範
囲内で、所属のページテーブルエントリの付加的な制御
ビットを用いて、作動システムの視点から、本当のペー
ジ書き込み保護違反であるのかないのかチェックされ
る。例えば、Ｊｏｓｅｐｈ Ｈｅｉｎｒｉｃｈ：”ＭＩ
ＰＳ ＲＭ４０００ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ”，
Ｐｒｅｎｔｉｃｅ Ｈａｌｌ，１９９３，６２ページ以
下を参照されたい。ハードウェア技術上、プロセッサ
が、書き込み保護されたページにもページ書き込み操作
過程を実行するのを許可する手段が開示されている。
【０００５】これに基づいて、本発明の課題は、作動モ
ードの切換後、ユーザによって初めて開始されるページ
書き込みアクセスの前には、先行のシステムアクセスに
よってページ書き込み保護された当該のページに書き込
みアクセスすることは許可されてはならないので、当該
ページに対する書き込み保護を再度行うことができるた
めには、従来技術では当該ページについてのリストを調
べる必要があるが、そのためには、比較的大きな制御コ
ストを必要とするという従来技術の欠点を克服して、僅
かな制御コストで、グローバル制御ビットＧＬ及びロー
カル制御ビットＴＬを使用して、内部制御によって変え
られたページの書込み保護を回復することにある。この
課題は、現在のタスクのエントリが、割当てられたアド
レス空間識別子の変更により無効であると宣言するステ
ップを有することにより解決される。データ処理装置の
内部制御により、ページ書き込みアクセスが指示されて
いる場合には、ページ書き込み保護されたページでも、
前記ページ書き込みアクセスを実行し、前述のような、
システム権限でのページ書き込みアクセスの場合、特別
なインジケータをセットし、該インジケータにより、作
動モードをシステムからユーザに変える際に、システム
アクセスによる、アドレス変換メモリＴＬＢへの当該の
エントリを無効にされ、その際、内部制御により、付加
的に、ページ書き込み保護されたユーザページに書き込
み操作することが許される。このようにして、システム
により、例えばメモリデータを補正又は新規に、複数の
タスクにより共通に利用されるプログラムコードを書き
込むことができる。そのために、ページ書き込み保護が
一時的に割込みされ、システムの権限によりページ書き
込みアクセスを実行後、当該のページに対して書き込み
保護を再度行うことができるために、現在のタスクのエ
ントリを、割当てられたアドレス空間識別子の変更によ
り無効であると宣言し、つまり、特別なインジケータに
よってマーキングするようにして、内部制御によって変
えられたページの書き込み保護を回復するための管理コ
ストを最小化することができるという効果が達成され
る。
【０００６】特許請求の範囲請求項２により、システム
の権限によりページ書き込みアクセスが行われているか
どうかのチェックを、ページ書き込み保護されたページ
での割込み要求を処理するための従来の経過で一緒に行
うと目的に適っており、その際、システムの内部制御に
よって、一時的にページ書き込み権限を与えるために制
御ビットをセットすることにより、ページ書き込みアク
セスを繰り返すこともでき、その際、新たな割込み要求
を出す必要はない。
【０００７】その際、システム用のページ書き込み権限
は、作動モードをシステムからユーザに切り換える毎に
割込みされ、その際、先ず、インジケータを形成する制
御ビットの１つがセットされているかどうかチェックさ
れる。グローバルに利用されるページ用の制御ビットＧ
Ｌがセットされている場合、その際、グローバルに利用
されるページに該当し、且つ、ページ書き込み権限用制
御ビットがセットされている、アドレス変換メモリ内へ
の全てのアドレスエントリが無効であると宣言される。
それに対して、タスクによりローカルに利用されるペー
ジ用の制御ビットがセットされている場合、当該タスク
用の全てのエントリは無効であると宣言される。これ
は、簡単に所属のアドレス空間識別子ＡＳＩＤを変える
ことによって行うことができる。
【０００８】以下、本発明について図示の実施例を用い
て説明する。その際、フローチャートが図に示されてい
る。
【０００９】ステップ１において、ページ書き込みアク
セスが存在している。それから、ステップ２において、
先ず、ページ書き込み権限制御ビットＤがセットされて
いるかどうかチェックされる。ページ書き込み権限制御
ビットＤがセットされている場合、ステップ３におい
て、アクセスが許可される。ページ書き込み権限制御ビ
ットＤがセットされていない場合、ステップ４におい
て、割込み要求ＴＬＢ．ＭＯＤ．ＥＸＣが開始される。
この割込み要求の処理により、公知のように、ステップ
５において所属のページテーブルエントリがチェックさ
れる。その際、本当のページ書き込み保護違反ではない
場合には、アクセスを許可してもよい。従って、ステッ
プ６において、公知のように、相応のアクションビッ
ト、例えば、変更ビット、及び、ページ書き込み権限制
御ビットＤがセットされ、その結果、割込み要求をトリ
ガせずにアクセスを繰り返すことができる。
【００１０】ステップ５におけるチェックにより、ペー
ジテーブルエントリが所望のページ書き込みアクセスを
許可しない結果となった場合には、本発明では、アクセ
スが即座に拒絶されるのではなく、付加的に、ページ書
き込みアクセスが、ステップ7において内部制御による
システム権限によるものなのかどうかチェックされる。
このチェックが否定的な判定を下した場合に初めてステ
ップ９において、アクセスが最終的に拒絶される。この
チェックが否定的な判定を下さない場合、ステップ８に
おいて、ステップ６の場合と同様に処理されるが、相違
点は、付加的に2つのインジケータを形成するグローバ
ル制御ビットＧＬ及びローカル制御ビットＴＬの一方が
セットされる点である。当該のページがグローバルに利
用されるページである場合、グローバル制御ビットＧＬ
がセットされ、タスクによりローカルに利用されるペー
ジの場合には、ローカル制御ビットＴＬがセットされ
る。
【００１１】ステップ６及び８の実行時に、ページ書き
込み権限制御ビットＤは、アドレス変換メモリＴＬＢの
エントリ中でだけ変えられる。所属のページテーブルエ
ントリは、それにより変えられず、その結果、そこに、
ページ書き込み保護が更にマーキングされ続ける。つま
り、システム内部のアクセスの場合、ページテーブルエ
ントリは変えられず、即ち、ページ書き込み保護は、そ
こに更にエントリされ続ける。つまり、制御ビットＤの
他に、ＣＰＵ内部のフラグ（グローバル制御ビットＧＬ
及びローカル制御ビットＴＬ）が、書き込み保護された
ページへのシステムアクセスによる書き込み過程時に限
ってセットされ、システムモードからユーザモードへの
切換後、このフラグが検査されて、権限のないユーザに
よって、システム権限が誤って利用されるのを排除する
ようにされる。他方、セットされた制御ビットＤによ
り、割込み要求をトリガせずにページ書き込みアクセス
を、エントリが消去されるか、又は、無効となる迄実行
することができる。
【００１２】作動モードの切換後、即ち、ユーザによっ
て初めて開始されるページ書き込みアクセスの前には、
先行のシステムアクセスによってページ書き込み保護さ
れた当該のページに書き込みアクセスすることは許可さ
れてはならない。従って、当該ページに対する書き込み
保護を再度行うことができるためには、当該ページにつ
いてのリストを調べる必要がある。しかし、そのために
は、比較的大きな制御コストを必要とする。
【００１３】本発明は、このためにグローバル制御ビッ
トＧＬ及びローカル制御ビットＴＬを使用し、これらの
グローバル制御ビットＧＬ及びローカル制御ビットＴＬ
は、作動モードの切換後チェックされる。
【００１４】グローバル制御ビットＧＬがセットされて
いる場合、グローバルなユーザページに関連する、ペー
ジ書き込み権限制御ビットＤがセットされているアドレ
ス変換メモリＴＬＢ内のエントリは全て無効であると宣
言する必要がある。
【００１５】制御ビットＴＬがセットされている場合、
所属のタスクのエントリだけが無効であると宣言する必
要がある。これは、簡単にタスクに割当てられたアドレ
ス空間識別子ＡＳＩＤを変更することによって行われ
る。制御ビットＴＬは、タスクローカルメモリ領域の所
謂タスク制御ブロックに記憶されているので、制御ビッ
トＧＬの場合とは異なり、それぞれ当該タスクの作動時
だけチェックされる。
【００１６】両方の場合に、各ユーザページのうち、ど
のユーザページがシステム権限でのページ書き込みアク
セスに該当するのか詳細にチェックされない。
【００１７】続いて、その都度セットされた制御ビット
ＧＬ及びＴＬが再度リセットされる。 ［図面の簡単な説明］
【図１】本発明の実施例を示す図
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０６Ｆ 12/10 ５５１ Ｇ０６Ｆ 12/10 ５５１Ｚ (56)参考文献 特開 平２−199544（ＪＰ，Ａ) 特開 平５−189317（ＪＰ，Ａ) 特開 昭61−217846（ＪＰ，Ａ) 特開 昭51−127627（ＪＰ，Ａ) 特開 昭55−3077（ＪＰ，Ａ) 特開 昭56−67455（ＪＰ，Ａ) 特開 昭57−33494（ＪＰ，Ａ) 特開 昭60−91463（ＪＰ，Ａ) 特開 昭61−21545（ＪＰ，Ａ) 特開 昭63−81548（ＪＰ，Ａ) 特開 平３−36648（ＪＰ，Ａ) 特開 平３−211643（ＪＰ，Ａ) 特開 平６−52054（ＪＰ，Ａ) Ｇｅｒｒｙ Ｋａｎｅ ＆ Ｊｏｅ Ｈｅｉｎｒｉｃｈ，”ＭＩＰＳ ＲＩＳ Ｃ ＡＲＣＨＩＴＥＣＴＵＲＥ”，米 国，ＭＩＰＳ Ｃｏｍｐｕｔｅｒ Ｓｙ ｓｔｅｍｓ，Ｉｎｃ．，1992年12月31 日，ｐ．４＿１−４＿30，６＿８−６＿ 17，６＿41−６＿44 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/14 G06F 12/10 G06F 12/08 G06F 9/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 アドレス変換部を有しており、有効(V)
    及びページ書き込み権限（Ｄ）の識別用の制御ビット
    （Ｖ，Ｄ）と共に、メモリページ用の仮想アドレスと実
    アドレスの変換アドレスペアをエントリとして格納する
    アドレス変換メモリ（ＴＬＢ）を使用するデータ処理装
    置用の方法であって、 ページ書き込み権限制御ビット（Ｄ）がセットされてお
    らず、許 可されていないページ書き込みアクセスの場合
    には、割込み要求を行い、該割込み要求により、所属の
    ページテーブルエントリ内の制御データを用いて、前記
    ページテーブルエントリにより許可されたアクセスかど
    うかをチェックするステップと、 前記ページテーブルエントリにより許可された アクセス
    の場合には、前記ページ書き込み権限制御ビット（Ｄ）
    をセットし、前記ページ書き込みアクセスを繰り返し、
    前記ページテーブルエントリにより許可されていないア
    クセスの場合には、各ページ書き込みアクセスの最終的
    な拒絶の前に、更に、アクセスがシステム権限によるも
    のであって、許可されるべきものであるかどうかをチェ
    ックするステップと、 前記アクセスが前記システム権限によるものでない場
    合、前記アクセスを拒絶し、 前記アクセスが前記システ
    ム権限によるものであり、許可されるべきものである場
    合には、所属のページテーブルエントリを変更せずに、
    前記ページ書き込み権限制御ビット（Ｄ）をセットし、
    グローバル制御ビット（ＧＬ）又はローカル制御ビット
    （ＴＬ）として個々のインジケータをセットし、前記イ
    ンジケータの種類に応じて、前記アドレス変換メモリ
    （ＴＬＢ）内のエントリを無効とするために、前記シス
    テム権限による前記書き込みアクセスの終了後、新たな
    割込み要求を行うことなく前記書き込みアクセスを繰り
    返す前に、現在のページがグローバルに利用される場合
    には、前記グローバル制御ビット（ＧＬ）をセットし、
    現在のページがタスクによりローカルに利用される場合
    には、前記ローカル制御ビット（ＴＬ）をセットするス
    テップと、 シ ステムからユーザへの作動モードの切換の際、前記グ
    ローバル制御ビット（ＧＬ）及び前記ローカル制御ビッ
    ト（ＴＬ）をチェックするステップと、 前記グローバル 制御ビット（ＧＬ）がセットされている
    場合、前記ページ書き込み権限制御ビット（Ｄ）がセッ
    トされているエントリであって、グローバルに利用され
    るページに該当する前記アドレス変換メモリ（ＴＬＢ）
    内のエントリ全てが無効であると宣言し、前記ローカル
    制御ビット（ＴＬ）がセットされている場合、現在のタ
    スクのエントリ全てが無効であると宣言するステップ
    と、そ の後、セットされた前記グローバル制御ビット（Ｇ
    Ｌ）又は前記ローカル制御ビット（ＴＬ）を再びリセッ
    トするステップ、 とからなるデータ処理装置用の 方法において、現在 のタスクのエントリが、割当てられたアドレス空間
    識別子（ＡＳＩＤ）の変更により無効であると宣言する
    ステップを含むことを特徴とするデータ処理装置用の方
    法。
  2. 【請求項２】 同一ページへのシステム権限での更なる
    ページ書き込みアクセスを、割込み要求を行わずに、前
    記アドレス変換メモリ（ＴＬＢ）のエントリが消去又は
    無効とされる迄実行することができる請求項１記載の方
    法。
JP2000510079A 1997-08-19 1998-08-07 データ処理装置用の方法 Expired - Fee Related JP3457946B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19735948A DE19735948C1 (de) 1997-08-19 1997-08-19 Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung
DE19735948.5 1997-08-19
PCT/DE1998/002276 WO1999009482A1 (de) 1997-08-19 1998-08-07 Verfahren zur verbesserung der steuerungsmöglichkeit in datenverarbeitungsanlagen mit adressübersetzung

Publications (2)

Publication Number Publication Date
JP2001516081A JP2001516081A (ja) 2001-09-25
JP3457946B2 true JP3457946B2 (ja) 2003-10-20

Family

ID=7839440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000510079A Expired - Fee Related JP3457946B2 (ja) 1997-08-19 1998-08-07 データ処理装置用の方法

Country Status (5)

Country Link
US (1) US6339816B1 (ja)
EP (1) EP1005676B1 (ja)
JP (1) JP3457946B2 (ja)
DE (2) DE19735948C1 (ja)
WO (1) WO1999009482A1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507904B1 (en) 2000-03-31 2003-01-14 Intel Corporation Executing isolated mode instructions in a secure system running in privilege rings
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US7073071B1 (en) 2000-03-31 2006-07-04 Intel Corporation Platform and method for generating and utilizing a protected audit log
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6633963B1 (en) 2000-03-31 2003-10-14 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6678825B1 (en) * 2000-03-31 2004-01-13 Intel Corporation Controlling access to multiple isolated memories in an isolated execution environment
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US6957332B1 (en) * 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US6795905B1 (en) 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US6976162B1 (en) * 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
CN1252597C (zh) * 2000-07-18 2006-04-19 英特尔公司 在一个独立执行环境中控制对多个独立存储器的访问
EP1182571B1 (en) * 2000-08-21 2011-01-26 Texas Instruments Incorporated TLB operations based on shared bit
US7793111B1 (en) * 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7035963B2 (en) * 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7130911B2 (en) * 2002-02-11 2006-10-31 Intel Corporation Method for monitoring unauthorized access to data stored in memory buffers
US7631196B2 (en) * 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
KR100450675B1 (ko) * 2002-03-19 2004-10-01 삼성전자주식회사 성능향상 및 전력소모를 감소시킬 수 있는 ｔｌｂ
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US6820177B2 (en) 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) * 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US7318141B2 (en) 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US7793286B2 (en) * 2002-12-19 2010-09-07 Intel Corporation Methods and systems to manage machine state in virtual machine operations
US7900017B2 (en) 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US7415708B2 (en) * 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US7089397B1 (en) 2003-07-03 2006-08-08 Transmeta Corporation Method and system for caching attribute data for matching attributes with physical addresses
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7636844B2 (en) * 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US20050108171A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
KR100678913B1 (ko) 2005-10-25 2007-02-06 삼성전자주식회사 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US9201652B2 (en) * 2011-05-03 2015-12-01 Qualcomm Incorporated Methods and apparatus for storage and translation of entropy encoded software embedded within a memory hierarchy
US10120692B2 (en) 2011-07-28 2018-11-06 Qualcomm Incorporated Methods and apparatus for storage and translation of an entropy encoded instruction sequence to executable form
GB2514107B (en) 2013-05-13 2020-07-29 Advanced Risc Mach Ltd Page table data management
EP3725225A1 (en) 2015-02-12 2020-10-21 Foundry Innovation & Research 1, Ltd. Implantable devices for heart failure monitoring
WO2017024051A1 (en) 2015-08-03 2017-02-09 Foundry Innovation & Research 1, Ltd. Devices and methods for measurement of vena cava dimensions, pressure, and oxygen saturation
EP3496606A1 (en) 2016-08-11 2019-06-19 Foundry Innovation & Research 1, Ltd. Systems and methods for patient fluid management
US11206992B2 (en) 2016-08-11 2021-12-28 Foundry Innovation & Research 1, Ltd. Wireless resonant circuit and variable inductance vascular monitoring implants and anchoring structures therefore
US11701018B2 (en) 2016-08-11 2023-07-18 Foundry Innovation & Research 1, Ltd. Wireless resonant circuit and variable inductance vascular monitoring implants and anchoring structures therefore
CA3043228A1 (en) 2016-11-29 2018-06-07 Foundry Innovation & Research 1, Ltd. Wireless resonant circuit and variable inductance vascular implants for monitoring patient vasculature and fluid status and systems and methods employing same
WO2018220143A1 (en) 2017-05-31 2018-12-06 Foundry Innovation And Research 1, Ltd Implantable ultrasonic vascular sensor
WO2018220146A1 (en) 2017-05-31 2018-12-06 Foundry Innovation & Research 1, Ltd. Implantable sensors for vascular monitoring

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832427B2 (ja) * 1980-02-14 1983-07-13 株式会社日立製作所 多重情報処理システム
US4787031A (en) * 1985-01-04 1988-11-22 Digital Equipment Corporation Computer with virtual machine mode and multiple protection rings
US5075842A (en) 1989-12-22 1991-12-24 Intel Corporation Disabling tag bit recognition and allowing privileged operations to occur in an object-oriented memory protection mechanism
US5282274A (en) * 1990-05-24 1994-01-25 International Business Machines Corporation Translation of multiple virtual pages upon a TLB miss
US5530839A (en) * 1991-09-05 1996-06-25 Nec Corporation Apparatus for checking access rights
US5644748A (en) * 1992-01-30 1997-07-01 Fujitsu Limited Processor system including an index buffer circuit and a translation look-aside buffer control circuit for processor-to-processor interfacing
EP0600112A1 (de) 1992-11-30 1994-06-08 Siemens Nixdorf Informationssysteme Aktiengesellschaft Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff
US5628023A (en) * 1993-04-19 1997-05-06 International Business Machines Corporation Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view
JP3740195B2 (ja) * 1994-09-09 2006-02-01 株式会社ルネサステクノロジ データ処理装置
JPH0973412A (ja) * 1995-06-30 1997-03-18 Toshiba Corp データ転送方法及びメモリ管理装置
US6101590A (en) * 1995-10-10 2000-08-08 Micro Unity Systems Engineering, Inc. Virtual memory system with local and global virtual address translation
US6041396A (en) * 1996-03-14 2000-03-21 Advanced Micro Devices, Inc. Segment descriptor cache addressed by part of the physical address of the desired descriptor
US5900019A (en) * 1996-05-23 1999-05-04 International Business Machines Corporation Apparatus for protecting memory storage blocks from I/O accesses
US5987557A (en) * 1997-06-19 1999-11-16 Sun Microsystems, Inc. Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU)
US6223256B1 (en) * 1997-07-22 2001-04-24 Hewlett-Packard Company Computer cache memory with classes and dynamic selection of replacement algorithms
US5991856A (en) * 1997-09-30 1999-11-23 Network Associates, Inc. System and method for computer operating system protection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｇｅｒｒｙ Ｋａｎｅ ＆ Ｊｏｅ Ｈｅｉｎｒｉｃｈ，"ＭＩＰＳ ＲＩＳＣ ＡＲＣＨＩＴＥＣＴＵＲＥ"，米国，ＭＩＰＳ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍｓ，Ｉｎｃ．，１９９２年１２月３１日，ｐ．４＿１−４＿３０，６＿８−６＿１７，６＿４１−６＿４４

Also Published As

Publication number Publication date
DE19735948C1 (de) 1998-10-01
EP1005676A1 (de) 2000-06-07
JP2001516081A (ja) 2001-09-25
WO1999009482A1 (de) 1999-02-25
EP1005676B1 (de) 2003-04-16
US6339816B1 (en) 2002-01-15
DE59807986D1 (de) 2003-05-22

Similar Documents

Publication Publication Date Title
JP3457946B2 (ja) データ処理装置用の方法
JP4295111B2 (ja) メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法
JP5581403B2 (ja) メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納
US5280614A (en) Apparatus and method for controlling access to data using domains
US6854039B1 (en) Memory management system and method providing increased memory access security
US6823433B1 (en) Memory management system and method for providing physical address based memory access security
JP4818793B2 (ja) マイクロコンピュータ及びメモリアクセスの制御方法
US5613086A (en) Method and system for locking a page of real storage using a virtual address
KR102294562B1 (ko) 페이지 테이블 데이터 관리
US8296538B2 (en) Storing secure mode page table data in secure and non-secure regions of memory
US7043616B1 (en) Method of controlling access to model specific registers of a microprocessor
US7130977B1 (en) Controlling access to a control register of a microprocessor
JP2004530979A (ja) メモリの一部を保護するための方法および装置
JPH0661069B2 (ja) コンピユータ・システム
KR100995146B1 (ko) 개선된 메모리 엑세스 보안을 제공하는 메모리에 디바이스엑세스를 제어하기 위한 시스템 및 방법
JPH0844630A (ja) ファイルアクセス制御装置およびその制御方法
US7082507B1 (en) Method of controlling access to an address translation data structure of a computer system
JP5263602B2 (ja) アクセス制御システム、アクセス制御方法、電子装置、及び制御プログラム
US7383584B2 (en) System and method for controlling device-to-device accesses within a computer system
EP1124184A2 (en) Privilege promotion in computer systems
JP3830942B2 (ja) セキュリティ上注意を要する命令（セキュリティ・センシティブ・インストラクション）の実行を制限する方法及び装置
CA1308202C (en) Access register translation means for address generating mechanism for multiple virtual spaces
JPS63240657A (ja) 記憶保護装置
JPH0736713A (ja) プログラム実行管理装置
JPS6122811B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees