KR100678913B1 - 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법 - Google Patents

가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법 Download PDF

Info

Publication number
KR100678913B1
KR100678913B1 KR1020050100826A KR20050100826A KR100678913B1 KR 100678913 B1 KR100678913 B1 KR 100678913B1 KR 1020050100826 A KR1020050100826 A KR 1020050100826A KR 20050100826 A KR20050100826 A KR 20050100826A KR 100678913 B1 KR100678913 B1 KR 100678913B1
Authority
KR
South Korea
Prior art keywords
page
main memory
data
information
processor
Prior art date
Application number
KR1020050100826A
Other languages
English (en)
Inventor
신일훈
인지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050100826A priority Critical patent/KR100678913B1/ko
Priority to US11/585,870 priority patent/US8543791B2/en
Application granted granted Critical
Publication of KR100678913B1 publication Critical patent/KR100678913B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk

Abstract

본 발명은 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및 방법에 관한 발명으로서 본 발명의 일 실시예에 따른 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치는 주기억부 내에 저장되며, 상기 주기억부 내의 페이지 정보를 읽어오기 위한 참조 주소를 저장하는 페이지 테이블, 상기 페이지 테이블의 일부를 저장하는 버퍼부, 및 상기 주기억부에서 데이터를 읽거나 또는 상기 주기억부에 데이터를 저장하는 프로세서를 포함하며, 상기 프로세서는 상기 페이지 테이블에 존재하는 제 1 페이지의 참조와 관련된 정보를 변경시키는 경우, 상기 버퍼부에 상기 제 1 페이지에 대한 정보를 무효화 시키는 작업을 수행한다.
페이지 폴트(page fault), TLB, 버퍼, 캐쉬, 주기억장치, RAM, NUR, LRU

Description

가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및 방법{Apparatus and method for decreasing page fault ratio in virtual memory system}
도 1은 종래의 가상 메모리 시스템의 구성을 보여주는 도면이다.
도 2는 종래의 클럭 정책을 나타내는 도면이다.
도 3은 종래의 동작을 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 가상 메모리 시스템의 구성을 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 의한 동작 과정을 보여주는 도면이다.
도 6은 도 5에 이어서 본 발명의 일 실시예를 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 구성이다.
도 8은 본 발명의 일 실시예에 따른 동작 순서를 나타내는 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: CPU 130: TLB
140: 주기억장치 145: 페이지 테이블
150: 보조기억장치 210: 프로세서
230: 버퍼부 240: 주기억부
245: 페이지 테이블 250: 보조기억부
본 발명은 가상 메모리 시스템에 관한 것으로, 보다 상세하게는 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및 방법에 관한 것이다.
소프트웨어의 대용량화에 따라 컴퓨터, 노트북 등의 시스템에서는 소프트웨어를 모두 메모리에 올리지 않고 필요한 부분만을 올리도록 하는 가상 메모리 시스템을 적용하고 있다.
뿐만 아니라, 휴대폰, 스마트폰, PDA 등의 내장형 시스템이 다기능화되고 지능화됨에 따라 이들 내장형 시스템에 탑재되는 소프트웨어의 종류와 크기도 빠르게 증가하면서, 이들 시스템에 대한 가상 메모리 기법을 적용하는 경우가 증가하고 있다. 예를 들어, 소프트웨어 코드를 NAND 플래쉬 메모리에 저장하고 시스템 부팅 시에 주기억장치 (Main Memory) 에 일괄 로딩 (batch loading)하는 쉐도우잉(Shadowing) 기법의 경우, 주기억장치의 용량이 소프트웨어 크기에 비례하여 크게 증가해야 한다. 따라서, 합리적인 하드웨어 비용으로 대용량의 소프트웨어를 실행하기 위한 효율적인 대안이 필요한데, 제한된 주기억장치 용량으로 대규모 소프트웨어의 실행을 가능케 하는 가상 메모리 시스템 (Virtual Memory System)은 이를 위한 효과적인 대안이다.
가상 메모리 시스템은 실제 소프트웨어의 크기에 비해 턱없이 부족한 주기억장치 용량을 해결하기 위해 등장했다. 즉, 모든 태스크의 주소 공간을 주기억장치 에 로딩하지 않고, 현재 태스크의 수행에 꼭 필요한 주소 공간 영역만 주기억장치에 로딩하고, 나머지 영역은 NAND, 하드 디스크와 같은 보조 기억 장치에 저장함으로써, 소프트웨어의 크기와 주기억장치 용량 사이의 불일치를 해결한다.
가상 메모리 시스템의 문제점은 태스크 수행에 필요한 주소 공간 영역이 보조 기억 장치에 존재할 수도 있기 때문에, 보조 기억 장치에 존재하는 페이지를 주기억장치로 로딩하는 시간 오버헤드가 존재한다는 점이다. 이 시간 오버헤드가 주기억장치 상의 페이지 접근 시간에 비해 상당히 크기 때문에, 보조 기억 장치로부터의 페이지 로딩 회수를 최소화하는 것이 전체 시스템 성능을 좌우하는 주된 요소가 된다.
보조 기억 장치로부터의 페이지 로딩 회수를 최소화하기 위해서는 참조될 확률이 높은 페이지들을 주기억장치에 로딩하고 그렇지 않은 페이지는 보조 기억 장치에 저장해야 한다. 즉, 새로운 페이지가 주기억장치에 로딩될 때, 만약 주기억장치의 남은 공간이 충분치 않다면, 기존의 로딩된 페이지들 중 앞으로 참조될 확률이 가장 낮은 페이지를 주기억장치에서 교체해야 한다.
결국, 시스템 성능 향상을 위해서는 각 페이지의 참조 확률을 정확하게 예측하는 것이 매우 중요하다.
가상 메모리 시스템은 도 1과 같이 CPU(10), 캐쉬 메모리(20), TLB(Translation Lookaside Buffer)(30), 주기억장치(40), 보조 기억 장치(50), 페이지 테이블(45) 등으로 구성된다. 태스크의 수행에 필요한 페이지는 주기억장치(40)에 로딩되어 실행되며, 캐쉬 메모리(20)는 주기억장치(40)에 대한 캐쉬 역할을 담당한다. TLB(30)와 페이지 테이블(45)은 가상 주소(Virtual Address)를 주기억장치 상의 실제 주소(Physical Address)로 변환하는 역할을 담당한다. 페이지 테이블(45)은 주기억장치 상에 존재하며 TLB(30)는 페이지 테이블(45)의 캐쉬 역할을 담당한다.
종래에 가상 메모리 시스템에서 CPU(10)가 프로그램 수행을 위해 임의의 명령어(instruction) 혹은 데이터에 접근하는 과정을 살펴보면 다음과 같다.
(1) CPU에서 나오는 주소는 가상 주소인데, 이 주소를 이용해 먼저 캐쉬 메모리를 인덱싱(indexing) 하여 읽고자 하는 데이터가 캐쉬 메모리에 존재하는 지를 찾는다. 데이터가 캐쉬에 존재하면 데이터를 반입한다.
(2) 해당 주소가 캐쉬 메모리에 존재하지 않으면 TLB를 인덱싱하여 데이터가 존재하는 페이지의 실제 주소를 찾는다(2-1). 실제 주소가 TLB에서 발견되면 해당 정보를 이용해 주기억장치의 페이지를 접근하여 데이터를 읽는다(2-2).
(3) 읽고자 하는 데이터의 실제 주소가 TLB에 없다면, 주기억장치의 페이지 테이블을 인덱싱하여 데이터의 실제 주소를 얻는다(3-1). 이 때 데이터는 주기억장치에 존재할 수도 있고 보조기억장치에 존재할 수도 있다. 데이터가 주기억장치에 존재하면, 해당 페이지를 접근하여 데이터를 읽는다(3-2).
(4) 데이터가 주기억장치에 없으면, 페이지 폴트 (page fault)가 발생한다. 페이지 폴트가 발생하면 페이지 폴트 핸들러 (page fault handler)가 실행되어 폴트가 발생한 페이지의 가상주소를 이용해 보조기억장치로부터 해당 페이지를 주기억장치로 로딩한다. 이 때, 주기억장치의 여유 공간이 새로운 페이지를 저장하기에 충분치 않다면, 기존의 페이지들 중 참조 확률이 가장 낮은 페이지를 교체하고, 그 공간에 새로운 페이지를 저장한다.
(1)~(4)의 과정 중, 페이지 폴트가 발생한 (4)를 제외한 나머지 과정은 통상의 시스템에서는 하드웨어가 처리를 담당한다. 즉, (1)~(3)의 과정에는 소프트웨어가 개입하지 않는 것이 일반적이다. 따라서, 소프트웨어는 (1)~(3)의 과정에 대해서는 어느 페이지가 접근되었는지의 정보를 알 수 없다. 다만 (4)의 과정을 통해 어느 페이지가 페이지 폴트를 발생시켰는지의 정보만을 알 수 있다. 그러므로, 각 페이지의 참조 확률을 평가할 때, 페이지의 접근 정보를 모두 알아야 하는 LRU(Least Recently Used) 페이지 교체 정책을 구현하기 어렵다.
가상 메모리 시스템에서는 페이지 교체 정책으로 LRU를 사용할 수 없기 때문에, 클럭(Clock)과 같은 NUR(Not Used Recently) 정책을 사용한다. NUR 정책을 사용하기 위해서, 도 1의 46과 같이 페이지 테이블 엔트리에 참조 비트 (access bit)를 추가한다. 그리고, 임의의 페이지가 접근될 때 하드웨어가 자동적으로 해당 페이지 테이블 엔트리의 참조 비트를 1로 set 한다. 이 참조 비트 정보를 이용하여, 페이지의 최근 접근 여부를 알 수 있다.
참조 비트를 활용한 NUR 페이지 교체 정책의 구현 방법은 다양하게 존재한다. 가령, Mach 운영체제의 2.5버전은 참조 비트가 1인 페이지들과 참조 비트가 0인 페이지들로 구성된 두 개의 연결 리스트를 사용하여 NUR 정책을 구현하며, 클럭 페이지 교체 정책은 하나의 연결 리스트와 두 개의 포인터를 이용하여 NUR 정책을 구현한다.
도 2는 종래의 클럭 정책을 나타내는 도면이다. 클럭 정책은 주기억장치 상의 모든 페이지를 하나의 원형 리스트로 관리하며, 두 개의 암(arm)를 가지고 있다. 백 암(back arm)(61)은 페이지의 교체를 담당하며, 프론트 암(front arm)(62)은 페이지의 참조 비트 리셋(reset)을 담당한다. 즉, 페이지 폴트가 발생했을 때, 백 암(61)은 주기억장치 상의 페이지들을 라운드로빈(round-robin) 방식으로 검색하여 참조 비트가 0인 최초의 페이지를 교체한다. 이 때 프론트 암(62) 역시 라운드로빈 방식으로 페이지들을 접근하여 접근된 페이지들의 참조 비트를 0으로 초기화한다. 프론트 암(62)과 백 암(61)사이의 거리는 항상 일정한 값으로 유지된다.
클럭 교체 정책은 최근에 참조된 페이지, 즉 참조 비트가 1인 페이지는 일정한 시간 동안 주기억장치에서 교체되지 않는 것을 보장함으로써 LRU에 근접한 성능을 나타낸다. 한편, 참조 비트를 지원하지 않는 하드웨어에서는 페이지 테이블 엔트리의 참조 비트를 소프트웨어적으로 모방하여(emulate), 클럭 교체 정책과 같은 NUR 페이지 교체 정책을 구현할 수 있다.
종래의 참조 비트를 활용한 혹은 참조 비트를 소프트웨어적으로 모방하여 구현한 페이지 교체 정책의 단점은 참조 비트가 0으로 reset 된 페이지의 최근 참조 정보가 누락될 수 있다는 점이다.
가령, 클럭 페이지 교체 정책이 사용되는 경우, 임의의 페이지의 참조 비트가 프론트 암에 의해 0으로 리셋 될 때, 해당 페이지의 TLB 엔트리에 대해서 어떠한 수정도 가하지 않는다. 따라서, 도 1의 (2-1)의 과정, 즉 접근하고자 하는 페이지의 실제 주소가 TLB에서 발견된 경우, 해당 페이지의 참조 비트가 1로 셋 되지 않는다. TLB에서 엔트리가 발견되면 페이지 테이블을 접근하지 않고 (2-2)의 과정을 통해 주기억 장치에 접근하기 때문에 페이지 테이블에 대한 어떠한 수정도 일어나지 않는 것이다.
도 3은 종래의 동작을 보여주는 도면이다.
71에서 페이지 교체 정책에 따라 특정 페이지가 교체되면서 페이지 테이블(47)의 페이지 K에 대한 참조 비트가 0으로 리셋된다(S1).
72에서 CPU(11)가 페이지 K를 읽어들이고자 할 경우, TLB(31)를 참조하기 때문에(S2) 페이지 테이블(47)의 참조 비트를 수정하지 않고, 바로 페이지 K를 억세스하게 된다(S3). 따라서 페이지 K는 억세스 되었음에도 불구하고 참조 비트가 0으로 남게 된다.
73에서 페이지 교체 정책에 의해 페이지 K가 교체된다. 이는 페이지 K에 대한 페이지 테이블(47)의 참조 비트가 0으로 리셋되어 있으므로 백 암에 의해 제거된다. 그러나 72에서 참조된 페이지 K가 제거되었으므로, 이후 페이지 K를 읽어들일 때에는 보조기억장치에서 다시 읽어와야 하는 문제가 발생한다.
최근 참조된 페이지의 참조 정보가 누락되어, 결과적으로 최근에 참조된 페이지가 주기억장치에서 교체되는 문제가 발생한다. 이는 보조기억장치로부터의 페이지 로딩회수를 증가시켜 전체 시스템 성능을 저하하는 결과를 야기한다.
본 발명은 상기한 문제점을 개선하기 위해 안출된 것으로, 본 발명은 페이지 교체 정책을 수행할 경우 참조 비트이 리셋될 경우 TLB에도 변경 사항이 적용될 수 있도록 하는데 목적이 있다.
본 발명의 또다른 목적은 페이지 테이블의 리셋된 페이지에 대해 TLB를 검색하지 않도록 하여 보조 기억 장치에서 데이터를 읽어오는 페이지 폴트를 줄여서 전체적인 성능을 향상하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따른 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치는 주기억부 내에 저장되며, 상기 주기억부 내의 페이지 정보를 읽어오기 위한 참조 주소를 저장하는 페이지 테이블, 상기 페이지 테이블의 일부를 저장하는 버퍼부, 및 상기 주기억부에서 데이터를 읽거나 또는 상기 주기억부에 데이터를 저장하는 프로세서를 포함하며, 상기 프로세서는 상기 페이지 테이블에 존재하는 제 1 페이지의 참조와 관련된 정보를 변경시키는 경우, 상기 버퍼부에 상기 제 1 페이지에 대한 정보를 무효화 시키는 작업을 수행한다.
본 발명의 일 실시예에 따른 가상 메모리 시스템에서 페이지 폴트를 줄이는 방법은 주기억부에 저장된 제 1 페이지가 이후에 수행될 페이지 교체 정책에 의해 주기억부에서 제거될 수 있도록 페이지 테이블에 저장된 참조 정보를 리셋하는 단 계, 상기 리셋된 제 1 페이지의 참조 정보가 버퍼부에 존재하는지 검색하는 단계, 및 상기 버퍼부에 상기 제 1 페이지의 참조 정보가 존재하는 경우, 상기 제 1 페이지의 참조 정보를 무효화 시키는 단계를 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
이하, 본 발명의 실시예들에 의하여 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및 방법을 설명하기 위한 블록도 또는 처리 흐름도에 대한 도면들을 참고하여 본 발명에 대해 설명하도록 한다. 이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장 비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑제되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
도 4는 본 발명의 일 실시예에 따른 가상 메모리 시스템의 구성을 보여주는 도면이다.
CPU(110), 캐쉬 메모리(120), TLB(Translation Lookaside Buffer)(130), 주기억장치(140), 그리고 보조기억장치(150)으로 구성된다. 주기억장치(140)는 DRAM, SRAM 등 입출력 속도가 높은 메모리 소자로 구성된다. 한편 보조기억장치(150)로는 NAND 플래시 메모리, 하드 디스크와 같이 전원이 제공되지 않아도 데이터를 저장할 수 있는 기억장치로, 저장장치라 할 수 있다.
도 4에서 CPU(110)가 캐쉬 메모리(120)에 데이터가 없는 경우에 TLB(130)를 찾아서 주기억장치(140)에서 데이터를 읽어올 수 있다. 한편, TLB(130)에 데이터가 존재하지 않을 경우에는 주기억장치(140)의 페이지 테이블(145)를 읽은 후에 주기억장치(140)내에 데이터를 읽어올 수 있다.
TLB(130)에서 데이터를 읽는 속도는 페이지 테이블(145)에서 데이터를 읽어오는 속도보다 빠르다. 한편, TLB(130)에 데이터가 없는 경우에는 페이지 테이블(145)을 통해 주기억 장치(140)에서 데이터를 읽어오거나, 또는 페이지 테이블(145)에도 없는 경우에는 페이지 폴트가 난 것으로 판단하여 보조기억장치(150)에서 새로이 데이터를 읽어오게 된다.
이 과정에서 페이지 테이블(145)에 새로이 읽어온 페이지에 대한 정보를 백 암이 가리키는 위치에 저장한다. 그리고 백 암을 페이지 테이블(145)내의 다음 페이지 정보를 가리키도록 하면서, 프론트 암 역시 현재 가리키는 페이지 정보의 참조 비트를 0으로 리셋 시킨후 다음 페이지 정보를 가리키도록 이동한다.
한편, 페이지 정보의 참조 비트를 0으로 리셋 시키면서 TLB(130)에 저장된 페이지 정보를 무효화 시켜서 TLB(130)에서 해당 페이지를 읽어오지 못하도록 한다. 즉 페이지 폴트가 일어날 경우, 프론트 암이 가리키는 페이지 정보의 참조 비트를 0으로 리셋 시키면서, TLB(130) 내의 페이지 정보를 더 이상 참조하지 않도록 한다. 그 결과, 해당 페이지를 읽기 위해서는 페이지 테이블(145)을 참조하여 페이 지를 읽어 오도록 한다. 비록 TLB(130)에 의해 페이지 테이블을 검색하는 시간의 단축 효과는 가져올 수 없으나, TLB(130)에 새로이 페이지 테이블을 읽어오기 때문에, 주기억장치(140)에서 페이지가 교체되어 존재하지 않는 경우 다시 페이지를 보조기억장치(150)에서 읽어와야 하는 문제를 막을 수 있다.
도 5는 본 발명의 일 실시예에 의한 동작 과정을 보여주는 도면이다. 81에서 CPU(111)에서 페이지 K의 데이터를 읽어오기 위해 TLB(131)를 통해 페이지 K의 주소인 0x345AD를 읽어온다. TLB에는 가상 주소인 0x12와 이에 대한 실제 주소인 0x345AD가 저장되어 있으므로, CPU(111)는 TLB에서 0x345AD를 읽어와서(S11), 주기억장치(141)의 페이지 K를 읽어온다(S12). 페이지 테이블(146)에는 페이지 K에 대한 정보가 저장되어 있으며, 페이지 K에 대한 참조 비트는 1로 설정되어 있다.
82에서 페이지 교체 정책에 따라 특정 페이지가 교체되면서 페이지 테이블(146)의 페이지 K에 대한 참조 비트가 0으로 리셋된다(S13). 그리고 TLB(131)의 페이지 K에 대한 정보가 무효화(invalidate)된다(S14). 따라서 이후에 CPU(111)는 페이지 K를 읽기 위해서는 페이지 테이블(146)을 참조해야 하며, TLB(131)를 참조할 수 없다.
도 6은 도 5에 이어서 본 발명의 일 실시예를 보여주는 도면이다. 83은 82의 페이지 교체 작업후에 다시 CPU(111)가 페이지 K를 억세스하는 과정을 보여준다. 전술한 바와 같이, TLB(131)에는 페이지 K에 대한 정보가 없으므로(S15), CPU(111)는 페이지 테이블(146)을 검색한다(S16). 페이지 테이블(146)을 검색한 결과 페이지 K의 위치를 알게 되고, 페이지 K를 읽어올 수 있다(S17). 또한, 페이지 K에 대 한 페이지 테이블(146)에서의 참조 비트를 1로 설정하여 페이지 K가 참조되었음을 알리도록 한다(S18).
83에서 참조 비트가 1로 되면서, TLB(131)에도 페이지 K에 대한 참조 정보가 저장된다(S19). 그 결과 도 3에서 나타난, 페이지 K가 교체되어 사라지는 현상을 막을 수 있고, 그 결과 보조기억장치에서 데이터를 읽는 과정을 제거하여 효율을 증가시킨다.
본 실시예에서 사용되는 '~부'라는 용어, 즉 '~모듈' 또는 '~테이블' 등은 소프트웨어, FPGA(Field Programmable Gate Array) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)와 같은 하드웨어 구성요소를 의미하며, 모듈은 어떤 기능들을 수행한다. 그렇지만 모듈은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 모듈은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 모듈은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 모듈들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 모듈들로 결합되거나 추가적인 구성요소들과 모듈들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 모듈들은 디바이스 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 구성이다. 메모리 시스템(200)은 컴퓨터, 노트북, PDA, HPC, 휴대폰, PMP와 같은 시스템에 적용가능하다. 가상 메모리 기법을 적용하는 시스템에 사용 가능하며, 도 7에서는 주기억 장치에서 교체 작업의 단위를 페이지로 두고 있으나, 이는 일 실시예에 해당하며, 반드시 페이지 단위로 이루어져야 하는 것은 아니다.
메모리 시스템(200)에는 프로세서(210), 캐쉬 메모리(220), 버퍼부(230), 주기억부(240), 페이지 테이블(245), 보조기억부(250)으로 구성된다. 프로세서(210)는 보조기억부(250)와 주기억부(240), 캐쉬 메모리(220)에 저장된 데이터를 읽어오거나, 또는 데이터를 저장하는 작업을 수행한다. 또한 보조기억부(250)에 저장된 데이터 중에서 주기억부(240)로 저장하고, 주기억부(240)에 저장된 데이터를 보조기억부(250)로 옮기는 작업을 수행한다.
캐쉬 메모리(220)는 선택적인 사항으로, 시스템의 성능을 높이기 위해 주기억부(240)보다 처리 속도가 빠른 반도체 소자를 사용한다.
주기억부(240)는 보조기억부(250)에 저장된 데이터중 일부를 가져와서 빠르게 읽고 저장할 수 있도록 한다. 통상 보조기억부(250)는 전원이 공급되지 않아도 데이터를 유지하는 대신, 읽고 쓰는 속도가 주기억부(240)보다 느리다. 따라서 이러한 속도에 따른 성능 저하를 줄이도록 주기억부(240)를 사용한다. 하드디스크, USB 스토리지, NAND 플래시 메모리 등이 보조기억부(250)의 일실시예가 된다. 주기억부(240)는 보조기억부(250)보다 읽고 저장하는 속도가 빠르며, 전원이 공급되지 않을 경우 데이터가 보존되지 않을 수 있다. 그러나 반드시 그러한 것은 아니며, 입출력 속도가 보조기억부(250)보다 빠르다면 주기억부(240)로 사용할 수 있다. RAM과 같은 메모리를 채택할 수 있으며, NOR 플래시 메모리도 적용 가능하다.
페이지 테이블(245)은 주기억부(240)에 저장된 페이지를 찾기 위한 참조 정보를 제공한다. 프로세서(210)가 사용하는 가상 주소(virtual address)와 주기억부(240)에서 사용하는 실제 주소(physical address)간에 매핑이 되도록 한다. 또한 주기억부(240)에 존재하는 페이지들의 교체를 위해 참조 비트 또는 참조 비트를 에뮬레이트하는 정보를 포함한다. 참조 비트가 페이지 교체를 위해 변경되는 방식은 전술한 바와 같으므로 도 2, 도5, 도 6에서 설명한 사항으로 대신하고자 한다.
버퍼부(230)는 페이지 테이블(245)에서 참조 정보를 읽는 속도를 향상시키기기 위해 페이지 테이블(245)의 일부를 주기억부(240)보다 빠른 메모리 소자에 저장한 것을 의미한다. 버퍼부(230)는 전술한 TLB와 같은 기능을 제공하며, 페이지 테이블(245)의 일부를 캐쉬하는 기능이라 볼 수 있다.
프로세서(210)는 전술한 도 5, 6에서 살펴본 바와 같이, 페이지 테이블에서 특정 페이지의 참조 정보를 리셋 시켜서, 상기 페이지가 추후 페이지 교체 정책에 의해 제거될 수 있도록 한 경우에, 버퍼부(230)에 버퍼링된 상기 페이지에 대한 정보를 삭제해서, 추후 프로세서(210)가 상기 페이지를 읽거나 저장할 경우에는 페이지 테이블(245)을 통해 주기억부(240)를 참조할 수 있도록 한다. 그 결과, 페이지 테이블(245)에서 참조 정보가 리셋된 후에도 다시 프로세서(210)에 의해 해당 페이지를 읽게 될 경우, 다시 참조 정보를 셋 시켜서 해당 페이지가 페이지 교체 작업에 의해 교체되지 않도록 한다.
버퍼부(230)에서 페이지 정보를 읽는 속도를 Vb라 하고, 페이지 테이블(245)에서 페이지 정보를 읽은 속도를 Vp, 주기억부에서 데이터를 읽는 속도를 Vm, 보조기억부에서 데이터를 읽는 속도를 Vs라 할 경우, 종래의 방법(Vold)과 본 명세서(Vthis)에서 제시하는 방법에 의해 속도 차이를 살펴보면 수학식 1과 같다.
Vthis = Vp + Vm, Vold = Vb + Vs
Vpbdiff = Vp - Vb
Vmsdiff = Vm- Vs
그런데, Vpbdiff는 비트 또는 바이트 단위와 같이 데이터를 작은 단위로 읽어들이는 버퍼부(230)와 주기억부(240)의 페이지 테이블(245)간의 속도 차이이며, Vmsdiff는 상기 주기억부(240)와 상기 주기억부(240)보다 더 큰 페이지 단위로 데이터를 읽어들이는 보조기억부(250) 간의 속도 차이이다. 따라서 Vpbdiff가 Vmsdiff 보다 크다(Vpbdiff>Vmsdiff).
수학식 2에서 수학식 1의 Vthis와 Vold의 차이를 구하면 다음과 같다.
Vthis - Vold = (Vp + Vm) - (Vb + Vs) = (Vp - Vb) - (Vm- Vs)
= Vpbdiff- Vmsdiff > 0
∴ Vthis - Vold > 0 이며, Vthis > Vold
따라서 본 명세서에서 제안한 방법에 의할 경우 종래의 방법보다 속도가 향상된다. 특히 보조기억부(250)에서 데이터를 읽어오는 속도가 전체 프로세싱 성능에 가장 큰 영향을 미치므로, 보조기억부(250)에서 데이터를 읽어오는 횟수를 줄이는 것이 중요하며, 본 명세서에서 제안한 방법에 따를 경우, 보조기억부(250)에서 데이터를 읽어오는 횟수를 줄일 수 있다. 상기 프로세서가 페이지를 교체하는 정책으로는 NUR(Not Used Recently) 또는 LRU(Least Recently Used) 유사 (LRU-like) 교체정책이 될 수 있다.
도 8은 본 발명의 일 실시예에 따른 동작 순서를 나타내는 순서도이다. 도 2에서 살펴본 프론트 암의 이동에 따라 페이지 테이블에 저장된 특정 페이지의 참조 정보를 리셋한다(S310). 상기 페이지를 A 페이지라 한다. 리셋된 A 페이지에 대한 참조 정보를 버퍼부에서 검색한다(S320). 버퍼부는 TLB와 같이 페이지 테이블을 캐쉬하여 버퍼링하고 있다. 버퍼부에 A 페이지의 참조 정보가 존재한다면 (S330), 해당 참조 정보를 무효화 시킨다(S340). 이후 A 페이지에 대한 억세스가 일어나면, 페이지 테이블을 참조하게 된다. 참조 정보가 존재하지 않는다면 무효화 시키는 과정을 생략한다.
그리고 이후에 A 페이지의 데이터를 읽어들이는 경우(S350), 페이지 테이블의 A 페이지에 대한 참조 정보를 세팅한다(S360). 그리고 버퍼부에 상기 A 페이지 의 참조 정보를 저장한다(S370). 이후 A 페이지에 대해 억세시시, 페이지 테이블이 아니라 버퍼부를 참조하게 된다.
한편 A 페이지의 데이터를 억세스하지 않고 페이지 교체 정책이 수행되면(S380), A 페이지는 주기억부에서 제거된다(S390).
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명을 구현함으로써 참조 비트를 하드웨어 혹은 소프트웨어적으로 구현해 활용하는 페이지 교체 정책에서, 참조 비트를 리셋할 경우에 해당 페이지의 TLB 엔트리를 무효화 시키지 않음으로 인해 발생하는 페이지의 참조 정보 누락 문제를 해결할 수 있다.
본 발명을 구현함으로써 TLB와 페이지 테이블의 불일치가 줄어들며, 자주 읽게 되는 페이지의 페이지 폴트를 줄여 결과적으로 보조기억장치에서 데이터를 읽어들이는 횟수를 줄여 시스템의 성능을 높일 수 있다.

Claims (14)

  1. 주기억부 내에 저장되며, 상기 주기억부 내의 페이지 정보를 읽어오기 위한 참조 주소를 저장하는 페이지 테이블;
    상기 페이지 테이블의 일부를 저장하는 버퍼부; 및
    상기 주기억부에서 데이터를 읽거나 또는 상기 주기억부에 데이터를 저장하는 프로세서; 를 포함하며,
    상기 프로세서는 상기 페이지 테이블에 존재하는 제 1 페이지의 참조와 관련된 정보를 변경시키는 경우, 상기 버퍼부에 상기 제 1 페이지에 대한 정보를 무효화 시키는 작업을 수행하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  2. 제 1항에 있어서,
    상기 주기억부에 저장된 데이터는 상기 프로세서가 채택한 소정의 페이지 교체 정책에 따라 상기 주기억부에서 제거되는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  3. 제 2항에 있어서,
    상기 소정의 정책은 상기 데이터를 포함하는 페이지가 상기 프로세서에 의해 읽혀진 횟수 또는 최근에 읽혀졌는지에 대한 정보를 바탕으로 제거를 수행하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  4. 제 1항에 있어서,
    상기 무효화 시키는 작업은 제 1 페이지의 주소를 찾기 위해 상기 버퍼부를 참조하지 않고 상기 페이지 테이블을 참조하도록 설정하는 것을 포함하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  5. 제 1항에 있어서,
    상기 제 1 페이지의 참조와 관련된 정보를 변경시키는 것은 상기 제 1 페이지의 참조 비트(access bit) 또는 상기 참조 비트를 에뮬레이트 하는 비트를 리셋하여 상기 주기억부에 데이터를 저장할 공간이 없을 경우 상기 1 페이지가 교체될 수 있도록 하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  6. 제 1항에 있어서,
    상기 주기억부에서 데이터를 읽거나 또는 저장하는 경우, 상기 프로세서는 상기 주기억부의 상기 데이터에 대한 정보를 저장한 페이지 테이블에 존재하는 상기 데이터의 페이지의 참조와 관련된 정보를 변경시키는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  7. 제 1항에 있어서,
    상기 프로세서는 상기 주기억부에서 데이터를 읽어오기 전에 상기 버퍼부에 상기 주기억부의 데이터에 대한 참조 주소가 존재하는지 검색하며,
    상기 버퍼부에 상기 주기억부의 데이터에 대한 참조 주소가 존재할 경우 상기 참조 주소를 사용하여 주기억부의 데이터를 읽어오고,
    상기 주기억부의 데이터에 대한 참조 주소가 존재하지 않을 경우 상기 주기억부의 페이지 테이블에서 상기 데이터에 대한 참조 주소가 존재하는지 검색하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  8. 제 1항에 있어서,
    상기 데이터는 상기 프로세서가 동작하는데 필요한 연산자 또는 피연산자를 포함하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  9. 제 1항에 있어서,
    상기 주기억부는 RAM인, 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치.
  10. 주기억부에 저장된 제 1 페이지가 이후에 수행될 페이지 교체 정책에 의해 주기억부에서 제거될 수 있도록 페이지 테이블에 저장된 참조 정보를 리셋하는 단계;
    상기 리셋된 제 1 페이지의 참조 정보가 버퍼부에 존재하는지 검색하는 단계; 및
    상기 버퍼부에 상기 제 1 페이지의 참조 정보가 존재하는 경우, 상기 제 1 페이지의 참조 정보를 무효화 시키는 단계;를 포함하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 방법.
  11. 제 10항에 있어서,
    상기 제 1 페이지의 데이터를 읽어올 경우, 상기 페이지 테이블에 저장된 제 1 페이지에 대한 참조 정보를 세팅하는 단계; 및
    상기 버퍼부에 상기 제 1 페이지에 대한 참조 정보를 저장하는 단계를 포함하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 방법.
  12. 제 10항에 있어서,
    상기 참조 정보를 리셋하는 단계는 참조 비트(access bit) 또는 상기 참조 비트를 에뮬레이트하는 비트의 값을 리셋하는 단계를 포함하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 방법.
  13. 제 10항에 있어서,
    주기억부에 저장된 다수의 페이지 중에서 참조 정보가 리셋된 페이지를 주기억부에서 제거하는 페이지 교체 정책을 수행하는 단계를 더 포함하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 방법.
  14. 제 10항에 있어서,
    상기 페이지 교체 정책은 NUR 또는 LRU(Least Recently Used)-유사(LRU-like) 교체정책을 사용하는, 가상 메모리 시스템에서 페이지 폴트를 줄이는 방법.
KR1020050100826A 2005-10-25 2005-10-25 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법 KR100678913B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050100826A KR100678913B1 (ko) 2005-10-25 2005-10-25 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법
US11/585,870 US8543791B2 (en) 2005-10-25 2006-10-25 Apparatus and method of reducing page fault rate in virtual memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100826A KR100678913B1 (ko) 2005-10-25 2005-10-25 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법

Publications (1)

Publication Number Publication Date
KR100678913B1 true KR100678913B1 (ko) 2007-02-06

Family

ID=37997977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100826A KR100678913B1 (ko) 2005-10-25 2005-10-25 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법

Country Status (2)

Country Link
US (1) US8543791B2 (ko)
KR (1) KR100678913B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8180981B2 (en) 2009-05-15 2012-05-15 Oracle America, Inc. Cache coherent support for flash in a memory hierarchy
US9208084B2 (en) * 2009-06-29 2015-12-08 Oracle America, Inc. Extended main memory hierarchy having flash memory for page fault handling
US9619263B2 (en) 2011-06-11 2017-04-11 Microsoft Technology Licensing, Llc Using cooperative greedy ballooning to reduce second level paging activity
US8549210B2 (en) 2011-09-20 2013-10-01 International Business Machines Corporation Mirroring virtual machines from a primary host to a secondary host
US11436041B2 (en) 2019-10-03 2022-09-06 Micron Technology, Inc. Customized root processes for groups of applications
US11599384B2 (en) 2019-10-03 2023-03-07 Micron Technology, Inc. Customized root processes for individual applications
US11474828B2 (en) 2019-10-03 2022-10-18 Micron Technology, Inc. Initial data distribution for different application processes
US11429445B2 (en) 2019-11-25 2022-08-30 Micron Technology, Inc. User interface based page migration for performance enhancement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339816B1 (en) 1997-08-19 2002-01-15 Siemens Noxdorf Informationssysteme Aktiengesellschaft Method for improving controllability in data processing system with address translation
JP2004157686A (ja) 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd メモリ管理装置及びメモリ管理方法
US6804741B2 (en) 2002-01-16 2004-10-12 Hewlett-Packard Development Company, L.P. Coherent memory mapping tables for host I/O bridge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594979B2 (ja) * 1987-10-23 1997-03-26 株式会社日立製作所 マルチプロセツサシステム
JPH06124234A (ja) 1992-10-14 1994-05-06 Nec Ic Microcomput Syst Ltd マイクロプロセッサ
US5555395A (en) * 1993-05-28 1996-09-10 Dell U.S.A. L.P. System for memory table cache reloads in a reduced number of cycles using a memory controller to set status bits in the main memory table
US5752274A (en) * 1994-11-08 1998-05-12 Cyrix Corporation Address translation unit employing a victim TLB
TW416032B (en) * 1999-03-05 2000-12-21 Via Tech Inc Memory pages management device and method for tracking memory access
US7334107B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Caching support for direct memory access address translation
US7809922B2 (en) * 2007-10-21 2010-10-05 International Business Machines Corporation Translation lookaside buffer snooping within memory coherent system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339816B1 (en) 1997-08-19 2002-01-15 Siemens Noxdorf Informationssysteme Aktiengesellschaft Method for improving controllability in data processing system with address translation
US6804741B2 (en) 2002-01-16 2004-10-12 Hewlett-Packard Development Company, L.P. Coherent memory mapping tables for host I/O bridge
JP2004157686A (ja) 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd メモリ管理装置及びメモリ管理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문

Also Published As

Publication number Publication date
US20070101098A1 (en) 2007-05-03
US8543791B2 (en) 2013-09-24

Similar Documents

Publication Publication Date Title
KR100678913B1 (ko) 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법
US9152572B2 (en) Translation lookaside buffer for multiple context compute engine
US9384134B2 (en) Persistent memory for processor main memory
Van Essen et al. DI-MMAP—a scalable memory-map runtime for out-of-core data-intensive applications
US9886385B1 (en) Content-directed prefetch circuit with quality filtering
EP3408748A1 (en) Adaptive value range profiling for enhanced system performance
JP6724043B2 (ja) キャッシュタグ圧縮のための方法および装置
Laga et al. Lynx: A learning linux prefetching mechanism for ssd performance model
CN105573669A (zh) 一种存储系统的io读加速缓存方法和系统
Moraru et al. Persistent, protected and cached: Building blocks for main memory data stores
JP2018536219A (ja) 仮想マシンのページ・テーブル・キャッシュ・ラインをプリロードする方法、コンピューティング・システム、およびコンピュータ・プログラム
WO2018063479A1 (en) Storage device with fine grained search capability
JP7449694B2 (ja) 変換索引バッファにおける構成可能なスキューアソシエイティビティ
US11074189B2 (en) FlatFlash system for byte granularity accessibility of memory in a unified memory-storage hierarchy
US8417903B2 (en) Preselect list using hidden pages
KR20060120242A (ko) 메모리 관리 유닛, 메모리 관리 유닛을 포함하는 시스템 및어드레스 변환 방법
US6810473B2 (en) Replacement algorithm for a replicated fully associative translation look-aside buffer
US20170046278A1 (en) Method and apparatus for updating replacement policy information for a fully associative buffer cache
CN109564543B (zh) 用于多线程式模式中的功率降低的方法和装置
CN115485668A (zh) 存储器页标记作为基于处理器的执行跟踪的日志记录线索
US11263151B2 (en) Dynamic translation lookaside buffer (TLB) invalidation using virtually tagged cache for load/store operations
US10140217B1 (en) Link consistency in a hierarchical TLB with concurrent table walks
JP2021525415A (ja) アクションをトリガするための装置及び方法
WO2017091197A1 (en) Cache manager-controlled memory array

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee