JP7449694B2 - 変換索引バッファにおける構成可能なスキューアソシエイティビティ - Google Patents
変換索引バッファにおける構成可能なスキューアソシエイティビティ Download PDFInfo
- Publication number
- JP7449694B2 JP7449694B2 JP2019533456A JP2019533456A JP7449694B2 JP 7449694 B2 JP7449694 B2 JP 7449694B2 JP 2019533456 A JP2019533456 A JP 2019533456A JP 2019533456 A JP2019533456 A JP 2019533456A JP 7449694 B2 JP7449694 B2 JP 7449694B2
- Authority
- JP
- Japan
- Prior art keywords
- ways
- index
- skew
- tlb
- virtual address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013519 translation Methods 0.000 title claims description 16
- 239000000872 buffer Substances 0.000 title claims description 14
- 230000006870 function Effects 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 32
- 238000009826 distribution Methods 0.000 claims description 9
- 239000000470 constituent Substances 0.000 claims 1
- 238000012545 processing Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
- G06F12/127—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning using additional replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/303—In peripheral interface, e.g. I/O adapter or channel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/652—Page size control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/683—Invalidation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/684—TLB miss handling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
本願は、2016年12月23日に出願された米国特許出願第15/389,955号の利益を主張するものであり、この内容は参照により本明細書に完全に記載されているものとして援用される。
Claims (24)
- 複数のウェイを含むスキューアソシエイティブ変換索引バッファ(TLB)を用いて、仮想アドレスに対応する物理メモリ内のアドレスを決定する方法であって、
前記スキューアソシエイティブTLBが、仮想アドレスと、前記仮想アドレスの部分ではない構成指標と、を受信することと、
前記スキューアソシエイティブTLBが、前記仮想アドレスの第1の部分に基づいて、第1ページサイズに関して物理アドレスをインデックス付け、第2ページサイズに関して物理アドレスをインデックス付けないように複数のウェイの第1サブセットを構成することであって、前記第1ページサイズに割り当てられるウェイの数の比率は、前記構成指標に基づいて選択される、ことと、を含む、
方法。 - 前記スキューアソシエイティブTLBが、前記仮想アドレスの前記第1の部分に基づいて、前記第2ページサイズに関して物理アドレスをインデックス付け、前記第1ページサイズに関して物理アドレスをインデックス付けないように前記複数のウェイの第2サブセットを構成することであって、前記第2ページサイズに割り当てられるウェイの数の比率は、前記構成指標に基づいて選択される、ことをさらに含む、
請求項1の方法。 - 前記第2サブセットに含まれるウェイの数に対する前記第1サブセットに含まれるウェイの数の比率は、前記構成指標に基づいている、
請求項2の方法。 - 前記複数のウェイに対するインデックスは、前記構成指標に基づいて、スキュー関数によって計算される、
請求項1の方法。 - 前記仮想アドレスのビットのサブセットが前記スキュー関数に入力され、前記仮想アドレスの何れのビットが前記複数のウェイに対するインデックスに含まれるかは、前記構成指標に基づいて計算される、
請求項4の方法。 - 前記構成指標は、基本入出力システム、溶断ヒューズ、オペレーティングシステム又は構成レジスタから受信される、
請求項1の方法。 - 複数のウェイを含むスキューアソシエイティブ変換索引バッファ(TLB)であって、
仮想アドレスと、前記仮想アドレスの部分ではない構成指標と、を受信するように構成された入力回路と、
前記複数のウェイの第1サブセットを、前記仮想アドレスの第1の部分に基づいて、第1ページサイズに関して物理アドレスをインデックス付け、第2ページサイズに関して物理アドレスをインデックス付けないように構成する回路であって、前記第1ページサイズに割り当てられるウェイの数の比率は、前記構成指標に基づいている、回路と、を備える、
スキューアソシエイティブTLB。 - 前記複数のウェイの第2サブセットは、前記仮想アドレスの第2の部分に基づいて、前記第2ページサイズに関して物理アドレスをインデックス付け、前記第1ページサイズに関して物理アドレスをインデックス付けないように構成されており、前記第2ページサイズに割り当てられるウェイの数の比率は、前記構成指標に基づいている、
請求項7のスキューアソシエイティブTLB。 - 前記第2サブセットに含まれるウェイの数に対する前記第1サブセットに含まれるウェイの数の比率は、前記構成指標に基づいている、
請求項8のスキューアソシエイティブTLB。 - 前記複数のウェイに対するインデックスは、前記構成指標に基づいて、スキュー関数によって計算される、
請求項7のスキューアソシエイティブTLB。 - 前記仮想アドレスのビットのサブセットが前記スキュー関数に入力され、前記仮想アドレスの何れのビットが前記複数のウェイに対するインデックスに含まれるかは、前記構成指標に基づいて計算される、
請求項10のスキューアソシエイティブTLB。 - 前記構成指標は、基本入出力システム、溶断ヒューズ、オペレーティングシステム(OS)又は構成レジスタから受信される、
請求項7のスキューアソシエイティブTLB。 - 複数のウェイを含むスキューアソシエイティブ変換索引バッファ(TLB)を用いて、仮想アドレスに対応する物理メモリ内のアドレスを決定する方法であって、
前記スキューアソシエイティブTLBが、仮想アドレスと、前記仮想アドレスの部分ではない構成指標と、を受信することと、
前記スキューアソシエイティブTLBが、TLBミスが発生したことを条件として、前記仮想アドレスに対応する物理アドレスをページテーブルから取得することと、
前記スキューアソシエイティブTLBが、前記物理アドレスの少なくとも一部を、前記TLBの複数のウェイのサブセットの最長未使用時間(LRU)ウェイにインストールすることであって、前記サブセットは、前記仮想アドレスの第1の部分に基づいて、第1ページサイズに関して物理アドレスをインデックス付け、第2ページサイズに関して物理アドレスをインデックス付けないように構成されたいくつかのウェイを含み、前記第1ページサイズに割り当てられるウェイの数の比率は、前記構成指標に基づいて選択される、ことと、を含み、
前記LRUウェイは、置換ポリシーに従って決定され、前記置換ポリシーは、前記複数のウェイ間でサポートされるページサイズの分布に基づいて決定される、
方法。 - 第2サブセットに含まれるウェイの数に対する前記サブセットに含まれる前記複数のウェイの数の比率は、前記構成指標に基づいている、
請求項13の方法。 - 前記複数のウェイに対するインデックスは、前記構成指標に基づいて、スキュー関数によって計算される、
請求項13の方法。 - 前記仮想アドレスのビットのサブセットが前記スキュー関数に入力され、前記仮想アドレスの何れのビットが前記複数のウェイに対するインデックスに含まれるかは、前記構成指標に基づいて計算される、
請求項15の方法。 - 前記構成指標は、基本入出力システム、溶断ヒューズ、オペレーティングシステム(OS)又は構成レジスタから受信される、
請求項13の方法。 - 前記構成指標は、単一ビットを含む、
請求項13の方法。 - 複数のウェイと、
入力回路と、
置換回路と、を備え、
前記入力回路は、
仮想アドレスと、前記仮想アドレスの部分ではない構成指標と、を受信することと、
TLBミスが発生したことを条件として、前記仮想アドレスに対応する物理アドレスをページテーブルから取得することと、
を行うように構成されており、
前記置換回路は、
前記物理アドレスの少なくとも一部を、前記TLBの複数のウェイのサブセットの最長未使用時間(LRU)ウェイにインストールすることであって、前記サブセットは、前記仮想アドレスの第1の部分に基づいて、第1ページサイズに関して物理アドレスをインデックス付け、第2ページサイズに関して物理アドレスをインデックス付けないように構成されたいくつかのウェイを含み、前記第1ページサイズに割り当てられるウェイの数の比率は、前記構成指標に基づいて選択される、ことを行うように構成されており、
前記LRUウェイは、置換ポリシーに従って決定され、前記置換ポリシーは、前記複数のウェイ間でサポートされるページサイズの分布に基づいて決定される、
スキューアソシエイティブ変換索引バッファ(TLB)。 - 第2サブセットに含まれるウェイの数に対する前記サブセットに含まれる前記複数のウェイの数の比率は、前記構成指標に基づいている、
請求項19のスキューアソシエイティブTLB。 - 前記複数のウェイに対するインデックスは、前記構成指標に基づいて、スキュー関数によって計算される、
請求項19のスキューアソシエイティブTLB。 - 前記仮想アドレスのビットのサブセットが前記スキュー関数に入力され、前記仮想アドレスの何れのビットが前記複数のウェイに対するインデックスに含まれるかは、前記構成指標に基づいて計算される、
請求項21のスキューアソシエイティブTLB。 - 前記構成指標は、基本入出力システム、溶断ヒューズ、オペレーティングシステム(OS)又は構成レジスタから受信される、
請求項19のスキューアソシエイティブTLB。 - 前記構成指標は、単一ビットを含む、
請求項19のスキューアソシエイティブTLB。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/389,955 US11106596B2 (en) | 2016-12-23 | 2016-12-23 | Configurable skewed associativity in a translation lookaside buffer |
US15/389,955 | 2016-12-23 | ||
PCT/US2017/063337 WO2018118345A2 (en) | 2016-12-23 | 2017-11-27 | Configurable skewed associativity in a translation lookaside buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020514859A JP2020514859A (ja) | 2020-05-21 |
JP7449694B2 true JP7449694B2 (ja) | 2024-03-14 |
Family
ID=62627079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019533456A Active JP7449694B2 (ja) | 2016-12-23 | 2017-11-27 | 変換索引バッファにおける構成可能なスキューアソシエイティビティ |
Country Status (6)
Country | Link |
---|---|
US (1) | US11106596B2 (ja) |
EP (1) | EP3559814A4 (ja) |
JP (1) | JP7449694B2 (ja) |
KR (1) | KR102543675B1 (ja) |
CN (1) | CN110073338B (ja) |
WO (1) | WO2018118345A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10552338B2 (en) * | 2017-02-21 | 2020-02-04 | Arm Limited | Technique for efficient utilisation of an address translation cache |
US10372522B2 (en) * | 2017-04-28 | 2019-08-06 | Advanced Micro Devices, Inc. | Memory protection in highly parallel computing hardware |
US10915459B2 (en) * | 2018-10-29 | 2021-02-09 | International Business Machines Corporation | Methods and systems for optimized translation of a virtual address having multiple virtual address portions using multiple translation lookaside buffer (TLB) arrays for variable page sizes |
US20220206955A1 (en) * | 2020-12-26 | 2022-06-30 | Intel Corporation | Automated translation lookaside buffer set rebalancing |
CN113778520B (zh) * | 2021-09-09 | 2022-09-30 | 海光信息技术股份有限公司 | 偏移预取方法、执行偏移预取的装置、计算设备和介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110153949A1 (en) | 2009-12-22 | 2011-06-23 | International Business Machines Corporation | Delayed replacement of cache entries |
WO2016097813A1 (en) | 2014-12-14 | 2016-06-23 | Via Alliance Semiconductor Co., Ltd. | Set associative cache memory with heterogeneous replacement policy |
US20160342523A1 (en) | 2015-05-18 | 2016-11-24 | Imagination Technologies, Limited | Translation lookaside buffer |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625715B1 (en) * | 1999-12-30 | 2003-09-23 | Intel Corporation | System and method for translation buffer accommodating multiple page sizes |
US6715057B1 (en) * | 2000-08-31 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Efficient translation lookaside buffer miss processing in computer systems with a large range of page sizes |
US6732238B1 (en) * | 2001-06-08 | 2004-05-04 | Tensilica, Inc. | Set-associative cache memory having variable time decay rewriting algorithm |
US6854046B1 (en) | 2001-08-03 | 2005-02-08 | Tensilica, Inc. | Configurable memory management unit |
US7284112B2 (en) * | 2005-01-14 | 2007-10-16 | International Business Machines Corporation | Multiple page size address translation incorporating page size prediction |
US20070094476A1 (en) * | 2005-10-20 | 2007-04-26 | Augsburg Victor R | Updating multiple levels of translation lookaside buffers (TLBs) field |
US8239657B2 (en) * | 2007-02-07 | 2012-08-07 | Qualcomm Incorporated | Address translation method and apparatus |
US8364900B2 (en) * | 2008-02-12 | 2013-01-29 | Oracle America, Inc. | Pseudo-LRU cache line replacement for a high-speed cache |
US8386749B2 (en) * | 2010-03-16 | 2013-02-26 | Advanced Micro Devices, Inc. | Address mapping in virtualized processing system |
US20130097387A1 (en) | 2011-10-14 | 2013-04-18 | The Board Of Trustees Of The Leland Stanford Junior University | Memory-based apparatus and method |
US9208102B2 (en) * | 2013-01-15 | 2015-12-08 | Qualcomm Incorporated | Overlap checking for a translation lookaside buffer (TLB) |
KR20160065773A (ko) * | 2014-10-08 | 2016-06-09 | 비아 얼라이언스 세미컨덕터 씨오., 엘티디. | 1차 캐시와 오버플로 선입 선출 캐시를 구비하는 캐시 시스템 |
US9898418B2 (en) * | 2015-05-21 | 2018-02-20 | Via Alliance Semiconductor Co., Ltd. | Processor including single invalidate page instruction |
US10540290B2 (en) * | 2016-04-27 | 2020-01-21 | Ati Technologies Ulc | Method and apparatus for translation lookaside buffer with multiple compressed encodings |
US10037283B2 (en) * | 2016-08-12 | 2018-07-31 | Advanced Micro Devices, Inc. | Updating least-recently-used data for greater persistence of higher generality cache entries |
-
2016
- 2016-12-23 US US15/389,955 patent/US11106596B2/en active Active
-
2017
- 2017-11-27 WO PCT/US2017/063337 patent/WO2018118345A2/en unknown
- 2017-11-27 KR KR1020197017812A patent/KR102543675B1/ko active IP Right Grant
- 2017-11-27 EP EP17884444.5A patent/EP3559814A4/en active Pending
- 2017-11-27 JP JP2019533456A patent/JP7449694B2/ja active Active
- 2017-11-27 CN CN201780076877.0A patent/CN110073338B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110153949A1 (en) | 2009-12-22 | 2011-06-23 | International Business Machines Corporation | Delayed replacement of cache entries |
WO2016097813A1 (en) | 2014-12-14 | 2016-06-23 | Via Alliance Semiconductor Co., Ltd. | Set associative cache memory with heterogeneous replacement policy |
US20160357680A1 (en) | 2014-12-14 | 2016-12-08 | Via Alliance Semiconductor Co., Ltd. | Set associative cache memory with heterogeneous replacement policy |
US20160342523A1 (en) | 2015-05-18 | 2016-11-24 | Imagination Technologies, Limited | Translation lookaside buffer |
Non-Patent Citations (1)
Title |
---|
Andre Seznec,Concurrent Support of Multiple Page Sizes on a Skewed Associative TLB,IEEE TRANSACTIONS ON COMPUTERS,米国,IEEE,2004年07月,Vol.53, No.7,pp.924-927 |
Also Published As
Publication number | Publication date |
---|---|
KR102543675B1 (ko) | 2023-06-14 |
WO2018118345A2 (en) | 2018-06-28 |
EP3559814A4 (en) | 2020-07-29 |
EP3559814A2 (en) | 2019-10-30 |
JP2020514859A (ja) | 2020-05-21 |
US20180181496A1 (en) | 2018-06-28 |
KR20190090389A (ko) | 2019-08-01 |
CN110073338A (zh) | 2019-07-30 |
US11106596B2 (en) | 2021-08-31 |
CN110073338B (zh) | 2024-03-08 |
WO2018118345A3 (en) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7449694B2 (ja) | 変換索引バッファにおける構成可能なスキューアソシエイティビティ | |
US10802987B2 (en) | Computer processor employing cache memory storing backless cache lines | |
JP6133896B2 (ja) | 物理アドレスを用いる非割当てメモリアクセス | |
US11474956B2 (en) | Memory protection unit using memory protection table stored in memory system | |
JP6724043B2 (ja) | キャッシュタグ圧縮のための方法および装置 | |
JP7249272B2 (ja) | キャッシュ、キャッシュを有するプロセッサ、及び、キャッシュ制御方法 | |
JP7397057B2 (ja) | メモリ・システム内に記憶されている制御テーブルのための二分探索手順 | |
CN112753024B (zh) | 基于外部存储器的转换后备缓冲器 | |
KR20210037216A (ko) | 이종 메모리를 이용하여 메모리 주소 변환 테이블을 관리하는 메모리 관리 유닛 및 이의 메모리 주소 관리 방법 | |
US10146698B2 (en) | Method and apparatus for power reduction in a multi-threaded mode | |
US11704250B2 (en) | Using request class and reuse recording in one cache for insertion policies of another cache | |
US11232034B2 (en) | Method to enable the prevention of cache thrashing on memory management unit (MMU)-less hypervisor systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191018 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231124 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7449694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |