JP3456830B2 - 赤外線イメージセンサおよびその製法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は赤外線イメージセン
サおよびその製法に関する。さらに詳しくは、赤外イメ
ージセンサおよびその素子分離領域を容易に製造しうる
製法に関する。

【０００２】

【従来の技術】赤外検出器としてＰｔＳｉショットキー
バリアダイオードを用いた赤外イメージセンサを例にし
て説明する。

【０００３】図１３は画素の拡大図である。１つの画素
は１つの光検出器と垂直方向の電荷転送路の一段分で構
成されている。図１３において、１は光検出部であり、
２はトランスファーゲートであり、３は垂直転送路であ
り、４はゲート電極である。入射した赤外光は光検出器
１で光電変換されて信号電荷を生じ、ショットキ接合
（図示せず）に蓄積される。一定時間蓄積された信号電
荷は、トランスファーゲート２が開き、垂直方向の電荷
転送路である垂直転送路３に読みだされる。

【０００４】図１４（ａ）は、図７のＡ−Ａ線断面にお
ける読み出し状態でのポテンシャル図であり、図１４
（ｂ）は図７のＡ−Ａ線断面における蓄積状態でのポテ
ンシャル図である。図１４において、Ｉの領域は光検出
器に対応し、ＩＩの領域はトランスファーゲートに対応
し、ＩＩＩの領域は垂直転送路に対応する。図１４
（ａ）に示される信号の読み出し状態のときはトランス
ファーゲートに印加されたクロックφＴがＨレベルとな
り、光検出器１に蓄えられていた信号電荷Ｑｓは垂直転
送路３のポテンシャル井戸内に読み出される。信号電荷
が読み出されると同時に光検出器１はトランスファーゲ
ートのチャネルポテンシャルのレベルにリセットされ、
このレベルが信号蓄積の開始レベルとなる。信号蓄積時
には、トランスファーゲートに印加されたクロックφＴ
がＬレベルとなり、光検出器１と垂直転送路３は分離さ
れた状態になる。信号読みだし時のリセットレベルから
つぎの信号読み出し直前のバイアスレベルの差に相当す
る蓄積電荷量が信号電荷Ｑｓである。

【０００５】つぎに、かかる従来の赤外イメージセンサ
（固体撮像素子）の製造工程のうち、ウエハプロセスで
は最も重要な、いわゆる素子分離領域を形成する工程に
ついて、そのプロセスフローを図１５および図１６に示
す。ここで、素子分離領域とは、画素領域および周辺回
路領域（図１５および図１６のばあいはどちらもＮＭＯ
Ｓ領域）のフィールド酸化膜形成領域である。素子分離
領域に対して、画素領域と周辺領域のフィールド酸化膜
形成領域以外の領域を活性化領域という。

【０００６】図１５および図１６において、１８はＰ型
シリコンからなる基板であり、１９は下敷酸化物であ
り、２０は窒化膜であり、２２は画素領域のチャネルカ
ット領域である高濃度Ｐ^＋領域であり、２５は周辺領
域、つまりＮＭＯＳ領域のチャネルカット領域であるＰ
^＋領域であり、２７は第１のレジストであり、２９は第
２のレジストである。ここではＬＯＣＯＳ（local oxid
ation of silicon）プロセス（香山晋編、「超高速ＭＯ
Ｓデバイス」、培風館 参照）が用いられており、詳細
は特開平５−１１４７２０号公報に示されている。

【０００７】図１５および図１６において、基板１８は
のちに画素が形成される画素領域と周辺回路領域とに区
分されている。まず、Ｐ^＋領域２５に不純物注入をした
のちに、前記高濃度Ｐ^＋領域２２のみに追加の不純物注
入を行い、光検出器１（図１３参照）の飽和電荷量の増
大を図っている。ここで、飽和電荷量とは、光検出器の
最大蓄積電荷量である。具体的には素子分離領域形成時
に、まず、第１のレジスト２７を用いてＰ^＋領域２５に
不純物注入を行い、つぎに周辺領域を第２のレジスト２
９で覆い、レジストのダブルコートを行って、画素領域
のみに不純物の追加注入を行っている。高濃度Ｐ^＋領域
２２の不純物濃度を濃くすることにより、光検出器の飽
和電荷量が増大し、これは図１４に示した蓄積電荷量が
増大することに等しい。

【０００８】飽和電荷量Ｑは次式Ｑ＝ＣＶ（Ｃは容量、
Ｖは電圧の振幅）で表される。電圧の振幅Ｖは検出器の
リセットレベルの電圧であり、駆動条件で決まるため、
飽和電荷量Ｑは容量Ｃに依存することがわかる。容量Ｃ
は、検出器付近のチャネルカット領域のＰ型不純物濃度
とガードリング領域のＮ型不純物濃度に比例する。光検
出器周辺にあるガードリング領域のＮ型不純物濃度はイ
メージセンサの読み出し回路の特性に関与するため、飽
和電荷量Ｑを大きくするためには、光検出器周辺部のチ
ャネルカット領域のＰ型不純物濃度を濃くすればよいこ
とがわかる。

【０００９】

【発明が解決しようとする課題】従来の赤外イメージセ
ンサ素子の駆動回路はＮＭＯＳトランジスタのみで構成
されていたが、素子の消費電力の低減化のため周辺回路
領域に消費電力の小さいＣＭＯＳ回路を用いてさらに検
出器の飽和電荷量を増大することが考えられる。従来の
ＮＭＯＳトランジスタのみの赤外イメージセンサ素子の
製法によるＣＭＯＳ回路を用いた赤外イメージセンサ素
子製造工程を図１７および１８に示す。図１７および１
８において、２７は第１のレジストであり、２８は第２
のレジストであり、２９は第３のレジストであり、図１
５と同一の部分には同一の符号を付している。

【００１０】まず、図１７（ａ）に示すように、Ｐ型シ
リコン基板１８を薄く熱酸化して、下敷酸化膜１９を形
成したのち、全面に窒化膜２０をＣＶＤ法により形成す
る。

【００１１】つぎに、図１７（ｂ）に示すように、窒化
膜２０のうち、活性化領域となる領域のみに第１のレジ
スト２７を塗布し、図１７（ｃ）に示すように窒化膜２
０の露出している部分を異方性エッチングにより除去す
る。

【００１２】つぎに、図１７（ｄ）に示すように、第２
のレジスト２８でＰＭＯＳ領域のみを覆って、画素領域
およびＮＭＯＳ領域の素子分離領域に不純物注入を行う
ことによって、図１８（ａ）に示すように画素領域およ
びＮＭＯＳ領域のチャネルカット領域であるＰ^＋領域が
形成される。

【００１３】さらに、図１８（ｂ）に示すように、第３
のレジスト２９でＰＭＯＳ領域およびＮＭＯＳ領域を覆
って、画素領域のチャネルカット領域のみ不純物の追加
注入を行う。

【００１４】最後に第２のレジスト２８および第３のレ
ジスト２９を除去し（図１８（ｃ）参照）、素子分離領
域のみを選択的に熱酸化したのち、窒化膜２０を除去す
ることで、素子分離領域の形成は終了する（図１８
（ｄ）参照）。

【００１５】このようにＣＭＯＳ回路を搭載した赤外イ
メージセンサ素子の光検出器の飽和電荷量の増大を図ろ
うとすると、レジストを、第１のレジスト２７、第２の
レジスト２８、および第３のレジスト２９の３重に塗布
するトリプルコートが必要である。しかしながらレジス
トをトリプルコートすると、高い段差のためレジストの
塗布ムラが発生するため、従来の写真製版によるパター
ニングが非常に困難である。

【００１６】本発明は前述のような問題を解決し、２個
のＮＭＯＳ領域と１個のＰＭＯＳ領域とを有する赤外線
イメージセンサとして、たとえば駆動回路にＣＭＯＳ回
路を用いていても、光検出器の飽和電荷量を増大しうる
赤外線イメージセンサおよび容易に製造しうるその製法
を提供することを目的とする。

【００１７】

【課題を解決するための手段】

【００１８】

【００１９】本発明の赤外線イメージセンサの製法は、
画素領域が第１のＮＭＯＳ領域であり、該第１のＮＭＯ
Ｓ領域および、第２のＮＭＯＳ領域と１個のＰＭＯＳ領
域とからなるＣＭＯＳ回路を備えた赤外線イメージセン
サの製法であって、 （ａ）基板上に窒化膜を形成する工程、 （ｂ）レジストを前記第１のＮＭＯＳ領域の素子分離領
域以外の領域に塗布し、前記第１のＮＭＯＳ領域の前記
窒化膜を除去する工程、 （ｃ）前記第１のＮＭＯＳ領域の素子分離領域に不純物
注入を行いチャネルカット領域を形成し、前記レジスト
を除去する工程、 （ｄ）前記第２のＮＭＯＳ領域およびＰＭＯＳ領域の活
性化領域上および前記第１のＮＭＯＳ領域に第１のレジ
ストを形成し、エッチングを行なって前記第２のＮＭＯ
Ｓ領域および前記ＰＭＯＳ領域の素子分離領域の窒化膜
を除去する工程、 （ｅ）前記第２のＮＭＯＳ領域の素子分離領域以外の領
域を第２のレジストで覆う工程、 （ｆ）露出している前記第２のＮＭＯＳ領域の素子分離
領域に前記第１のＮＭＯＳ領域の不純物注入濃度より低
い濃度で不純物注入を行い、チャネルカット領域を形成
する工程、 （ｇ）前記第１および第２のレジストを除去する工程、
および （ｈ）前記素子分離領域を熱酸化する工程を含み、前記
第１のＮＭＯＳ領域と、該第１のＮＭＯＳ領域以外の領
域とに分割して素子分離領域を形成することにより、前
記３つの独立した領域にそれぞれ不純物濃度の異なる素
子分離領域を形成することを特徴とする。

【００２０】

【００２１】

【００２２】

【００２３】本発明の赤外線イメージセンサの製法は、
画素領域が第１のＮＭＯＳ領域であり、該第１のＮＭＯ
Ｓ領域および、第２のＮＭＯＳ領域と１個のＰＭＯＳ領
域とからなるＣＭＯＳ回路を備えた赤外線イメージセン
サの製法であって、 （ａ）基板上に窒化膜を形成する工程、 （ｂ）レジストを前記ＰＭＯＳ領域および第１および第
２のＮＭＯＳ領域の活性化領域上に塗布し、前記第１の
ＮＭＯＳ領域および前記第２のＮＭＯＳ領域の素子分離
領域の前記窒化膜を除去する工程、 （ｃ）前記第１のＮＭＯＳ領域および前記第２のＮＭＯ
Ｓ領域の素子分離領域に不純物注入を行いチャネルカッ
ト領域を形成する工程、 （ｄ）前記ＰＭＯＳ領域および前記第２のＮＭＯＳ領域
に第１のレジストを塗布し、前記第１のＮＭＯＳ領域の
チャネルカット領域に不純物注入を行うことにより、前
記第１のＮＭＯＳ領域の方が前記第２のＮＭＯＳ領域よ
りも高い不純物濃度となるようにチャネルカット領域を
形成する工程、 （ｅ）前記ＰＭＯＳ領域の素子分離領域以外を第２のレ
ジストで覆い、前記ＰＭＯＳ領域の素子分離領域の前記
窒化膜を除去する工程、および （ｆ）前記素子分離領域を熱酸化する工程を含み、前記
ＰＭＯＳ領域と、該ＰＭＯＳ領域以外の領域とに分割し
て素子分離領域を形成することにより、前記３つの独立
した領域にそれぞれ不純物濃度の異なる素子分離領域を
形成することを特徴とする。

【００２４】本発明の赤外線イメージセンサは、前記製
法で形成され、画素領域である第１のＮＭＯＳ領域の不
純物注入濃度が第２のＮＭＯＳ領域の不純物注入濃度よ
り大きく形成されることにより、画素領域の接合容量が
大きく形成され、検出器の飽和電荷量を増大した赤外線
イメージセンサである。

【００２５】

【００２６】

【００２７】

【００２８】

【発明の実施の形態】周辺回路にＣＭＯＳ回路を搭載し
た赤外線イメージセンサの素子分離領域形成工程の製法
について添付図を参照しつつ本発明の実施の形態に基づ
いて以下に説明する。

【００２９】実施の形態１ 図１および２に素子分離領域の形成を、画素領域である
第１のＮＭＯＳ領域と周辺回路領域（ＰＭＯＳ領域およ
び（第２の）ＮＭＯＳ領域）で分割して行う方法を示
す。

【００３０】本発明にかかわる実施の形態においては、
かかるＣＭＯＳ回路を、たとえば赤外カメラシステムな
どに用いられる赤外イメージセンサの信号の読み出しお
よび転送、蓄積に関する周辺回路に用いる。

【００３１】本発明にかかわる半導体素子においては、
光検出器、トランスファーゲートトランジスタ、信号電
荷転送路で構成される画素領域とそれを駆動させる周辺
回路領域からなる。画素領域はトランジスタとしてはＮ
ＭＯＳＦＥＴのみが用いられており、１つのＮＭＯＳ領
域（第１のＮＭＯＳ領域）と呼ぶことができる。周辺回
路領域には、前述のとおりＣＭＯＳ回路を用いており、
画素領域に対してもう１つのＮＭＯＳ領域（第２のＮＭ
ＯＳ領域）とＰＭＯＳ領域から構成される。

【００３２】以下にこのようなＰＭＯＳ領域、ＮＭＯＳ
領域の素子分離領域形成工程の製法について説明する。

【００３３】図１および２において、１８はＰ型シリコ
ンからなる基板であり、１９は下敷酸化物であり、２０
は窒化膜であり、２２は高濃度Ｐ^＋領域であり、２１は
レジストであり、２３は第１のレジストであり、２４は
第２のレジストであり、２５はＰ^＋領域である。

【００３４】まず図１（ａ）に示すように、Ｐ型シリコ
ンからなる基板１８を熱酸化して厚さ０．０１〜０．１
０μｍの下敷酸化膜１９を形成したのち、下敷酸化膜１
９の全面にシリコン窒化膜からなる窒化膜２０を厚さ
０．０５〜０．４μｍ程度形成する。

【００３５】つぎに、図１（ｂ）に示すように、画素領
域の素子分離領域以外の部分はレジスト２１で覆ってエ
ッチングを行うことにより、窒化膜２０のうち画素領域
の素子分離領域の窒化膜２０のみが除去され、所望のパ
ターンをうる。

【００３６】そののち、Ｐ型不純物（たとえばボロン）
を基板１８に注入したのち、レジスト２１を除去する
と、図１（ｃ）に示すように、画素領域の素子分離領域
にのみ不純物が注入されてチャネルカット領域である高
濃度Ｐ^＋領域２２が形成される。

【００３７】つぎに、図１（ｄ）に示すように、ＰＭＯ
Ｓ領域およびＮＭＯＳ領域の活性化領域上および画素領
域を第１のレジスト２３で覆って窒化膜２０をエッチン
グすることにより、ＰＭＯＳ領域とＮＭＯＳ領域の素子
分離領域の窒化膜２０が除去され所望のパターンをう
る。

【００３８】さらに、図２（ａ）に示すように、画素領
域およびＰＭＯＳ領域を第２のレジスト２４で覆うこと
により第１のレジスト２３および第２のレジスト２４で
レジストのダブルコートを行って、ＮＭＯＳ領域の素子
分離領域のみにＰ型不純物（たとえばボロン）を注入す
ると、チャネルカット領域であるＰ^＋領域２５が形成さ
れる。

【００３９】最後に第１のレジスト２３および第２のレ
ジスト２４を除去し（図２（ｂ）参照）、素子分離領域
のみを選択的に熱酸化したのち、活性化領域の窒化膜２
０を除去することで、素子分離領域の形成は終了する
（図２（ｃ）参照）。このとき、シリコン窒化膜などか
らなる窒化膜２０は耐酸化性が強いため、活性化領域は
ほとんど酸化されず、素子分離領域のみが酸化される。

【００４０】本実施の形態において、チャネルカット領
域の不純物注入は高濃度Ｐ^＋領域２２のほうがＰ^＋領域
２５よりも濃くなるように注入を行うものとする。

【００４１】この方法により、レジストのシングルコー
トとダブルコートで素子分離領域を形成し、画素領域で
あるＮＭＯＳ領域およびＣＭＯＳ領域を有していても、
画素領域におけるチャネルカット領域（Ｐ^＋）とガード
リング領域（Ｎ^＋）とで形成されるＰＮ接合容量によっ
て、飽和電荷量を増大できるようになった。

【００４２】実施の形態２ 本発明の第２の実施の形態として、素子分離領域形成
を、ＰＭＯＳ領域とそれ以外の部分で分割して行う方法
を図３および４に示す。図３および４において、図１お
よび２と同一の部分には同一の符号を付している。

【００４３】まず、図３（ａ）に示すように、Ｐ型シリ
コンからなる基板１８を熱酸化して厚さ０．０１〜０．
１０μｍの下敷酸化膜１９を形成したのち、下敷酸化膜
１９の全面にシリコン窒化膜からなる窒化膜２０を厚さ
０．０５〜０．４μｍ程度形成する。

【００４４】つぎに、図３（ｂ）に示すように、ＰＭＯ
Ｓ領域および画素領域およびＮＭＯＳ領域の活性化領域
上をレジスト２１で覆い窒化膜２０をエッチングするこ
とにより、画素領域およびＮＭＯＳ領域の素子分離領域
の窒化膜２０を除去し所望のパターンをうる。そのの
ち、Ｐ型不純物（たとえばボロン）を注入すると、図３
（ｃ）に示すように、画素領域およびＮＭＯＳ領域の素
子分離領域に不純物が注入されて、画素領域およびＮＭ
ＯＳ領域のチャネルカット領域であるＰ^＋領域２５が形
成される。

【００４５】つぎに、画素領域の素子分離領域以外の領
域を第１のレジスト２３で覆い、画素領域のチャネルカ
ット領域のみに不純物の追加注入を行う（図３（ｄ）参
照）ことによって、高濃度Ｐ^＋領域２２（図４（ａ）参
照）が形成される。レジスト２１および第１のレジスト
２３を除去し（図４（ａ）参照）、新たに第２のレジス
ト２４をＰＭＯＳ領域の素子分離領域上のみに塗布し、
窒化膜２０を異方性エッチングすることによってＰＭＯ
Ｓ領域の素子分離領域の窒化膜２０を除去し所望のパタ
ーンをうる（図４（ｂ）参照）。

【００４６】ついで、第２のレジスト２４を除去し（図
４（ｃ）参照）、素子分離領域のみを選択的に熱酸化し
たのち、さらに活性化領域の窒化膜２０を除去すること
で、素子分離領域の形成は終了する（図４（ｄ）参
照）。

【００４７】この方法により、レジストのシングルコー
トとダブルコートで素子分離領域を形成し、素子分離領
域であるＮＭＯＳ領域およびＣＭＯＳ領域を有する赤外
イメージセンサにおいても、画素領域におけるチャネル
カット領域（Ｐ^＋）とガードリング領域（Ｎ^＋）とで形
成されるＰＮ接合容量によって、飽和電荷量を増大でき
るようになった。

【００４８】実施の形態３ 本発明の第３の実施の形態として、チャネルカット領域
への不純物注入時のマスクを従来のレジストの代わりに
酸化膜または多結晶シリコンで行う方法を図５および６
に示す。図５および６において、図１、２、３および４
と同一の部分には同一の符号を付しており、２７は第１
のレジストであり、２８は第２のレジストであり、２９
は第３のレジストである。

【００４９】まず、図５（ａ）に示すように、Ｐ型シリ
コンからなる基板１８を熱酸化して、厚さ０．０１〜
０．１０μｍの下敷酸化膜１９を形成したのち、全面に
シリコン窒化膜からなる窒化膜２０を形成する。つぎに
図５（ｂ）に示すように、窒化膜２０の上にＣＶＤ法に
より酸化膜２６（または多結晶シリコン）を成膜する。
ここで酸化膜２６（または多結晶シリコン）の膜厚は、
窒化膜と酸化膜の上から不純物の注入を行ったときに、
活性化領域の基板に前記不純物が到達しない程度の値に
設定する。

【００５０】つぎに全領域の活性化領域上に図５（ｃ）
に示すように、第１のレジスト２７を塗布し、異方性エ
ッチングを行うことによって素子領域の酸化膜２６およ
び窒化膜２０を除去し、窒化膜２０および酸化膜２６の
所望のパターンをうる。

【００５１】つぎに、第１のレジスト２７を除去し、さ
らに第２のレジスト２８でＰＭＯＳ領域の素子分離領域
のみを覆い、Ｐ型不純物（たとえばボロン）を注入し
（図５（ｄ）参照）、画素領域およびＮＭＯＳ領域のチ
ャネルカット領域であるＰ^＋領域２５を形成する（図５
（ｅ）参照）。第２のレジスト２８を除去したのち（図
５（ｅ）参照）、第３のレジスト２９でＰＭＯＳ領域お
よびＮＭＯＳ領域を覆って画素領域のチャネルカット領
域にのみＰ型不純物（たとえばボロン）の追加注入を行
い（図６（ａ）参照）、高濃度Ｐ^＋領域２２（図６
（ｂ）参照）を形成する。そののち、レジスト２９を除
去する（図６（ｂ）参照）。

【００５２】さらに、酸化膜２６をエッチングにより除
去し（図６（ｃ）参照）、素子分離領域のみを選択的に
熱酸化したのち、活性化領域の窒化膜２０を除去するこ
とで、素子分離領域の形成は終了する（図６（ｄ）参
照）。

【００５３】この方法により、レジストのシングルコー
トのみで素子分離領域を形成し、画素領域であるＮＭＯ
Ｓ領域とＣＭＯＳ領域を有していても、画素領域におけ
るチャネルカット領域（Ｐ^＋）とガードリング領域（Ｎ
^＋）とで形成されるＰＮ接合容量によって、飽和電荷量
を増大できるようになった。

【００５４】実施の形態４ 本発明の第４の実施の形態として、従来のばあいよりも
窒化膜の膜厚を厚く形成して素子分離領域を形成する方
法を図７および８に示す。図７および８において、図５
および６と同一の部分には同一の符号を付している。

【００５５】まず、図７（ａ）に示すように、Ｐ型シリ
コンからなる基板１８を熱酸化して、厚さ０．０１〜
０．１０μｍの下敷酸化膜１９を形成したのち、シリコ
ン窒化膜からなる窒化膜２０の膜厚を従来の窒化膜
（０．０５〜０．４μｍ）よりも厚く形成する。このと
きの窒化膜２０の膜厚は注入エネルギーによって決ま
り、窒化膜上から注入した不純物が活性化領域の基板に
到達しないような値に設定する。たとえば注入エネルギ
ーが１００ｋｅＶ、窒化膜厚は０．４５μｍ以上であれ
ばよい。

【００５６】つぎに、第１のレジスト２７を全領域、つ
まり第１のＮＭＯＳ領域である画素領域、（第２の）Ｎ
ＭＯＳ領域、およびＰＭＯＳ領域の活性化領域上に塗布
して窒化膜２０の異方性エッチングをすることにより素
子分離領域の窒化膜２０を除去したのち（図７（ｂ）参
照）、第１のレジスト２７を除去する（図７（ｃ）参
照）。

【００５７】つぎに、図７（ｄ）に示すように、ＰＭＯ
Ｓ領域のみを第２のレジスト２８で覆って画素領域およ
びＮＭＯＳ領域の素子分離領域に不純物の注入を行い、
チャネルカット領域であるＰ^＋領域２５を形成したの
ち、第２のレジスト２８を除去する（図７（ｅ）参
照）。第２のレジスト２８を除去したのち、第３のレジ
スト２９でＰＭＯＳ領域およびＮＭＯＳ領域を覆って画
素領域のチャネルカット領域のみに不純物注入を行い
（図８（ａ）参照）、高濃度Ｐ^＋領域２２（図８（ｂ）
参照）を形成し、第３のレジスト２９を除去する（図８
（ｂ）参照）。つぎに図８（ｃ）に示すように、窒化膜
２０を従来と同じ膜厚（０．０５〜０．４μｍ）になる
までエッチングする。さらに素子分離領域のみを選択的
に熱酸化したのち、活性化領域の窒化膜２０を除去する
ことで、素子分離領域の形成は終了する（図８（ｄ）参
照）。

【００５８】この方法により、レジストのシングルコー
トのみで素子分離領域を形成し、画素領域であるＮＭＯ
Ｓ領域およびＣＭＯＳ領域を有していても、画素領域に
おけるチャネルカット領域（Ｐ^＋）とガードリング領域
（Ｎ^＋）とで形成されるＰＮ接合容量によって、飽和電
荷量を増大できるようになった。

【００５９】実施の形態５ 本発明のその他の実施の形態として、不純物の注入エネ
ルギーを低くする方法を図９および１０に示す。図９お
よび１０において、図７および８と同一の部分には同一
の符号を付している。

【００６０】まず、図９（ａ）に示すように、Ｐ型シリ
コンからなる基板１８を熱酸化して、厚さ０．０１〜
０．１０μｍの下敷酸化膜１９を形成したのち、全面に
シリコン窒化膜からなる窒化膜２０を形成する。つぎに
図９（ｂ）に示すように第１のレジスト２７を全領域、
つまり第１のＮＭＯＳ領域である画素領域、（第２の）
ＮＭＯＳ領域、およびＰＭＯＳ領域の活性化領域上に塗
布し、図９（ｃ）に示すように窒化膜２０の異方性エッ
チングを行い、素子分離領域の窒化膜２０を除去したの
ちに、第１のレジスト２７を除去する。

【００６１】つぎに、図９（ｄ）に示すようにＰＭＯＳ
領域のみを第２のレジスト２８で覆い、画素領域および
ＮＭＯＳ領域の素子分離領域にＰ型不純物を注入し、チ
ャネルカット領域であるＰ^＋領域２５を形成する。第２
のレジスト２８を除去したのち（図９（ｅ）参照）、図
１０（ａ）に示すように第３のレジスト２９でＰＭＯＳ
領域およびＮＭＯＳ領域を覆う。そののちに画素領域の
チャネルカット領域のみに不純物の追加注入を行い、高
濃度のＰ^＋領域２２（図５（ｂ）参照）を形成し、第３
のレジスト２９を除去して（図１０（ｂ）参照）素子分
離領域のみを選択的に熱酸化し、さらに活性化領域の窒
化膜２０を除去することで、素子分離領域の形成は終了
する（図１０（ｃ）参照）。

【００６２】図９（ｄ）および図１０（ａ）に示す不純
物注入における注入エネルギーは２回とも図１５および
１６に示した従来のばあいの注入エネルギーよりも低い
ものとする。このばあい注入エネルギーは、従来通りの
膜厚（０．０５〜０．４μｍ）の窒化膜上から注入した
際に活性化領域の基板に不純物が注入されない値に設定
する。たとえば窒化膜が０．４μｍのばあい、９０ｋｅ
Ｖ以下のエネルギーにすればよい。

【００６３】この方法により、レジストのシングルコー
トのみで、素子分離領域を形成し、画素領域であるＮＭ
ＯＳ領域およびＣＭＯＳ領域を有していても、画素領域
におけるチャネルカット領域（Ｐ^＋）とガードリング領
域（Ｎ^＋）とで形成されるＰＮ接合容量によって、飽和
電荷量を増大できるようになった。

【００６４】実施の形態６ 実施の形態１では画素領域の全チャネルカット領域に不
純物の追加注入を行ったが、特開平５−１１４７２０号
公報に述べられているように光検出器近接のチャネルカ
ット領域のみに不純物の追加注入を行ったばあいでも飽
和電荷量増大の効果をうることができる。このばあいの
素子分離領域の形成工程を図１１および図１２に示す。
図１１および１２において、３０はレジストであり、図
９および１０と同一の部分には同一の符号を付してい
る。

【００６５】図１１（ａ）は図１（ａ）と同一方法、同
一の材料および同一の厚さで形成されるものとする。つ
ぎに、図１１（ｂ）に示すように、ＰＭＯＳ領域および
ＮＭＯＳ領域をレジスト２１で覆ったのち、Ｐ型不純物
（たとえばボロン）を注入すると、図１１（ｃ）に示す
ように、画素領域の素子分離領域に不純物が注入され
て、画素領域のチャネルカット領域であるＰ^＋領域２５
が形成される。さらに、画素領域へＰ型不純物（たとえ
ばボロン）を追加注入する際、光検出器近接部のチャネ
ルカット領域のみに追加注入するためにレジスト２１の
上にさらにレジスト３０を形成する（図１１（ｄ）参
照）。不純物の追加注入によって、Ｐ^＋領域２５は高濃
度Ｐ^＋領域２２（図１１（ｅ）参照）となる。そのの
ち、レジスト２１およびレジスト３０を除去したのち、
図１２（ａ）に示されるように画素領域および他の領域
（ＰＭＯＳ領域およびＮＭＯＳ領域）の活性化領域上に
第１のレジスト２３を形成し、窒化膜２０の異方性エッ
チングを行うことにより、ＰＭＯＳ領域およびＮＭＯＳ
領域の素子分離領域の窒化膜が除去される。さらに図１
１（ｂ）に示されるようにＮＭＯＳ領域を除いて、第２
のレジスト２４を形成したのちＰ型不純物（たとえばボ
ロン）を注入することにより、ＮＭＯＳ領域のチャネル
カット領域であるＰ^＋領域２５（図１２（ｃ）参照）が
形成される。

【００６６】第１のレジスト２３および第２のレジスト
２４を除去したのち（図１２（ｃ）参照）、素子分離領
域のみを選択的に熱酸化し、図１２（ｄ）に示されるよ
うに窒化膜２０を除去することで素子分離領域の形成は
終了する。

【００６７】前述のように画素領域への不純物の追加注
入の際に、レジスト３０を用いて、検出器近接部以外の
領域を覆い、不純物の追加注入を行うことにより、レジ
ストのダブルコート２回で、素子分離領域を形成し、画
素領域であるＮＭＯＳ領域およびＣＭＯＳ領域を有して
いても、飽和電荷量を増大することができる。

【００６８】以上の実施の形態では２個のＮＭＯＳ領域
と１個のＰＭＯＳ領域を有する半導体素子を例にとって
説明したが、２個以上の複数のＮＭＯＳ領域とＰＭＯＳ
領域を有するばあいも同様の効果がえられる。

【００６９】なお、本発明の実施の形態のうち、もっと
も好ましい実施の形態は、前記実施の形態の中で、実施
の形態１であり、素子分離領域の形成を、画素領域であ
る第１のＮＭＯＳ領域と周辺回路領域（ＰＭＯＳ領域お
よび第２のＮＭＯＳ領域）で分割して行う方法であり、
図１および図２に示す。

【００７０】まず、図１（ａ）に示すように、Ｐ型シリ
コンからなる基板１８を熱酸化して、たとえば厚さ０．
０５μｍの下敷酸化膜１９を形成したのち、下敷酸化膜
１９の全面にシリコン窒化膜からなる窒化膜２０をたと
えば厚さ０．１μｍ形成する。

【００７１】つぎに、図１（ｂ）に示すように、画素領
域の素子分離領域以外の部分はレジスト２１で覆って、
異方性エッチングを行なうことにより、窒化膜２０のう
ち画素領域の素子分離領域の窒化膜２０のみが除去さ
れ、所望のパターンをうる。

【００７２】そののち、Ｐ型不純物としてボロンを基板
１８に注入したのち、レジスト２１を除去すると、図１
（ｃ）に示すように画素領域の素子分離領域のみ不純物
が注入されて、チャネルカット領域である高濃度Ｐ^＋領
域２２が形成される。

【００７３】つぎに、図１（ｄ）に示すように、ＰＭＯ
Ｓ領域およびＮＭＯＳ領域の活性化領域上および画素領
域を第１のレジスト２３で覆って、異方性エッチングす
ることにより、ＰＭＯＳ領域とＮＭＯＳ領域の素子分離
領域の窒化膜２０が除去され所望のパターンをうる。

【００７４】さらに図２（ａ）に示すように、画素領域
およびＰＭＯＳ領域を第２のレジスト２４で覆うことに
より、第１のレジスト２３および第２のレジスト２４で
レジストのダブルコートを行なって、ＮＭＯＳ領域の素
子分離領域のみにＰ型不純物としてボロンを注入する
と、チャネルカット領域であるＰ^＋領域２５が形成され
る。

【００７５】最後に、第１のレジスト２３および第２の
レジスト２４を除去し（図２（ｂ）参照）、素子分離領
域のみを選択的に熱酸化したのち、活性化領域の窒化膜
２０を除去することで、素子分離領域の形成は終了す
る。

【００７６】この方法において、チャネルカット領域の
不純物注入は、高濃度Ｐ^＋領域２２の方がＰ^＋領域２５
よりも濃くなるように注入を行なうものとする。

【００７７】この方法により、レジストのシングルコー
トとダブルコートで素子分離領域を形成し、画素領域で
あるＮＭＯＳ領域およびＣＭＯＳ領域を有していても、
画素領域においてチャネルカット領域とガードリング領
域とで形成されるＰＮ接合容量によって、飽和電荷量を
増大することができる。

【００７８】以上のようにして、画素領域であるＮＭＯ
Ｓ領域およびＣＭＯＳ領域を有するたとえば赤外線イメ
ージセンサの素子分離領域を形成することができる。

【００７９】

【発明の効果】本発明の赤外線イメージセンサによれ
ば、赤外線イメージセンサの検出器周辺部のガードリン
グ領域とチャネルカット領域とで形成されるＰＮ接合容
量の増大によって前記赤外線イメージセンサの検出器の
飽和電荷量が増大される効果がある。

【００８０】本発明の赤外線イメージセンサの製法は、
第１のＮＭＯＳ領域と、該第１のＮＭＯＳ領域以外の領
域とに分割して素子分離領域を形成するので、レジスト
のシングルコートとダブルコートで、素子分離領域を形
成し、画素領域である第１のＮＭＯＳ領域およびＣＭＯ
Ｓ領域（第２のＮＭＯＳ領域とＰＭＯＳ領域）を有して
いても、飽和電荷量を増大することができる。

【００８１】本発明の赤外線イメージセンサの製法は、
基板上に窒化膜を形成する際に、不純物注入時に活性化
領域の基板に不純物が到達しないように窒化膜の膜厚を
設定するので、レジストのシングルコートのみで素子分
離領域を形成し、画素領域である第１のＮＭＯＳ領域お
よびＣＭＯＳ領域（第２のＮＭＯＳ領域とＰＭＯＳ領
域）を有していても、飽和電荷量を増大することができ
る。

【００８２】本発明の赤外線イメージセンサの製法は、
素子分離領域を熱酸化する前記（ｈ）工程より前でかつ
前記（ｇ）工程よりあとに前記窒化膜をエッチングして
膜厚０．０５〜０．４μｍにするので、フィールド酸化
膜のバーズビーク長も従来通りであり、また基板に欠陥
が入ることもないという効果がある。

【００８３】本発明の赤外線イメージセンサの製法は、
ＰＭＯＳ領域と、該ＰＭＯＳ領域以外の領域とに分割し
て素子分離領域を形成するので、レジストのシングルコ
ートとダブルコートで素子分離領域を形成し、画素領域
である第１のＮＭＯＳ領域およびＣＭＯＳ領域（第２の
ＮＭＯＳ領域とＰＭＯＳ領域）を有していても、飽和電
荷量を増大することができる。

【００８４】本発明の赤外線イメージセンサの製法は、
基板上の窒化膜のさらに上に酸化膜および多結晶シリコ
ンのいずれかを用いて不純物注入時に、不純物が活性化
領域の基板に到達しないようにしているので、レジスト
のシングルコートのみで、素子分離領域を形成し、画素
領域である第１のＮＭＯＳ領域およびＣＭＯＳ領域（第
２のＮＭＯＳ領域とＣＭＯＳ領域）を有していても、飽
和電荷量を増大することができるようになった。

【００８５】本発明の赤外線イメージセンサの製法は、
酸化膜および多結晶シリコンのいずれかを前記素子分離
領域を熱酸化する前記（ｉ）工程より前で、かつ前記
（ｈ）工程よりあとにエッチング除去するので、フィー
ルド酸化膜のバーズビーク長などを従来通りに形成でき
るという効果がある。

【００８６】本発明の赤外線イメージセンサの製法は、
不純物注入の注入エネルギーを、不純物が活性化領域の
基板に到達しないように設定して不純物注入を行うの
で、レジストのダブルコート２回で、素子分離領域を形
成し、画素領域である第１のＮＭＯＳ領域およびＣＭＯ
Ｓ領域（第２のＮＭＯＳ領域とＰＭＯＳ領域）を有して
いても、飽和電荷量を増大することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図２】 本発明の第１の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図３】 本発明の第２の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図４】 本発明の第２の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図５】 本発明の第３の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図６】 本発明の第３の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図７】 本発明の第４の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図８】 本発明の第４の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図９】 本発明の第５の実施の形態による赤外線イメ
ージセンサの素子分離領域形成工程を示す断面図であ
る。

【図１０】 本発明の第５の実施の形態による赤外線イ
メージセンサの素子分離領域形成工程を示す断面図であ
る。

【図１１】 本発明の第６の実施の形態による赤外線イ
メージセンサの素子分離領域形成工程を示す断面図であ
る。

【図１２】 本発明の第６の実施の形態による赤外線イ
メージセンサの素子分離領域形成工程を示す断面図であ
る。

【図１３】 本発明の赤外線イメージセンサの一画素の
拡大図である。

【図１４】 図６の画素の動作を示すためのポテンシャ
ル図である。

【図１５】 従来の固体撮像素子の素子分離領域形成工
程を示す図である。

【図１６】 従来の固体撮像素子の素子分離領域形成工
程を示す図である。

【図１７】 ＣＭＯＳ回路を搭載した固体撮像素子にお
いて素子分離領域形成を行ったばあいの図である。

【図１８】 ＣＭＯＳ回路を搭載した固体撮像素子にお
いて素子分離領域形成を行ったばあいの図である。

【符号の説明】

１８ 基板、２０ 窒化膜、２１ レジスト、２２ 高
濃度Ｐ＋領域、２３ 第１のレジスト、２４ 第２のレ
ジスト、２５ Ｐ＋領域、２７ 第１のレジスト、２８
第２のレジスト、２９ 第３のレジスト。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−33365（ＪＰ，Ａ) 特開 平２−87573（ＪＰ，Ａ) 特開 平６−53478（ＪＰ，Ａ) 特開 平２−2673（ＪＰ，Ａ) 特開 平５−114720（ＪＰ，Ａ) 特開 平５−102403（ＪＰ，Ａ) 特開 平４−342136（ＪＰ，Ａ) 特開 平２−98169（ＪＰ，Ａ) 特開 平５−206392（ＪＰ，Ａ) 特開 昭61−65471（ＪＰ，Ａ) 特開 昭57−66659（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 H01L 21/8238 H01L 27/092

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 画素領域が第１のＮＭＯＳ領域であり、
   該第１のＮＭＯＳ領域および、第２のＮＭＯＳ領域と１
   個のＰＭＯＳ領域とからなるＣＭＯＳ回路を備えた赤外
   線イメージセンサの製法であって、 （ａ）基板上に窒化膜を形成する工程、 （ｂ）レジストを前記第１のＮＭＯＳ領域の素子分離領
   域以外の領域に塗布し、前記第１のＮＭＯＳ領域の前記
   窒化膜を除去する工程、 （ｃ）前記第１のＮＭＯＳ領域の素子分離領域に不純物
   注入を行いチャネルカット領域を形成し、前記レジスト
   を除去する工程、 （ｄ）前記第２のＮＭＯＳ領域およびＰＭＯＳ領域の活
   性化領域上および前記第１のＮＭＯＳ領域に第１のレジ
   ストを形成し、エッチングを行なって前記第２のＮＭＯ
   Ｓ領域および前記ＰＭＯＳ領域の素子分離領域の窒化膜
   を除去する工程、 （ｅ）前記第２のＮＭＯＳ領域の素子分離領域以外の領
   域を第２のレジストで覆う工程、 （ｆ）露出している前記第２のＮＭＯＳ領域の素子分離
   領域に前記第１のＮＭＯＳ領域の不純物注入濃度より低
   い濃度で不純物注入を行い、チャネルカット領域を形成
   する工程、 （ｇ）前記第１および第２のレジストを除去する工程、
   および （ｈ）前記素子分離領域を熱酸化する工程を含み、前記
   第１のＮＭＯＳ領域と、該第１のＮＭＯＳ領域以外の領
   域とに分割して素子分離領域を形成することにより、前
   記３つの独立した領域にそれぞれ不純物濃度の異なる素
   子分離領域を形成することを特徴とする赤外線イメージ
   センサの製法。
2. 【請求項２】 画素領域が第１のＮＭＯＳ領域であり、
   該第１のＮＭＯＳ領域および、第２のＮＭＯＳ領域と１
   個のＰＭＯＳ領域とからなるＣＭＯＳ回路を備えた赤外
   線イメージセンサの製法であって、 （ａ）基板上に窒化膜を形成する工程、 （ｂ）レジストを前記ＰＭＯＳ領域および第１および第
   ２のＮＭＯＳ領域の活性化領域上に塗布し、前記第１の
   ＮＭＯＳ領域および前記第２のＮＭＯＳ領域の素子分離
   領域の前記窒化膜を除去する工程、 （ｃ）前記第１のＮＭＯＳ領域および前記第２のＮＭＯ
   Ｓ領域の素子分離領域に不純物注入を行いチャネルカッ
   ト領域を形成する工程、 （ｄ）前記ＰＭＯＳ領域および前記第２のＮＭＯＳ領域
   に第１のレジストを塗布し、前記第１のＮＭＯＳ領域の
   チャネルカット領域に不純物注入を行うことにより、前
   記第１のＮＭＯＳ領域の方が前記第２のＮＭＯＳ領域よ
   りも高い不純物濃度となるようにチャネルカット領域を
   形成する工程、 （ｅ）前記ＰＭＯＳ領域の素子分離領域以外を第２のレ
   ジストで覆い、前記ＰＭＯＳ領域の素子分離領域の前記
   窒化膜を除去する工程、および （ｆ）前記素子分離領域を熱酸化する工程を含み、前記
   ＰＭＯＳ領域と、該ＰＭＯＳ領域以外の領域とに分割し
   て素子分離領域を形成することにより、前記３つの独立
   した領域にそれぞれ不純物濃度の異なる素子分離領域を
   形成することを特徴とする赤外線イメージセンサの製
   法。
3. 【請求項３】 請求項１または２記載の製法で形成さ
   れ、画素領域である第１のＮＭＯＳ領域の不純物注入濃
   度が第２のＮＭＯＳ領域の不純物注入濃度より大きく形
   成されることにより、画素領域の接合容量が大きく形成
   され、検出器の飽和電荷量を増大した赤外線イメージセ
   ンサ。