JP3454511B2 - 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ - Google Patents
2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバInfo
- Publication number
- JP3454511B2 JP3454511B2 JP52112894A JP52112894A JP3454511B2 JP 3454511 B2 JP3454511 B2 JP 3454511B2 JP 52112894 A JP52112894 A JP 52112894A JP 52112894 A JP52112894 A JP 52112894A JP 3454511 B2 JP3454511 B2 JP 3454511B2
- Authority
- JP
- Japan
- Prior art keywords
- transceiver
- signal
- state
- bus
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 107
- 238000012546 transfer Methods 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 29
- 238000004891 communication Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 241001620634 Roger Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002103 transcriptional effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
Description
た複数の装置またはノード間でベースバンド・データ通
信を可能にするバス・アーキテクチャ通信方式に関し、
詳細には、2方向同時信号転送用の全二重ドミナント論
理方式を有する低速3進制御転送モードを高速2進転送
モードに組み込んだバス・トランシーバに関する。
ト」と呼ばれるより高いインテリジェンスを有するかど
うかにかかわらず、話を簡単にするために、すべてのコ
ンピュータ装置を「ノード」と呼ぶ。また、ローカル・
ホストの語は、それがハードウェアを備えるか、それと
もハードウェアとソフトウェアとを備えるかにかかわら
ず使用される。
ータ・システム内のノードは、それらの間で信号を搬送
する能力を必要とする。従来、これは、複数の通信回線
またはチャネルを備え、システム中のいくつかのノード
を相互接続する共用通信経路として働く標準入出力バス
によって行われている。そのようなシステムでは、バス
に接続されたノード間で信号を同時に送信して、所与の
期間中に送信できる情報量を増加させ、したがって、コ
ンピュータの全体的な速度を増加させることができるバ
ス・アーキテクチャを用意することが望ましい。この種
の送信を全二重送信と呼ぶ。しかし、従来型のバス・ア
ーキテクチャでは、特定のノードによってバス上で送信
される信号を、バスに接続された他のすべてのノードが
受信することができ、その結果、2つ以上の信号がバス
上で同時に送信された場合、重畳されて、どのノードで
も理解できない混乱した信号をもたらす。
の問題は以下の2つの技法によって部分的に解消されて
いる。第1の技法は、時間二重化と呼ばれ、共用入出力
バスに接続された複数のノードが、その信号をバス上で
送信する特定の時間割当てを個別に与えられる。この種
の送信は、各ノードが順次バスへのアクセスを与えられ
るラウンド・ロビン手順に類似している。時間二重化を
共用バス上で使用することに関する主要な欠点は、各ノ
ードのドライバを順次、ある時間にわたってイネーブル
する一般的な同期システムが必要であり、その場合で
も、信号が依然として個別に送信されるので全体的な送
信が低速であることである。さらに、この種の送信は、
2方向送信(すなわち全二重)ではなく、そのため、他
のノードの情報を要求したノードは、前者のノードが所
望の情報を送信する順番を与えられるまで待機しなけれ
ばならない。
するためにバスに結合されたノード間の各相互接続用に
少なくとも2つの送信回線を有するバスを準備すること
から成る。たとえば、6つの相互接続を形成するように
相互に接続された4つのノードがある場合、12本の送信
回線が必要である。この技法は、以前の技法で与えられ
た問題を解決するが、バスの物理的寸法および複雑さに
関する他の問題を発生させ、バスを駆動するために大量
の電力が必要となる。
タ転送バスは一般に、バスを形成するポイント・ツー・
ポイント相互接続または「リンク」を介して相互に直接
結合されたノード間でベースバンド・データ信号を送信
するために使用されている。この種のバスでは、ノード
間のデータ信号転送は時折、1つのノードが他のノード
のデータを要求し、あるいは他のノードへデータを送信
する必要があるときしか行われない。バスは、連続デー
タ転送間で無限に長い期間にわたってアイドル状態を維
持することができるので、通常、普通なら発生する電力
消費量を低減させるために隣接するノードのドライバを
ディスエーブルすることによって、バスをアイドル状態
にしている。
ス回路を使用して、バスを2つの信号状態のうちの1つ
(すなわち、2進1信号状態または2進0信号状態)に
能動的にバイアスさせることであるが、この手法は、こ
れらの状態を維持するために必要な電流のために著しい
量の電力を消費する。差動データ転送バスと共に使用す
べき知られている他の方法は、低インピーダンス受動成
端装置を使用してバスを受動的にバイアスすることであ
る。しかし、この方法を使用してバス・アイドル状態を
維持すると、二重端末差動バスの全体的な同相分排除が
劣化する。したがって、従来技術のバス・アーキテクチ
ャは従来、バス・アイドル状態を維持するために、大量
の電力を使用し、あるいは、バスの同相分排除範囲を犠
牲にする必要があった。
よって発生する電力消費量を低減させる他の手段が、第
3の低出力信号状態をバス・アイドル状態として使用す
ることによって実現された。この第3の状態は、Z信号
状態と呼ばれ、(バス上でドライブされたときの)対応
する電流振幅がほぼ0mAになるように2つの2進信号状
態の中間の信号振幅を有する。本発明によれば、電流振
幅約0mAを有する中間信号状態をバス・アイドル状態と
して使用すると、アイドル状態中のバスによる電力消費
量が低減されるだけでなく、バス上で全二重送信方式を
実施するうえで使用すべき追加信号状態も与えられる。
しかし、この第3の状態は、バス・アイドル状態中の電
力消費量を低減させるバースト・モード差動バスでは使
用されているが、バス上でのデータの転送には使用され
ていない。
しようとして、2進信号状態を検出するためにそのよう
なバスで使用される従来型の2進受信機の設計のため
に、この状態が特殊な問題を構成することが分かった。
具体的には、従来型の2進受信機を使用して中間Z信号
状態をバス上でそのまま実施すると、バス・アイドル状
態中に、予想できない動作が実行され、誤った信号が生
成される。これは、受信機に2進信号状態間で状態を無
作為に切り替えさせる、Z信号状態の中間電流振幅の周
りのバス上での電流変動によるものである。他の実施態
様によれば、出願人は、Z信号状態の電流振幅の周りに
ヒステリシス領域を有するヒステリシス受信機を使用し
て、無作為な発振を防止した。しかし、制御信号転送フ
ェーズ中にはヒステリシス受信機を必ず使用する必要が
あるが、そうすると、ヒステリシス受信機が通常のデー
タ送信時に有害なデューティ・サイクルひずみを発生さ
せる重大な問題がデータ信号転送フェーズ中に発生し
た。
状態と共に、バスをアイドル状態に維持する信号状態と
して、かつ全二重ドミナント論理送信方式を実施するバ
ス状態として使用する方法および装置を提供することで
ある。
好ましいデータ信号転送方向を自動的に判定して、他の
制御情報および識別情報を交換する全二重ドミナント論
理送信方式を有する3進制御転送モードを組み合わせた
バス・トランシーバ用の方法および装置を提供すること
である。
を送信できるように、一方のトランシーバのドライバが
他方のトランシーバのドライバによって割り込まれる、
半二重2進送信方式での割り込み通知方法および装置を
提供することである。
うな、2つのノードのトランシーバを相互接続する対よ
り線差動直列バスで上記の目的を満たす方法および装置
を提供することである。
モードと、制御信号の全二重転送用の全二重ドミナント
論理送信方式を有する3進制御転送モードを組み合わせ
たバス・トランシーバを提供するものである。本発明の
一実施の形態では、上述の転送モードは、対より線直列
バスを介して第2の通信ノードに結合された少なくとも
第1の通信ノードを含むバス・アーキテクチャで実施さ
れる。
バとを備え、一方の対より信号線対が、第1のノードの
第1のトランシーバと第2のノードの第2のトランシー
バを相互接続し、第2の対より信号線対が、第2のノー
ドの第1のトランシーバと第1のノードの第2のトラン
シーバを相互接続する。第1のトランシーバと第2のト
ランシーバは共に、差動信号状態をバス上でドライブす
る差動ドライバと、高速データ信号を受信する高速2進
受信機と、制御信号を受信する3進受信機とを備える。
さらに、2つの第2のトランシーバは共に、受信された
ときに現データ転送フェーズを終了するように働く割り
込み制御メッセージを検出する割り込み通知受信機も含
む。
ータ信号を受信するために単一の電圧比較器を有する高
速受信機を備える。電圧比較器は、バス状態を、データ
転送モード中に対応する信号状態に変換する。高速2進
データ転送モードは半二重に過ぎないので、2進データ
転送の好ましい方向を判定するには全二重送信機能を有
する調停方式が必要である。これは、同時送信機能を提
供する各トランシーバの3進受信機でドミナント論理方
式を実施することによって行われる。
3つの信号状態を使用し、好ましい実施態様では、1つ
の信号状態は、電流振幅が約0mAである中間Z信号状態
である。Z信号状態は、(ほぼゼロの電流振幅によっ
て)バス・アイドル状態中のバスの電力消費量を低減さ
せるためだけでなく、バス上で転送できる情報の量も増
加させる。後者の機能は、ドミナント論理方式に従って
動作する3進受信機を各トランシーバ中で使用すること
によって可能となる。ドミナント論理方式を実施する
際、3つの信号状態は、各トランシーバ対によって、選
択された信号状態を同時にドライブすることによってバ
ス上で組み合わされ、バス上での結果的な電流振幅を表
す3つのバス状態のうちの1つが形成される。次いで、
バス上に形成されたバス状態が、3進受信機によって検
出され、対応する3つの符号化論理状態のうちの1つを
生成するために使用され、次いで、この1つの状態が部
分的に復号され、対応するトランシーバによってドライ
ブされた信号状態をある程度表す出力が得られる。部分
的に復号されたこの論理状態はその後、バスの調停フェ
ーズで様々な制御機能のために受信側通信ノードによっ
て使用される。
トランシーバに電圧比較器または演算増幅器を備える割
り込み通知受信機がある。第1のノードが、第2のノー
ドから第1のノードへのデータ転送時に優先順位制御情
報を第2のノードへ送信しなければならないとき、第1
のノードは、クロック受信トランシーバのドライバをイ
ネーブルし、その結果、基準クロック信号を送信する信
号線上で割り込みメッセージがドライブされる。このよ
うに、基準クロック信号のdcレベルがより高いレベルに
シフトアップされ、割り込み通知受信機の比較器のしき
い値がトリガされる。割り込み受信機は次いで、対応す
る割り込み通知を第2のノードの駆動回路に出力して、
第1のノードのデータの転送を停止する。
が、妥当なバス電圧値を検出するために必要な振幅で送
信信号を受信できるように、本発明はさらに、受信機の
フロント・エンドで信号の同相モード・シフトを行う手
段を提供する。これを実行するには、各電圧比較器のフ
ロント・エンドで同相モード電圧変換器として実施され
た、PNPバイポーラ接合変換器を有するレベル・シフト
回路をトランシーバの各受信機に与える。
速度バスを形成するように複数のリンクを介して結合さ
れた複数のノードを有する特定の多速度バス・アーキテ
クチャで調停信号を全二重送信する方法および装置が提
供される。相互接続された多速度直列バスに結合された
各ノードは、制御信号およびデータ信号を受信し送信す
るために直列バスに直接接続された物理チャネル・イン
タフェース・チップ(またはPHY)を備える。各ノード
は、スケーリング可能なインタフェースを形成する固定
速度・可変寸法バスYを介してデータ信号と制御信号を
共にPHYとの間で送受信するリンク・レイヤ・チップ
(または「LLC」)も備える。そのような構成を用いた
場合、本発明の相互接続されたバス・トランシーバ対は
それぞれ、システムの隣接するノードで使用される。上
述のように、隣接するノードのPHY間のデータ信号の送
信は2進転送モードを使用して実行され、制御信号の送
信は3進転送モードを使用して実行される。
明から明らかになろう。
2進受信機と3進受信機とを備え、他のクロック信号ト
ランシーバ対が2進受信機と3進受信機と割り込み通知
受信機とを備える、本発明の差動直列バス実施態様に使
用される2つのバス・トランシーバ対を示すブロック図
である。
フロント・エンドで使用されるPNPレベル・シフト回路
の図である。
の間にスケーリング可能なインタフェース(バスYとし
て示す)が提供されたことを含み、本発明のバス・トラ
ンシーバが、隣接するノードのPHYに組み込まれた、P13
94バス・アーキテクチャに従って任意のバス・トポロジ
ーで相互接続された複数のノードを示すブロック図であ
る。
論理送信方式を有する3進制御転送モードを組み合わせ
たバス・トランシーバ用の方法および装置に関するもの
である。以下の説明では、本発明を完全に理解してもら
うために、装置の速度、装置のタイプ、動作モードなど
多数の詳細について述べる。しかし、当業者には、本発
明を実施するうえでこのような詳細が必要とされないこ
とが自明であろう。他の例では、本発明を不必要に曖昧
にしないように、周知の回路、装置、方法などについて
は述べない。
のバス・トランシーバ対1、22および2、21が、ノード
51、52間のデータ信号の半二重送信および制御信号の全
二重送信用の対より線直列バス45を介して相互接続され
る。対より線直列バス45は、それぞれ、差動信号を送信
する送信チャネル20を形成する、2つの信号線対40、41
および42、43を備える。データが第1のノード51から第
2のノード52へ送信されるバス45上のデータ転送フェー
ズ中には、2つのノード51、52間で、第1の信号線対4
0、41を使用して差動データ信号が転送され、第2の信
号線対42、43を使用して差動クロック信号が転送され
る。同様に、データが第2のノード52から第1のノード
51へ送信されるバス45上のデータ転送フェーズ中には、
2つのノード51、52間で、第1の信号線対40、41を使用
して差動クロック信号が転送され、第2の信号線対42、
43を使用して差動データ信号が転送される。しかし、調
停フェーズ中には、バス45は、第1のノードと第2のノ
ード51、52が共に、両方の信号線対40、41および42、43
上で同時に調停情報を送信する全二重モードで(たとえ
ば、2ビット並列チャネルとして)使用される。
2、43を有する直列バス45を含むバス・トランシーバの
応用例を対象とするものであるが、当業者には、バス中
の送信チャネルの数にも、通信チャネルのタイプ(すな
わち、シングル・エンド形か、それとも差動形)にも、
使用する発信レベルの特定の数にもかかわらずに、ベー
スバンド・データ転送を実行する任意のタイプのバス
で、本発明のバス・トランシーバおよびドミナント論理
方式が使用されることが自明であろう。同様に、第1の
実施の形態では、単に2つのノード51、52間に結合され
るものとしてバス45が示されているが、以下で説明する
他の実施の形態では(第3図参照)、コンピュータ・シ
ステム中の複数のノード3は、リンク40を備える複数の
対より線バス45を介して任意に結合され、一般に、相互
接続された多速度バス80を形成している。
を参照すると、各トランシーバは、差動信号状態をバス
45上でドライブする差動ドライバ4と、高速データ信号
を受信する高速2進受信機5と、制御信号を受信する3
進受信機6とを備えている。トランシーバ21および22を
参照すると、各トランシーバは同様に、差動ドライバ4
と、高速2進受信機5と、3進受信機6とを備えてい
る。しかし、トランシーバ21および22は、データ転送フ
ェーズ中にそれぞれの受信側ノードによってクロック信
号線上に重畳された割り込み制御メッセージを検出し
て、そのようなメッセージの受信時にデータの転送を終
了する割り込み通知受信機7も備える。
イバ4は共に、データ信号および制御信号をドライバ4
への入力として供給する入力マルチプレクサ2の状態に
応じて、それらの信号をドライブすることができる。別
々のイネーブル・マルチプレクサ3が、トランシーバ状
態(データ信号転送または制御信号転送)に応じて正し
いイネーブル制御信号を供給する。駆動回路の好ましい
実施態様では、データ線と制御線は共に2ビット幅であ
る。第1ビットは、ドライバ入力マルチプレクサ2に入
力され、ドライバ4の信号状態を制御する。第2ビット
は、ドライバ・イネーブル・マルチプレクサ3に入力さ
れ、ドライバ4のオン/オフ状態を制御する。データ信
号転送フェーズ中には、両方のトランシーバ1、2の一
方のドライバ4のみがオンになる。イネーブルされたド
ライバは、ディスエーブルされたドライバがオフである
間、データ信号転送フェーズが終了するまで、オンのま
まである(この例外は、以下でさらに詳しく説明する、
特定のデータ転送フェーズ中にクロック信号を受信する
トランシーバのドライバ4による(データ転送フェーズ
のプリエンプト時の)割り込み制御メッセージの送信で
ある)。制御信号転送フェーズ中には、各ドライバ4は
必要に応じてイネーブルされ、あるいはディスエーブル
される。ディスエーブルされたドライバは、Z信号状態
を生成し、イネーブルされたドライバは、第1の入力ビ
ットによって指示された2進信号状態を生成する。
含め制御信号の全二重送信をイネーブルために、本発明
は、少なくとも3つの信号状態Aを有するバス45を提供
する。好ましい実施態様では、この3つの信号状態のう
ちの第3の信号状態は、電流振幅が約0mAである中間Z
信号状態である。Z信号状態は、(ほぼゼロの電流振幅
によって)バス・アイドル状態中のバス45の電力消費量
を低減させるだけでなく、バス45上で転送できる情報の
量を増加させる。この後者の機能は、ドミナント論理方
式に従って動作する3進受信機6を各トランシーバ1、
2、21、22で使用することによって可能になる。ドミナ
ント論理方式を実施する際、3つの信号状態A(0、
1、Z)が、選択された信号状態Aを各トランシーバ対
1、22および2、21によって同時にドライブすることに
よってバス45上で組み合わされ、バス45上での結果的な
電流振幅を表す3つのバス状態B(0、1、Z)のうち
の1つが形成される。同時ドライブ状況によってバス45
上に形成されたバス状態Bは次いで、3進受信機6によ
って検出され、対応する3つの論理状態D(0、1、
Z)のうちの1つを生成するために使用される。この1
つの信号状態はその後、一方のトランシーバの3進受信
機6によって復号され、他方のトランシーバによってド
ライブされた信号状態Aが判定され、他方のトランシー
バによって送信された制御メッセージが再構成される。
ことによって完全に実施されるが、本発明が、3つより
も多くの信号状態Aに適応し、したがって、3つよりも
多くの論理状態Dを形成するために使用できる3つより
も多くのバス状態Bに適応できる送信チャネルに拡張で
きることは明らかである。同様に、本発明は、中間Z信
号状態とは異なる第3の信号状態Xを使用して実施する
こともできる。少なくとも3つの信号状態Aを使用し
て、以下のような3つのバス状態Bを形成する限り、こ
れを行うことができる。(a1)一方のドライバ4による
0信号状態と対応するドライバ4による1信号状態を同
時に送信した結果であるバス45上の電流振幅は、両方の
ドライバ4によるX信号状態のバス45上での同時送信
(すなわち、Xバス状態)とほぼ同じである。(a2)一
方のドライバ4による0信号状態と対応するドライバ4
によるX信号状態を同時に送信した結果であるバス45上
の電流振幅は、2つのドライバ4のうちの一方による0
信号状態のバス45上での送信(すなわち、0バス状態)
とほぼ同じである。(a3)一方のドライバ4による1信
号状態と対応するドライバ4によるX信号状態を同時に
送信した結果であるバス45上の電流振幅は、2つのドラ
イバ4のうちの一方による1信号状態のバス45上での送
信(すなわち、1バス状態)とほぼ同じである。(a4)
両方のドライバ4によって0信号状態を同時に送信した
結果であるバス45上の電流振幅は、2つのドライバ4の
うちの一方による0信号状態の送信(すなわち、0バス
状態)とほぼ同じである。(a5)両方のドライバ4によ
って1信号状態を同時に送信した結果であるバス45上の
電流振幅は、2つのドライバ4のうちの一方による1信
号状態の送信(すなわち、1バス状態)とほぼ同じであ
る。(a6)両方のドライバ4によってX信号状態を同時
に送信した結果であるバス45上の電流振幅は、2つのド
ライバ4のうちの一方によるX信号状態の送信(すなわ
ち、Xバス状態)とほぼ同じである。バス状態Bを生成
するために使用される信号状態Aのこの組合せを以下の
表1で要約する。
信は、データ送信側受信機の対応するドライバ4をディ
スエーブルすることによって実行され、その結果、全体
的な電力消費量が低減し、同時に、上記の条件a2、a3、
a4、a5、a6が自動的に満たされる。次いで、0信号状態
および1信号状態の同時ドライブ時に結果として得られ
る電流振幅(またはバス状態B)がほぼゼロになり、Z
バス状態が形成されるように、2進信号状態0および1
の電流振幅を選択することによって、条件a1を満たすこ
とができる。
状態Bを検出するために、組込み電圧しきい値または演
算増幅器を有する2つの電圧比較器11、12を備える。さ
らに、3進受信機6はさらに、バス状態Bを対応する論
理状態DおよびEに変換する論理回路を備え、論理状態
DおよびEはその後、バス45上の調停フェーズ中に制御
メッセージの転送で使用できるように3進受信機6によ
って復号される。
信号線41、43とを有する、差動直列バス45上での3つの
信号状態Aの特定の実施態様に関しては、2進0信号状
態は、正信号線上で−4mAを、負信号線上で+4mAをドラ
イブすることによって送信チャネル20上で送信され、2
進1信号状態は、正信号線上で+4mAを、負信号線上で
−4mAをドライブすることによって送信チャネル20上で
送信され、Z信号状態は、各信号線上に約0mAが存在す
るときに送信チャネル20上で送信される。
ャネル20上で生成されるバス状態Bに関しては、基本的
に、正信号線上の約−8mAおよび負信号線上の約+8mAの
電流振幅に対応する00バス状態、正信号線上の約−4mA
および負信号線上の約+4mAの電流振幅に対応する0バ
ス状態、両方の信号線上の約0mAに対応するZバス状
態、正信号線上の約+4mAおよび負信号線上の約−4mAの
電流振幅に対応する1バス状態、正信号線上の約+8mA
および負のワイヤ上の約−8mAの電流振幅に対応する11
バス状態の5つの可能なバス状態がある。
特性インピーダンスが110Ωであり、ダブル・エンド形
である。したがって、0バス状態は、差動電圧約−220m
Vで表される。同様に、1バス状態は、差動電圧約+220
mVで表される。したがって、Zバス状態は、差動電圧約
0mVで表される。
ができるが、本発明の好ましい実施の形態は、この5つ
の可能なバス状態Bのうちの3つのみ(すなわち、0、
1、Z)を利用して、トランシーバ回路の複雑を最小限
に抑えるように設計されている。しかし、当業者には、
すべての5つのバス状態Bを使用して、より高いレベル
のバス・プロトコルで使用すべきより多くの情報を抽出
することができる。すべての可能なバス状態を使用する
には、3進受信機6でさらに2つの電圧比較器11、12
(または演算増幅器)を実施するだけでなく、マルチレ
ベル符号化機構(すでに使用中)を追加する必要があ
る。
バス状態Bを検出する2つの電圧比較器を備えることが
好ましい。したがって、第1の比較器11のしきい値は、
Zバス状態の検出された電圧振幅と1バス状態の検出さ
れた電圧振幅の間の値(すなわち、−98mV)を有し、第
2の比較器12のしきい値は、Zバス状態の検出された電
圧振幅と0バス状態の検出された電圧振幅の間の値(す
なわち+98mV)を有する。
状態Aを実施することに関しては、データ転送動作モー
ドと調停動作モードの間の基本的な違いを送信チャネル
20上で実現する必要があった。2進データ転送モードは
一般に、速度がトランシーバ回路の機能と送信チャネル
20の帯域幅にしか制限されない半二重送信である。デー
タ送信側ノードのトランシーバは、送信チャネル20に沿
った信号伝播遅延に応じた最大速度で送信チャネル20上
で所望のメッセージを出力する。しかし、調停転送モー
ドは一般に、全二重送信であり、最大速度は主として、
送信チャネル20に沿った伝播遅延によって制限される。
これは、相互接続されたバス80に結合されたすべてのノ
ード3に、調停メッセージを見てそれに応答する機会を
与える必要があるからである。したがって、3進受信機
6によって与えられる全二重送信が必要であるのは、調
停転送モード中だけである。バスの物理的構成によって
調停プロセスに課される基本的な制限のために、システ
ムの全体的な性能にそれほど影響を与えずにより低い帯
域幅の3進受信機6を使用することができる。より低い
帯域幅の3進受信機6は、信号振幅の減少を補償し、そ
の結果同じビット誤り率レベルを維持する。
送信チャネル20を介して送信されたデータ信号を受信す
る単一の電圧比較器13を有する高速受信機を備える。電
圧比較器13は、データ転送モード中にバス状態0および
1を信号状態0および1に変換する。第3図に示したバ
ス80全体の動作を制御するより高いレベルのプロトコル
では、バス45上のデータ転送時に、使用されるバス状態
Bが0および1だけになる。したがって、本発明の2進
受信機5は、ヒステリシスを必要とせず、したがって、
受信されるデータのデューティ・サイクルひずみを最小
限に抑える。しかし、バス調停フェーズ中には、制御信
号が3進受信機6にしか受信されないので、受信機5が
ディスエーブルされる。
2進データ転送の好ましい方向を判定するには調停方式
が必要である。大部分の一般的なケースでは、着信デー
タ転送の好ましい方向を判定するための交渉に、バス80
に接続されたすべてのノード3を含めることができる。
バス調停アルゴリズムを実施する制御信号の交換が全二
重で行われるので、調停フェーズの継続期間が短縮さ
れ、したがって、バス有効帯域幅が最小限に抑えられ
る。3進受信機6で実施されるドミナント論理方式によ
って、リンク40に接続されたトランシーバは、制御情報
を同時に送受信することができ、したがって調停フェー
ズの最小継続期間が短縮される。
は、「データ受信側」トランシーバ21の3進受信機6
は、それぞれ、検出されたバス状態Bに応答して2進値
Cを出力することができる2つの電圧比較器11、12を使
用する。第1図および以下の表2を参照すると、第1の
マルチプレクサ8など組合せ論理機構を使用することに
よって、第1および第2の比較器11、12から導かれた2
つの2進値Cは、送信チャネル20上のバス状態Bを表す
論理状態Dに変換される。この論理状態Dは次いで、
「データ送信側」トランシーバ2のドライバ4によって
送信された信号状態Aをある程度表す部分的に復号され
た論理状態Eを出力するために、データ受信側トランシ
ーバ21のドライバ4によってローカルにドライブされた
信号状態Aと共に、第2のマルチプレクサ9への入力と
して供給される(同時ドライブ状況をもたらすために各
トランシーバが送信チャネル20上で信号状態Aをドライ
ブするが、対応する「データ送信側」トランシーバ(2
または1)が送信チャネル20上でどの信号状態Aをドラ
イブしているかを判定するために復号済み出力を分析す
る際、特定のトランシーバを「データ受信側」トランシ
ーバ(それぞれ、21または22)と呼ぶことに留意された
い)。
ら出力される論理状態Eは、部分的にしか復号されない
ので、さらに2つの電圧比較器を3進受信機6で実施す
ると共に、すべての5つのバス値Bを使用する場合、論
理状態Eを完全に復号することができる。しかし、好ま
しい実施の形態では、実用上の目的のために複雑さが最
小限の実施態様を選択し、3進受信機6から出力される
論理状態Eが完全には復号できない4つの状況を使用す
ることが決定されている。これを行うには、特定の論理
状態Eで表される可能な単一の状態A間の微分が不要で
ある、本発明の相互接続されたバス80用の調停方式を採
用する。すなわち、相互接続されたバス80上の調停メッ
セージ交換に関しては、データ受信側トランシーバ21か
らは区別できないように論理状態Eを調停方式で使用す
る。
しては、3進受信機6の第1の比較器11は、検出された
バス状態Bの入力電圧Iから、I≧Mであるか、それと
もI<Mであるかを判定できるようなしきい値M(すな
わち、約+98mV)を有し、2進値としてそれぞれ1また
は0を出力する(以下の表2を参照されたい)。より低
いしきい値N(すなわち、約−98mV)を有する第2の比
較器12は、I≧Nであるか、それともI<Nであるかを
判定することができ、2進値としてそれぞれ1または0
を出力する。このように、同時ドライブ状況中にバス45
上に存在するバス状態Bを検出し、仮定M>Nを使用し
て論理状態Dとして符号化し、ドミナント論理方式でバ
ス状態Bを表すことができる。以下の表2を参照する
と、2進値は、I≧M>Nであるとき、第1のマルチプ
レクサ8が論理状態1を出力し、I<N<Mであると
き、第1のマルチプレクサ8が論理状態0を出力し、I
<MおよびI≧Nであるとき、第1のマルチプレクサ8
が論理状態Zを出力するように組み合わされている。
側トランシーバの3進受信機6の出力は、データ送信側
トランシーバ2のドライバ4によって送信された信号状
態Aをある程度示す、部分的に復号された論理状態Eか
ら成る。部分的に復号された論理状態Eは、信号状態A
だけでなく第1のマルチプレクサ8から出力された論理
状態Dも入力として受信する第2のマルチプレクサ9を
使用することによって導出される。論理状態Dの値と信
号状態Aの値は、表3に示したように第2のマルチプレ
クサ9で組み合わされ、論理状態Eが得られる。
号状態を出力し、データ送信側トランシーバ2のドライ
バ4が0信号状態を出力した場合、データ受信側トラン
シーバ21の3進受信機6は、0バス状態が存在すること
を検出する(この結果得られる電流は、正信号線42上で
は−4mAであり、負信号線43上では+4mAであり、ダブル
・エンド110Ω特性インピーダンス送信線上ではそれぞ
れ、約−220mVの差動電圧となる)。これは、上述のよ
うに、第1のマルチプレクサ8によって0論理状態とし
て符号化され、第2のマルチプレクサ9に供給される。
第2のマルチプレクサ9は、データ受信側トランシーバ
21のドライバ4によって送信チャネル20上にローカルに
ドライブされた信号状態Aも入力として受信する。第2
のマルチプレクサ9は、データ受信側トランシーバ21が
その時点で送信チャネル20上でZ信号をドライブしてい
ることを知り、(たとえば、上記の表3の列1および6
をマルチプレクサの回路で実施することによって)0論
理状態が、同時に送信回線上で信号状態0をドライブし
ているトランシーバ2によって発生したものであると判
定する。したがって、3進受信機6からの出力は0復号
済み論理状態である。
きるだけでなく、第1のノード51と第2のノード52の間
のデータ信号の半二重送信に割り込んで、より高い優先
順位の制御信号転送を行うことができるようにする手段
も提供する。たとえば、第2のノード52が第1のノード
51へデータ信号を転送している場合、第1のノード51
は、実行すべきより高い優先順位の制御信号転送を有す
ることを第2のノード52に通知できることが望ましい。
そのような状況では、送信側ノード52は次いで、そのデ
ータ信号転送を終了して、第1のノード51がより優先順
位の高い制御信号転送を開始できるようにする。
側トランシーバ、すなわち、ノード51のトランシーバ21
およびノード52のトランシーバ22に、電圧比較器または
演算増幅器を備える割り込み通知受信機7を提供するこ
とによってこれを実行する。第1のノード51のトランシ
ーバ21の割り込み通知受信機7は、基準クロック信号を
第1のノード51から第2のノード52へ転送するために使
用される対より線信号線42、43に接続される。同様に、
第2のノード52のトランシーバ22の割り込み通知受信機
7は、基準クロック信号を第2のノード52から第1のノ
ード51へ転送するために使用される対より線信号線40、
41に接続される。
に、第1のノード51が優先順位制御情報を第2のノード
52へ送信しなければならないとき、第1のノード51は、
クロック受信側トランシーバ1のドライバ4をイネーブ
ルし、その結果、信号線40、41上で信号状態1(割り込
みメッセージ)がドライブされる。このように、信号線
40、41上の基準クロック信号のdcレベルは、0および1
の交番バス状態からZおよび11の交番バス状態へシフト
アップされ、それによって、クロック送信側トランシー
バ22の割り込み通知受信機7の比較器14の組込み電圧し
きい値がトリガされる。次いで、クロック送信側トラン
シーバ22の割り込み受信機7は、対応する割り込み通知
を第2のノード52の駆動回路に出力して、第1のノード
51へのデータの転送を停止する。
信号状態を表す差動クロック信号に関する電流レベルは
それぞれ、正信号線40上では−4mAおよび+4mAの交番値
を備え、負信号線41上では+4mAおよび−4mAの交番値を
備える。クロック受信側トランシーバ1が、+4mAおよ
び−4mAの電流振幅を備える信号状態1をそれぞれ、正
信号線40および負信号線41上でドライブすると、信号線
40、41上でその結果得られる電流振幅はそれぞれ、正信
号線40上では0mAおよび+8mAの交番値を備え、負信号線
41上では0mAおよび−8mAの交番値を備える。
ス状態を検出するには、各割り込み通知受信機7の比較
器14のしきい値を約+100mVに設定することが好まし
い。さらに、各割り込み通知受信機7は、当技術分野で
周知のように、クロック線40、41上でドライブされた差
動クロック信号のDC成分を抽出するフィルタリング回路
15も備える。このフィルタ15の時定数は、AC信号成分の
振幅を割り込み通知受信機のしきい値レベルの範囲より
も減少させることができるほど長くなければならない
が、割り込み通知に対する反応時間を充分に短くしなけ
ればならない。
器11、12、13、14が、妥当なバス電圧値を検出するため
に必要な振幅で、送信された信号を受信できるようにす
るために、さらに、受信機5、6、7のフロント・エン
ドで信号の同相モード・シフトを行い、同時に製造プロ
セスとは独立の電圧オフセットを与える手段を提供す
る。バス45を介して2つのノード51、52間に接続された
接地接続を横切って発生する可能性がある電圧降下によ
って、受信信号振幅の同相モード値が、受信機5、6、
7の同相モード範囲よりも低くなる恐れがある。したが
って、比較器11、12、13、14が必要とする妥当な信号振
幅を得て、バス45の同相モード性能を最適化するため
に、各受信機5、6、7のフロント・エンドで約650mV
の同相モード・レベル・シフトを実施する。これは、ト
ランシーバ1、2、21、22の各受信機に、第2図に示し
たレベル・シフト回路10を設けることによって実行さ
れ、この場合、PNPバイポーラ接合トランシーバQ1およ
びQ2が、電圧比較器11、12、13、14の前で同相モード電
圧変換器を実施する。
イアスに並列させ、かつその下流側に配設し、それぞ
れ、同様に並列に配置された各PNPトランジスタQ1およ
びQ2のエミッタに結合する。各PNPトランジスタQ1およ
びQ2のベースを別々の信号線に結合し、同時に、PNPト
ランジスタQ1およびQ2のコレクタを相互にグラウンドに
結合する。さらに、各PNPトランジスタQ1およびQ2のエ
ミッタを電圧比較器11、12、13、14の別々の入力に結合
する。
よびQ2が、そのベース・エミッタ間接合部全体にわたっ
て約650mVのDCレベル・シフトを行い、同時に、電流源I
1およびI2が、PNPトランジスタQ1およびQ2用のバイアス
機構を形成し、その結果、電流源I1の電流振幅と電流源
I2の電流振幅の比によって、比較器11、12、13、14のし
きい値が制御される。しかし、電流源I1およびI2の電流
の絶対的な大きさは、予想可能な同相モード・レベル・
シフトが得られるように、プロセス変動および温度変動
からある程度独立すべきである。この特定の実施の形態
ではゼロしきい値を有する高速2進受信機5では、2つ
の電流の振幅を等しくすべきである(すなわち、バイポ
ーラ・トランジスタQ1とバイポーラ・トランジスタQ2が
同じである場合、値は約I1=I2=30μAである)。この
ように、2進受信機5は、Va≧Vbであるときに2進1を
出力し、Vb<Vaであるときに2進0を出力する。3進受
信機6の比較器11、12では、各比較器11、12ごとに電流
源I1と電流源I2の比を制御することによって所望のしき
い値が実施される。第1の比較器11の電流値は、Q2がQ1
の寸法の4倍であるときI1=15μaおよびI2=105μa
であり、そのため、第1の比較器11は、Va≧Vb+98mVで
あるとき2進1を出力し、Va<Vb+98mVであるときに2
進0を出力する。同様に、第2の比較器12の電流値は、
Q2がQ1の寸法の4倍であるときI1=105μaおよびI2=1
5μaであり、そのため、第2の比較器12は、Va≧Vb−9
8mVであるとき2進1を出力し、Va<Vb−98mVであると
きに2進0を出力する。
は、集積回路製造プロセスでは非常に良好である。具体
的に言うと、標準CMOS製造プロセスでは、プロセスを修
正せずにフロント・エンドPNPバイポーラ接合トランジ
スタQ1およびQ2を垂直基板トランジスタとして実施する
ことができる。このように実施されたオフセットは、2
つのPNPトランジスタのベース・エミッタ接合電圧の温
度に対する変動のために、温度に対してわずかに変動す
る。この変動は、2つのバイアス電流源I1およびI2に対
して逆温度依存性を実施することによって容易に取り消
すことができる。
機の高帯域幅のために調停転送モード中の理論ビット誤
り率が増加することにはなるが、各トランシーバ21、22
ごとの2進受信機5、3進受信機6、および割り込み通
知受信機7のそれぞれの代わりに単一の3進受信機6を
実施することもできる。すなわち、本発明は、割り込み
通知方式だけでなく両方の転送モードも単一の3進受信
機6を使用して実行できるように修正することができ
る。3進調停転送モード中に、3進受信機6は、上述の
ように動作する。具体的には、同時ドライブ状況でのバ
ス状態Bを検出するために、第1の比較器11のしきい値
が、1信号状態とZ信号状態の中間の電流振幅に対応す
る第1の値に設定され、第2の比較器12のしきい値が、
0信号状態とZ信号状態の中間の電流振幅に対応する第
2の値に設定される。
の前に置かれたPNPレベル・シフト回路10用の電流源I1
と電流源I2の比を、3進受信機6の第2の比較器12を2
進受信機5として使用するように動的に切り替える(あ
るいは、制御する)ことができる。このように、第2の
比較器12のしきい値は、2進受信機5として使用できる
ようにバス上で送信された2進信号状態の中間の電流振
幅(すなわち、0V)に対応する第3の値に設定される。
第1の比較器11に関しては、そのしきい値は、2進デー
タ転送モード中に、第2の比較器12を割り込み通知受信
機7として使用するために第1の値に維持される。しか
し、割り込み通知が必要でない場合、単に第1の比較器
11をディスエーブルすることができる。このように、単
一の3進受信機6を使用することによって、トランシー
バ回路の全体的な寸法および複雑さを大幅に低減させる
ことができる。理論ビット誤り率が増加する問題は、第
2の電圧比較器12を調停フェーズで3進受信機の一部と
して使用するときに前記比較器の帯域幅を減少させ、次
いで、データ転送フェーズで2進受信機として使用する
ときに帯域幅をその完全な値に復元することによって解
決することができる。第1の比較器11が、調停フェーズ
中には制御信号の受信専用に使用され、データ転送フェ
ーズ中には割り込み通知の受信専用に使用されるので、
第1の比較器11の帯域幅は低く維持することができる。
(High Performance Serial Bus)」(1992年10月14
日の草案5.3v1)と題するIEEE規格文書(IEEE Standar
ds Document)P1394に従って設計された特定の多速度
バス・アーキテクチャで調停信号を全二重送信する方法
および装置が提供される。この文書は、参考のために付
録Aとして本明細書に添付されている。P1394に記載さ
れた規格は、コンピュータ・システム内のノード間に低
コストの相互接続を有する高速直列バスを提供するよう
に設計されている。
数のノード3は、相互接続された多速度バス80を形成す
るように、複数のリンク40を介して任意に結合される。
この実施の形態では、各リンク40は、前述のように差動
対より線直列バス45を備える。相互接続された多速度直
列バスに結合された各ノード3は、制御信号およびデー
タ信号を送受信できるように直列バスに直接接続された
物理チャネル・インタフェース・チップ(または「PH
Y」)を備える。各ノード3は、スケーリング可能なイ
ンタフェースを形成する固定速度・可変寸法バスYを介
してデータ信号と制御信号を共にPHYとの間で送受信す
るリンク・レイヤ・チップ(または「LLC」)も備え
る。LLCは、PHYから検索されたデータを処理するため
に、固定速度・可変寸法バスXを介してノードのローカ
ル・ホスト25(マイクロプロセッサMP)とのインタフェ
ースもとる。
トランシーバ対1、22および2、21(第1図に図示)は
それぞれ、システムの隣接するノード3で使用される。
このように、上述のように、隣接するノード3のPHY間
のデータ信号の送信は、2進転送モードを使用して実行
され、制御信号の送信は、3進転送モードを使用して実
行される。さらに、PHY回路は、特定のP1394実施態様で
は、通信チャネル20だけでなく電圧分配線と接地接続線
とを含むリンク40を介して電力を供給される。この電力
分配アーキテクチャは、隣接する2つのノード3間で接
地電位の著しい電圧差を発生させる可能性があるが、本
発明のレベル・シフト回路10を使用することによってこ
の問題が解決されるので有利である。
者には、前記説明に照らして多数の代替、記述、変更、
および使用法が明白であろう。先に指摘したように、当
業者には、バス中の送信チャネルの数にも、通信チャネ
ルのタイプ(シングル・エンド形か、それとも差動形
か)にも、使用する通知レベルの特定の数にもかかわら
ず、ベースバンド・データ信号転送を実行する任意のタ
イプのバスで、本発明のドミナント論理方式を含むバス
・トランシーバが使用されることが明白であろう。
Claims (27)
- 【請求項1】第1のトランシーバと第2のトランシーバ
を接続し、第1のトランシーバと第2のトランシーバに
よってバス上でドライブされた電流振幅に対応する信号
からなるメッセージを同時に送信する少なくとも1つの
送信チャネルを備えるバス上でメッセージの全二重送信
をイネーブルする方法であって、 各トランシーバの3進受信機はバス上で結果的に生成さ
れた電流振幅を受信する少なくとも2つの2進受信機を
備えていて、第2のトランシーバの少なくとも1つの3
進受信機によって受信されるように第1のトランシーバ
によって信号を、また、第1のトランシーバの少なくと
も1つの3進受信機によって受信されるように第2のト
ランシーバによって信号をバス上に同時に送信し、 各トランシーバの3進受信機の2進受信機から、バス上
で結果的に生成された電流振幅のおおよその大きさを表
す2進値を出力し、 各トランシーバの3進受信機の2進受信機から出力され
た2進値と、それぞれのトランシーバによってローカル
にドライブされた信号を、各トランシーバの3進受信機
の論理回路へ入力として供給し、 第2のトランシーバによってバス上にドライブされたメ
ッセージと第1のトランシーバによってバス上でドライ
ブされたメッセージとをそれぞれ表す再構成されたメッ
セージを、第1と第2のトランシーバのそれぞれの3進
受信機の論理回路から出力として導き、 前記の少なくとも1つの送信チャネルは一対の差動信号
線からなり、各2進受信機はこの差動信号線からの信号
に基づいて2進値を出力することを特徴とする方法。 - 【請求項2】さらに、信号をバス上に同時に送信する前
に、第1の信号状態、第2の信号状態および第3の信号
状態に対応する電流振幅を、第1の信号状態と第2の信
号状態に対しては逆の極性の電流振幅を、第3の信号状
態に対しては第1の信号状態の電流振幅と第2の信号状
態の電流振幅の組合せからなる電流振幅を選択すること
を含むことを特徴とする請求項1に記載の方法。 - 【請求項3】第1の信号状態、第2の信号状態および第
3の信号状態に対応する電流振幅として、第1の信号状
態と第2の信号状態に対しては符号が逆の等しい電流振
幅を、第3の信号状態に対してはバス・アイドル状態で
使用できるようにゼロ電流の電流振幅を選択することを
特徴とする請求項2に記載の方法。 - 【請求項4】各トランシーバの3進受信機の論理回路へ
入力として供給される、各トランシーバの3進受信機の
2進受信機から出力された2進値は各トランシーバの3
進受信機の第1のマルチプレクサへ入力として供給さ
れ、それぞれのトランシーバによってローカルにドライ
ブされた信号は各トランシーバの第1のマルチプレクサ
からそれぞれ出力された論理状態とともに各トランシー
バのそれぞれの3進受信機の第2のマルチプレクサへ入
力として供給され、 各トランシーバのそれぞれの3進受信機の論理回路から
出力として導かれる、第2のトランシーバによってバス
上にドライブされたメッセージと第1のトランシーバに
よってバス上でドライブされたメッセージとをそれぞれ
表す再構成されたメッセージは、部分的に復号された論
理状態として各トランシーバのそれぞれの3進受信機の
第2のマルチプレクサから出力として導かれることを特
徴とする請求項1に記載の方法。 - 【請求項5】各トランシーバの3進受信機の2進受信機
から出力される、バス上で結果的に生成された電流振幅
のおおよその大きさを表す2進値は、 第1の電圧しきい値を有する第1の電圧比較器を備える
第1の2進受信機から出力として導かれる、 電流振幅が第1の電圧しきい値以上であるときの第1の
2進値、 電流振幅が第1の電圧しきい値よりも小さいときの第2
の2進値、および、 第2の電圧しきい値を有する第2の電圧比較器を備える
第2の2進受信機から出力として導かれる、 電流振幅が第2の電圧しきい値以上であるときの第1の
2進値、 電流振幅が第2の電圧しきい値よりも小さいときの第2
の2進値 からなることを特徴とする請求項4に記載の方法。 - 【請求項6】各トランシーバの3進受信機の第1のマル
チプレクサから出力として導かれる、バス上で結果的に
生成された電流振幅を表す論理状態は、 2つの第1の2進値が第1のマルチプレクサに入力され
たときに出力される第1の論理状態、 2つの第2の2進値が第1のマルチプレクサに入力され
たときに出力される第2の論理状態、 第1の2進値と第2の2進値が第1のマルチプレクサに
入力されたときに出力される第3の論理状態からなるこ
とを特徴とする請求項5に記載の方法。 - 【請求項7】第1と第2のトランシーバのそれぞれの3
進受信機の第2のマルチプレクサから出力として導か
れ、第2のトランシーバによってバス上でドライブされ
たメッセージと第1のトランシーバによってバス上でド
ライブされたメッセージとをそれぞれ表す部分的に復号
された論理状態は、 第2の論理状態と第2の信号状態の入力に応答して出力
される第2の信号状態、第3の論理状態と第1の信号状
態の入力に応答して出力される第2の信号状態、第2の
論理状態と第3の信号状態の入力に応答して出力される
第2の信号状態、第3の論理状態と第2の信号状態の入
力に応答して出力される第1の信号状態、第1の論理状
態と第1の信号状態の入力に応答して出力される第1の
信号状態、第1の論理状態と第3の信号状態の入力に応
答して出力される第1の信号状態、第2の論理状態と第
3の信号状態の入力に応答して出力される第2の信号状
態、第1の論理状態と第3の信号状態の入力に応答して
出力される第1の信号状態、第3の論理状態と第3の信
号状態の入力に応答して出力される第3の信号状態から
なることを特徴とする請求項6に記載の方法。 - 【請求項8】第1のトランシーバと第2のトランシーバ
を接続し、第1のトランシーバと第2のトランシーバに
よってバス上にドライブされた電流に対応する信号から
なるメッセージを同時に送信する少なくとも1つの送信
チャネルを備えるバス上でメッセージの全二重送信をイ
ネーブルする方法であって、 第1の信号状態、第2の信号状態、第3の信号状態、第
4の信号状態および第5の信号状態に対応する電流を、
第1の信号状態と第5の信号状態に対しては符号が逆の
等しい電流振幅を、第2の信号状態と第4の信号状態に
対しては符号が逆の等しい電流振幅を、第3の信号状態
に対してはゼロ電流振幅を選択し、さらに、第1と第5
の信号状態に対応する電流振幅が、第2と第4の信号状
態に対応する電流振幅よりも大きくなるように選択し、 各トランシーバの3進受信機は、バス上で結果的に生成
された電流振幅を受信してバス上で結果的に生成された
電流振幅のその大きさを表す2進値を出力する少なくと
も4つの2進受信機を備えていて、第2のトランシーバ
の少なくとも1つの3進受信機によって受信される信号
を第1のトランシーバから、第1のトランシーバの少な
くとも1つの3進受信機によって受信される信号を第2
のトランシーバからバス上に同時に送信し、 各トランシーバの3進受信機の2進受信機から出力され
た2進値と、それぞれのトランシーバによってローカル
にドライブされた信号を、各トランシーバの3進受信機
の論理回路へ入力として供給し、 第2のトランシーバによってバス上にドライブされたメ
ッセージと第1のトランシーバによってバス上にドライ
ブされたメッセージとをそれぞれ表す再構成されたメッ
セージを、第1と第2のトランシーバのそれぞれの3進
受信機の論理回路から出力として導くことを特徴とする
方法。 - 【請求項9】各トランシーバの3進受信機の論理回路へ
入力として供給される、各トランシーバの3進受信機の
2進受信機から出力された2進値は各トランシーバの3
進受信機の第1のマルチプレクサへ入力として供給さ
れ、それぞれのトランシーバによってローカルにドライ
ブされた信号は各トランシーバの第1のマルチプレクサ
からそれぞれ出力された論理状態とともに各トランシー
バのそれぞれの3進受信機の第2のマルチプレクサへ入
力として供給され、 各トランシーバのそれぞれの3進受信機の論理回路から
出力として導かれる、第2のトランシーバによってバス
上にドライブされたメッセージと第1のトランシーバに
よってバス上でドライブされたメッセージとをそれぞれ
表す再構成されたメッセージは、部分的に復号された論
理状態として各トランシーバのそれぞれの3進受信機の
第2のマルチプレクサから出力として導かれることを特
徴とする請求項8に記載の方法。 - 【請求項10】装置間で差動信号を転送するように相互
接続されたバスを形成する複数の対撚線の差動バスを介
して任意に結合された複数の装置を有するコンピュータ
・システムにおいて、コンピュータ・システムの各装置
は、複数の差動バスのうちの少なくとも1つに結合され
たノードを備え、バスが2つの信号線対を備え、各対は
それぞれ、第1のトランシーバと第2のトランシーバに
よって各信号線対上でドライブされた電流振幅に対応す
る信号からなるメッセージを同時に送信する送信チャネ
ルを形成する正信号線と負信号線とを有し、第1のトラ
ンシーバと第2のトランシーバを接続する、前記複数の
差動バスのうちの1つのバス上でメッセージの全二重送
信をイネーブルする方法であって、第1の信号状態、第
2の信号状態および第3の信号状態に対応する電流振幅
を、第1の信号状態に対しては正信号線上にドライブさ
れた第1の正電流振幅と負信号線上にドライブされた第
1の負電流振幅を、第2の信号状態に対しては負信号線
上にドライブされた第1の正電流振幅と正信号線上にド
ライブされた第1の負電流振幅を、第3の信号状態に対
しては正信号線上でも負信号線上でもドライブされたゼ
ロ電流振幅を選択し、 各トランシーバの3進受信機は、正信号線と負信号線上
で結果的に生成された電流振幅を受信する少なくとも2
つの2進受信機を備えていて、第2のトランシーバの少
なくとも1つの3進受信機によって受信されるように第
1のトランシーバによって信号を、また、第1のトラン
シーバの少なくとも1つの3進受信機によって受信され
るように第2のトランシーバによって信号をバス上に同
時に送信し、 各トランシーバの3進受信機の2進受信機から、バス上
で結果的に生成された電流振幅のおおよその大きさを表
す2進値を出力し、 各トランシーバの3進受信機の2進受信機から出力され
た2進値と、それぞれのトランシーバによってローカル
にドライブされた信号を、各トランシーバの3進受信機
の論理回路へ入力として供給し、 第1と第2のトランシーバのそれぞれの3進受信機の論
理回路から、第2のトランシーバによってバス上にドラ
イブされたメッセージと第1のトランシーバによってバ
ス上にドライブされたメッセージとをそれぞれ表す再構
成されたメッセージを出力として導くことを特徴とする
方法。 - 【請求項11】各トランシーバの3進受信機の論理回路
へ入力として供給される、各トランシーバの3進受信機
の2進受信機から出力された2進値は各トランシーバの
3進受信機の第1のマルチプレクサへ入力として供給さ
れ、それぞれのトランシーバによってローカルにドライ
ブされた信号は各トランシーバの第1のマルチプレクサ
からそれぞれ出力された論理状態とともに各トランシー
バのそれぞれの3進受信機の第2のマルチプレクサへ入
力として供給され、 各トランシーバのそれぞれの3進受信機の論理回路から
出力として導かれる、第2のトランシーバによってバス
上にドライブされたメッセージと第1のトランシーバに
よってバス上でドライブされたメッセージとをそれぞれ
表す再構成されたメッセージは、部分的に復号された論
理状態として各トランシーバのそれぞれの3進受信機の
第2のマルチプレクサから出力として導かれることを特
徴とする請求項10に記載の方法。 - 【請求項12】各トランシーバの3進受信機の2進受信
機から出力される、正と負の信号線の各線上で結果的に
生成された電流振幅のおおよその大きさを表す2進値
は、第1の2進受信機から出力として導かれる、 正信号線上で結果的に生成された電流振幅が第1の正の
電流振幅にほぼ等しく、負信号線上で結果的に生成され
た電流振幅が第1の負の電流振幅にほぼ等しいときの第
1の2進値、 正信号線上で結果的に生成された電流振幅が第1の負の
電流振幅にほぼ等しく、負信号線上で結果的に生成され
た電流振幅が第1の正の電流振幅にほぼ等しいときの第
2の2進値、 正と負信号線の各線上で結果的に生成された電流振幅が
ほぼゼロのときの第2の2進値、および、 第2の2進受信機からの出力として導かれる、 正信号線上で結果的に生成された電流振幅が第1の正の
電流振幅にほぼ等しく、負信号線上で結果的に生成され
た電流振幅が第1の負の電流振幅にほぼ等しいときの第
1の2進値、 正信号線上で結果的に生成された電流振幅が第1の負の
電流振幅にほぼ等しく、負信号線上で結果的に生成され
た電流振幅が第1の正の電流振幅にほぼ等しいときの第
2の2進値、 正と負信号線の各線上で結果的に生成された電流振幅が
ほぼゼロのときの第1の2進値からなることを特徴とす
る請求項11に記載の方法。 - 【請求項13】各トランシーバの3進受信機の第1のマ
ルチプレクサからの出力として導かれる、バス上で結果
的に生成された電流振幅を表す論理状態は、 2つの第1の2進値が第1のマルチプレクサに入力され
たときに出力される第1の論理状態、 2つの第2の2進値が第1のマルチプレクサに入力され
たときに出力される第2の論理状態、 第1の2進値と第2の2進値が第1のマルチプレクサに
入力されたときに出力される第3の論理状態からなるこ
とを特徴とする請求項12に記載の方法。 - 【請求項14】第1と第2のトランシーバのそれぞれの
3進受信機の第2のマルチプレクサからの出力として導
かれる、第2のトランシーバによってバス上でドライブ
されたメッセージと第1のトランシーバによってバス上
でドライブされたメッセージをそれぞれ表す部分的に復
号された論理状態は、 第2の論理状態と第2の信号状態の入力に応答して出力
される第2の信号状態、第3の論理状態と第1の信号状
態の入力に応答して出力される第2の信号状態、第2の
論理状態と第3の信号状態の入力に応答して出力される
第2の信号状態、第3の論理状態と第2の信号状態の入
力に応答して出力される第1の信号状態、第1の論理状
態と第1の信号状態の入力に応答して出力される第1の
信号状態、第1の論理状態と第3の信号状態の入力に応
答して出力される第1の信号状態、第2の論理状態と第
3の信号状態の入力に応答して出力される第2の信号状
態、第1の論理状態と第3の信号状態の入力に応答して
出力される第1の信号状態、第3の論理状態と第3の信
号状態の入力に応答して出力される第3の信号状態から
なることを特徴とする請求項13に記載の方法。 - 【請求項15】少なくとも1つの送信チャネルを有する
バスを介して結合された少なくとも第1の通信ノードと
第2の通信ノードを有するバス・アーキテクチャにおい
て、各ノードは、ノード間で制御信号の全二重送信とデ
ータ信号の半二重送信をイネーブルする少なくとも第1
のトランシーバを有し、前記第1のノードの第1のトラ
ンシーバは、 前記バスに結合され、調停転送フェーズ中に前記制御信
号の、少なくとも第1の信号状態と第2の信号状態と第
3の信号状態からなる信号状態に対応する電流振幅をバ
ス上にドライブするドライバと、 前記バスに結合され、データ転送フェーズ中に第2のノ
ードの第1のトランシーバによってバス上にドライブさ
れた、複数の第1の信号状態と第2の信号状態からなる
データ信号を受信する第1の2進受信機と、 前記バスに結合され、第2のノードの第1のトランシー
バによってバス上にドライブされた、第1の信号状態と
第2の信号状態と第3の信号状態からなる制御信号を受
信する3進受信機とを備え、 この3進受信機は、調停転送フェーズ中に各ノードによ
る制御信号の同時ドライブ時にバス上で結果的に生成さ
れた電流振幅を検出する2つの2進受信機と、前記バス
に結合され、第2のノードの第1のトランシーバによっ
てバス上でドライブされた制御信号を表す再構成された
制御信号を出力すべく第1のノードの第1のトランシー
バによってドライブされた信号状態とバス上で結果的に
生成された電流振幅を組み合わせる論理回路とを有する
ことを特徴とするトランシーバ。 - 【請求項16】第1と第2の信号状態は、逆の極性の電
流振幅に対応し、第3の信号状態は、第1の信号状態に
対応する電流振幅と第2の信号状態に対応する電流振幅
の組合せによって生成される電流振幅に対応することを
特徴とする請求項15に記載の第1のノードの第1のトラ
ンシーバ。 - 【請求項17】第1の信号状態と第2の信号状態は符号
が逆の等しい電流振幅を有し、第3の信号状態はバス・
アイドル状態として使用するゼロ電流の電流振幅を有す
ることを特徴とする請求項16に記載の第1のノードの第
1のトランシーバ。 - 【請求項18】3進受信機の論理回路は、少なくとも第
1のマルチプレクサと第2のマルチプレクサとを備え、
第1のマルチプレクサは、3進受信機の2進受信機から
出力された2進値を入力として受信して、バス上で結果
的に生成された電流振幅のおおよその大きさを表す論理
状態を出力し、第2のマルチプレクサは、第1のノード
の第1のトランシーバによってバス上でドライブされた
信号状態だけでなく第1のマルチプレクサから出力され
た論理状態も受信して、第2のノードの第1のトランシ
ーバによってドライブされた制御信号を表す部分的に復
号された論理状態を出力することを特徴とする請求項15
に記載の第1のノードの第1のトランシーバ。 - 【請求項19】3進受信機の2進受信機は、第1の電圧
しきい値を有する第1の電圧比較器と第2の電圧しきい
値を有する第2の電圧比較器とを備え、第1の電圧比較
器は、電流振幅が第1の電圧しきい値以上であるときに
第1の2進値を出力し、電流振幅が第1の電圧しきい値
よりも小さいときに第2の2進値を出力し、第2の電圧
比較器は、電流振幅が第2の電圧しきい値以上であると
きに第1の2進値を出力し、電流振幅が第2の電圧しき
い値よりも小さいときに第2の2進値を出力することを
特徴とする請求項18に記載の第1のノードの第1のトラ
ンシーバ。 - 【請求項20】3進受信機の第1のマルチプレクサは、
2つの第1の2進値が第1のマルチプレクサに入力され
たときに第1の論理状態を出力し、2つの第2の2進値
が第1のマルチプレクサに入力されたときに第2の論理
状態を出力し、第1の2進値と第2の2進値が第1のマ
ルチプレクサに入力されたときに第3の論理状態を出力
することを特徴とする請求項19に記載の第1のノードの
第1のトランシーバ。 - 【請求項21】3進受信機の第2のマルチプレクサは、 第2の論理状態と第2の信号状態の入力に応答して第2
の信号状態を出力し、第3の論理状態と第1の信号状態
の入力に応答して第2の信号状態を出力し、第2の論理
状態と第3の信号状態の入力に応答して第2の信号状態
を出力し、第3の論理状態と第2の信号状態の入力に応
答して第1の信号状態を出力し、第1の論理状態と第1
の信号状態の入力に応答して第1の信号状態を出力し、
第1の論理状態と第3の信号状態の入力に応答して第1
の信号状態を出力し、第2の論理状態と第3の信号状態
の入力に応答して第2の信号状態を出力し、第1の論理
状態と第3の信号状態の入力に応答して第1の信号状態
を出力し、第3の論理状態と第3の信号状態の入力に応
答して第3の信号状態を出力することを特徴とする請求
項20に記載の第1のノードの第1のトランシーバ。 - 【請求項22】第1と第2のノードはそれぞれ、さら
に、第1のトランシーバと同じ第2のトランシーバを備
え、第1のノードの第1のトランシーバはバスの第1の
送信チャネルを介して第2のノードの第1のトランシー
バに結合され、第1のノードの第2のトランシーバは、
バスの第2の送信チャネルを介して第2のノードの第2
のトランシーバに結合され、データが第1のノードから
第2のノードへ転送される第1のデータ転送フェーズ中
は、第1の送信チャネルがデータ信号を、第2の送信チ
ャネルが基準クロック信号をそれぞれ搬送し、データが
第2のノードから第1のノードへ転送される第2のデー
タ転送フェーズ中は、第1の送信チャネルが基準クロッ
ク信号を、第2の送信チャネルがデータ信号をそれぞれ
搬送し、制御信号がノード間で同時に転送される制御転
送フェーズ中は、第1と第2の送信チャネルは、共に、
全二重モードで制御信号を搬送することを特徴とする請
求項15に記載の第1のノードの第1のトランシーバ。 - 【請求項23】第1のノードの第2のトランシーバと第
2のノードの第1のトランシーバは、さらに、優先順位
制御信号を送信するために第1と第2のデータ転送フェ
ーズを終了するときに、第2のノードの第2のトランシ
ーバと第1のノードの第1のトランシーバによって送信
チャネル上でドライブされた割り込みメッセージをそれ
ぞれ検出するため、バスの第2と第1の送信チャネルに
結合された割り込み通知受信機を備え、第1のノードの
第2のトランシーバの割り込み通知受信機と第2のノー
ドの第1のトランシーバの割り込み通知受信機は、割り
込みメッセージを検出したとき、第1のノードの第1の
トランシーバのドライバと第2のノードの第2のトラン
シーバのドライバに、それぞれのドライバをディスエー
ブルするディスエーブル信号を出力することを特徴とす
る請求項22に記載の第1のノードの第1のトランシー
バ。 - 【請求項24】割り込みメッセージは、基準クロック信
号が第1のデータ転送フェーズ中に第2の送信チャネル
上で、第2のデータ転送フェーズ中に第1の送信チャネ
ル上でそれぞれドライブされたときに、基準クロック信
号の電流振幅が増加する正の電流振幅の信号状態を有
し、割り込み通知受信機はそれぞれ、基準クロック信号
の電流振幅の増加を検出したときにディスエーブル信号
を出力する電圧しきい値を有する電圧比較器を備えるこ
とを特徴とする請求項23に記載の第1のノードの第1の
トランシーバ。 - 【請求項25】バスを介して結合された少なくとも第1
の通信ノードと第2の通信ノードを有するバス・アーキ
テクチャであって、前記バスは、第1の送信チャネルと
第2の送信チャネルを有し、データが第1のノードから
第2のノードへ転送される第1のデータ転送フェーズに
おいては、データ信号は第1の送信チャネルを、基準ク
ロック信号は第2の送信チャネルを介してそれぞれ送信
され、データが第2のノードから第1のノードへ転送さ
れる第2のデータ転送フェーズにおいては、データ信号
は第2の送信チャネルを、基準クロック信号は第1の送
信チャネルを介してそれぞれ送信され、さらに、ノード
間で制御信号が同時に送信される制御転送フェーズにお
いては、第1の送信チャネルと第2の送信チャネルが共
に制御信号を送信するために使用されるバス・アーキテ
クチャにおいて、 第2のノードの第1のトランシーバに第1の送信チャネ
ルを介して結合された第1のノードの第1のトランシー
バと、 第1のノードの第2のトランシーバに第2の送信チャネ
ルを介して結合された第2のノードの第2のトランシー
バとを備え、 第1のノードの第1のトランシーバと第2のノードの第
1のトランシーバはそれぞれ、 バスの第1の送信チャネルに結合され、第1の送信チャ
ネル上でドライブされた電流振幅に対応する信号状態を
備えるデータ信号と基準クロック信号をデータ転送フェ
ーズ中に送信し、また、第1の送信チャネル上でドライ
ブされた電流振幅に対応する信号状態を備える制御信号
を制御転送フェーズ中に送信するドライバと、 第1の送信チャネルに結合され、データ転送フェーズ中
に半二重モードで送信されたデータ信号と基準クロック
信号を受信する2進受信機と、 第1の送信チャネルに結合され、制御転送フェーズ中に
全二重モードで送信された制御信号を受信する3進受信
機で、第1の送信チャネルを介した制御信号の同時ドラ
イブ時に第1の送信チャネル上で結果的に生成された電
流振幅を検出する2つの2進受信機を有する3進受信機
と、 第1の送信チャネルに結合され、バスの第1の送信チャ
ネル上に結果的に形成された電流振幅と、それぞれのト
ランシーバによってローカルにドライブされた信号状態
とを組み合わせて、対応するトランシーバによって第1
の送信チャネル上にドライブされた制御信号を表す再構
成された制御信号を出力する論理回路とを備え、かつ、 第1のノードの第2のトランシーバと第2のノードの第
2のトランシーバはそれぞれ、 バスの第2の送信チャネルに結合され、第2の送信チャ
ネル上でドライブされた電流振幅に対応する信号状態を
備えるデータ信号と基準クロック信号をデータ転送フェ
ーズ中に送信し、また、第2の送信チャネル上でドライ
ブされた電流振幅に対応する信号状態を備える制御信号
を制御転送フェーズ中に送信するドライバと、 第2の送信チャネルに結合され、データ転送フェーズ中
に半二重モードで送信されたデータ信号と基準クロック
信号を受信する2進受信機と、 第2の送信チャネルに結合され、制御転送フェーズ中に
全二重モードで送信された制御信号を受信する3進受信
機で、第2の送信チャネルを介した制御信号の同時ドラ
イブ時に第2の送信チャネル上で結果的に生成された電
流振幅を検出する2つの2進受信機を有する3進受信機
と、 第2の送信チャネルに結合され、バスの第2の送信チャ
ネル上に結果的に形成された電流振幅と、それぞれのト
ランシーバによってローカルにドライブされた信号状態
とを組み合わせて、対応するトランシーバによって第2
の送信チャネル上にドライブされた制御信号を表す再構
成された制御信号を出力する論理回路とを備えることを
特徴とするバス・アーキテクチャ。 - 【請求項26】バスの第1と第2の送信チャネルにそれ
ぞれ結合された第2のノードの第1のトランシーバと第
1のノードの第2のトランシーバは、さらに、優先順位
制御信号を送信するために、第2のデータ転送フェーズ
と第1のデータ転送フェーズをそれぞれ終了するとき
に、第1のノードの第1のトランシーバのドライバと第
2のノードの第2のトランシーバのドライバによってそ
れぞれ送信チャネル上にドライブされた割り込みメッセ
ージを検出する割り込み通知受信機を備え、第2のノー
ドの第1のトランシーバと第1のノードの第2のトラン
シーバの割り込み通知受信機は、割り込みメッセージを
検出したとき、第2のノードの第2のトランシーバと第
1のノードの第1のトランシーバのドライバに、それぞ
れのドライバをディスエーブルするディスエーブル信号
を出力することを特徴とする請求項25に記載のバス・ア
ーキテクチャ。 - 【請求項27】割り込みメッセージは、基準クロック信
号が第1のデータ転送フェーズ中に第2の送信チャネル
上で、第2のデータ転送フェーズ中に第1の送信チャネ
ル上でそれぞれドライブされたときに、基準クロック信
号の電流振幅が増加する正の電流振幅の信号状態を有
し、割り込み通知受信機はそれぞれ、基準クロック信号
の電流振幅の増加を検出したときにディスエーブル信号
を出力する電圧しきい値を有する電圧比較器を備えるこ
とを特徴とする請求項26に記載のバス・アーキテクチ
ャ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/034,562 US5384769A (en) | 1993-03-19 | 1993-03-19 | Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme |
US08/034,562 | 1993-03-19 | ||
PCT/US1994/002670 WO1994022247A1 (en) | 1993-03-19 | 1994-03-11 | Bus transceiver with binary data transmission mode and ternary control transmission mode |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003140052A Division JP2004056767A (ja) | 1993-03-19 | 2003-05-19 | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08507913A JPH08507913A (ja) | 1996-08-20 |
JP3454511B2 true JP3454511B2 (ja) | 2003-10-06 |
Family
ID=21877199
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52112894A Expired - Lifetime JP3454511B2 (ja) | 1993-03-19 | 1994-03-11 | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ |
JP2003140052A Pending JP2004056767A (ja) | 1993-03-19 | 2003-05-19 | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ |
JP2005045358A Expired - Lifetime JP3943574B2 (ja) | 1993-03-19 | 2005-02-22 | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003140052A Pending JP2004056767A (ja) | 1993-03-19 | 2003-05-19 | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ |
JP2005045358A Expired - Lifetime JP3943574B2 (ja) | 1993-03-19 | 2005-02-22 | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ |
Country Status (7)
Country | Link |
---|---|
US (1) | US5384769A (ja) |
EP (1) | EP0689743B1 (ja) |
JP (3) | JP3454511B2 (ja) |
AU (1) | AU6405894A (ja) |
CA (1) | CA2158155A1 (ja) |
DE (1) | DE69429508T2 (ja) |
WO (1) | WO1994022247A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE1006904A3 (fr) * | 1993-03-02 | 1995-01-24 | Lukac Kuruc Eric | Procede pour la transmission d'informations sur un support electrique. |
US5818884A (en) * | 1993-10-26 | 1998-10-06 | General Datacomm, Inc. | High speed synchronous digital data bus system having unterminated data and clock buses |
SE501984C2 (sv) * | 1994-04-18 | 1995-07-03 | Kvaser Consultant Ab | Anordning för att eliminera funktionsstörningar och/eller möjliggöra höghastighetsöverföring i seriell bus-förbindelse och till denna anslutna sändar- och mottagarenheter |
US6115764A (en) * | 1994-09-27 | 2000-09-05 | International Business Machines Corporation | Acyclic cable bus having redundant path access |
US5828733A (en) * | 1995-04-03 | 1998-10-27 | Advanced Micro Devices, Inc. | Method and arrangement for increasing data transmisssion rate over telephone cable |
US6026094A (en) * | 1995-05-24 | 2000-02-15 | Thomson Consumer Electronics, Inc. | Digital data bus system including arbitration |
GB9510509D0 (en) * | 1995-05-24 | 1995-07-19 | Thomson Consumer Electronics | A digital data bus system including arbitration |
US5909369A (en) * | 1996-07-24 | 1999-06-01 | Network Machines, Inc. | Coordinating the states of a distributed finite state machine |
US5805088A (en) * | 1996-11-01 | 1998-09-08 | International Business Machines Corporation | High speed asynchronous serial to parallel data converter |
US5801549A (en) * | 1996-12-13 | 1998-09-01 | International Business Machines Corporation | Simultaneous transmission bidirectional repeater and initialization mechanism |
US6539484B1 (en) * | 1997-12-18 | 2003-03-25 | Intel Corporation | Configurable power distribution circuit |
US6570930B2 (en) * | 1998-04-27 | 2003-05-27 | Agilent Technologies, Inc. | Three-state differential data transmission with self latching ability |
JP2000112877A (ja) * | 1998-10-07 | 2000-04-21 | Matsushita Electric Ind Co Ltd | データ転送装置 |
US6173342B1 (en) | 1998-10-19 | 2001-01-09 | Hitachi Semiconductor America, Inc. | High speed bus interface for peripheral devices |
US6363428B1 (en) | 1999-02-01 | 2002-03-26 | Sony Corporation | Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network |
JP3736831B2 (ja) * | 1999-03-25 | 2006-01-18 | 松下電器産業株式会社 | 信号伝送方法 |
US6348817B2 (en) | 1999-05-10 | 2002-02-19 | Jinghui Lu | Complementary current mode driver for high speed data communications |
TWI223526B (en) * | 2001-03-23 | 2004-11-01 | Foma Feng | Asynchronous serial data transmission method |
DE10115409A1 (de) * | 2001-03-29 | 2002-10-10 | Bosch Gmbh Robert | Busmaster für einen Bus zum Anschluß von Sensoren und/oder Zündmitteln |
US7298130B2 (en) * | 2001-05-17 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd. | Signal detector |
US20020172290A1 (en) * | 2001-05-18 | 2002-11-21 | Chorpenning Jack S. | Method and system for transmitting signals between a high speed serial bus and a coaxial cable |
US20050185665A1 (en) * | 2002-07-18 | 2005-08-25 | Andrea Uboldi | Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication |
US7206368B2 (en) * | 2002-10-30 | 2007-04-17 | Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. | Compensating jitter in differential data signals |
JP4182948B2 (ja) * | 2004-12-21 | 2008-11-19 | 日本電気株式会社 | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 |
US7639765B2 (en) * | 2005-09-26 | 2009-12-29 | Panasonic Corporation | Single-line bidirectional communication apparatus and system |
US7672393B2 (en) * | 2006-08-02 | 2010-03-02 | Richtek Technology Corporation | Single-wire asynchronous serial interface |
US9223736B2 (en) * | 2013-05-03 | 2015-12-29 | Nxp B.V. | Devices and methods for an enhanced driver mode for a shared bus |
DE102018221956A1 (de) | 2018-12-17 | 2020-06-18 | Robert Bosch Gmbh | Einrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem |
DE102018221957A1 (de) * | 2018-12-17 | 2020-06-18 | Robert Bosch Gmbh | Einrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem |
US11070198B2 (en) | 2019-08-30 | 2021-07-20 | Stmicroelectronics International N.V. | Loop independent differential hysteresis receiver |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4083005A (en) * | 1976-11-01 | 1978-04-04 | Burroughs Corporation | Three-level serial digital data communication system |
US4264973A (en) * | 1978-12-13 | 1981-04-28 | Minnesota Mining And Manufacturing Company | Circuitry for transmitting clock information with pulse signals and for recovering such clock information |
US4282601A (en) * | 1979-03-02 | 1981-08-04 | Burroughs Corporation | Three level data transmission system having means for seeking a constant average value for the transmitted signals |
IT1176750B (it) * | 1984-09-21 | 1987-08-18 | Instr Di Misura C G S Spa | Sistema per la trasmissione bidirezionale di segnali elettrici su una linea conduttrice e strumento indicatore incorporante un tale sistema |
FR2602940B1 (fr) * | 1986-07-28 | 1988-11-10 | Cit Alcatel | Circuit logique de detection pour un systeme de transmission synchrone de donnees a symboles ternaires et controle des interferences intersymboles de type reponse partielle classe 1 n = 2 |
US4860309A (en) * | 1986-09-17 | 1989-08-22 | Costello John F | Trinary bus communication system |
US5230067A (en) * | 1988-05-11 | 1993-07-20 | Digital Equipment Corporation | Bus control circuit for latching and maintaining data independently of timing event on the bus until new data is driven onto |
FR2674083B1 (fr) * | 1991-03-14 | 1994-01-07 | Bull Sa | Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique. |
EP0504060B1 (fr) * | 1991-03-14 | 1996-06-19 | Bull S.A. | Procédé et circuit de détection de transmission pour liaisons différentielles bi-directionnelles |
GB2266033B (en) * | 1992-03-09 | 1995-07-12 | Racal Datacom Ltd | Communications bus and controller |
-
1993
- 1993-03-19 US US08/034,562 patent/US5384769A/en not_active Expired - Lifetime
-
1994
- 1994-03-11 WO PCT/US1994/002670 patent/WO1994022247A1/en active IP Right Grant
- 1994-03-11 EP EP94911568A patent/EP0689743B1/en not_active Expired - Lifetime
- 1994-03-11 JP JP52112894A patent/JP3454511B2/ja not_active Expired - Lifetime
- 1994-03-11 AU AU64058/94A patent/AU6405894A/en not_active Abandoned
- 1994-03-11 CA CA002158155A patent/CA2158155A1/en not_active Abandoned
- 1994-03-11 DE DE69429508T patent/DE69429508T2/de not_active Expired - Lifetime
-
2003
- 2003-05-19 JP JP2003140052A patent/JP2004056767A/ja active Pending
-
2005
- 2005-02-22 JP JP2005045358A patent/JP3943574B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
Title |
---|
BESSEYRE,Ternary detector for bidirectional transmission,IBM TECHNICAL DISCLOSURE BULLETIN,VOL.15,NO.3,August1972,998−999 |
CHANG & PANDYA,Simultaneous bidirectional transceiver circuit,IBM TECHNICAL DISCLOSURE BULLETIN,1980年,VOL.23,NO.4,September1980,1435−1437 |
WOODHOUSE & KIM,One−wire full−duplex communication scheme,MOTOROLA TECHNICALDEVELOPMENTS,VOL.14,December1991,111−112 |
Also Published As
Publication number | Publication date |
---|---|
EP0689743B1 (en) | 2001-12-19 |
DE69429508T2 (de) | 2002-07-18 |
JP2004056767A (ja) | 2004-02-19 |
US5384769A (en) | 1995-01-24 |
WO1994022247A1 (en) | 1994-09-29 |
JPH08507913A (ja) | 1996-08-20 |
JP3943574B2 (ja) | 2007-07-11 |
AU6405894A (en) | 1994-10-11 |
EP0689743A1 (en) | 1996-01-03 |
CA2158155A1 (en) | 1994-09-29 |
DE69429508D1 (de) | 2002-01-31 |
JP2005168062A (ja) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3454511B2 (ja) | 2進データ送信モードおよび3進制御送信モードを有するバス・トランシーバ | |
US11561920B2 (en) | Interface for bridging out-of-band information from a downstream communication link to an upstream communication link | |
WO1994022092A2 (en) | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode | |
KR101840620B1 (ko) | 광학 매체에 대한 저전력 모드 신호 브릿지 | |
US8175173B2 (en) | Methods and systems for transmitting signals differentially and single-endedly across a pair of wires | |
US20140098728A1 (en) | Standby Mode for Use in a Device Having a Multiple Channel Physical Layer | |
JPH10164107A (ja) | データ通信方法、電子機器、及び物理層集積回路 | |
CA2270094C (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
US11296904B1 (en) | Asymmetric energy efficient ethernet | |
US11669475B2 (en) | Isolated universal serial bus repeater with high speed capability | |
US7668194B2 (en) | Dual speed interface between media access control unit and physical unit | |
US20040091027A1 (en) | System, method and device for autonegotiation | |
JP3201666B2 (ja) | 半2重シリアル伝送用インターフェース変換回路 | |
CA2102075A1 (en) | Ethernet repeater | |
US20230246883A1 (en) | Four Wire High Speed Communication Systems | |
CN111884987A (zh) | 电子设备和用于电子设备的方法 | |
CN221631961U (zh) | 智能切换电路及工控设备 | |
US20050060471A1 (en) | Serial data interface system and method having bilingual functionality | |
EP0992914B1 (en) | Data transfer device between computer nodes | |
JPH1168720A (ja) | 伝送路の二重通信方式 | |
JP3314779B2 (ja) | 送受信回路 | |
JPS6057748A (ja) | デ−タ転送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |