JP2000112877A - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JP2000112877A
JP2000112877A JP10284907A JP28490798A JP2000112877A JP 2000112877 A JP2000112877 A JP 2000112877A JP 10284907 A JP10284907 A JP 10284907A JP 28490798 A JP28490798 A JP 28490798A JP 2000112877 A JP2000112877 A JP 2000112877A
Authority
JP
Japan
Prior art keywords
circuit
node
receiving
data
transfer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10284907A
Other languages
English (en)
Inventor
Tadahiro Yoshida
忠弘 吉田
Hiroyuki Yamauchi
寛行 山内
Hironori Akamatsu
寛範 赤松
Satoshi Takahashi
学志 高橋
Yutaka Terada
裕 寺田
Yukio Arima
幸生 有馬
Takashi Hirata
貴士 平田
Yoshihide Komatsu
義英 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10284907A priority Critical patent/JP2000112877A/ja
Priority to US09/410,764 priority patent/US6633588B1/en
Priority to DE69914038T priority patent/DE69914038T2/de
Priority to EP03014943A priority patent/EP1355236B1/en
Priority to DE69933060T priority patent/DE69933060T2/de
Priority to EP99119683A priority patent/EP0992914B1/en
Publication of JP2000112877A publication Critical patent/JP2000112877A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 接続先の転送能力にしたがって回路構成を最
適化し、消費電力を低減する。 【解決手段】 ２つのノード１,２から構成されてお
り、第１のノード１と第２のノード２の間にはバス７が
接続されており、第１のノード１は、接続されたノード
の最大転送能力を検知する検知回路３と、データを受信
する少なくとも２つの受信回路４と、検知回路３の出力
信号に基づいて受信回路４の一つを選択し、受信回路４
の残りを停止させるように受信回路４の構成を最適化す
る制御回路５を備え、第２のノード２は、自身の最大転
送能力を通知する通知回路８と送信回路９を備えたもの
である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数のノードの間で
データを送受信するデータ転送装置に関し、特にノード
間で異なる転送レートを使用するデータ転送装置に関す
る。
【０００２】
【従来の技術】高速シリアルバス転送方式の国際標準規
格として、IEEE1394-1995が知られている。IEEE1394-19
95においては、転送能力の異なる複数のノードが一つの
バスに接続されることが可能であるが、二つのノード間
の最大転送能力はそれぞれのノード間に存在するノード
の最大転送能力に依存する。IEEE1394-1995では３種類
の転送レートが存在するが、接続先の転送レートはバス
初期化のプロセスおよびパケット転送の直前にスピード
シグナルを付与することによって知ることができる。
【０００３】
【発明が解決しようとする課題】このデータ転送装置に
おいては、高速の転送能力を持つノードに低速の転送能
力を持つノードが接続された場合、高速の転送能力を持
つノードは高速転送用に内蔵した回路を使用する必要が
ないため、これらの回路に対するバイアス電圧等に無駄
を生じていた。
【０００４】本発明は、上記従来の問題点を解決するも
ので、接続先の転送能力に応じて最適な回路を構成し、
低消費電力を実現するデータ転送装置を提供することを
目的とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１記載のデータ転送装置は、少なく
とも２つのノードから構成されており、第１のノードと
第２のノードの間にはバスが接続されており、前記第１
のノードは、接続されたノードの最大転送能力を検知す
る検知回路と、データを受信する少なくとも２つの受信
回路と、前記検知回路の出力信号に基づいて前記受信回
路の一つを選択し、前記受信回路の残りを停止させるよ
うに前記受信回路を制御するための制御回路を備え、前
記第２のノードは、自身の最大転送能力を通知する通知
回路と送信回路を備えたものである。
【０００６】本発明の請求項３記載のデータ転送装置
は、少なくとも２つのノードから構成されており、第１
のノードと第２のノードの間にはバスが接続されてお
り、前記第１のノードは、接続されたノードの最大転送
能力を検知する検知回路と、データを受信する受信回路
と、前記受信回路のバイアス電流を調整するバイアス調
整回路と、前記検知回路の出力信号に基づいて前記バイ
アス調整回路を制御するための制御回路を備え、前記第
２のノードは、自身の最大転送能力を通知する通知回路
と送信回路を備えたものである。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図３を用いて説明する。
【０００８】（実施の形態１）図１は本実施形態におけ
るデータ転送装置の構成図である。
【０００９】図１において、データ転送装置は、少なく
とも２つのノード（本例では２つのノード）から構成さ
れており、第１のノード１と第２のノード２の間にはバ
ス７が接続されている。
【００１０】第１のノード１は、一定の転送能力を備え
たノードであり、ノード２はノード１よりも低い転送能
力を備えたノードであって、ノード１とノード２はバス
７により接続されている。ノード１はデータを受信する
ための少なくとも２つの要素を含む受信回路４と、接続
先のノードの最大転送能力を検知するための検知回路３
および検知回路３の出力信号に基づいて受信回路４の構
成要素の一つを選択し、前記受信回路の残りの構成要素
を停止させるように受信回路４を制御するための制御回
路５から構成されている。受信回路４の出力は検知回路
３に接続されている。検知回路３の出力信号は制御回路
５に接続されている。また制御回路５の出力は制御信号
６により受信回路４に接続されている。
【００１１】また受信回路４は高速用の受信回路４１と
低速用の受信回路４２とから構成されている。図２は受
信回路４の詳細な回路図である。受信回路４１および４
２はPMOSトランジスタを入力ゲートとする差動入力コン
パレータで構成されており、高速転送用の受信回路４１
に入力されているバイアス電流Ib1は、低速転送用受信
回路４２に入力されているバイアス電流Ib2よりも大き
くなるように設定されている。
【００１２】第２のノード２は接続先に自身の最大転送
能力を通知するための通知回路８と、データを送受信す
るための送信回路９から構成されており、通知回路８の
出力は送信回路９に接続されている。
【００１３】以上のように構成されたデータ転送装置に
ついて、以下その動作を述べる。検知回路３は、図１に
おける通知回路８の信号により接続先の転送能力を知る
ことができる。検知回路３はこれを制御回路５に伝達
し、制御回路５は受信した信号にしたがって接続先の転
送能力が高速の場合は高速用の受信回路４１を選択し、
制御信号６は低速用の受信回路４２を停止させる。同様
に接続先の転送能力が低速の場合は低速用の受信回路４
２を選択し、制御信号６は高速用の受信回路４１を停止
させる。
【００１４】以上のように本実施の形態によれば、高速
用の受信回路４１と低速用の受信回路４２を接続先の転
送能力にしたがって選択することにより、最適な回路構
成を構築することができる。低速用の受信回路４２が選
択された場合には、高速用の受信回路が選択された場合
よりもバイアス電流が小さくなる。これにより接続先の
転送能力が自身の転送能力よりも低い場合には不要な消
費電力を低減できる効果がある。
【００１５】（実施の形態２）図３は本発明の第２の実
施形態におけるデータ転送装置の構成図である。
【００１６】本実施の形態は第１の実施の形態とほぼ同
様であるが、図３において、受信回路４が、高速・低速
兼用受信回路４４および受信回路４４のバイアス電流を
調整するバイアス調整回路４５から構成され、バイアス
調整回路４５の出力信号が、高速・低速兼用受信回路４
４に入力されている点が異なる。
【００１７】図４は本実施例における受信回路の詳細な
構成図である。バイアス調整回路４３は、制御信号６に
したがって受信回路４４のバイアス電流を調整する。す
なわち接続先の転送能力が高速の場合はバイアス電流Ib
3が多く流れるように設定し、接続先の転送能力が低速
の場合はバイアス電流Ib3が少なく流れるように設定す
る。
【００１８】以上のように本実施の形態によれば、制御
回路５が検知回路３の出力信号に基づいてバイアス調整
回路４３を制御するため、接続先の転送能力にしたがっ
てバイアス電圧を適切に設定することが可能であり、接
続先の転送能力が自身の転送能力よりも小さい場合には
不要な消費電力を削減できる効果がある。また高速用の
受信回路と低速用の受信回路を同じ回路で実現できるた
め、回路面積を削減できるという効果がある。
【００１９】
【発明の効果】以上のように本発明によれば、接続先の
転送能力にしたがって自身の回路構成を最適化すること
が可能となり、相手先の転送能力が自身の転送能力より
も小さい場合には、無駄な消費電力をなくすことができ
るという顕著な効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるデータ転送装
置の構成図
【図２】本実施形態における受信回路の構成図
【図３】本発明の第２の実施形態におけるデータ転送装
置の構成図
【図４】本実施形態における受信回路の構成図
【符号の説明】
１ 第１のノード ２ 第２のノード ３ 検知回路 ４ 受信回路 ４１ 高速用受信回路 ４２ 低速用受信回路 ４３ バイアス調整回路 ４４ 高速・低速兼用受信回路 ５ 制御回路 ６ 制御信号 ７ バス ８ 通知回路 ９ 送信回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤松 寛範 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 高橋 学志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 寺田 裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 有馬 幸生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平田 貴士 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小松 義英 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B077 AA04 AA14 MM01 NN02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つのノードから構成されて
    おり、第１のノードと第２のノードの間にはバスが接続
    されており、 前記第１のノードは、接続されたノードの最大転送能力
    を検知する検知回路と、データを受信する少なくとも２
    つの受信回路と、前記検知回路の出力信号に基づいて前
    記受信回路の一つを選択し、前記受信回路の残りを停止
    させるように前記受信回路を制御するための制御回路を
    備え、 前記第２のノードは、自身の最大転送能力を通知する通
    知回路と送信回路を備えたことを特徴とするデータ転送
    装置。
  2. 【請求項２】 受信回路を差動入力増幅器で構成したこ
    とを特徴とする請求項１記載のデータ転送装置。
  3. 【請求項３】 少なくとも２つのノードから構成されて
    おり、第１のノードと第２のノードの間にはバスが接続
    されており、 前記第１のノードは、接続されたノードの最大転送能力
    を検知する検知回路と、データを受信する受信回路と、
    前記受信回路のバイアス電流を調整するバイアス調整回
    路と、前記検知回路の出力信号に基づいて前記バイアス
    調整回路を制御するための制御回路を備え、 前記第２のノードは、自身の最大転送能力を通知する通
    知回路と送信回路を備えたことを特徴とするデータ転送
    装置。
  4. 【請求項４】 受信回路を差動入力増幅器で構成したこ
    とを特徴とする請求項３記載のデータ転送装置。
JP10284907A 1998-10-07 1998-10-07 データ転送装置 Pending JP2000112877A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10284907A JP2000112877A (ja) 1998-10-07 1998-10-07 データ転送装置
US09/410,764 US6633588B1 (en) 1998-10-07 1999-10-01 Data transferring device
DE69914038T DE69914038T2 (de) 1998-10-07 1999-10-05 Datenübertragungsvorrichtung zwischen Rechnerknoten
EP03014943A EP1355236B1 (en) 1998-10-07 1999-10-05 Data transferring device
DE69933060T DE69933060T2 (de) 1998-10-07 1999-10-05 Datenübertragungsgerät
EP99119683A EP0992914B1 (en) 1998-10-07 1999-10-05 Data transfer device between computer nodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10284907A JP2000112877A (ja) 1998-10-07 1998-10-07 データ転送装置

Publications (1)

Publication Number Publication Date
JP2000112877A true JP2000112877A (ja) 2000-04-21

Family

ID=17684601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10284907A Pending JP2000112877A (ja) 1998-10-07 1998-10-07 データ転送装置

Country Status (4)

Country Link
US (1) US6633588B1 (ja)
EP (2) EP1355236B1 (ja)
JP (1) JP2000112877A (ja)
DE (2) DE69914038T2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007034613A1 (ja) * 2005-09-26 2007-03-29 Matsushita Electric Industrial Co., Ltd. 単線双方向通信装置及びシステム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3747074A (en) 1972-03-17 1973-07-17 Comteu Method of and apparatus for baud rate detection
US5579486A (en) * 1993-01-14 1996-11-26 Apple Computer, Inc. Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US5509126A (en) * 1993-03-16 1996-04-16 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
US5559967A (en) 1993-03-18 1996-09-24 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers
US5384769A (en) * 1993-03-19 1995-01-24 Apple Computer, Inc. Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme
US5325355A (en) * 1993-03-19 1994-06-28 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
US5424657A (en) * 1993-03-19 1995-06-13 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
US5493657A (en) * 1993-06-21 1996-02-20 Apple Computer, Inc. High speed dominant mode bus for differential signals
US5485488A (en) 1994-03-29 1996-01-16 Apple Computer, Inc. Circuit and method for twisted pair current source driver
US5592510A (en) * 1994-03-29 1997-01-07 Apple Computer, Inc. Common mode early voltage compensation subcircuit for current driver
US5504757A (en) * 1994-09-27 1996-04-02 International Business Machines Corporation Method for selecting transmission speeds for transmitting data packets over a serial bus
US5828733A (en) 1995-04-03 1998-10-27 Advanced Micro Devices, Inc. Method and arrangement for increasing data transmisssion rate over telephone cable
US5802057A (en) 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
JPH1023024A (ja) 1996-07-03 1998-01-23 Sony Corp Ａｔｍ交換装置およびその方法
JPH1065718A (ja) * 1996-08-23 1998-03-06 Sony Corp データ伝送方法及び装置
JPH1065758A (ja) 1996-08-23 1998-03-06 Sony Corp データ伝送方法及び装置
US5913075A (en) * 1997-03-25 1999-06-15 International Business Machines Corporation High speed communication between high cycle rate electronic devices using a low cycle rate bus
US5907553A (en) * 1997-04-08 1999-05-25 Level One Communications, Inc. Power savings in multiple technology physical layer devices supporting autonegotiation
US5978869A (en) * 1997-07-21 1999-11-02 International Business Machines Corporation Enhanced dual speed bus computer system
US5958033A (en) * 1997-08-13 1999-09-28 Hewlett Packard Company On- the-fly partitionable computer bus for enhanced operation with varying bus clock frequencies
US6425041B1 (en) * 1998-06-05 2002-07-23 Micron Technology, Inc. Time-multiplexed multi-speed bus

Also Published As

Publication number Publication date
EP1355236A3 (en) 2005-08-10
EP1355236A2 (en) 2003-10-22
EP0992914B1 (en) 2004-01-07
DE69933060D1 (de) 2006-10-12
EP0992914A3 (en) 2002-07-17
EP0992914A2 (en) 2000-04-12
US6633588B1 (en) 2003-10-14
DE69914038T2 (de) 2004-06-09
DE69914038D1 (de) 2004-02-12
DE69933060T2 (de) 2006-12-21
EP1355236B1 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
US5424657A (en) Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
JP3943574B2 (ja) ２進データ送信モードおよび３進制御送信モードを有するバス・トランシーバ
US5325355A (en) Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
EP1842326B1 (en) Adjusting current limit thresholds based on power requirement of powered device in system for providing power over communication link
JP3699764B2 (ja) ドライバ回路装置及びインターフェース
US7474118B2 (en) Transmission circuit, data transfer control device and electronic equipment
EP0620664B1 (en) Local area network system
EP1842322A2 (en) High-power foldback mechanism in system for providing power over communication link
CN101965718A (zh) 用来经由差分通讯链路而通讯的电压模式驱动器所用的去加重电路
US7863935B2 (en) Line driver architecture for 10/100/1000 BASE-T Ethernet
US6188271B1 (en) Fail safe bias system for a tri-state bus
US6674762B2 (en) System for the transmission of data
US20050117511A1 (en) Interface device and interface device control method
JP2005513893A (ja) スリープモードと通常モードで動作可能な通信バスシステム
JP2000112877A (ja) データ転送装置
JPH1145130A (ja) データ通信システム
US5568515A (en) Reversible AUI port for ethernet
JP3606209B2 (ja) スイッチングハブ及びそれに用いる動作クロック切替方法
JPH0256049A (ja) バスの利用を最適化するためのデータラッチングを含むデータバス制御回路及び方法
JP3736828B2 (ja) 送受信装置
JP3136020B2 (ja) 多重通信方式
JPH0927873A (ja) 給電電源切替回路
JP2001197095A (ja) Ｌａｎシステムに用いるトランシーバ装置、このトランシーバ装置の制御方法、このトランシーバ装置に使用するプログラムを記録した記録媒体、及びこのｌａｎシステム
JPH1013202A (ja) データ入出力回路
JP2001274847A (ja) 情報伝達回路